JPH0865639A - 画像処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 インタレ−ス／ノンインタレ−ス変換回路に
おいて、フレ−ム周波数変換を同時に処理できる機能を
設け、任意の映像信号を所望の映像信号に変換すること
を実現する。 【構成】 インタレ−ス／ノンインタレ−ス変換回路
に、入力側垂直同期信号（１）と出力側垂直同期信号
（４）からフィ−ルド間引きを判別し、常にフレ−ム単
位の間引きを行なうようにするフィ−ルド間引判別回路
１４と、該判別回路１４から出力される書込許可信号に
基づいて映像信号を書込む書込制御回路１６と、動き適
応回路２０と書込制御回路１６からの信号に基づいて、
インタレ−ス／ノンインタレ−ス変換を実現する読出制
御回路１７からなる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＨＤＴＶ(High Difini
tion Television)などのインタレース信号をノンインタ
レース信号に変換するインタレース／ノンインタレース
変換可能な画像処理回路に関する。さらに、本発明はノ
ンインタレース入力映像信号をフレーム周波数変換して
ノンインタレース信号として出力する画像処理回路に関
わる。

【０００２】

【従来の技術】近年、画像表示装置は、ＨＤＴＶ、ＥＷ
Ｓ(Engneering Work Station)など多種の信号源が使わ
れるとともに、画像の高精細化が進んでいる。このよう
な状況に対処するために、走査線変換技術、複数の信号
を画面合成する技術、拡大表示時の高画質化技術、多種
信号源の共用化などの技術が提案されている。たとえ
ば、インタレース／ノンインタレース変換は、インタレ
ース信号の奇数フィールドと偶数フィールドを各々別の
フィールドメモリに取込み、取込んだ該データを水平同
期信号毎に交互に読出すことや、走査線を２倍速で読み
出し走査線補間をすることが基本的な考えであるが、こ
のままでは高画質な表示を行うことができないことか
ら、特開平３−５７３８９号公報に示される水平走査線
間のフィールド内補間技術や、特開平１−６００８２号
公報に示される動き適応処理などの技術が提案され、イ
ンタレース／ノンインタレース変換時の高画質化が図ら
れている。また、多種信号源の共用化の面では特開平３
−２３５５９２号公報に示されるＭＵＳＥ(Multiple Su
bーnyquist Sampling Encoding)−ＮＴＳＣ(National T
elevision Sysytems Commitee)変換などの周波数変換技
術が提案され、複数画面出力や単一走査速度の映像表示
装置に用いられている。

【０００３】インタレース／ノンインタレース変換とフ
レーム周波数変換を行う場合、図１７（ａ）に示すよう
に、インタレース／ノンインタレース変換回路５でイン
タレース信号をまずノンインタレース信号に変換したの
ち周波数変換機６でフレーム周波数変換する方法（特開
平２ー２８１８８４号公報）、図１７（ｂ）に示すよう
に、まず、周波数変換機６でフレーム周波数変換したの
ちインタレース／ノンインタレース変換回路５でノンイ
ンタレース信号に変換する方法（特開平３ー５３６８８
号公報）、フィールド内補間によるノンインタレース変
換をメモリの読出時に行い、フィールド周波数変換とノ
ンインタレース変換を行う方法などがある。

【０００４】

【発明が解決しようとする課題】インタレース／ノンイ
ンタレース変換し、かつフレーム周波数変換を行う場
合、上記従来技術では、インタレース／ノンインタレー
ス変換およびフレーム周波数変換を各々別の装置で行う
か、若しくは、インタレース信号をフィールド内補間し
てインタレース／ノンインタレース変換とフレーム周波
数変換をしていた。しかし、前者は２つの信号処理を個
別に行うため、回路の規模が大きく、使用するメモリ量
も多くなり、また後者は、静止画の場合にもフィールド
内補間を行うため、フィールド間のインタレース／ノン
インタレース変換よりも画質が劣っていた。本発明は、
このような問題を解決する発明であって、フィールド間
補間によるインタレース／ノンインタレース変換とフレ
ーム周波数変換を同時に実現し、メモリおよび回路の規
模を小さくすることと画面の高画質化を図ることを目的
とする。

【０００５】

【課題を解決するための手段】奇数フィールド用と偶数
フィールド用の２系統のフィールドメモリを有するイン
タレース／ノンインタレース変換装置に、フイールド間
引きまたはフィールド間引きもしくはフィールドの重複
読出しを判定するフィールド間引判別回路と、フィール
ド間引時に、インタレース信号入力時には連続２フィー
ルド間の間引きを行い、ノンインタレース信号入力時に
は１フィールドの間引きを行うように、入力映像信号を
常にフレーム単位で間引くように機能するフィールド間
引回路と、この間引回路の出力に基づいて画像データを
書き込むメモリ書込制御回路と、メモリのデータ読出時
に水平同期周波数単位でメモリを交互に切換えて画像デ
ータを読出し、インタレース信号をノンインタレース信
号に変換する機能を有するメモリ読出制御回路で構成す
る。

【０００６】

【作用】前記フィールド間引回路を入力信号を１フィー
ルド間引きと２フィールド間引きのいずれかの処理を行
う回路とすることにより、インタレース信号とノンイン
タレース信号のいずれの信号源に対してもフレーム単位
で間引きを行うことができ、インタレース信号とノンイ
ンタレース信号のどちらの入力に対してもフレーム周波
数変換を可能にする。また、メモリの書込時にフレーム
間引きを行ない、メモリの読出時にインタレース／ノン
インタレース変換を行なうことで、インタレース／ノン
インタレース変換とフレーム周波数変換を同時に行なう
ことができ、別々に変換処理していた従来の画像処理装
置に対し、メモリ容量と回路規模を減らすことが可能に
なる。

【０００７】

【実施例】本発明の実施例を図を用いて詳細に説明す
る。図１は、本発明に係る画像処理装置の第１の実施例
の回路構成図である。この実施例の画像処理回路は、入
力映像信号Ｓ１から水平同期信号（１）および垂直同期
信号（２）を取出す同期分離回路１１と、入力信号の水
平同期信号（２）から画素クロック（３）を再生するＰ
ＬＬ回路１２と、アナログ信号をディジタル信号に変換
するＡ／Ｄ変換回路１３と、入力側の垂直同期信号
（１）と出力側の垂直同期信号（４）の位相と周波数の
関係から間引きするか否か判定し、間引制御信号（７）
を生成するフィールド間引回路１４と、映像信号を取込
むフィールドメモリを奇数フィールド用と偶数フィール
ド用の２系統に分けたメモリ群１５と、メモリへの画像
データの書込みを制御する書込制御回路１６と、メモリ
に書込まれた該画素データの読出しを制御する読出制御
回路１７と、出力側の水平同期信号（５）から画素クロ
ック（６）を再生するＰＬＬ（Phased Locked Loop）回
路１８と、ディジタル信号をアナログ信号に変換するＤ
／Ａ変換回路１９と、入力信号の動画判別を行う動画判
別回路と該判別結果からメモリの読出しを制御する回路
からなる動き適応処理回路２０から構成される。ここ
で、本画像処理装置は、映像信号Ｓ１と、出力側ディス
プレイの垂直同期信号（４）および水平同期信号（５）
が入力信号となる。

【０００８】フィールド間引回路１４は、フィールド間
引きを行うときに、入力信号がインタレース信号でイン
タレース／ノンインタレース変換をする場合に連続する
２フィールドの画像データを間引く信号を出力し、入力
信号がノンインタレース信号もしくは、インタレース信
号でインタレース／ノンインタレース変換を行わない場
合では１フィールドを間引く信号を出力する手段であ
る。図２に示すように、フィールド間引回路１４は、入
力側垂直同期信号（１）と出力側垂直同期信号（４）の
周波数と位相の関係からフィールドを間引くか否かを判
定する間引判定回路１４１と、書込許可信号の発生を規
制するマスク信号生成手段として働くＤフリップフロッ
プ１４２と、位相調整手段として働くラッチ１４３と、
１４４と、論理積１４５と、書込許可信号を切替えるセ
レクタ１４６から構成される。また、フィールド間引判
定回路１４１の一例を図３に示す。ＤＦＦ１は、出力側
垂直同期信号を検知するＤフリップフロップで、Ｄフリ
ップフロップＤＦＦ２とＤフリップフロップＤＦＦ３で
書込許可信号を生成し、ＤフリップフロップＤＦＦ４と
ＤフリップフロップＤＦＦ５で、間引信号を生成する。

【０００９】次に、フィールド間引回路１４の動作の説
明をする。間引判定回路１４１には、図４に示される入
力側垂直同期信号（１）と出力側垂直同期信号（４）が
入力され、該同期信号の位相と周波数の関係から間引き
を判定して間引信号（２０１）と書込許可信号（７−
１）を出力する。入力側垂直同期信号（１）は、マスク
信号生成手段として働くＤフリップフロップ（ＤＦＦ）
１４２と遅延手段として働くラッチ１４３へも入力され
る。Ｄフリップフロップ１４２は、入力側垂直同期信号
（１）とクリア端子に入力される間引信号（２０１）の
反転信号からマスク信号（２０２）を生成し出力する。
論理積回路１４４は、マスク信号（２０２）と入力側垂
直同期信号（１）をそれぞれドットクロックでラッチし
た（２０２´）と（１´）との論理積を取って、フィー
ルド間引きを制御するフィールド書込許可信号（間引制
御信号）（７−２）を出力する。

【００１０】フィールド間引判定回路１４１は、入力側
垂直同期信号（１）の１周期期間中に出力側垂直同期信
号（４）が存在すれば、該フィールドの画像データの書
込みを許可し、間引信号（２０１）を出力しない。従っ
て、ＤＦＦ１４２のクリア端子にはその反転信号”１”
が入力され、反転出力端子からのマスク信号（２０２）
は”０”を保持する。一方、入力側垂直同期信号（１）
の１周期期間中に出力側垂直同期信号（４）が存在しな
い場合には、フィールド間引回路１４からの間引信号
（２０１）の反転信号”０”がＤＦＦのクリア端子（Ｃ
ＬＲ）に入力され、ＤＦＦ１４２はクリアとなり、ＤＦ
Ｆ１４２の反転出力であるマスク信号（２０２）は”
１”を出力する。次にＤＦＦ１４２に垂直同期信号
（１）の反転信号が入力される時点で、マスク信号（２
０２）は”１”から”０”となる。

【００１１】以上のように、入力映像信号をインタレー
ス／ノンインタレース変換しないときには間引判定され
たフィールドのみを間引き、入力映像信号をインタレー
ス／ノンインタレース変換するときには間引判定された
フィールドと次のフィールドの２フィールド間の間引き
を行ない、常に１フレームの間引きを行なう。図４にお
いて、フィールド書込許可信号（７−１）は、入力信号
がインタレース信号の場合であり、フィールド書込許可
信号（７−２）は、入力信号がノンインタレース信号の
場合である。次に、フィールド間引許可信号（７）はセ
レクタ１４６でフィールド書込許可信号（７−１）かフ
ィールド書込許可信号（７−２）の一方を選択し、イン
タレース／ノンインタレース変換をしない場合にフィー
ルド書込許可信号（７−１）を、する場合にフィールド
書込許可信号（７−２）を出力する。

【００１２】メモリ１５は、図５に示すように奇数用フ
ィールドメモリ１５０，１５１と、偶数用フィールドメ
モリ１５２，１５３と、フィールド選択スイッチ１５
４，１５９と、フィールドメモリ選択スイッチ１５５，
１５６，１５７，１５８から構成される。

【００１３】次に、図１の動作について説明する。同期
分離回路１１では、入力する映像信号Ｓ１から垂直同期
信号（１）および水平同期信号（２）を取り出し、垂直
同期信号（１）をフィールド間引回路１４へ、水平同期
信号（２）をＰＬＬ回路１２へ出力する。ＰＬＬ回路１
２では、この水平同期信号（２）に基づいて画素クロッ
ク（３）を再生し、Ａ／Ｄ変換器１３と書込制御回路１
０６へ出力する。Ａ／Ｄ変換器１３は、該画素クロック
（３）をサンプリングクロックとして使用し、入力映像
信号Ｓ１をディジタル信号に変換し、メモリ１５と動き
適応処理回路２０へ出力する。フィールド間引回路１４
では、前記入力側垂直同期信号（１）と出力用垂直同期
信号（４）の周波数と位相の関係からフィールド書込許
可信号（７）を生成し、書込制御回路１６へ出力する。
書込制御回路１６は、画素クロック（３）とフィールド
書込許可信号に基づいて、映像信号Ｓ１の各フィールド
毎の画像データをメモリ１５のいずれかのフィールドメ
モリへ順次書き込む。

【００１４】メモリ１５への画像データの書込みは、２
系統用意された各々のメモリに書込みを許可されるフィ
ールド信号の画像データを交互に書き込む。また、フィ
ールド周波数変換を行う場合、メモリの書込アドレスと
読出アドレスの追い越しを避けるため、追い越しが起こ
るフィールドの画像データを間引く。フィールド間引き
は前述の通り、インタレース／ノンインタレース変換を
行う場合に、２フィールド間引きを行い、インタレース
／ノンインタレース変換を行わない場合に、１フィール
ド間引きを行う。ここで、インタレース／ノンインタレ
ース変換を行う場合に２フィールド連続して間引くの
は、常に奇数フィールド用のフィールドメモリには奇数
フィールドの画像データを、偶数フィールド用のフィー
ルドメモリには偶数フィールドの画像データを書込むこ
とができるようにするためである。従って、後述する、
フィールド内補間となるエラーを回避できる。

【００１５】図６は、インタレース信号をノンインタレ
ース信号に変換するときの入力フィールド信号と各フィ
ールドに書き込まれる画像データおよび出力フィールド
信号とノンインタレース読出信号の関係を示すもので、
フィールド間引きを１フィールドしか行わないときの状
態を示している。

【００１６】入力フィールド番号（０）では、入力側垂
直同期信号の発生から次ぎの垂直同期信号の発生までの
間に、出力フィールド番号（０）の垂直同期信号の発生
があったので書込許可信号が出力され入力フィールド番
号（１）の画像データ（４０１）が奇数フィールド用メ
モリに書き込まれる。次いで、入力フィールド番号
（１）の期間に出力フィールド番号（１）の垂直同期信
号が出力されるので入力フィールド番号（２）の画像デ
ータ（４０２）が、偶数フィールド用メモリに書き込ま
れる。次ぎに、入力フィールド番号（２）の期間には出
力側垂直同期信号は出力されないので、間引信号が出力
され入力フィールド番号（３）の画像データは書き込ま
れない。続いて、入力フィールド番号（３）の期間に出
力フィールド番号（２）の垂直同期信号が出力されるの
で入力フィールド番号（４）（偶数フィールド）の画像
データ（４０３）が、奇数フィールド用メモリに書き込
まれる。さらに、入力フィールド番号（４）の期間に出
力フィールド番号（３）の垂直同期信号が出力されるの
で入力フィールド番号（５）（奇数フィールド）の画像
データ（４０４）が、偶数フィールド用メモリに書き込
まれる。

【００１７】このメモリに書込まれた画像データは以下
のように読み出される。出力フィールド番号（１）で
は、偶数フィールド用メモリに書込まれた入力フィール
ド番号（０）の画像データと奇数フィールド用メモリに
書込まれた入力フィールド番号（１）の画像データ（４
０５）が読み出される。この画像データは偶数フィール
ドと奇数フィールドの画像データを用いてフィールド間
補間が実行されている。同様に、出力フィールド番号
（２）では、奇数フィールド用メモリに書込まれた入力
フィールド番号（１）の画像データと偶数フィールド用
メモリに書込まれた入力フィールド番号（２）の画像デ
ータ（４０６）が読み出される。この画像データも奇数
フィールドと偶数フィールドの画像データを用いてフィ
ールド間補間が実行されている。次ぎに、出力フィール
ド番号（３）では、偶数フィールド用メモリに書込まれ
た入力フィールド番号（２）（偶数フィールド）の画像
データと奇数フィールド用メモリに書込まれた入力フィ
ールド番号（４）（偶数フィールド）の画像データ（４
０７）が読み出される。この画像データは、偶数フィー
ルドと偶数フィールドの画像データを用いておりフィー
ルド内補間がなされ、エラー発生の原因となる。

【００１８】図５を用いてメモリ１５の構成を説明す
る。メモリ１５は、奇数フィールド用メモリと偶数フィ
ールド用メモリを有しており、奇数用フィールドメモリ
および偶数用フィールドメモリは、それぞれ周波数変換
を行うために少なくとも２フィールド分のメモリ容量を
有している。例えば、図５のように各フィールドメモリ
が配置される。メモリ１５は、それぞれ少なくとも１フ
ィールド取込めるフィールドメモリ１５０〜１５３と、
奇数フィールドと偶数フィールドの切換えを行なうフィ
ールド選択スイッチ１５４と、書込むフィールドメモリ
を選択するフィールドメモリ選択スイッチ１５５，１５
６と、読出すフィールドメモリを選択するフィールド選
択スイッチ１５７，１５８と、前述の水平同期信号毎に
切換えられるか、あるいは、動き適応処理回路２０から
の動画判別信号によって制御されるフィールド選択スイ
ッチ１５９とから構成される。

【００１９】これらのスイッチの動作制御について説明
する。たとえば、第１フィールドの映像信号が入力され
ると、スイッチ１５４およびスイッチ１５５はそれぞれ
接点ａを選択し、第１の奇数フィールドメモリ１５０に
書き込む。第２フィールドの映像信号では、スイッチ１
５４は接点ｂを選択し、スイッチ１５６は接点ａを選択
して第１の偶数フィールドメモリ１５２に書き込む。同
様に第３フィールドの映像信号は第２の奇数フィールド
メモリ１５１を選択し、その次の第４フィールドの映像
信号は第２のフィールドメモリ１５３を選択して書き込
む。このように各フィールドの映像信号は順次フィール
ドメモリを巡回して選択して書き込まれる。各スイッチ
の選択は書込制御回路１６によって行われる。

【００２０】また、各フィールドメモリの読出しは、奇
数用フィールドメモリの一方を選択するスイッチ１５７
と偶数用フィールドメモリの一方を選択するスイッチ１
５９が、それぞれ読出時に映像信号の書込みを実行して
いない方のフィールドメモリを選択することによって行
われ、静止画にあってはスイッチ１５９が、図１に示さ
れた読出制御回路１７からの制御信号によって水平同期
信号毎に奇数用フィールドメモリと偶数用フィールドメ
モリとを交互に切換えて読み出し、ノンインタレース変
換を行なう。

【００２１】メモリの読出しは、ＰＬＬ回路１８で入力
側水平同期信号（５）から画素クロック（７）を生成
し、入力信号源が静止画インタレース信号である場合、
水平同期信号（５）毎に、つまり、水平ライン単位で交
互に読出すことでノンインタレース変換を可能にする。
一方、動画インタレース信号の場合は、動き適応処理回
路（動画判別回路）２０は書込みが許可されたフィール
ド間で動画判別を行ない、該動き適応処理回路２０から
の制御信号により動画である部分を検出し、動画である
部分をフィールド内補間によるノンインタレース変換を
行ない、静止画の部分はフィールド間のノンインタレー
ス変換を行なうなど、高画質化の処理を施すことを可能
とする。なお、動き適応処理等の高画質化のための手法
には、各種手法を用いることができ、ここでは詳細な説
明を割愛する。

【００２２】これら一連の書込動作および読出動作の様
子を図７を用いて説明する。同図において縦の一点鎖線
は、入力側の垂直同期信号を示し、その間隔が入力映像
信号（インタレース）の１フィールドを示している。縦
の破線は、出力側の垂直同期信号を示し、その間隔が出
力映像信号（ノンインタレース）の１フレームを示して
いる。また、斜めの実線は、書込動作を示し、添えられ
た数字は書込むフィールドの番号を示している。さら
に、斜めの破線は読出動作を示し、添えられた丸付きの
数字は読出すフィールドメモリに記憶されているフィー
ルド番号である。図の上部に記載された数字は、入力映
像信号のフィールド番号と読出映像信号のフレーム番号
（かっこ付き）を示している。

【００２３】まず、入力信号のフィールド１の映像信号
は、奇数用フィールドメモリの第１のメモリ１５０に書
込まれる。次いで、フィールド２の映像信号が偶数用フ
ィールドメモリの第１のメモリ１５２に書込まれる。さ
らに、フィールド３の映像信号が奇数用フィールドメモ
リの第２のメモリ１５１に書込まれる。ここで、フィー
ルド３では出力側の同期信号が検出されないので、フィ
ールド４に対して間引信号（２０１）が出力され、この
フィールド４の映像信号は間引かれ書込みは行われな
い。続くフィールド５に対しても間引きが行われこの映
像信号は書込まれず２フィールド分の間引きが行われ
る。次いで、フィールド６の映像信号は偶数用フィール
ドメモリの第２のメモリ１５３に書込まれ、フィールド
７の映像信号は奇数用フィールドメモリの第１のメモリ
１５０に書込まれ、前に書込まれたフィールド１の映像
信号はフィールド７の映像信号に書き換えられる。次い
で、フィールド８の映像信号は、メモリ１５３に書き込
まれ、前に書込まれたフィールド２の映像信号はこの映
像信号に書き換えられる。これ以降、順次同様の間引き
と書き換えが行われる。

【００２４】以下、読出動作を説明する。読出動作は、
奇数用フィールドメモリと偶数用フィールドメモリを垂
直同期信号ごとに交互に読出して行われる。第１フレー
ム（１）を読出すとき、この読出期間内に書込動作が行
われないメモリ１５０とメモリ１５３が選択され、フィ
ールド１の映像信号とそれより１フィールド前の偶数番
（０番）フィールドの映像信号が読み出される。次い
で、第２フレーム（２）を読出すとき、この期間内に書
込動作が行われずかつ新しい映像信号が書き込まれてい
るメモリ１５１とメモリ１５２が選択され、フィールド
３の映像信号とフィールド２の映像信号が読み出され
る。さらに、第３フレーム（３）を読出すとき、この期
間内にメモリ１５０およびメモリ１５３が書込みの対象
となるので、メモリ１５１とメモリ１５２が選択され、
フィールド３の映像信号とフィールド２の映像信号が読
み出される。第４フレーム（４）を読出すとき、メモリ
１５０は書込み中であり、メモリ１５２はこの期間内に
書込みが行われるので、メモリ１５１とメモリ１５３が
選択され、フィールド３の映像信号とフィールド６の映
像信号が読み出される。以下、同様に映像信号の読出し
が行われる。

【００２５】以上のように、この実施例によれば、イン
タレース／ノンインタレース変換を行う場合に入力信号
を２フィールド連続して間引くことが行なわれている。
このようにメモリのアドレス追越しを生じることなく、
フレーム周波数変換とノンインタレース変換を同時に行
うことを可能にしている。なお、スイッチ１５４〜１５
９はメモリの書込制御と読出制御によって行なうことで
ソフトウエアで達成することができる。また、メモリに
ランダムアクセス可能なフィールドメモリを使用すれ
ば、メモリの個数を奇数用と偶数用の２つにし、書込み
開始アドレスを切換えることでスイッチ１５５とスイッ
チ１５６およびスイッチ１５７とスイッチ１５８の切換
え動作に代えることも可能である。

【００２６】本実施例では特に取り挙げなかったが、イ
ンタレース／ノンインタレースの自動判別やインタレー
ス信号の自動フィールド判別などの機能を付加すること
で、自動的に入力信号を所望の出力信号に変換すること
も可能である。

【００２７】以上、一連の動作で、フレーム周波数変換
とインタレース／ノンインタレース変換を同時に行なう
ことができる。また、入力側垂直同期信号（１）と出力
側垂直同期信号（４）の周波数を等しくすればインタレ
ース／ノンインタレース変換のみの処理を行うことがで
き、インタレース／ノンインタレース変換を行なわない
ようにすればフレーム周波数変換のみの処理も可能であ
る。また、従来メモリの容量は、少なくともインタレー
ス／ノンインタレース変換用の２フィールド分の画像メ
モリと、フレーム周波数変換用の２フレームの画像メモ
リが必要であったが、本実施例では、前記メモリ動作か
ら判るように、インタレース／ノンインタレース変換と
フレーム周波数変換を同時に実施しているので２フレー
ム分のメモリ容量を持つことで実現できる。

【００２８】次ぎに、本発明に係る画像処理装置の第２
の実施例の構成図を図８に示す。本実施例の画像処理装
置は、同期分離回路１１と、ＰＬＬ回路１２と、Ａ／Ｄ
変換回路１３と、フィ−ルド間引回路１４と、メモリ１
５と、書込制御回路１６と、読出制御回路１７と、ＰＬ
Ｌ回路１８と、ＤＡ変換回路１９と、動き適応処理回路
２０と、任意の倍率で拡大縮小処理を制御する拡大縮小
制御回路２１と、走査線補間等を行なう走査線補間回路
２２とから構成される。同期分離回路１１から動き適応
処理回路２０までは、第１の実施例の回路と略同じ回路
である。

【００２９】図９は、走査線補間を行なう走査線補間回
路２２の構成の一例を示すブロック図である。走査線補
間回路２２は、ラインメモリ２２１およびラインメモリ
２２２と、デ−タの重み付けを行なう係数乗算回路２２
３および２２４と、２つのデ−タの加算を行なう加算器
２２５と、映像信号を書込むラインメモリを選択するス
イッチ２２６と、各ラインメモリの書込みを制御する書
込制御回路２２７と、各ラインメモリの読出しを制御す
る読出制御回路２２８とから構成される。この走査線補
間装置２２は、まず、連続する２ラインのデ−タをライ
ンメモリ２２１およびラインメモリ２２２に書き込み、
書込んだ該デ−タを係数乗算回路２２３および係数乗算
回路２２４で重み付けを行なう。

【００３０】図１０に重み付けの原理をの一例を示す。
たとえば、画像を縦方向に３倍に拡大処理する場合に、
入力走査線の連続するｎとｎ＋１の２本の走査線の間に
２本の走査線ｍ＋１、ｍ＋２を補間し、ｍ〜ｍ＋３の読
出走査線を得る例に付いて説明する。入力走査線ｎのデ
ータはラインメモリ２２１に書き込まれ、入力走査線ｎ
＋１のデータはラインメモリ２２２に書き込まれる。こ
の２のラインメモリに書込まれたデータは、それぞれの
走査線の各画素が同期して同時に読み出される。ここ
で、入力走査線ｎとその位置が一致している読出走査線
ｍでは、係数乗算器２２３はラインメモリ２２１の読出
データに計数ａ＝１を乗算し、計数乗算器２２４はライ
ンメモリ２２２の読出データに計数ｂ＝０を乗算する。
即ち、読出走査線ｍは入力操作線ｎのデータがそのまま
読み出される。また、入力走査線を１：２に内分してい
る読出走査線ｍ＋１では、係数乗算器２２３はラインメ
モリ２２１の読出データに計数ａ＝２／３を乗算し、計
数乗算器２２４はラインメモリ２２２の読出データに計
数ｂ＝１／３を乗算する。同様に、入力走査線を２：１
に内分している読出走査線ｍ＋３では、係数乗算器２２
３はラインメモリ２２１の読出データに計数ａ＝１／３
を乗算し、計数乗算器２２４はラインメモリ２２２の読
出データに計数ｂ＝２／３を乗算する。入力走査線ｎ＋
１の走査線上にある出力走査線ｍ＋３では、係数乗算器
２２３はラインメモリ２２１の読出データに計数ａ＝０
を乗算し、計数乗算器２２４はラインメモリ２２２の読
出データに計数ｂ＝１を乗算する。即ち、読出走査線ｍ
＋３は入力操作線ｎ＋１のデータがそのまま読み出され
る。このように、計数乗算器２２３および計数乗算器２
２４に所定の計数を設定して読出したラインの重み付け
を行ない、加算器２２５で走査線補間をして拡大を実現
する。この係数乗算器に設定される係数を拡大率によっ
て変更することでライン間の補間を行なうことができ
る。

【００３１】本実施例では動画適応処理を可能にするた
め、動き適応処理回路２０は、図１１に示すようにライ
ンメモリを少なくとも３個用意している。動き適応処理
回路２２は、３個のラインメモリ２０１、２０２、２０
３と、データ書込時のラインメモリ選択スイッチ２０４
と、読出時のラインメモリ選択スイッチ２０５から構成
される。入力されるデータは、メモリ１５の奇数用フィ
ールドメモリ１５０（１５１）と偶数用フィールドメモ
リ１５２（１５３）に書込まれるデータであり、読出制
御スイッチ２０６で選択される。

【００３２】ラインメモリ２０１〜２０３への画像デ−
タの書込みは図１２に示すように、出力側水平同期信号
（５）毎に３個のラインメモリを巡回して選択して行な
う。すなわち、最初の出力側水平同期信号では、奇数用
フィールドメモリ１５０に書込まれたデータのｎライン
目のデータを第１のラインメモリ２０１に書き込むとと
もに、偶数用フィールドメモリ１５２に書込まれたデー
タのｎライン目のデータを第２のラインメモリ２０２に
書き込み、さらに、奇数用フィールドメモリ１５０に書
込まれたデータのｎ＋１ライン目のデータを第３のライ
ンメモリ２０３に書き込む。次ぎに、２番目の出力側水
平同期信号では、第１のラインメモリ２０１に書込まれ
たデータを、偶数用フィールドメモリ１５２に書込まれ
たデータのｎ＋１ライン目のデータを書込んで書き換え
る。３番目の出力側水平同期信号では、第２のラインメ
モリ２０２に書込まれたデータを、奇数用フィールドメ
モリ１５０に書込まれたデータのｎ＋２ライン目のデー
タを書込んで書き換える。４番目の出力側水平同期信号
では、第３のラインメモリ２０３に書込まれたデータ
を、偶数用フィールドメモリ１５２に書込まれたデータ
のｎ＋２ライン目のデータを書込んで書き換える。この
ように、３個のラインメモリのデータは、出力側水平同
期信号毎に順次奇数フィールドまたは偶数フィールドの
ラインデータで書き換えられる。

【００３３】次に、ラインメモリの読出しは、静止画イ
ンタレース信号の入力時では１番目の読出用水平同期信
号で第１のラインメモリ２０１を、２番目の読出用水平
同期信号で第２のラインメモリ２０２を、３番目の読出
用水平同期信号で第３のラインメモリ２０３を選択し、
以後、ラインメモリ２０１から２０３を読出用水平同期
信号毎に巡回させ読み出す。その結果、フィールド間補
間によるインタレース／ノンインタレース変換が可能と
なる。また、動画インタレース信号の入力時では、動き
検出回路から検出された動画部分をフィールド内補間に
よるインタレース／ノンインタレース変換を、静止画の
部分をフィールド間補間を行う。すなわち、図１３に示
すように、動画と判別された所を１ライン前のデータと
同じになるように、スイッチ２０５を切換えて読み出す
ようにする。ここで、前述の重み付けによる拡大処理を
行えば同時に拡大もできる。以上より、フィールド内で
拡大処理を行っていた従来の拡大処理回路に比べフィー
ルド間で拡大処理を行うため、高品位な拡大表示を行う
ことができる。

【００３４】第３の実施例を図１４に示す。この実施例
は、複数の入力映像信号を用いてＰin Ｐ(Picture in P
icture)などの画面のはめこみ合成を行なうはめこみ合
成回路の例である。この実施例のはめこみ合成回路は、
図８に示された実施例２の画像処理回路１と、同期分離
回路３１と、クランプ３２と、２系統の信号の出力を切
り替える選択スイッチ３３から構成される。この合成回
路には、２系統の映像信号Ｓ１、Ｓ２が入力される。第
１の映像信号Ｓ１は、クランプ３２に入力されるととも
に、その水平同期信号および垂直同期信号が同期分離回
路３１で分離されて画像処理回路１の出力側同期信号と
して入力される。第２の映像信号Ｓ２は、画像処理回路
１の入力映像信号として入力される。

【００３５】入力映像信号Ｓ２を画像処理回路１で実施
例２に示した手法で拡大縮小処理およびノンインタレ−
ス変換処理と周波数変換処理を行なって入力映像信号Ｓ
１に同期させて出力する。選択スイッチ３３でクランプ
３２からの入力映像信号Ｓ１と画像処理回路１で処理さ
れた入力映像信号Ｓ２を選択的に切換えて出力してＰin
Ｐなどの画面のはめこみ合成を行なう。この実施例に
よれば、画像処理回路１を設けたので、はめこみ画像を
宿主画像と同じ性質の信号として出力することができ、
２系統の入力映像信号がインタレ−ス信号またはノンイ
ンタレ−ス信号の映像信号のどのような組合せであって
も、２系統の信号の同期がとれるため画面合成を可能に
する。なお、はめこみ合成等の技術は、如何なる手法を
用いても良く、その合成方法の説明は省略する。

【００３６】第４の実施例を図１５を用いて説明する。
この実施例は、例えば、入力映像信号を４面の表示画面
に拡大して表示する大画面ディスプレイシステムの拡大
器の例である。この実施例の拡大器は、同期分離回路１
１と、ＰＬＬ回路１２と、ＡＤ変換回路１３と、フィ−
ルド間引判別回路１４と、拡大制御回路２１と、フィー
ルドメモリ２５１〜２５４とフィールドメモリの書込み
および読出しを制御する回路からなるメモリ部２５と、
ＰＬＬ回路１８と、ＤＡ変換回路１９１〜１９４と、デ
ィスプレイ４１〜４４から構成される。

【００３７】フィールドメモリ２５１〜２５４は、実施
例１と同様それぞれ２系統のフィールドメモリを有して
おり、インタレース／ノンインタレ−ス変換を行なうこ
とができるように構成されている。

【００３８】次に、本実施例の動作について説明する。
フィールドメモリ２５１〜２５４は、ディスプレイにお
いて左上部分がメモリ２５１に、右上部分がメモリ２５
２に、左下部分がメモリ２５３に、右下部分がメモリ２
５４に対応する。まず、各ディスプレイに拡大して表示
する入力映像信号Ｓ１を各フィールドメモリ２５１〜２
５４は、拡大表示する部分のみを取り込む。この際、実
施例１と同様に、フィ−ルド間引回路１４で入力信号の
垂直同期信号（１）とディスプレイからの垂直同期信号
（４）によってフィ−ルドの間引判別を行ない、フレ−
ム周波数変換を可能にする。このフィ−ルド間引きの詳
細な動作については、実施例１を参照されたい。

【００３９】また、各メモリに取り込まれた映像信号
を、メモリ読出時に実施例２と同様に拡大制御回路１５
によって拡大処理や、インタレース／ノンインタレース
変換等を行ない、各ディスプレイに表示することで、大
画面表示を実現する。これにより、単一走査のディスプ
レイに対しても、インタレ−ス、ノンインタレ−スに関
わらず、任意の映像信号を拡大処理してノンインタレ−
ス変換して表示することが可能になる。

【００４０】第５の実施例を図１６に示す。本実施例の
特徴は、間引判別回路による制御信号（７）が書込制御
回路を制御するのではなく、読出制御回路を制御する点
にある。つまり、読出時にフィ−ルド間引きの処理を行
なうことである。本実施例の画像処理装置は、同期分離
回路１１と、、ＰＬＬ回路１２と、ＡＤ変換回路１３
と、フィ−ルド間引回路１４と、複数個のフィールドメ
モリからなるメモリ群１５と、書込制御回路１６と、読
出制御回路１７と、ＰＬＬ回路１８と、ＤＡ変換回路１
９と、動き適応処理回路（動画判別回路）２０から構成
される。フィールド間引回路１４の出力は書込制御回路
１７に入力される。各々回路の動作は、実施例１の画像
処理装置の各回路と略同じである。

【００４１】次に、メモリ群１５の動作について説明す
る。映像信号Ｓ１の画素デ−タを入力信号の垂直同期信
号（１）ごとに実施例１の図６と同様に巡回してメモリ
を選択して書き込む。該デ−タのメモリからの読出し
は、前記フィ−ルド間引回路１４から書込動作を行なっ
ていないメモリを選択して行なう。このメモリの選択の
制御は、データを読み出すメモリを選択する制御信号
は、書込制御回路１６から書込みを行なっているメモリ
の情報（８）を受取り、データを読出すメモリを選択す
る。また、メモリの読出時にインタレ−ス／ノンインタ
レ−ス変換を行なう。

【００４２】このように読出側でフレ−ム周波数変換と
インタレ−ス／ノンインタレ−ス変換を行なうことで、
実施例１と同様の効果を得ることができる。

【００４３】

【発明の効果】本発明によれば、フレ−ム周波数変換と
ノンインタレ−ス変換を同時に実行することができ、必
要とするメモリの容量と回路規模を減らすことができ
る。また、任意の信号源を所望の信号源に変換すること
を可能にする。

【図面の簡単な説明】

【図１】インタレ−ス／ノンインタレ−ス変換とフレ−
ム周波数変換を同時に可能にする画像処理装置構成を示
すブロック図。

【図２】２フィ−ルド間引きをするフィールド間引き回
路の構成を示すブロック図。

【図３】フィールド間引判定回路の一例。

【図４】フィ−ルド間引きのタイミング図。

【図５】メモリの構成を示すブロック図。

【図６】ノンインタレ−ス変換時のフィ−ルド間引きに
よって生じるエラ−の解説図。

【図７】メモリの動作を説明するタイミング図。

【図８】第２の実施例に係る画像処理装置の構成を示す
ブロック図。

【図９】走査線補間回路の基本構成を示すブロック図。

【図１０】走査線補間の動作を説明するアルゴリズム説
明図。

【図１１】第２の実施例のノンインタレ−ス変換を可能
にする動き適応処理回路の構成を示すブロック図。

【図１２】動き適応処理回路のメモリ書込方法を示す
図。

【図１３】動き適応によるメモリデータの読出しを説明
する図。

【図１４】本発明の画像処理装置の第３の実施例の構成
を示すブロック図。

【図１５】本発明の画像処理装置の第４の実施例の構成
を示すブロック図。

【図１６】本発明の画像処理装置の第５の実施例の構成
を示すブロック図。

【図１７】インタレ−ス／ノンインタレ−ス変換と周波
数変換を行なう従来技術の説明図。

【符号の説明】

１ 画像処理回路 ５ インタレース／ノンインタレース変換回路 ６ 周波数変換回路 １１ 同期分離回路 １２ ＰＬＬ回路 １３ Ａ／Ｄ変換回路 １４ フィールド間引回路 １５ メモリ １６ 書込制御回路 １７ 読出制御回路 １８ ＰＬＬ回路 １９ Ｄ／Ａ変換回路 ２０ 動き適応処理回路 ２１ 拡大縮小制御回路 ２２ 走査線補間回路 ２５ メモリ ３１ 同期分離回路 ３２ クランプ ３３ 選択スイッチ ４１〜４４ ディスプレイ １４ フィ−ルド間引き回路 ４０１〜４０４ インタレ−ス信号のフィ−ルド情報 ４０５〜４０７ ノンインタレ−ス信号のフィ−ルド情
報 ４０８ 入力側垂直同期信号 ４０９ 出力側垂直同期信号 １２０３ クランプ回路 １５０１ 周波数変換器 １５０２ インタレ−ス／ノンインタレ−ス変換器

───────────────────────────────────────────────────── フロントページの続き (72)発明者 井上 文夫 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所映像メディア研究所内 (72)発明者 荻野 正規 神奈川県横浜市戸塚区戸塚町216番地 株 式会社日立製作所情報映像メディア事業部 内 (72)発明者 岩永 正朗 神奈川県横浜市戸塚区戸塚町216番地 株 式会社日立製作所情報映像メディア事業部 内

Claims (9)

【特許請求の範囲】
1. 【請求項１】 入力映像信号をフィールド間補間もしく
   はフィールド間とフィールド内の動き適応処理による補
   間を行いインタレース信号をノンインタレース信号に変
   換と、入力映像信号の周波数変換を同時に実現する画像
   処理装置において、 入力映像信号の画像データを取り込む奇数フィールド用
   と偶数フィールド用の２系統のフィールドメモリと、 出力表示用垂直同期信号および水平同期信号の入力端子
   と、 入力映像信号の垂直同期信号と出力表示用垂直同期信号
   の周波数と位相の関係からフィールド間引きの判定を行
   い、フィールド間引きを行う判定をしたときに、入力映
   像信号の画像データのフィールドメモリへの書込みを禁
   止する書込禁止信号を生成するフィールド間引回路と、 入力映像信号の画像データをフィールド別に前記フィー
   ルドメモリへ書き込む制御を入力映像信号から取り出し
   た同期信号と前記フィールド間引回路から出力される書
   込禁止信号の有無に基づいて実行する書込制御回路と、 前記フィールドメモリから画像データを読み出す制御を
   出力表示用同期信号に基づいて実行する読出制御回路と
   を有することを特徴とする画像処理装置。
2. 【請求項２】 フィールド間引回路は、入力映像信号の
   垂直同期信号の１周期内に出力表示用垂直同期信号が発
   生しなかったときにフィールドを間引く判定を行う回路
   である請求項１に記載の画像処理装置。
3. 【請求項３】 フィールド間引回路は、入力映像信号が
   インタレース信号でありフィールドを間引く判定をした
   ときに、該入力映像信号の連続した２フィールドの画像
   データを前記フィールドメモリへ書き込むことを禁止す
   る書込禁止信号を生成する回路である請求項１または請
   求項２に記載の画像処理装置。
4. 【請求項４】 フィールド間引回路は、入力映像信号が
   ノンインタレース信号でありフィールドを間引く判定を
   したときに、該入力映像信号の１フィールドの画像デー
   タを前記フィールドメモリへ書き込むことを禁止する書
   込禁止信号を生成する回路である請求項１または請求項
   ２に記載の画像処理装置。
5. 【請求項５】 読出制御回路は、同一のフィールドメモ
   リに格納された画像データを連続する複数のフィールド
   でそれぞれ読み出す回路である請求項１乃至請求項４の
   いずれかに記載された画像処理装置。
6. 【請求項６】 入力映像信号をフィールド間補間もしく
   はフィールド間とフィールド内の動き適応処理による補
   間を行いインタレース信号をノンインタレース信号に変
   換と、入力映像信号の周波数変換を同時に実現する画像
   処理装置において、 入力映像信号の画像データを取り込む奇数フィールド用
   と偶数フィールド用の２系統のフィールドメモリと、 出力表示用垂直同期信号および水平同期信号の入力端子
   と、 入力映像信号の垂直同期信号と出力表示用垂直同期信号
   の周波数および位相の関係からフィールド間引きの判定
   を行い、フィールド間引きを行う判定をしたときに、入
   力映像信号の画像データのフィールドメモリへの書込み
   を禁止する書込禁止信号を生成するフィールド間引回路
   と、 入力映像信号から取り出した同期信号と前記フィールド
   間引回路から出力される書込禁止信号に基づいて入力映
   像信号の画像データをフィールド別に前記フィールドメ
   モリへ書き込む制御をする書込制御回路と、 出力表示用同期信号に基づいて前記フィールドメモリか
   ら画像データの読出しを制御する読出制御回路と、 出力表示用水平同期信号毎に画像データを読み出すフィ
   ールドメモリを切り換える手段と、 前記フィールドメモリに書き込まれた画像データの任意
   の位置の画像領域の画像データを複数のラインメモリに
   取り込み、該ラインメモリから読み出した画像データ
   に、フィールド間およびフィールド内による走査線補間
   を行う走査線補間回路と、 フィールドメモリの読出周波数を可変にするか、また
   は、フィールドメモリのデータアドレスを繰り返して複
   数回読み出すか、若しくは、フィールドメモリのデータ
   アドレスを飛び越して読み出すことによって、画像デー
   タを拡大処理または縮小処理する拡大縮小回路とを有す
   ることを特徴とする画像処理装置。
7. 【請求項７】 少なくとも２以上の入力映像信号系統を
   用いて画面のはめこみ合成をする、第１の入力映像信号
   の色レベルをそろえるクランプ回路と、第１の入力映像
   信号から同期信号を分離する同期分離回路と、第２の入
   力映像信号の画像データを圧縮拡大する画像処理回路
   と、映像選択スイッチからなる画像処理装置において、
   該画像処理回路は、 第１の入力映像信号の垂直同期信号および水平同期信号
   が入力される第１の入力端子と、 第２の入力映像信号が入力される第２の入力端子と、 第２の入力映像信号の画像データを取り込む奇数フィー
   ルド用と偶数フィールド用の２系統のフィールドメモリ
   と、 第１の入力映像信号の垂直同期信号と第２の入力映像信
   号の垂直同期信号の周波数と位相の関係からフィールド
   間引きの判定を行い、フィールド間引きを行う判定をし
   たときに、入力映像信号の画像データのメモリへの書込
   みを禁止する書込禁止信号を生成するフィールド間引回
   路と、 第１の入力映像信号から取り出した同期信号と前記フィ
   ールド間引回路から出力される書込禁止信号に基づいて
   第２の入力映像信号の画像データをフィールド別に前記
   フィールドメモリへ書き込む制御をする書込制御回路
   と、 第１の入力映像信号の同期信号に基づいて前記フィール
   ドメモリから画像データの読出しを制御する読出制御回
   路と、 前記フィールドメモリに書き込まれた画像データの任意
   の位置の画像領域の画像データを複数のラインメモリに
   取り込み、該ラインメモリから読み出した画像データ
   に、フィールド間およびフィールド内による走査線補間
   を行う走査線補間回路と、 フィールドメモリの読出周波数を可変にするか、また
   は、フィールドメモリのデータアドレスを繰り返して複
   数回読み出すか、若しくは、フィールドメモリのデータ
   アドレスを飛び越して読み出すことによって、画像デー
   タを拡大処理または縮小処理する拡大縮小回路と、 第１の入力映像信号の画像データまたは第２の入力映像
   信号の画像データのいずれか一方を選択的に出力する選
   択スイッチとを具備したことを特徴とする画面のはめこ
   み合成が可能な画像処理装置。
8. 【請求項８】 複数のディスプレイを組み合わせた大画
   面マルチディスプレイシステムからなるディスプレイに
   表示する映像信号を生成する画像処理装置において、 入力映像信号から同期信号を取り出す手段と、 入力映像信号の垂直同期信号と各ディスプレイの同期制
   御のための外部垂直同期信号との周波数と位相の関係か
   らフィールド間引きの判別を行ない、フィールド間引き
   を行う判定をしたときに、入力映像信号の画像データの
   メモリへの書込みを禁止する書込禁止信号を生成するフ
   ィールド間引回路と、 各ディスプレイに対応してそれぞれ少なくとも２以上設
   けた各デイスプレイに表示する画像データが書き込まれ
   るフィールドメモリと、 入力映像信号からの垂直同期信号とフィールド間引回路
   からの禁止信号とに基づいてフィールドメモリへの画像
   データの書込みを制御する書込制御回路と、 フィールドメモリの読出周波数を可変にするか、また
   は、フィールドメモリのデータアドレスを繰り返して複
   数回読み出すことによって、画像データを拡大処理する
   拡大制御回路と、 各フィールドメモリに書き込まれた画像データの読出し
   を拡大制御回路の出力に基づいて制御する読出制御回路
   と、 フィールドメモリから読み出した画像データの走査線補
   間を行なう走査線補間回路とを備えたことを特徴とする
   画像処理装置。
9. 【請求項９】 入力映像信号をフィールド間補間もしく
   はフィールド間とフィールド内の動き適応処理による補
   間を行いインタレース信号をノンインタレース信号に変
   換してフレーム周波数変換とインタレース信号をノンイ
   ンタレース信号に変換するノンインタレース変換を同時
   に実現する画像処理装置において、 入力映像信号の画像データを取り込む奇数フィールド用
   と偶数フィールド用の２系統のフィールドメモリと、 出力表示用垂直同期信号および水平同期信号の入力端子
   と、 インタレース信号からなる入力映像信号を入力映像信号
   の垂直同期信号ごとに交互に２つのフィールドメモリに
   書き込む制御をする書込制御回路と、 出力表示用垂直同期信号と入力映像信号の垂直同期信号
   の周波数と位相の関係からフィールド間引きの判定を行
   い、フィールド間引きを行う判定をしたときに、フィー
   ルドメモリに書き込まれた画像データの読出しを禁止す
   る読出禁止信号を生成するフィールド間引回路と、 出力表示用同期信号とフィールド間引回路からの読出禁
   止信号とに基づいて前記フィールドメモリから画像デー
   タの読出しを制御する読出制御回路と、 出力表示用水平同期信号毎に画像データを読み出すフィ
   ールドメモリを切り換える回路とを有することを特徴と
   する画像処理装置。