JPH0866019A - 昇降圧チョッパ回路 - Google Patents
昇降圧チョッパ回路Info
- Publication number
- JPH0866019A JPH0866019A JP21425594A JP21425594A JPH0866019A JP H0866019 A JPH0866019 A JP H0866019A JP 21425594 A JP21425594 A JP 21425594A JP 21425594 A JP21425594 A JP 21425594A JP H0866019 A JPH0866019 A JP H0866019A
- Authority
- JP
- Japan
- Prior art keywords
- switch element
- circuit
- gate
- chopper circuit
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000002441 reversible effect Effects 0.000 claims description 17
- 238000007599 discharging Methods 0.000 claims 1
- 238000006243 chemical reaction Methods 0.000 abstract description 7
- 238000003079 width control Methods 0.000 abstract description 2
- 230000000087 stabilizing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 6
- 230000003111 delayed effect Effects 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004904 shortening Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】 降圧用と昇圧用のスイッチ素子１４、１５の
オフする時間差をなくし、インダクタンス素子１８に蓄
積したエネルギーをすべて出力して変換効率の高い昇降
圧チョッパ回路を得ることを目的とする。 【構成】 パルス幅制御して入力電圧の変動に拘らず出
力電圧を安定化するようにした昇降圧チョッパ回路にお
いて、ドライブ回路３２は、ＰＷＭ用ＩＣ２１の出力ト
ランジスタ２２に直接、またはバッファ用トランジスタ
３０を介して降圧用と昇圧用のスイッチ素子１４、１５
を接続したものである。そのため、出力トランジスタ２
２のオフにより、降圧用と昇圧用のスイッチ素子１４、
１５が正確に同期してオフする。したがって、内部損失
のない、変換効率の高い昇降圧チョッパ回路が構成でき
る。
オフする時間差をなくし、インダクタンス素子１８に蓄
積したエネルギーをすべて出力して変換効率の高い昇降
圧チョッパ回路を得ることを目的とする。 【構成】 パルス幅制御して入力電圧の変動に拘らず出
力電圧を安定化するようにした昇降圧チョッパ回路にお
いて、ドライブ回路３２は、ＰＷＭ用ＩＣ２１の出力ト
ランジスタ２２に直接、またはバッファ用トランジスタ
３０を介して降圧用と昇圧用のスイッチ素子１４、１５
を接続したものである。そのため、出力トランジスタ２
２のオフにより、降圧用と昇圧用のスイッチ素子１４、
１５が正確に同期してオフする。したがって、内部損失
のない、変換効率の高い昇降圧チョッパ回路が構成でき
る。
Description
【０００１】
【産業上の利用分野】本発明は、入力電圧が高いときに
降圧し、低いときに昇圧して出力電圧を安定化する非絶
縁の改良された昇降圧チョッパ回路に関するものであ
る。
降圧し、低いときに昇圧して出力電圧を安定化する非絶
縁の改良された昇降圧チョッパ回路に関するものであ
る。
【０００２】
【従来の技術】昇降圧チョッパ回路は、入力電圧が出力
電圧より低く変動した場合には昇圧し、逆に入力電圧が
出力電圧より高く変動した場合には降圧して、出力電圧
を常に一定に制御するもので、従来から知られている。
電圧より低く変動した場合には昇圧し、逆に入力電圧が
出力電圧より高く変動した場合には降圧して、出力電圧
を常に一定に制御するもので、従来から知られている。
【０００３】この昇降圧チョッパ回路の基本回路は、図
７に示されるように、降圧用スイッチ素子１４、昇圧用
スイッチ素子１５、転流ダイオード１６、出力ダイオー
ド１７で構成され、また、この昇降圧チョッパ回路は、
昇圧と降圧をともに行うものであるが、１個のインダク
タンス素子１８で共用している。また、＋入力端子１０
と−入力端子１１との間には入力側バイパスコンデンサ
１９が、＋出力端子１２と−出力端子１３との間には出
力側バイパスコンデンサ２０が挿入されている。
７に示されるように、降圧用スイッチ素子１４、昇圧用
スイッチ素子１５、転流ダイオード１６、出力ダイオー
ド１７で構成され、また、この昇降圧チョッパ回路は、
昇圧と降圧をともに行うものであるが、１個のインダク
タンス素子１８で共用している。また、＋入力端子１０
と−入力端子１１との間には入力側バイパスコンデンサ
１９が、＋出力端子１２と−出力端子１３との間には出
力側バイパスコンデンサ２０が挿入されている。
【０００４】入力電圧が出力電圧より低いときの昇圧チ
ョッパ回路としての動作は、降圧用スイッチ素子１４と
昇圧用スイッチ素子１５が同時にオンする時間（制御信
号のパルス幅）を長くしてｉ１のように流れる電流によ
り、インダクタンス素子１８を励磁し、蓄積エネルギー
を大きくし、オフ時にｉ２のように流れる電流により、
転流ダイオード１６で転流して出力ダイオード１７を介
して入力電圧より高い出力電圧を得る。
ョッパ回路としての動作は、降圧用スイッチ素子１４と
昇圧用スイッチ素子１５が同時にオンする時間（制御信
号のパルス幅）を長くしてｉ１のように流れる電流によ
り、インダクタンス素子１８を励磁し、蓄積エネルギー
を大きくし、オフ時にｉ２のように流れる電流により、
転流ダイオード１６で転流して出力ダイオード１７を介
して入力電圧より高い出力電圧を得る。
【０００５】入力電圧が出力電圧より高いときの降圧チ
ョッパ回路としての動作は、降圧用スイッチ素子１４と
昇圧用スイッチ素子１５が同時にオンする時間（制御信
号のパルス幅）を短くしてｉ１のように流れる電流によ
り、インダクタンス素子１８を励磁し、蓄積エネルギー
を小さくし、オフ時にｉ２のように流れる電流により、
転流ダイオード１６で転流して出力ダイオード１７を介
して入力電圧より低い出力電圧を得る。
ョッパ回路としての動作は、降圧用スイッチ素子１４と
昇圧用スイッチ素子１５が同時にオンする時間（制御信
号のパルス幅）を短くしてｉ１のように流れる電流によ
り、インダクタンス素子１８を励磁し、蓄積エネルギー
を小さくし、オフ時にｉ２のように流れる電流により、
転流ダイオード１６で転流して出力ダイオード１７を介
して入力電圧より低い出力電圧を得る。
【０００６】以上のような昇降圧チョッパ回路における
降圧用スイッチ素子１４と昇圧用スイッチ素子１５の従
来のドライブ回路３２を図８により説明する。この回路
において、入力電圧の変動に対応した制御信号が、制御
信号入力端子２３からＰＷＭ用ＩＣ２１に入力すると、
出力トランジスタ２２のオン、オフ、すなわちパルス幅
が制御される。このパルス幅制御信号は、ドライブ回路
３２を介して降圧用スイッチ素子１４と昇圧用スイッチ
素子１５を開閉制御するが、このとき、降圧用スイッチ
素子１４は、逆バイアス抵抗２４、ゲート電流制限用抵
抗２５を介して開閉制御されるが、昇圧用スイッチ素子
１５は、抵抗２９、ダイオード３１、抵抗２８、ゲート
電流制限用抵抗２６、逆バイアス抵抗２７の他に、特に
バッファ用トランジスタ３０を介して開閉制御される。
降圧用スイッチ素子１４と昇圧用スイッチ素子１５の従
来のドライブ回路３２を図８により説明する。この回路
において、入力電圧の変動に対応した制御信号が、制御
信号入力端子２３からＰＷＭ用ＩＣ２１に入力すると、
出力トランジスタ２２のオン、オフ、すなわちパルス幅
が制御される。このパルス幅制御信号は、ドライブ回路
３２を介して降圧用スイッチ素子１４と昇圧用スイッチ
素子１５を開閉制御するが、このとき、降圧用スイッチ
素子１４は、逆バイアス抵抗２４、ゲート電流制限用抵
抗２５を介して開閉制御されるが、昇圧用スイッチ素子
１５は、抵抗２９、ダイオード３１、抵抗２８、ゲート
電流制限用抵抗２６、逆バイアス抵抗２７の他に、特に
バッファ用トランジスタ３０を介して開閉制御される。
【０００７】すなわち、出力トランジスタ２２がオンす
ると、降圧用スイッチ素子１４のゲートには、直接的に
ゲート信号が送られる。ところが、昇圧用スイッチ素子
１５のゲートには、バッファ用トランジスタ３０で増幅
したゲート信号が送られる。
ると、降圧用スイッチ素子１４のゲートには、直接的に
ゲート信号が送られる。ところが、昇圧用スイッチ素子
１５のゲートには、バッファ用トランジスタ３０で増幅
したゲート信号が送られる。
【０００８】
【発明が解決しようとする課題】一般的に昇降圧チョッ
パ回路における降圧用スイッチ素子１４と昇圧用スイッ
チ素子１５は、それぞれ入力電源の＋にフローティング
されたり、入力電源の−に接地されているので、駆動の
し易さから、それぞれＰ−ｃｈとＮ−ｃｈのＭＯＳ−Ｆ
ＥＴが用いられる。このため、ゲート構造の違いによる
スイッチング時間の微妙な差がある。しかし、これより
も、主として図８におけるドライブ回路３２のバッファ
用トランジスタ３０の蓄積時間などに起因する昇圧用ス
イッチ素子１５のオフするタイミングの遅れが発生す
る。
パ回路における降圧用スイッチ素子１４と昇圧用スイッ
チ素子１５は、それぞれ入力電源の＋にフローティング
されたり、入力電源の−に接地されているので、駆動の
し易さから、それぞれＰ−ｃｈとＮ−ｃｈのＭＯＳ−Ｆ
ＥＴが用いられる。このため、ゲート構造の違いによる
スイッチング時間の微妙な差がある。しかし、これより
も、主として図８におけるドライブ回路３２のバッファ
用トランジスタ３０の蓄積時間などに起因する昇圧用ス
イッチ素子１５のオフするタイミングの遅れが発生す
る。
【０００９】ところで、図８に示す従来回路において、
降圧用スイッチ素子１４、昇圧用スイッチ素子１５がオ
フするタイミングが同時でなく、昇圧用スイッチ素子１
５に遅れが生じると、降圧用スイッチ素子１４と昇圧用
スイッチ素子１５のオン時にインダクタンス素子１８を
励磁し蓄積したエネルギーが昇圧用スイッチ素子１５の
短絡によりｉ３のように流れる電流により、損失となっ
てしまう。
降圧用スイッチ素子１４、昇圧用スイッチ素子１５がオ
フするタイミングが同時でなく、昇圧用スイッチ素子１
５に遅れが生じると、降圧用スイッチ素子１４と昇圧用
スイッチ素子１５のオン時にインダクタンス素子１８を
励磁し蓄積したエネルギーが昇圧用スイッチ素子１５の
短絡によりｉ３のように流れる電流により、損失となっ
てしまう。
【００１０】さらに詳しくは、図５において、（ａ）に
示す降圧用スイッチ素子１４のオフのタイミングより
も、（ｂ）に示す昇圧用スイッチ素子１５のオフのタイ
ミングが遅く、遅延時間ｔを発生すると、この遅延時間
ｔの間、インダクタンス素子１８のエネルギーを昇圧用
スイッチ素子１５で短絡する。
示す降圧用スイッチ素子１４のオフのタイミングより
も、（ｂ）に示す昇圧用スイッチ素子１５のオフのタイ
ミングが遅く、遅延時間ｔを発生すると、この遅延時間
ｔの間、インダクタンス素子１８のエネルギーを昇圧用
スイッチ素子１５で短絡する。
【００１１】また、降圧用スイッチ素子１４と昇圧用ス
イッチ素子１５の駆動信号に対して、昇圧用スイッチ素
子１５にオフのタイミング遅れが発生すると、図６に示
すように、昇圧チョッパ回路としての動作では、（ａ）
昇圧時のような電流波形となり、降圧チョッパ回路とし
ての動作では、（ｂ）降圧時のような電流波形となる。
これは、昇圧用スイッチ素子１５の短絡期間にインダク
タンス素子１８のエネルギーを昇圧用スイッチ素子１５
が消費し、図６の点線で示した理想的な３角形の波形の
頂点がつぶれてしまうことによる。したがって、出力側
に効率よく電力変換ができなくなってしまうという問題
点があった。
イッチ素子１５の駆動信号に対して、昇圧用スイッチ素
子１５にオフのタイミング遅れが発生すると、図６に示
すように、昇圧チョッパ回路としての動作では、（ａ）
昇圧時のような電流波形となり、降圧チョッパ回路とし
ての動作では、（ｂ）降圧時のような電流波形となる。
これは、昇圧用スイッチ素子１５の短絡期間にインダク
タンス素子１８のエネルギーを昇圧用スイッチ素子１５
が消費し、図６の点線で示した理想的な３角形の波形の
頂点がつぶれてしまうことによる。したがって、出力側
に効率よく電力変換ができなくなってしまうという問題
点があった。
【００１２】本発明は、降圧用スイッチ素子１４と昇圧
用スイッチ素子１５のオフするタイミングの時間差をな
くし、オン時にインダクタンス素子１８に蓄積したエネ
ルギーをすべて出力するような昇降圧チョッパ回路を得
ることを目的とするものである。
用スイッチ素子１５のオフするタイミングの時間差をな
くし、オン時にインダクタンス素子１８に蓄積したエネ
ルギーをすべて出力するような昇降圧チョッパ回路を得
ることを目的とするものである。
【００１３】
【課題を解決するための手段】本発明は、降圧用スイッ
チ素子１４と昇圧用スイッチ素子１５のオン時にインダ
クタンス素子１８にエネルギーを蓄積する時間と、オフ
時に蓄積されたエネルギーを出力側に放出する時間とを
ＰＷＭ用ＩＣ２１によりパルス幅制御して入力電圧の変
動に拘らず出力電圧を安定化するようにした非絶縁の昇
降圧チョッパ回路において、前記降圧用スイッチ素子１
４と昇圧用スイッチ素子１５のドライブ回路３２は、前
記ＰＷＭ用ＩＣ２１の出力トランジスタ２２に直接、ま
たは、バッファ回路のバッファ用トランジスタ３０を介
して前記降圧用スイッチ素子１４と昇圧用スイッチ素子
１５を接続してなり、これらの降圧用スイッチ素子１４
と昇圧用スイッチ素子１５のターン・オフを同時に行う
ようにしたことを特徴とする昇降圧チョッパ回路であ
る。
チ素子１４と昇圧用スイッチ素子１５のオン時にインダ
クタンス素子１８にエネルギーを蓄積する時間と、オフ
時に蓄積されたエネルギーを出力側に放出する時間とを
ＰＷＭ用ＩＣ２１によりパルス幅制御して入力電圧の変
動に拘らず出力電圧を安定化するようにした非絶縁の昇
降圧チョッパ回路において、前記降圧用スイッチ素子１
４と昇圧用スイッチ素子１５のドライブ回路３２は、前
記ＰＷＭ用ＩＣ２１の出力トランジスタ２２に直接、ま
たは、バッファ回路のバッファ用トランジスタ３０を介
して前記降圧用スイッチ素子１４と昇圧用スイッチ素子
１５を接続してなり、これらの降圧用スイッチ素子１４
と昇圧用スイッチ素子１５のターン・オフを同時に行う
ようにしたことを特徴とする昇降圧チョッパ回路であ
る。
【００１４】
【作用】ＰＷＭ用ＩＣ２１の出力トランジスタ２２のオ
フにより、降圧用スイッチ素子１４と昇圧用スイッチ素
子１５が正確に同期してオフする。すなわち、駆動信号
に、半導体素子の蓄積時間などに起因する遅れが発生し
ないので、昇圧用スイッチ素子１５のオフするタイミン
グにも遅れが発生することはない。したがって、ほとん
ど内部損失がなく、変換効率の高い昇降圧チョッパ回路
が構成できる。
フにより、降圧用スイッチ素子１４と昇圧用スイッチ素
子１５が正確に同期してオフする。すなわち、駆動信号
に、半導体素子の蓄積時間などに起因する遅れが発生し
ないので、昇圧用スイッチ素子１５のオフするタイミン
グにも遅れが発生することはない。したがって、ほとん
ど内部損失がなく、変換効率の高い昇降圧チョッパ回路
が構成できる。
【００１５】
【実施例】以下、本発明の実施例を図面に基づき説明す
る。図１において、＋入力端子１０と＋出力端子１２と
の間の＋ラインには、降圧用スイッチ素子１４のドレイ
ン、ソース、インダクタンス素子１８、出力ダイオード
１７が直列に挿入され、−入力端子１１と−出力端子１
３との間の−ラインは直結され、−ラインとインダクタ
ンス素子１８の一端との間には転流ダイオード１６が接
続され、インダクタンス素子１８の他端と−ラインとの
間には昇圧用スイッチ素子１５のドレイン、ソースが接
続され、＋入力端子１０と−入力端子１１との間には入
力側バイパスコンデンサ１９が接続され、＋出力端子１
２と−出力端子１３との間には出力側バイパスコンデン
サ２０が接続されている。以上の構成は、図７に示した
昇降圧チョッパ回路の基本回路そのものである。
る。図１において、＋入力端子１０と＋出力端子１２と
の間の＋ラインには、降圧用スイッチ素子１４のドレイ
ン、ソース、インダクタンス素子１８、出力ダイオード
１７が直列に挿入され、−入力端子１１と−出力端子１
３との間の−ラインは直結され、−ラインとインダクタ
ンス素子１８の一端との間には転流ダイオード１６が接
続され、インダクタンス素子１８の他端と−ラインとの
間には昇圧用スイッチ素子１５のドレイン、ソースが接
続され、＋入力端子１０と−入力端子１１との間には入
力側バイパスコンデンサ１９が接続され、＋出力端子１
２と−出力端子１３との間には出力側バイパスコンデン
サ２０が接続されている。以上の構成は、図７に示した
昇降圧チョッパ回路の基本回路そのものである。
【００１６】図１に示す本発明の第１実施例では、降圧
用スイッチ素子１４と昇圧用スイッチ素子１５のドライ
ブ回路３２として、ＰＷＭ用ＩＣ２１の出力トランジス
タ２２をそのまま降圧用スイッチ素子１４と昇圧用スイ
ッチ素子１５のドライブ回路３２として利用したもの
で、この出力トランジスタ２２のコレクタをゲート電流
制限用抵抗２５を介して降圧用スイッチ素子１４のゲー
トに接続し、この降圧用スイッチ素子１４のドレインと
ゲート間に逆バイアス抵抗２４を接続し、また、前記出
力トランジスタ２２のエミッタをゲート電流制限用抵抗
２６を介して昇圧用スイッチ素子１５のゲートに接続
し、この昇圧用スイッチ素子１５のゲートとソース間に
逆バイアス抵抗２７を接続し、前記出力トランジスタ２
２により直接的にオン、オフを制御する場合を示したも
のである。
用スイッチ素子１４と昇圧用スイッチ素子１５のドライ
ブ回路３２として、ＰＷＭ用ＩＣ２１の出力トランジス
タ２２をそのまま降圧用スイッチ素子１４と昇圧用スイ
ッチ素子１５のドライブ回路３２として利用したもの
で、この出力トランジスタ２２のコレクタをゲート電流
制限用抵抗２５を介して降圧用スイッチ素子１４のゲー
トに接続し、この降圧用スイッチ素子１４のドレインと
ゲート間に逆バイアス抵抗２４を接続し、また、前記出
力トランジスタ２２のエミッタをゲート電流制限用抵抗
２６を介して昇圧用スイッチ素子１５のゲートに接続
し、この昇圧用スイッチ素子１５のゲートとソース間に
逆バイアス抵抗２７を接続し、前記出力トランジスタ２
２により直接的にオン、オフを制御する場合を示したも
のである。
【００１７】このような構成において、ＰＷＭ用ＩＣ２
１の出力トランジスタ２２のオン時に、＋入力端子１
０、逆バイアス抵抗２４、ゲート電流制限用抵抗２５、
出力トランジスタ２２のコレクタ、エミッタ、ゲート電
流制限用抵抗２６、逆バイアス抵抗２７、−入力端子１
１への回路が形成されてオンし、また、出力トランジス
タ２２のオフにより、降圧用スイッチ素子１４と昇圧用
スイッチ素子１５が正確に同期してオフする。すなわ
ち、駆動信号に、半導体素子の蓄積時間などに起因する
遅れが発生しないので、昇圧用スイッチ素子１５のオフ
するタイミングにも遅れが発生することはない。
１の出力トランジスタ２２のオン時に、＋入力端子１
０、逆バイアス抵抗２４、ゲート電流制限用抵抗２５、
出力トランジスタ２２のコレクタ、エミッタ、ゲート電
流制限用抵抗２６、逆バイアス抵抗２７、−入力端子１
１への回路が形成されてオンし、また、出力トランジス
タ２２のオフにより、降圧用スイッチ素子１４と昇圧用
スイッチ素子１５が正確に同期してオフする。すなわ
ち、駆動信号に、半導体素子の蓄積時間などに起因する
遅れが発生しないので、昇圧用スイッチ素子１５のオフ
するタイミングにも遅れが発生することはない。
【００１８】このように、降圧用スイッチ素子１４と昇
圧用スイッチ素子１５のオンとオフを同期させたので、
オン時に励磁したインダクタンス素子１８のエネルギー
を昇圧用スイッチ素子１５の短絡により損失することが
ない。したがって、ほとんど内部損失がなく、変換効率
の高い昇降圧チョッパ回路が構成できる。
圧用スイッチ素子１５のオンとオフを同期させたので、
オン時に励磁したインダクタンス素子１８のエネルギー
を昇圧用スイッチ素子１５の短絡により損失することが
ない。したがって、ほとんど内部損失がなく、変換効率
の高い昇降圧チョッパ回路が構成できる。
【００１９】図１の実施例では、降圧用スイッチ素子１
４と昇圧用スイッチ素子１５をＭＯＳ−ＦＥＴとした
が、図２に示すように、バイポーラ・トランジスタとし
ても同様の作用効果が得られる。
４と昇圧用スイッチ素子１５をＭＯＳ−ＦＥＴとした
が、図２に示すように、バイポーラ・トランジスタとし
ても同様の作用効果が得られる。
【００２０】つぎに図３は、本発明の第２実施例を示す
もので、この例では、ＰＷＭ用ＩＣ２１の出力トランジ
スタ２２のコレクタに、バッファ回路としてのバッファ
用トランジスタ３０を介在し、このバッファ用トランジ
スタ３０のエミッタ側を降圧用スイッチ素子１４に接続
し、コレクタ側を昇圧用スイッチ素子１５に接続し、間
接的にオン、オフを制御する場合を示したものである。
この回路において、逆バイアス抵抗２４、ゲート電流制
限用抵抗２５、ゲート電流制限用抵抗２６、逆バイアス
抵抗２７は、前記図１と同様であり、また、抵抗２８は
バッファ用トランジスタ３０の逆バイアス用である。
もので、この例では、ＰＷＭ用ＩＣ２１の出力トランジ
スタ２２のコレクタに、バッファ回路としてのバッファ
用トランジスタ３０を介在し、このバッファ用トランジ
スタ３０のエミッタ側を降圧用スイッチ素子１４に接続
し、コレクタ側を昇圧用スイッチ素子１５に接続し、間
接的にオン、オフを制御する場合を示したものである。
この回路において、逆バイアス抵抗２４、ゲート電流制
限用抵抗２５、ゲート電流制限用抵抗２６、逆バイアス
抵抗２７は、前記図１と同様であり、また、抵抗２８は
バッファ用トランジスタ３０の逆バイアス用である。
【００２１】このような構成において、ＰＷＭ用ＩＣ２
１の出力トランジスタ２２のオン時に、まずバッファ用
トランジスタ３０をオンにする。すると、＋入力端子１
０、逆バイアス抵抗２４、ゲート電流制限用抵抗２５、
バッファ用トランジスタ３０のエミッタ、コレクタ、ゲ
ート電流制限用抵抗２６、逆バイアス抵抗２７、−入力
端子１１への回路が形成されてオンし、また、バッファ
用トランジスタ３０のオフにより、降圧用スイッチ素子
１４と昇圧用スイッチ素子１５が正確に同期してオフす
る。すなわち、出力トランジスタ２２の駆動信号より
も、バッファ用トランジスタ３０の蓄積時間などに起因
する遅れが発生したとしても、降圧用スイッチ素子１４
と昇圧用スイッチ素子１５のオン、オフするタイミング
は同時に行われ、両者間、とくに昇圧用スイッチ素子１
５に遅れが発生することはない。
１の出力トランジスタ２２のオン時に、まずバッファ用
トランジスタ３０をオンにする。すると、＋入力端子１
０、逆バイアス抵抗２４、ゲート電流制限用抵抗２５、
バッファ用トランジスタ３０のエミッタ、コレクタ、ゲ
ート電流制限用抵抗２６、逆バイアス抵抗２７、−入力
端子１１への回路が形成されてオンし、また、バッファ
用トランジスタ３０のオフにより、降圧用スイッチ素子
１４と昇圧用スイッチ素子１５が正確に同期してオフす
る。すなわち、出力トランジスタ２２の駆動信号より
も、バッファ用トランジスタ３０の蓄積時間などに起因
する遅れが発生したとしても、降圧用スイッチ素子１４
と昇圧用スイッチ素子１５のオン、オフするタイミング
は同時に行われ、両者間、とくに昇圧用スイッチ素子１
５に遅れが発生することはない。
【００２２】このように、降圧用スイッチ素子１４と昇
圧用スイッチ素子１５のオンとオフを同期させたので、
オン時に励磁したインダクタンス素子１８のエネルギー
を昇圧用スイッチ素子１５の短絡により損失することが
ない。したがって、ほとんど内部損失がなく、変換効率
の高い昇降圧チョッパ回路が構成できる。
圧用スイッチ素子１５のオンとオフを同期させたので、
オン時に励磁したインダクタンス素子１８のエネルギー
を昇圧用スイッチ素子１５の短絡により損失することが
ない。したがって、ほとんど内部損失がなく、変換効率
の高い昇降圧チョッパ回路が構成できる。
【００２３】図３の実施例では、降圧用スイッチ素子１
４と昇圧用スイッチ素子１５をＭＯＳ−ＦＥＴとした
が、図４に示すように、バイポーラ・トランジスタとし
ても同様の作用効果が得られる。
４と昇圧用スイッチ素子１５をＭＯＳ−ＦＥＴとした
が、図４に示すように、バイポーラ・トランジスタとし
ても同様の作用効果が得られる。
【００２４】前記降圧用スイッチ素子１４と昇圧用スイ
ッチ素子１５のオフは、前記第１、第２実施例に示すよ
うに、同時であることが望ましいが、降圧用スイッチ素
子１４のオフが昇圧用スイッチ素子１５のオフより時間
的にやや遅れても同等の作用効果が得られる。
ッチ素子１５のオフは、前記第１、第２実施例に示すよ
うに、同時であることが望ましいが、降圧用スイッチ素
子１４のオフが昇圧用スイッチ素子１５のオフより時間
的にやや遅れても同等の作用効果が得られる。
【００２５】
【発明の効果】本発明は、ドライブ回路３２は、ＰＷＭ
用ＩＣ２１の出力トランジスタ２２により降圧用スイッ
チ素子１４と昇圧用スイッチ素子１５を直接駆動する
か、ドライブ回路３２は、ＰＷＭ用ＩＣ２１の出力トラ
ンジスタ２２にバッファ回路を接続し、このバッファ回
路のバッファ用トランジスタ３０により間接駆動するこ
とにより、降圧用スイッチ素子１４に対する昇圧用スイ
ッチ素子１５のオフのタイミング遅れがなく、インダク
タンス素子１８のエネルギーを無駄に消費することがな
い。したがって、電力変換効率の高い電源回路を提供す
ることができる。
用ＩＣ２１の出力トランジスタ２２により降圧用スイッ
チ素子１４と昇圧用スイッチ素子１５を直接駆動する
か、ドライブ回路３２は、ＰＷＭ用ＩＣ２１の出力トラ
ンジスタ２２にバッファ回路を接続し、このバッファ回
路のバッファ用トランジスタ３０により間接駆動するこ
とにより、降圧用スイッチ素子１４に対する昇圧用スイ
ッチ素子１５のオフのタイミング遅れがなく、インダク
タンス素子１８のエネルギーを無駄に消費することがな
い。したがって、電力変換効率の高い電源回路を提供す
ることができる。
【００２６】降圧用スイッチ素子１４と昇圧用スイッチ
素子１５として、ＭＯＳ−ＦＥＴを用いることにより、
高い周波数のスイッチング電源に利用でき、装置をより
小型化できる。
素子１５として、ＭＯＳ−ＦＥＴを用いることにより、
高い周波数のスイッチング電源に利用でき、装置をより
小型化できる。
【００２７】バッファ用トランジスタ３０によりドライ
ブ電流を増幅して間接駆動することにより、容量の大き
なスイッチング電源に利用できる。
ブ電流を増幅して間接駆動することにより、容量の大き
なスイッチング電源に利用できる。
【００２８】ドライブ回路３２は、ＰＷＭ用ＩＣ２１の
出力トランジスタ２２に、それぞれ降圧用スイッチ素子
１４と昇圧用スイッチ素子１５を直接接続するか、バッ
ファ回路のバッファ用トランジスタ３０を介して接続す
るだけであるから、回路構成が簡単である。
出力トランジスタ２２に、それぞれ降圧用スイッチ素子
１４と昇圧用スイッチ素子１５を直接接続するか、バッ
ファ回路のバッファ用トランジスタ３０を介して接続す
るだけであるから、回路構成が簡単である。
【図１】本発明による昇降圧チョッパ回路の第１実施例
を示す電気回路図である。
を示す電気回路図である。
【図２】図１において、ＭＯＳ−ＦＥＴをバイポーラ・
トランジスタに代えた場合の電気回路図である。
トランジスタに代えた場合の電気回路図である。
【図３】本発明による昇降圧チョッパ回路の第２実施例
を示す電気回路図である。
を示す電気回路図である。
【図４】図３において、ＭＯＳ−ＦＥＴをバイポーラ・
トランジスタに代えた場合の電気回路図である。
トランジスタに代えた場合の電気回路図である。
【図５】降圧用スイッチ素子１４に対し昇圧用スイッチ
素子１５に遅延時間を生じた場合の制御信号波形図であ
る。
素子１５に遅延時間を生じた場合の制御信号波形図であ
る。
【図６】降圧用スイッチ素子１４に対し昇圧用スイッチ
素子１５に遅延時間を生じた場合の昇降圧チョッパ回路
の電流波形図である。
素子１５に遅延時間を生じた場合の昇降圧チョッパ回路
の電流波形図である。
【図７】昇降圧チョッパ回路の基本的な電気回路図であ
る。
る。
【図８】従来の昇降圧チョッパ回路の電気回路図であ
る。
る。
１０…＋入力端子、１１…−入力端子、１２…＋出力端
子、１３…−出力端子、１４…降圧用スイッチ素子、１
５…昇圧用スイッチ素子、１６…転流ダイオード、１７
…出力ダイオード、１８…インダクタンス素子、１９…
入力側バイパスコンデンサ、２０…出力側バイパスコン
デンサ、２１…ＰＷＭ用ＩＣ、２２…出力トランジス
タ、２３…制御信号入力端子、２４…逆バイアス抵抗、
２５…ゲート電流制限用抵抗、２６…ゲート電流制限用
抵抗、２７…逆バイアス抵抗、２８…抵抗、２９…抵
抗、３０…バッファ用トランジスタ、３１…ダイオー
ド、３２…ドライブ回路。
子、１３…−出力端子、１４…降圧用スイッチ素子、１
５…昇圧用スイッチ素子、１６…転流ダイオード、１７
…出力ダイオード、１８…インダクタンス素子、１９…
入力側バイパスコンデンサ、２０…出力側バイパスコン
デンサ、２１…ＰＷＭ用ＩＣ、２２…出力トランジス
タ、２３…制御信号入力端子、２４…逆バイアス抵抗、
２５…ゲート電流制限用抵抗、２６…ゲート電流制限用
抵抗、２７…逆バイアス抵抗、２８…抵抗、２９…抵
抗、３０…バッファ用トランジスタ、３１…ダイオー
ド、３２…ドライブ回路。
Claims (5)
- 【請求項１】 降圧用スイッチ素子１４と昇圧用スイッ
チ素子１５のオン時にインダクタンス素子１８にエネル
ギーを蓄積する時間と、オフ時に蓄積されたエネルギー
を出力側に放出する時間とをＰＷＭ用ＩＣ２１によりパ
ルス幅制御して入力電圧の変動に拘らず出力電圧を安定
化するようにした非絶縁の昇降圧チョッパ回路におい
て、前記降圧用スイッチ素子１４と昇圧用スイッチ素子
１５のドライブ回路３２は、前記ＰＷＭ用ＩＣ２１の出
力トランジスタ２２のコレクタとエミッタに、それぞれ
前記降圧用スイッチ素子１４と昇圧用スイッチ素子１５
を直接接続してなり、これらの降圧用スイッチ素子１４
と昇圧用スイッチ素子１５のターン・オフを同時に行う
ようにしたことを特徴とする昇降圧チョッパ回路。 - 【請求項２】 降圧用スイッチ素子１４と昇圧用スイッ
チ素子１５のオン時にインダクタンス素子１８にエネル
ギーを蓄積する時間と、オフ時に蓄積されたエネルギー
を出力側に放出する時間とをＰＷＭ用ＩＣ２１によりパ
ルス幅制御して入力電圧の変動に拘らず出力電圧を安定
化するようにした非絶縁の昇降圧チョッパ回路におい
て、前記降圧用スイッチ素子１４と昇圧用スイッチ素子
１５は、ＭＯＳ−ＦＥＴからなり、前記降圧用スイッチ
素子１４と昇圧用スイッチ素子１５のドライブ回路３２
は、前記ＰＷＭ用ＩＣ２１の出力トランジスタ２２のコ
レクタをゲート電流制限用抵抗２５を介して前記降圧用
スイッチ素子１４のゲートに接続し、かつ降圧用スイッ
チ素子１４のドレインとゲートの間に逆バイアス抵抗２
４を挿入し、前記出力トランジスタ２２のエミッタをゲ
ート電流制限用抵抗２６を介して昇圧用スイッチ素子１
５のゲートに接続し、かつ昇圧用スイッチ素子１５のゲ
ートとソースの間に逆バイアス抵抗２７を挿入してな
り、これらのスイッチ素子１４と昇圧用スイッチ素子１
５のターン・オフを同時に行うようにしたことを特徴と
する昇降圧チョッパ回路。 - 【請求項３】 降圧用スイッチ素子１４と昇圧用スイッ
チ素子１５のオン時にインダクタンス素子１８にエネル
ギーを蓄積する時間と、オフ時に蓄積されたエネルギー
を出力側に放出する時間とをＰＷＭ用ＩＣ２１によりパ
ルス幅制御して入力電圧の変動に拘らず出力電圧を安定
化するようにした非絶縁の昇降圧チョッパ回路におい
て、前記降圧用スイッチ素子１４と昇圧用スイッチ素子
１５のドライブ回路３２は、前記ＰＷＭ用ＩＣ２１の出
力トランジスタ２２にバッファ回路を接続し、このバッ
ファ回路のバッファ用トランジスタ３０のコレクタとエ
ミッタに、それぞれ前記降圧用スイッチ素子１４と昇圧
用スイッチ素子１５を接続してなり、前記バッファ用ト
ランジスタ３０によりドライブ電流を増幅して間接駆動
することにより、これらの降圧用スイッチ素子１４と昇
圧用スイッチ素子１５のターン・オフを同時に行うよう
にしたことを特徴とする昇降圧チョッパ回路。 - 【請求項４】 降圧用スイッチ素子１４と昇圧用スイッ
チ素子１５のオン時にインダクタンス素子１８にエネル
ギーを蓄積する時間と、オフ時に蓄積されたエネルギー
を出力側に放出する時間とをＰＷＭ用ＩＣ２１によりパ
ルス幅制御して入力電圧の変動に拘らず出力電圧を安定
化するようにした非絶縁の昇降圧チョッパ回路におい
て、前記降圧用スイッチ素子１４と昇圧用スイッチ素子
１５は、ＭＯＳ−ＦＥＴからなり、前記降圧用スイッチ
素子１４と昇圧用スイッチ素子１５のドライブ回路３２
は、前記ＰＷＭ用ＩＣ２１の出力トランジスタ２２にバ
ッファ回路を接続し、このバッファ回路のバッファ用ト
ランジスタ３０のエミッタをゲート電流制限用抵抗２５
を介して前記降圧用スイッチ素子１４のゲートに接続
し、かつ降圧用スイッチ素子１４のドレインとゲートの
間に逆バイアス抵抗２４を挿入し、前記バッファ用トラ
ンジスタ３０のコレクタをゲート電流制限用抵抗２６を
介して昇圧用スイッチ素子１５のゲートに接続し、かつ
昇圧用スイッチ素子１５のゲートとソースの間に逆バイ
アス抵抗２７を挿入してなり、前記バッファ用トランジ
スタ３０によりドライブ電流を増幅して間接駆動するこ
とにより、これらの降圧用スイッチ素子１４と昇圧用ス
イッチ素子１５のターン・オフを同時に行うようにした
ことを特徴とする昇降圧チョッパ回路。 - 【請求項５】 降圧用スイッチ素子１４と昇圧用スイッ
チ素子１５は、バイポーラ・トランジスタからなり、Ｍ
ＯＳ−ＦＥＴにおけるドレイン、ゲート、ソースは、そ
れぞれコレクタ、ベース、エミッタからなる請求項２ま
たは４記載の昇降圧チョッパ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21425594A JP3285280B2 (ja) | 1994-08-16 | 1994-08-16 | 昇降圧チョッパ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21425594A JP3285280B2 (ja) | 1994-08-16 | 1994-08-16 | 昇降圧チョッパ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0866019A true JPH0866019A (ja) | 1996-03-08 |
| JP3285280B2 JP3285280B2 (ja) | 2002-05-27 |
Family
ID=16652730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21425594A Expired - Fee Related JP3285280B2 (ja) | 1994-08-16 | 1994-08-16 | 昇降圧チョッパ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3285280B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012006585A (ja) * | 2010-06-22 | 2012-01-12 | Mando Corp | 電子制御装置及び車両制御方法 |
| CN108173305A (zh) * | 2017-12-29 | 2018-06-15 | 河南中烟工业有限责任公司 | 一种带升降压功能快速充电技术的低温烘烤烟具 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3607884B2 (ja) | 2001-07-09 | 2005-01-05 | 日本圧着端子製造株式会社 | 電気コネクタ組立体及びそれに用いられるコネクタ |
| JP3976134B2 (ja) | 2001-09-05 | 2007-09-12 | 矢崎総業株式会社 | 半嵌合防止コネクタ |
-
1994
- 1994-08-16 JP JP21425594A patent/JP3285280B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012006585A (ja) * | 2010-06-22 | 2012-01-12 | Mando Corp | 電子制御装置及び車両制御方法 |
| CN108173305A (zh) * | 2017-12-29 | 2018-06-15 | 河南中烟工业有限责任公司 | 一种带升降压功能快速充电技术的低温烘烤烟具 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3285280B2 (ja) | 2002-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6236191B1 (en) | Zero voltage switching boost topology | |
| US9537400B2 (en) | Switching converter with dead time between switching of switches | |
| US6958592B2 (en) | Adaptive delay control circuit for switched mode power supply | |
| US6396250B1 (en) | Control method to reduce body diode conduction and reverse recovery losses | |
| US6489758B2 (en) | Bootstrap circuit in a DC/DC static converter having circuitry for avoiding bootstrap capacitor discharge | |
| JP3164838B2 (ja) | スイッチング回路及びそれを用いた変換装置、力率改善電源装置 | |
| US20030038615A1 (en) | Method and circuit for reducing losses in DC-DC converters | |
| US6160388A (en) | Sensing of current in a synchronous-buck power stage | |
| US10056830B2 (en) | Control scheme for DC-DC power converters with ultra-fast dynamic response | |
| JP2001512946A (ja) | 増幅器 | |
| JPH07177731A (ja) | 不連続モードで動作するｄｃ−ｄｃコンバータ | |
| JP2001501436A (ja) | スイッチト―モード電源用サンプルホールド回路 | |
| JP2000083374A (ja) | スイッチングレギュレ―タ | |
| EP1639693A1 (en) | Dead time control in a switching circuit | |
| US6060867A (en) | Switch driver for a snubber circuit, method of operation thereof and power converter employing the same | |
| US5631816A (en) | DC voltage converter with current limitation | |
| JPH06225522A (ja) | スイッチング電源回路 | |
| US20070177412A1 (en) | Charge pumped driver for switched mode power supply | |
| US7880458B2 (en) | Method and device for driving power converters | |
| JPH0866019A (ja) | 昇降圧チョッパ回路 | |
| US6798269B2 (en) | Bootstrap circuit in DC/DC static converters | |
| US20020079948A1 (en) | Bootstrap circuit in DC/DC static converters | |
| JP3802678B2 (ja) | 降圧チョッパ形直流−直流変換装置の制御方法 | |
| JP2005536170A (ja) | 効率の良いｒｆ増幅のためのスイッチモード電源および駆動方法 | |
| JP4319336B2 (ja) | Ｍｏｓスイッチング回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080308 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090308 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20100308 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20110308 |
|
| LAPS | Cancellation because of no payment of annual fees |