JPH0870024A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0870024A JPH0870024A JP6203980A JP20398094A JPH0870024A JP H0870024 A JPH0870024 A JP H0870024A JP 6203980 A JP6203980 A JP 6203980A JP 20398094 A JP20398094 A JP 20398094A JP H0870024 A JPH0870024 A JP H0870024A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor chip
- electrode pad
- bonding
- connection portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 本発明はＢＧＡ構造の半導体装置及び製造方
法に関し、試験及び搬送の容易化を図り、コストの低減
を図ることを目的とする。 【構成】 樹脂フィルム２４に半導体チップ２２の電極
パッド２３に電気的接続される接続部２６が形成され、
接続部２６より半導体チップ上方でパターン２７を介し
て外部パッド２８及び外部端子３０に接続される。ま
た、樹脂フィルム２４の半導体チップ外部の試験領域に
は接続部より延出するパターン２７を介して接続する試
験パッド２９が形成されると共に、キャリア搭載又は搬
送のためのホール３４が形成される構成とする。
法に関し、試験及び搬送の容易化を図り、コストの低減
を図ることを目的とする。 【構成】 樹脂フィルム２４に半導体チップ２２の電極
パッド２３に電気的接続される接続部２６が形成され、
接続部２６より半導体チップ上方でパターン２７を介し
て外部パッド２８及び外部端子３０に接続される。ま
た、樹脂フィルム２４の半導体チップ外部の試験領域に
は接続部より延出するパターン２７を介して接続する試
験パッド２９が形成されると共に、キャリア搭載又は搬
送のためのホール３４が形成される構成とする。
Description
【０００１】
【産業上の利用分野】本発明は、ＢＧＡ（Ｂａｌｌ Ｇ
ｒｉｄ Ａｒｒａｙ）構造の半導体装置及びその製造方
法に関する。
ｒｉｄ Ａｒｒａｙ）構造の半導体装置及びその製造方
法に関する。
【０００２】近年、半導体装置の高密度化、小型軽量化
が進むに伴い、低コストかつ実装効率、軽量化によりＱ
ＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）に代わ
り、マイクロ（μ）ＢＧＡやＣＳＰ（Ｃｈｉｐ Ｓｉｚ
ｅ Ｐａｃｋａｇｅ）が開発されてきている。このよう
なμＢＧＡやＣＳＰの半導体装置においては、その小形
状から搬送や信頼性試験を容易かつ低コストで行なわれ
ることが望まれている。
が進むに伴い、低コストかつ実装効率、軽量化によりＱ
ＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）に代わ
り、マイクロ（μ）ＢＧＡやＣＳＰ（Ｃｈｉｐ Ｓｉｚ
ｅ Ｐａｃｋａｇｅ）が開発されてきている。このよう
なμＢＧＡやＣＳＰの半導体装置においては、その小形
状から搬送や信頼性試験を容易かつ低コストで行なわれ
ることが望まれている。
【０００３】
【従来の技術】図１０に、従来のμＢＧＡパッケージの
半導体装置の断面図を示す。図１０（Ａ）は断面図、図
１０（Ｂ）は平面図である。
半導体装置の断面図を示す。図１０（Ａ）は断面図、図
１０（Ｂ）は平面図である。
【０００４】図１０（Ａ），（Ｂ）に示す半導体装置１
１は、半導体チップ１２上にはパッド１３が所定数形成
されており、半導体チップ１２のパッド１３以外の部分
に弾力性のある接着剤１４が形成されている。また、半
導体チップ１２の周囲側面には接着剤１５ａにより保護
又は放熱のための金属等の枠部１６が取り付けられ、枠
部１６上にも接着剤１５ｂが形成されている。
１は、半導体チップ１２上にはパッド１３が所定数形成
されており、半導体チップ１２のパッド１３以外の部分
に弾力性のある接着剤１４が形成されている。また、半
導体チップ１２の周囲側面には接着剤１５ａにより保護
又は放熱のための金属等の枠部１６が取り付けられ、枠
部１６上にも接着剤１５ｂが形成されている。
【０００５】一方、ポリイミド（ＰＩ）等の樹脂フィル
ム１７上には銅箔のパターン１８が取着されており、パ
ターン１８は外部パッド１８ａとそれより延出されるリ
ード１８ｂにより構成される。また、樹脂フィルム１７
には外部パッド１８に対応する部分に孔１９が形成され
ており、孔１９内に外部パッド１８ａと接触する金又は
はんだのボール電極２０が形成される。例えば、ボール
電極２０のピッチは0.5 mmに配列される。
ム１７上には銅箔のパターン１８が取着されており、パ
ターン１８は外部パッド１８ａとそれより延出されるリ
ード１８ｂにより構成される。また、樹脂フィルム１７
には外部パッド１８に対応する部分に孔１９が形成され
ており、孔１９内に外部パッド１８ａと接触する金又は
はんだのボール電極２０が形成される。例えば、ボール
電極２０のピッチは0.5 mmに配列される。
【０００６】この樹脂フィルム１７が上述の接着剤１
４，１５ｂ上に取着される。そして、パターン１８から
延出されるリード１８ｂと半導体チップ１２のパッド１
３とが融着等により接続されてリード１８ｂの余り部分
が切断され、この部分がエポキシ等の樹脂１５ｃにより
封止される。 このように、半導体装置１１は、チップ
サイズに近い大きさでボール電極２０を備えるμＢＧＡ
パッケージ構造で形成される。
４，１５ｂ上に取着される。そして、パターン１８から
延出されるリード１８ｂと半導体チップ１２のパッド１
３とが融着等により接続されてリード１８ｂの余り部分
が切断され、この部分がエポキシ等の樹脂１５ｃにより
封止される。 このように、半導体装置１１は、チップ
サイズに近い大きさでボール電極２０を備えるμＢＧＡ
パッケージ構造で形成される。
【０００７】
【発明が解決しようとする課題】しかし、上述のμＢＧ
Ａパッケージの半導体装置１１は、その小型形状に起因
して信頼性試験や搬送のためのソケット等の治具が確立
されておらず、搬送が困難であると共に、試験時にプロ
ーブ等のボール電極２０への突き当て等の位置決めが困
難である。
Ａパッケージの半導体装置１１は、その小型形状に起因
して信頼性試験や搬送のためのソケット等の治具が確立
されておらず、搬送が困難であると共に、試験時にプロ
ーブ等のボール電極２０への突き当て等の位置決めが困
難である。
【０００８】従って、試験等を行うためのソケットや位
置決め機構等が必要となってコスト高になるという問題
がある。
置決め機構等が必要となってコスト高になるという問題
がある。
【０００９】そこで、本発明は上記課題に鑑みなされた
もので、試験及び搬送の容易化を図り、コストの低減を
図る半導体装置及びその製造方法を提供することを目的
とする。
もので、試験及び搬送の容易化を図り、コストの低減を
図る半導体装置及びその製造方法を提供することを目的
とする。
【００１０】
【課題を解決するための手段】上記課題を解決するため
に、請求項１では、所定数の電極パッドが形成された半
導体チップと、前記半導体チップ上に配置され、前記電
極パッドと電気的接続が行われる所定数の接続部、及び
前記接続部よりパターンを介して接続される外部端子が
形成される接合基板と、を有して半導体装置を構成す
る。
に、請求項１では、所定数の電極パッドが形成された半
導体チップと、前記半導体チップ上に配置され、前記電
極パッドと電気的接続が行われる所定数の接続部、及び
前記接続部よりパターンを介して接続される外部端子が
形成される接合基板と、を有して半導体装置を構成す
る。
【００１１】請求項２では、請求項１において、前記接
合基板は、前記半導体チップの外側領域に、前記接続部
よりパターンを介して接続される試験パッドがそれぞれ
形成され、試験後に切断除去される試験領域が形成され
る。
合基板は、前記半導体チップの外側領域に、前記接続部
よりパターンを介して接続される試験パッドがそれぞれ
形成され、試験後に切断除去される試験領域が形成され
る。
【００１２】請求項３では、請求項１又は２において、
前記接合基板と前記半導体チップとの間で封止される。
前記接合基板と前記半導体チップとの間で封止される。
【００１３】請求項４では、請求項１において、前記半
導体チップの少くとも側部周囲に保護枠が形成される。
導体チップの少くとも側部周囲に保護枠が形成される。
【００１４】請求項５では、請求項４において、前記保
護枠は、熱伝導性の放熱部材により形成される。
護枠は、熱伝導性の放熱部材により形成される。
【００１５】請求項６では、請求項１において、前記接
合基板は、スルーホールにより両面にパターンが形成さ
れる。
合基板は、スルーホールにより両面にパターンが形成さ
れる。
【００１６】請求項７では、請求項１又は６において、
前記半導体チップの電極パッドと前記接合基板の接続部
との間にバンプが介在される。
前記半導体チップの電極パッドと前記接合基板の接続部
との間にバンプが介在される。
【００１７】請求項８では、請求項１，６又は７におい
て、前記半導体チップの電極パッドと、前記接合基板の
接続部又は前記バンプとの間に接着性の導電性部材が介
在される。
て、前記半導体チップの電極パッドと、前記接合基板の
接続部又は前記バンプとの間に接着性の導電性部材が介
在される。
【００１８】請求項９では、請求項１，６又は７におい
て、前記半導体チップの電極パッドと前記接合基板の接
続部又は前記バンプとの間に異方性導電部材が介在され
る。
て、前記半導体チップの電極パッドと前記接合基板の接
続部又は前記バンプとの間に異方性導電部材が介在され
る。
【００１９】請求項１０では、可撓性部材上に金属箔を
形成し、後に接続を行う半導体チップの電極パッドに対
応する孔を形成する工程と、前記孔に金属部材を充満さ
せて接続部を形成する工程と、前記金属箔を所定処理に
より前記接続部より延出する所定のパターン、及び外部
端子を形成して接合基板を形成する工程と、前記半導体
チップの電極パッドと前記接合基板の接続部とを電気的
接続を行い、一体化してチップボンディングを行う工程
と、を含んで半導体装置の製造方法を構成する。
形成し、後に接続を行う半導体チップの電極パッドに対
応する孔を形成する工程と、前記孔に金属部材を充満さ
せて接続部を形成する工程と、前記金属箔を所定処理に
より前記接続部より延出する所定のパターン、及び外部
端子を形成して接合基板を形成する工程と、前記半導体
チップの電極パッドと前記接合基板の接続部とを電気的
接続を行い、一体化してチップボンディングを行う工程
と、を含んで半導体装置の製造方法を構成する。
【００２０】請求項１１では、請求項１０において、前
記接合基板の形成にあたり、前記可撓性部材が試験後に
切断除去される前記半導体チップの外部領域を有し、前
記外部領域に試験を行うためのパッド、及び連設状態又
はキャリア搭載で搬送を行うためのホールが所定数形成
される。
記接合基板の形成にあたり、前記可撓性部材が試験後に
切断除去される前記半導体チップの外部領域を有し、前
記外部領域に試験を行うためのパッド、及び連設状態又
はキャリア搭載で搬送を行うためのホールが所定数形成
される。
【００２１】請求項１２では、請求項１０において、前
記可撓性部材上に前記パターンを形成するにあたり、ス
ルーホールを形成して両面に前記パターンを形成する。
記可撓性部材上に前記パターンを形成するにあたり、ス
ルーホールを形成して両面に前記パターンを形成する。
【００２２】請求項１３では、請求項１０において、前
記チップボンディングを行うにあたり、前記接続部と前
記電極パッドとを熱圧着により接続する。
記チップボンディングを行うにあたり、前記接続部と前
記電極パッドとを熱圧着により接続する。
【００２３】請求項１４では、請求項１０において、前
記チップボンディングを行うにあたり、前記電極パッド
と前記孔とを位置合わせした後に前記接続部を当該孔内
に形成して電気的接続を行う。
記チップボンディングを行うにあたり、前記電極パッド
と前記孔とを位置合わせした後に前記接続部を当該孔内
に形成して電気的接続を行う。
【００２４】請求項１５では、請求項１０において、前
記チップボンディングを行うにあたり、前記接続部と前
記電極パッドとの間に、バンプを介在させて圧着し、又
は前記接続部又は前記バンプに熱硬化性の導電性部材を
形成して電気的接続を行う。
記チップボンディングを行うにあたり、前記接続部と前
記電極パッドとの間に、バンプを介在させて圧着し、又
は前記接続部又は前記バンプに熱硬化性の導電性部材を
形成して電気的接続を行う。
【００２５】
【作用】上述のように請求項１〜３の発明では、半導体
チップ上に接続部、外部端子、また外側の試験領域に試
験パッド及びホールを形成し、適宜接合部材と半導体チ
ップとの間で封止する。これにより、チップサイズのパ
ッケージが形成され、試験領域での試験及び搬送の容易
化が図られ、低コストを図ることが可能となる。
チップ上に接続部、外部端子、また外側の試験領域に試
験パッド及びホールを形成し、適宜接合部材と半導体チ
ップとの間で封止する。これにより、チップサイズのパ
ッケージが形成され、試験領域での試験及び搬送の容易
化が図られ、低コストを図ることが可能となる。
【００２６】請求項４及び５の発明では、半導体チップ
の少くとも側部周囲に放熱性の保護枠を形成する。これ
により、半導体チップの保護及び発熱による放熱を図る
ことが可能となる。
の少くとも側部周囲に放熱性の保護枠を形成する。これ
により、半導体チップの保護及び発熱による放熱を図る
ことが可能となる。
【００２７】請求項６の発明では、接合基板にスルーホ
ールを形成して両面にパターン形成する。これにより、
パターン引き廻しが可能となって電気的接続の向上を図
ることが可能となる。
ールを形成して両面にパターン形成する。これにより、
パターン引き廻しが可能となって電気的接続の向上を図
ることが可能となる。
【００２８】請求項７〜９の発明では、接続部と電極パ
ッドとの間にバンプ、接着性の導電性部材、又は異方性
導電部材を介在させる。これにより、接続部と電極パッ
ドとの電気的接続の確実性を図ることが可能となる。
ッドとの間にバンプ、接着性の導電性部材、又は異方性
導電部材を介在させる。これにより、接続部と電極パッ
ドとの電気的接続の確実性を図ることが可能となる。
【００２９】請求項１０の発明では、接合基板を構成す
る可撓性部材上に金属箔を形成した後に孔を形成して該
孔に接続部を形成し、所定処理によりパターン、外部端
子を形成し、接続部と電極パッドの電気的接続を行って
チップボンディングする。これにより、低コストで試験
性、搬送性の良好な半導体装置を製造することが可能と
なる。
る可撓性部材上に金属箔を形成した後に孔を形成して該
孔に接続部を形成し、所定処理によりパターン、外部端
子を形成し、接続部と電極パッドの電気的接続を行って
チップボンディングする。これにより、低コストで試験
性、搬送性の良好な半導体装置を製造することが可能と
なる。
【００３０】請求項１１の発明では、可撓性部材上の外
部領域に試験パッド及びホールを形成し、試験後に切断
除去する。これにより、容易に試験及び搬送を行うこと
が可能となる。
部領域に試験パッド及びホールを形成し、試験後に切断
除去する。これにより、容易に試験及び搬送を行うこと
が可能となる。
【００３１】請求項１２の発明では、可撓性部材にスル
ーホールを形成して両面にパターンを形成する。これに
より、パターンの引き廻しを容易とし、電気的特性を向
上させることが可能となる。
ーホールを形成して両面にパターンを形成する。これに
より、パターンの引き廻しを容易とし、電気的特性を向
上させることが可能となる。
【００３２】請求項１３〜１５の発明では、接続部と電
極パッドとの接続を熱圧着し、又は形成した孔と電極パ
ッドの位置合わせた後に接続部を孔内に形成し、又は接
続部へのバンプ、熱硬化性の導電性部材を形成する。こ
れにより、接続部と電極パッドとの電気的接続の確実性
を図ることが可能となる。
極パッドとの接続を熱圧着し、又は形成した孔と電極パ
ッドの位置合わせた後に接続部を孔内に形成し、又は接
続部へのバンプ、熱硬化性の導電性部材を形成する。こ
れにより、接続部と電極パッドとの電気的接続の確実性
を図ることが可能となる。
【００３３】
【実施例】図１に、本発明の第１実施例の構成図を示
す。図１（Ａ）は断面図、図１（Ｂ）は平面図である。
す。図１（Ａ）は断面図、図１（Ｂ）は平面図である。
【００３４】図１（Ａ），（Ｂ）に示す半導体装置２１
A は、半導体チップ２２上には所定数の電極パッド２３
が形成されている。
A は、半導体チップ２２上には所定数の電極パッド２３
が形成されている。
【００３５】一方、半導体チップ２２より大にＰＩ等で
形成された接合基板としての可撓性部材の樹脂フィルム
２４には、半導体チップ２２の電極パッド２３に対応し
て孔２５が形成されて、この孔２５内に、例えばめっき
により金属導電部材が充填された接続部２６が設けられ
る。
形成された接合基板としての可撓性部材の樹脂フィルム
２４には、半導体チップ２２の電極パッド２３に対応し
て孔２５が形成されて、この孔２５内に、例えばめっき
により金属導電部材が充填された接続部２６が設けられ
る。
【００３６】これにより、従来のように半導体チップ
（１２）と銅箔パターン（１８）のリード（１８ｂ）を
接合する際にリード（１８ｂ）を切断することがなく、
半導体チップ２２に対して外側に延出している試験、搬
送に必要な領域を電気的に保持した状態で当該半導体チ
ップ２２とパターン２７の接続を行うことができる。
（１２）と銅箔パターン（１８）のリード（１８ｂ）を
接合する際にリード（１８ｂ）を切断することがなく、
半導体チップ２２に対して外側に延出している試験、搬
送に必要な領域を電気的に保持した状態で当該半導体チ
ップ２２とパターン２７の接続を行うことができる。
【００３７】樹脂フィルム２４の一方面には、接続部
（金属導電部材）２６を接続点とするパターン２７が例
えば銅箔で形成されて貼着されている。パターン２７
は、接続部２６より半導体チップ２２の領域内側に延出
されて外部パッド２８にそれぞれ接続されると共に、外
側に延出されて試験パッド２９にそれぞれ接続される。
外部パッド２８上には金又ははんだにより外部端子３０
が形成される。
（金属導電部材）２６を接続点とするパターン２７が例
えば銅箔で形成されて貼着されている。パターン２７
は、接続部２６より半導体チップ２２の領域内側に延出
されて外部パッド２８にそれぞれ接続されると共に、外
側に延出されて試験パッド２９にそれぞれ接続される。
外部パッド２８上には金又ははんだにより外部端子３０
が形成される。
【００３８】また、接続部２６のパターン形成反対面側
にははんだ等のバンプ３１がそれぞれ形成される。
にははんだ等のバンプ３１がそれぞれ形成される。
【００３９】そして、半導体チップ２２の電極パッド２
３上に樹脂フィルム２４の上記バンプ３１を当接させて
重ね合わせ、熱硬化性の樹脂３２により固着されたもの
である。また、接続部２６から外部パッド２８に延出さ
れたパターン２７上には保護のためのレジスト３３が形
成されている。
３上に樹脂フィルム２４の上記バンプ３１を当接させて
重ね合わせ、熱硬化性の樹脂３２により固着されたもの
である。また、接続部２６から外部パッド２８に延出さ
れたパターン２７上には保護のためのレジスト３３が形
成されている。
【００４０】なお、樹脂フィルム２４における対向する
二辺に後述するキャリア設置用又はリール状搬送用のホ
ール３４が形成されていると共に、接続部２６の外側周
辺に切断用ホール３５がそれぞれ形成されている。
二辺に後述するキャリア設置用又はリール状搬送用のホ
ール３４が形成されていると共に、接続部２６の外側周
辺に切断用ホール３５がそれぞれ形成されている。
【００４１】また、樹脂フィルム２４に形成された所定
数の外部端子３０の内側中央部分に疑似外部端子３６が
例えば放熱用として形成される。
数の外部端子３０の内側中央部分に疑似外部端子３６が
例えば放熱用として形成される。
【００４２】ここで、図２に、図１の製造説明図を示
す。図２において、樹脂フィルム２４となるポリイミド
（ＰＩ）フィルムの全面に銅箔が形成され（ステップ
（Ｓ）１）、半導体チップ２２の電極パッド２３の対応
する位置にエッチングにより孔２５が形成される（Ｓ
２）。この孔２５にそれぞれめっきにより銅、ニッケ
ル、金等の金属部材を堆積させて接続部２６を形成する
（Ｓ３）。
す。図２において、樹脂フィルム２４となるポリイミド
（ＰＩ）フィルムの全面に銅箔が形成され（ステップ
（Ｓ）１）、半導体チップ２２の電極パッド２３の対応
する位置にエッチングにより孔２５が形成される（Ｓ
２）。この孔２５にそれぞれめっきにより銅、ニッケ
ル、金等の金属部材を堆積させて接続部２６を形成する
（Ｓ３）。
【００４３】続いて、ＰＩフィルム２４に形成された銅
箔をエッチングによりパターン２７を形成すると共に、
外部パッド２８及び試験パッド２９を形成する（Ｓ
４）。この外部パッド２８上に金又ははんだにより外部
端子３０が形成されると共に、接続部２６のパターン形
成反対側にバンプ３１が形成される（Ｓ５）。
箔をエッチングによりパターン２７を形成すると共に、
外部パッド２８及び試験パッド２９を形成する（Ｓ
４）。この外部パッド２８上に金又ははんだにより外部
端子３０が形成されると共に、接続部２６のパターン形
成反対側にバンプ３１が形成される（Ｓ５）。
【００４４】また、半導体チップ２２上に形成されたパ
ターン２７（接続部２６を含む）にレジスト３３が塗布
される（Ｓ６）。
ターン２７（接続部２６を含む）にレジスト３３が塗布
される（Ｓ６）。
【００４５】そして、樹脂フィルム２４を半導体チップ
２２に、バンプ３１と電極パッド２３とを当接させて樹
脂３２によりチップボンディングが行われて半導体装置
２１ A が形成されるものである（Ｓ７）。
２２に、バンプ３１と電極パッド２３とを当接させて樹
脂３２によりチップボンディングが行われて半導体装置
２１ A が形成されるものである（Ｓ７）。
【００４６】そこで、図３に、図１の半導体装置のキャ
リアへのセット時の平面図を示す。図３において、キャ
リア４１は、半導体装置２１A を内包する凹形状のベー
ス部４２に、当該半導体装置２１A を押さえる押え部材
である押さえ爪４３が所定数設けられると共に、樹脂フ
ィルム２４に形成されたホール３４に嵌合する突起部４
４が所定位置に適宜配設されて形成される。
リアへのセット時の平面図を示す。図３において、キャ
リア４１は、半導体装置２１A を内包する凹形状のベー
ス部４２に、当該半導体装置２１A を押さえる押え部材
である押さえ爪４３が所定数設けられると共に、樹脂フ
ィルム２４に形成されたホール３４に嵌合する突起部４
４が所定位置に適宜配設されて形成される。
【００４７】なお、ベース部４２の側部の所定位置には
キャリア位置決めのための切欠部４５が所定数形成され
る。
キャリア位置決めのための切欠部４５が所定数形成され
る。
【００４８】すなわち、ベース部４２内に、半導体装置
２１A が、突起部４４と対応するホール３４とを嵌合さ
せてセットし、押さえ爪４３により樹脂フィルム２４を
押さえつけて固定される。この状態で、搬送され、信頼
性試験時にキャリア４１の切欠部４５で位置決めされ
る。
２１A が、突起部４４と対応するホール３４とを嵌合さ
せてセットし、押さえ爪４３により樹脂フィルム２４を
押さえつけて固定される。この状態で、搬送され、信頼
性試験時にキャリア４１の切欠部４５で位置決めされ
る。
【００４９】このように、キャリア４１により搬送の取
り扱いが容易となり、また試験時にキャリア４１を位置
決めし、かつ樹脂フィルム２４の外周側に試験パッド２
９が形成されて、容易にプロービングすることができ、
信頼性試験を行うことができる。このことは、搬送、試
験を行うための機構等を必要としないことから、ひいて
はコスト低減を図ることができるものである。
り扱いが容易となり、また試験時にキャリア４１を位置
決めし、かつ樹脂フィルム２４の外周側に試験パッド２
９が形成されて、容易にプロービングすることができ、
信頼性試験を行うことができる。このことは、搬送、試
験を行うための機構等を必要としないことから、ひいて
はコスト低減を図ることができるものである。
【００５０】また、キャリア４１を使用せずに搬送する
場合に、半導体装置２１A を連設状態のリール状とし、
又、ホール３４により容易に搬送することができるもの
である。
場合に、半導体装置２１A を連設状態のリール状とし、
又、ホール３４により容易に搬送することができるもの
である。
【００５１】続いて、図４に、試験後の半導体装置の断
面図を示す。図４（Ａ）において、図３に示す状態で信
頼性試験が終了すると、樹脂フィルム２４の切断用ホー
ル３５より接続部２６の外側から切断して試験パッド２
９等を除去することで、ＣＳＰパッケージの半導体装置
２１A が構成される。
面図を示す。図４（Ａ）において、図３に示す状態で信
頼性試験が終了すると、樹脂フィルム２４の切断用ホー
ル３５より接続部２６の外側から切断して試験パッド２
９等を除去することで、ＣＳＰパッケージの半導体装置
２１A が構成される。
【００５２】そして、図４（Ｂ）に示すように、半導体
チップ２２の少くとも側面周囲（背面をも含めてもよ
い）に例えば放熱性の良好なアルミニウム等の保護枠４
６が設けられる。この保護枠４６は半導体チップ２２等
を保護すると共に、放熱性を向上させることができるも
のである。
チップ２２の少くとも側面周囲（背面をも含めてもよ
い）に例えば放熱性の良好なアルミニウム等の保護枠４
６が設けられる。この保護枠４６は半導体チップ２２等
を保護すると共に、放熱性を向上させることができるも
のである。
【００５３】なお、図４では、試験パッド２９等を切断
除去した後に保護枠４６を設ける場合を説明したが、保
護枠４６を設けた後に試験パッド２９等を切断除去して
もよい。
除去した後に保護枠４６を設ける場合を説明したが、保
護枠４６を設けた後に試験パッド２９等を切断除去して
もよい。
【００５４】次に、図５に、本発明の第２実施例の構成
図を示す。図５（Ａ）は断面図、図５（Ｂ）は部分拡大
図である。図５（Ａ），（Ｂ）に示す半導体装置２１B
は、第１実施例の樹脂３２に代えて、樹脂フィルム２４
と半導体チップ２２との間に異方性導電部材である異方
性導電シート５１を介在させたものである。
図を示す。図５（Ａ）は断面図、図５（Ｂ）は部分拡大
図である。図５（Ａ），（Ｂ）に示す半導体装置２１B
は、第１実施例の樹脂３２に代えて、樹脂フィルム２４
と半導体チップ２２との間に異方性導電部材である異方
性導電シート５１を介在させたものである。
【００５５】この異方性導電シート５１は、例えばフィ
ルム状の樹脂中に導電性粒子（Ａｕ，Ａｇ，Ｎｉ，ソル
ダ等）を分散させたもので、図５（Ｂ）中矢印方向に押
圧することで圧縮された部分で導電状態となり、バンプ
３１（接続部２６）と半導体チップ２２の電極パッド２
３との電気的接続を行うものである。
ルム状の樹脂中に導電性粒子（Ａｕ，Ａｇ，Ｎｉ，ソル
ダ等）を分散させたもので、図５（Ｂ）中矢印方向に押
圧することで圧縮された部分で導電状態となり、バンプ
３１（接続部２６）と半導体チップ２２の電極パッド２
３との電気的接続を行うものである。
【００５６】これによれば、低コストで確実に電気的接
続を行うことができるものである。
続を行うことができるものである。
【００５７】次に、図６に、本発明の第３実施例の部分
断面図を示す。図６（Ａ）に示す半導体装置２１C は、
接続部２６に形成したバンプ３１を省略し、接続部２６
と半導体チップ２２の電極パッド２３とを直接接着させ
たものである。
断面図を示す。図６（Ａ）に示す半導体装置２１C は、
接続部２６に形成したバンプ３１を省略し、接続部２６
と半導体チップ２２の電極パッド２３とを直接接着させ
たものである。
【００５８】すなわち、図６（Ｂ）に示すように、接続
部２６と電極パッド２３とを当接させ、ウエッジツール
５２により超音波熱圧着してシングルボンディングした
ものである。
部２６と電極パッド２３とを当接させ、ウエッジツール
５２により超音波熱圧着してシングルボンディングした
ものである。
【００５９】これによれば、上述のようにバンプ３１の
形成が省かれて工程削減、低コスト化を図ることができ
る。
形成が省かれて工程削減、低コスト化を図ることができ
る。
【００６０】なお、樹脂フィルム２４と半導体チップ２
２との間には適宜樹脂（図１参照）で封止される。
２との間には適宜樹脂（図１参照）で封止される。
【００６１】次に、図７に、本発明の第４実施例の部分
断面図を示す。図７（Ａ）に示す半導体装置２１D は、
第３実施例における樹脂フィルム２４にスルーホール５
３を形成し、当該樹脂フィルム２４の半導体チップ２２
側の面にパターン２７ａを形成したものである。
断面図を示す。図７（Ａ）に示す半導体装置２１D は、
第３実施例における樹脂フィルム２４にスルーホール５
３を形成し、当該樹脂フィルム２４の半導体チップ２２
側の面にパターン２７ａを形成したものである。
【００６２】この場合のチップボンディングは、図６
（Ｂ）と同様にウエッジツールにより接続部２６と電極
パッド２３とを超音波熱圧着により行われる。
（Ｂ）と同様にウエッジツールにより接続部２６と電極
パッド２３とを超音波熱圧着により行われる。
【００６３】これによれば、樹脂フィルム２４上におけ
るパターン（リード）の引き回しが容易になると共に、
片面を電源やグランド層とすることができ、耐ノイズの
電気的特性を向上させることができるものである。
るパターン（リード）の引き回しが容易になると共に、
片面を電源やグランド層とすることができ、耐ノイズの
電気的特性を向上させることができるものである。
【００６４】次に、図８に、本発明の第５実施例の部分
断面図を示す。図８（Ａ），（Ｂ）に示す半導体装置２
１E は、第１実施例の製造方法における他の製造方法を
示したものである。
断面図を示す。図８（Ａ），（Ｂ）に示す半導体装置２
１E は、第１実施例の製造方法における他の製造方法を
示したものである。
【００６５】図８（Ａ）に示すように、樹脂フィルム２
４に孔２５，パターン２７，外部パッド２８，外部端子
３０を形成した後、当該孔２５と半導体チップ２２の電
極パッド２３とを位置合わせする。そして、図８（Ｂ）
に示すように孔２５内に上記銅等の金属を埋設して接続
部２６を形成したものである。
４に孔２５，パターン２７，外部パッド２８，外部端子
３０を形成した後、当該孔２５と半導体チップ２２の電
極パッド２３とを位置合わせする。そして、図８（Ｂ）
に示すように孔２５内に上記銅等の金属を埋設して接続
部２６を形成したものである。
【００６６】これによれば、バンプ３１の形成を省略す
ることができると共に、接続部２６と電極パッド２３と
の電気的接続を確実にすることができる。
ることができると共に、接続部２６と電極パッド２３と
の電気的接続を確実にすることができる。
【００６７】次に、図９に、本発明の第６実施例の部分
断面図を示す。図９（Ａ），（Ｂ）に示す半導体装置２
１F は、接続部２６と半導体チップ２２の電極パッド２
３との電気的接続を熱硬化性の導電性部材である導電性
ペースト５４を使用して行う場合を示している。
断面図を示す。図９（Ａ），（Ｂ）に示す半導体装置２
１F は、接続部２６と半導体チップ２２の電極パッド２
３との電気的接続を熱硬化性の導電性部材である導電性
ペースト５４を使用して行う場合を示している。
【００６８】すなわち、図９（Ａ）に示すように、接続
部２６に形成されたバンプ３１の表面に導電性ペースト
５４を塗布し、図９（Ｂ）に示すようにバンプ３１と電
極パッド２３とを位置合わせした後に加熱して導電性ペ
ースト５４を熱硬化させる。
部２６に形成されたバンプ３１の表面に導電性ペースト
５４を塗布し、図９（Ｂ）に示すようにバンプ３１と電
極パッド２３とを位置合わせした後に加熱して導電性ペ
ースト５４を熱硬化させる。
【００６９】これによれば、接続部２６（バンプ３１）
と電極パッド２３との電気的接続を確実に行うことがで
きるものである。
と電極パッド２３との電気的接続を確実に行うことがで
きるものである。
【００７０】
【発明の効果】以上のように請求項１〜３の発明によれ
ば、半導体チップ上に接続部、外部端子、また外側の試
験領域に試験パッド及びホールを形成し、適宜接合部材
と半導体チップとの間で封止することにより、チップサ
イズのパッケージが形成され、試験領域での試験及び搬
送の容易化が図られ、低コストを図ることができる。
ば、半導体チップ上に接続部、外部端子、また外側の試
験領域に試験パッド及びホールを形成し、適宜接合部材
と半導体チップとの間で封止することにより、チップサ
イズのパッケージが形成され、試験領域での試験及び搬
送の容易化が図られ、低コストを図ることができる。
【００７１】請求項４及び５の発明によれば、半導体チ
ップの少くとも側部周囲に放熱性の保護枠を形成するこ
とにより、半導体チップの保護及び発熱による放熱を図
ることができる。
ップの少くとも側部周囲に放熱性の保護枠を形成するこ
とにより、半導体チップの保護及び発熱による放熱を図
ることができる。
【００７２】請求項６の発明によれば、接合基板にスル
ーホールを形成して両面にパターン形成することによ
り、パターン引き廻しが可能となって電気的特性の向上
を図ることができる。
ーホールを形成して両面にパターン形成することによ
り、パターン引き廻しが可能となって電気的特性の向上
を図ることができる。
【００７３】請求項７〜９の発明によれば、接続部と電
極パッドとの間にバンプ、接着性の導電性部材、又は異
方性導電部材を介在させることにより、接続部と電極パ
ッドとの電気的接続の確実性を図ることができる。
極パッドとの間にバンプ、接着性の導電性部材、又は異
方性導電部材を介在させることにより、接続部と電極パ
ッドとの電気的接続の確実性を図ることができる。
【００７４】請求項１０の発明によれば、接合基板を構
成する可撓性部材上に金属箔を形成した後に孔を形成し
て該孔に接続部を形成し、所定処理によりパターン、外
部端子を形成し、接続部と電極パッドの電気的接続を行
ってチップボンディングすることにより、低コストで試
験性、搬送性の良好な半導体装置を製造することができ
る。
成する可撓性部材上に金属箔を形成した後に孔を形成し
て該孔に接続部を形成し、所定処理によりパターン、外
部端子を形成し、接続部と電極パッドの電気的接続を行
ってチップボンディングすることにより、低コストで試
験性、搬送性の良好な半導体装置を製造することができ
る。
【００７５】請求項１１の発明によれば、可撓性部材上
の外部領域に試験パッド及びホールを形成し、試験後に
切断除去することにより、容易に試験及び搬送を行うこ
とができる。
の外部領域に試験パッド及びホールを形成し、試験後に
切断除去することにより、容易に試験及び搬送を行うこ
とができる。
【００７６】請求項１２の発明によれば、可撓性部材に
スルーホールを形成して両面にパターンを形成すること
により、パターンの引き廻しを容易とし、電気的特性を
向上させることができる。
スルーホールを形成して両面にパターンを形成すること
により、パターンの引き廻しを容易とし、電気的特性を
向上させることができる。
【００７７】請求項１３〜１５の発明によれば、接続部
と電極パッドとの接続を熱圧着し、又は形成した孔と電
極パッドの位置合わせた後に接続部を孔内に形成し、又
は接続部へのバンプ、熱硬化性の導電性部材を形成する
ことにより、接続部と電極パッドとの電気的接続の確実
性を図ることができる。
と電極パッドとの接続を熱圧着し、又は形成した孔と電
極パッドの位置合わせた後に接続部を孔内に形成し、又
は接続部へのバンプ、熱硬化性の導電性部材を形成する
ことにより、接続部と電極パッドとの電気的接続の確実
性を図ることができる。
【図１】本発明の第１実施例の構成図である。
【図２】図１の製造説明図である。
【図３】図１の半導体装置のキャリアへのセット時の平
面図である。
面図である。
【図４】試験後の半導体装置の断面図である。
【図５】本発明の第２実施例の構成図である。
【図６】本発明の第３実施例の構成図である。
【図７】本発明の第４実施例の構成図である。
【図８】本発明の第５実施例の構成図である。
【図９】本発明の第６実施例の構成図である。
【図１０】従来のμＢＧＡパッケージの半導体装置の断
面図である。
面図である。
２１A 〜２１F 半導体装置 ２２ 半導体チップ ２３ 電極パッド ２４ 樹脂フィルム ２５ 孔 ２６ 接続部 ２７，２７ａ パターン ２８ 外部パッド ２９ 試験パッド ３０ 外部端子 ３１ バンプ ３２ 樹脂 ３３ レジスト ３４ ホール ４１ キャリア ４２ ベース部 ４３ 押さえ爪 ４４ 突起部 ４６ 保護枠 ５１ 異方性導電シート ５３ スルーホール ５４ 導電性ペースト
Claims (15)
- 【請求項１】 所定数の電極パッドが形成された半導体
チップと、 前記半導体チップ上に配置され、前記電極パッドと電気
的接続が行われる所定数の接続部、及び前記接続部より
パターンを介して接続される外部端子が形成される接合
基板と、 を有することを特徴とする半導体装置。 - 【請求項２】 前記接合基板は、前記半導体チップの外
側領域に、前記接続部よりパターンを介して接続される
試験パッドがそれぞれ形成され、試験後に切断除去され
る試験領域が形成されることを特徴とする請求項１記載
の半導体装置。 - 【請求項３】 前記接合基板と前記半導体チップとの間
で封止されることを特徴とする請求項１又は２記載の半
導体装置。 - 【請求項４】 前記半導体チップの少くとも側部周囲に
保護枠が形成されることを特徴とする請求項１記載の半
導体装置。 - 【請求項５】 前記保護枠は、熱伝導性の放熱部材によ
り形成されることを特徴とする請求項４記載の半導体装
置。 - 【請求項６】 前記接合基板は、スルーホールにより両
面にパターンが形成されることを特徴とする請求項１記
載の半導体装置。 - 【請求項７】 前記半導体チップの電極パッドと前記接
合基板の接続部との間にバンプが介在されることを特徴
とする請求項１又は６記載の半導体装置。 - 【請求項８】 前記半導体チップの電極パッドと、前記
接合基板の接続部又は前記バンプとの間に接着性の導電
性部材が介在されることを特徴とする請求項１，６，又
は７の何れか一項に記載の半導体装置。 - 【請求項９】 前記半導体チップの電極パッドと前記接
合基板の接続部又は前記バンプとの間に異方性導電部材
が介在されることを特徴とする請求項１，６，又は７の
何れか一項に記載の半導体装置。 - 【請求項１０】 可撓性部材上に金属箔を形成し、後に
接続を行う半導体チップの電極パッドに対応する孔を形
成する工程と、 前記孔に金属部材を充満させて接続部を形成する工程
と、 前記金属箔を所定処理により前記接続部より延出する所
定のパターン、及び外部端子を形成して接合基板を形成
する工程と、 前記半導体チップの電極パッドと前記接合基板の接続部
とを電気的接続を行い、一体化してチップボンディング
を行う工程と、 を含むことを特徴とする半導体装置の製造方法。 - 【請求項１１】 前記接合基板の形成にあたり、前記可
撓性部材が試験後に切断除去される前記半導体チップの
外部領域を有し、前記外部領域に試験を行うためのパッ
ド、及び連設状態又はキャリア搭載で搬送を行うための
ホールが所定数形成されることを特徴とする請求項１０
記載の半導体装置の製造方法。 - 【請求項１２】 前記可撓性部材上に前記パターンを形
成するにあたり、スルーホールを形成して両面に前記パ
ターンを形成することを特徴とする請求項１０記載の半
導体装置の製造方法。 - 【請求項１３】 前記チップボンディングを行うにあた
り、前記接続部と前記電極パッドとを熱圧着により接続
することを特徴とする請求項１０記載の半導体装置の製
造方法。 - 【請求項１４】 前記チップボンディングを行うにあた
り、前記電極パッドと前記孔とを位置合わせした後に前
記接続部を当該孔内に形成して電気的接続を行うことを
特徴とする請求項１０記載の半導体装置の製造方法。 - 【請求項１５】 前記チップボンディングを行うにあた
り、前記接続部と前記電極パッドとの間に、バンプを介
在させて圧着し、又は前記接続部又は前記バンプに熱硬
化性の導電性部材を形成して電気的接続を行うことを特
徴とする請求項１０記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20398094A JP3866777B2 (ja) | 1994-08-29 | 1994-08-29 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20398094A JP3866777B2 (ja) | 1994-08-29 | 1994-08-29 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0870024A true JPH0870024A (ja) | 1996-03-12 |
| JP3866777B2 JP3866777B2 (ja) | 2007-01-10 |
Family
ID=16482807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20398094A Expired - Fee Related JP3866777B2 (ja) | 1994-08-29 | 1994-08-29 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3866777B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10313072A (ja) * | 1997-05-12 | 1998-11-24 | Hitachi Cable Ltd | 半導体素子搭載用基板および半導体装置 |
| KR100378185B1 (ko) * | 2000-10-16 | 2003-03-29 | 삼성전자주식회사 | 테스트용 탭을 구비하는 마이크로 비지에이 패키지 테이프 |
| US6867068B2 (en) | 1996-10-17 | 2005-03-15 | Seiko Epson Corporation | Semiconductor device, method of making the same, circuit board, and film carrier tape |
| US6969913B2 (en) | 2004-01-09 | 2005-11-29 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method for the same |
| CN1298203C (zh) * | 2002-12-03 | 2007-01-31 | 三洋电机株式会社 | 电路装置 |
| CN100378970C (zh) * | 2005-04-22 | 2008-04-02 | 北京中星微电子有限公司 | 多用负载板 |
| US7723835B2 (en) | 2003-10-20 | 2010-05-25 | Genusion, Inc. | Semiconductor device package structure |
| CN105632958A (zh) * | 2015-12-31 | 2016-06-01 | 京东方科技集团股份有限公司 | 阵列基板母板、阵列基板及其制作方法和显示装置 |
-
1994
- 1994-08-29 JP JP20398094A patent/JP3866777B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6867068B2 (en) | 1996-10-17 | 2005-03-15 | Seiko Epson Corporation | Semiconductor device, method of making the same, circuit board, and film carrier tape |
| JPH10313072A (ja) * | 1997-05-12 | 1998-11-24 | Hitachi Cable Ltd | 半導体素子搭載用基板および半導体装置 |
| KR100378185B1 (ko) * | 2000-10-16 | 2003-03-29 | 삼성전자주식회사 | 테스트용 탭을 구비하는 마이크로 비지에이 패키지 테이프 |
| US6632996B2 (en) | 2000-10-16 | 2003-10-14 | Samsung Electronics Co., Ltd. | Micro-ball grid array package tape including tap for testing |
| CN1298203C (zh) * | 2002-12-03 | 2007-01-31 | 三洋电机株式会社 | 电路装置 |
| US7723835B2 (en) | 2003-10-20 | 2010-05-25 | Genusion, Inc. | Semiconductor device package structure |
| US6969913B2 (en) | 2004-01-09 | 2005-11-29 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method for the same |
| CN100378970C (zh) * | 2005-04-22 | 2008-04-02 | 北京中星微电子有限公司 | 多用负载板 |
| CN105632958A (zh) * | 2015-12-31 | 2016-06-01 | 京东方科技集团股份有限公司 | 阵列基板母板、阵列基板及其制作方法和显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3866777B2 (ja) | 2007-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100384260B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR100537972B1 (ko) | 집적 회로 패키지용 칩 스케일 볼 그리드 어레이 | |
| US6515357B2 (en) | Semiconductor package and semiconductor package fabrication method | |
| JPWO2001026155A1 (ja) | 半導体装置及びその製造方法、製造装置、回路基板並びに電子機器 | |
| JP2001077294A (ja) | 半導体装置 | |
| JP3450236B2 (ja) | 半導体装置及びその製造方法 | |
| JP2003522401A (ja) | 積層型集積回路パッケージ | |
| WO1998025303A1 (en) | Chip scale ball grid array for integrated circuit package | |
| JP2002353369A (ja) | 半導体パッケージおよびその製造方法 | |
| JPWO2001026147A1 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4070470B2 (ja) | 半導体装置用多層回路基板及びその製造方法並びに半導体装置 | |
| JP2003100948A (ja) | 半導体装置及びその製造方法 | |
| JP3866777B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JP3612155B2 (ja) | 半導体装置および半導体装置用のリードフレーム | |
| JPH08330355A (ja) | 半導体装置 | |
| JPH0637233A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2003224228A (ja) | 半導体装置用パッケージ並びに半導体装置及びその製造方法 | |
| JPH0964080A (ja) | 半導体装置及びその製造方法 | |
| JP3745705B2 (ja) | 半導体装置及びその製造方法 | |
| JP3454192B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP3366506B2 (ja) | 半導体装置の製造方法 | |
| JPH1126642A (ja) | 半導体装置及びその製造方法及びその実装構造 | |
| JP2000124356A (ja) | 半導体パッケ―ジ用部材，半導体パッケ―ジ及び半導体パッケ―ジ製造方法 | |
| JPH09246416A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040518 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060609 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060907 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061006 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |