JPH0870111A

JPH0870111A - 半導体基板の作製方法及び半導体基板

Info

Publication number: JPH0870111A
Application number: JP20526994A
Authority: JP
Inventors: Takeshi Ichikawa; 武史市川; Nobuhiko Sato; 信彦佐藤; Takao Yonehara; 隆夫米原
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1994-08-30
Filing date: 1994-08-30
Publication date: 1996-03-12

Abstract

(57)【要約】【目的】半導体基板の多孔質上のエピタキシャル層成
長に於て、エピタキシャル層中に積層欠陥が存在しにく
く、エピタキシャル層表面の平坦性が十分で、かつ貼合
わせ後にボイドが生じにくく、高温工程による変質がな
く、生産性が高く、膜厚分布が良好な作製方法及びそれ
による半導体基板を提供する。【構成】単結晶基板１０１を多孔質化１０２する工
程、該多孔質化した基板上に該基板の温度を制御しつつ
同時にエネルギーの制御されたイオンを照射しながら堆
積原子を供給することにより第１のエピタキシャル成長
１０３を行う工程、ついでＣＶＤ法により第２のエピタ
キシャル成長１０４を行う工程、該基板を第２の基板１
０５と貼り合わせる工程、該基板のエピタキシャル膜以
外の多孔質層を含む部分を除去する工程、を含むことを
特徴とする半導体基板の作製方法及びそれによる半導体
基板。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体基板の作製方法
および作製された半導体基板に関し、更に詳しくは、誘
電体分離、あるいは、絶縁物上の単結晶半導体層に作製
され電子デバイス、集積回路に適する半導体基板の作製
方法に関するものである。

【０００２】

【従来の技術】絶縁物上の単結晶Ｓｉ半導体層の形成
は、シリコンオンインシュレーター（ＳＯＩ）技術
として広く知られ、通常のＳｉ集積回路を作製するバル
クＳｉ基板では到達しえない数々の優位点をＳＯＩ技術
を利用したデバイスが有することから多くの研究が成さ
れてきた。すなわち、ＳＯＩ技術を利用することで、１．誘電体分離が容易で高集積化が可能、２．対放射線耐性に優れている、３．浮遊容量が低減され高速化が可能、４．ウエル工程が省略できる、５．ラッチアップを防止できる、６．薄膜化による完全空乏型電界効果トランジスタが可
能、等の優位点が得られる。

【０００３】上記したようなデバイス特性上の多くの利
点を実現するために、ここ数十年に渡り、ＳＯＩ構造の
形成方法について研究されてきている。この内容は、例
えば以下の文献にまとめられている。Ｓｐｅｃｉａｌ
Ｉｓｓｕｅ：“Ｓｉｎｇｌｅ−ｃｒｙｓｔａｌｓｉｌ
ｉｃｏｎｏｎｎｏｎ−ｓｉｎｇｌｅ−ｃｒｙｓｔａ
ｌｉｎｓｕｌａｔｏｒｓ”；ｅｄｉｔｅｄｂｙ
Ｇ．Ｗ．Ｃｕｌｌｅｎ，ＪｏｕｒｎａｌｏｆＣｒｙ
ｓｔａｌＧｒｏｗｔｈ，ｖｏｌｕｍｅ６３，ｎｏ
３，ｐｐ４２９〜５９０（１９８３）。

【０００４】古くは単結晶サファイア基板上に、Ｓｉを
ＣＶＤ（化学気相法）で、ヘテロエピタキシーさせて形
成するＳＯＳ（シリコンオンサファイア）が知られ
ており、最も成熟したＳＯＩ技術として一応の成功を収
めはしたが、Ｓｉ層と下地サファイア基板界面の格子不
整合により大量の結晶欠陥、サファイア基板からのアル
ミニュームのＳｉ層への混入、そして何よりも基板の高
価格と大面積化への遅れにより、その応用の広がりが妨
げられている。

【０００５】またＣＶＤ法により、直接、単結晶層Ｓｉ
を横方向エピタキシャル成長させる方法、非晶質Ｓｉを
堆積して、熱処理により固相横方向エピタキシャル成長
させる方法、非晶質あるいは、多結晶Ｓｉ層に電子線、
レーザー光等のエネルギービームを収束して照射し、溶
融再結晶により単結晶層をＳｉＯ₂上に成長させる方
法、そして、棒状ヒーターにより帯状に溶融領域を走査
する方法（Ｚｏｎｅｍｅｌｔｉｎｇｒｅｃｒｙｓｔ
ａｌｌｉｚａｔｉｏｎ）が知られている。これらの方法
にはそれぞれ一長一短があるが、その制御性、生産性、
均一性、品質に多大の問題を残しており、いまだに、工
業的に実用化したものはない。たとえば、ＣＶＤ法は平
坦薄膜化するには、犠牲酸化が必要となり、固相成長法
ではその結晶性が悪い。また、ビームアニール法では、
収束ビーム走査による処理時間と、ビームの重なり具
合、焦点調整などの制御性に問題がある。このうち、Ｚ
ｏｎｅＭｅｌｔｉｎｇＲｅｃｒｙｓｔａｌｌｉｚａｔ
ｉｏｎ法がもっとも成熟しており、比較的大規模な集積
回路も試作されてはいるが、依然として、亜粒界等の結
晶欠陥は、多数残留しており、少数キャリヤーデバイス
を作製するにいたってない。

【０００６】さらに、Ｖ型の溝が表面に異方性エッチン
グされたＳｉ単結晶基板に酸化膜を形成し、該酸化膜上
に多結晶Ｓｉ層をＳｉ基板と同じ程厚く堆積した後、Ｓ
ｉ基板の裏面から研磨によって、厚い多結晶Ｓｉ層上に
Ｖ溝に囲まれて誘電分離されたＳｉ単結晶領域を形成す
る方法があり、この手法に於ては、結晶性は良好である
が、多結晶Ｓｉを数百ミクロンも厚く堆積する工程、単
結晶Ｓｉ基板を裏面より研磨して分離したＳｉ活性層の
みを残す工程に、制御性と生産性の点から問題がある。

【０００７】多孔質Ｓｉの酸化による誘電体分離により
ＳＯＩ構造を形成する方法（ＦＩＰＯＳ：ＦｕｌｌＩ
ｓｏｌａｔｉｏｎｂｙＰｏｒｏｕｓＯｘｉｄｉｚ
ｅｄＳｉｌｉｃｏｎ）は、Ｐ型Ｓｉ単結晶基板表面にＮ
型Ｓｉ層をプロトンイオン注入、（イマイ他、Ｊ．Ｃｒ
ｙｓｔａｌＧｒｏｗｔｈ，ｖｏｌ６３，５４７（１
９８３）），もしくは、エピタキシャル成長とパターニ
ングによって島状に形成し、表面よりＳｉ島を囲むよう
にＨＦ溶液中の陽極化成法によりＰ型Ｓｉ基板のみを多
孔質化したのち、増速酸化によりＮ型Ｓｉ島を誘電体分
離する方法である。本方法では、分離されているＳｉ領
域は、デバイス工程のまえに決定されており、デバイス
設計の自由度を制限する場合があるという問題点や酸化
工程によるストレスの問題がある。

【０００８】Ｓｉプロセスと整合性が良いため現在もっ
とも成熟した手法と考えられているサイモックス（ＳＩ
ＭＯＸ：Ｓｅｐｅｒａｔｉｏｎｂｙｉｏｎｉｍｐ
ｌａｎｔｅｄｏｘｙｇｅｎ）と称されるＳｉ単結晶基
板中に酸素のイオン注入によりＳｉＯ₂層を形成する方
法がある。しかしながら、ＳｉＯ₂層形成をするために
は、酸素イオンを１０¹⁸ｉｏｎｓ／ｃｍ²以上も注入す
る必要があるが、その注入時間は長大であり、生産性は
高いとはいえず、また、ウエハーコストは高い。更に、
結晶欠陥は多く残存し、工業的に見て、少数キャリヤー
デバイスを作製できる充分な品質に至っていない。

【０００９】最近では直接２枚の基板を貼合わせ片面を
研磨により削っていくＳＯＩ作製法も盛んに行われてお
り結晶性は良好であるが、基板を数百ミクロンも裏面よ
り研磨して薄いＳｉ活性層のみを残す工程に、制御性と
生産性の点から問題がある。

【００１０】それに対して、新たなＳＯＩ作製方法とし
て提案されている方法がある。これは基板を多孔質化し
た後にエピタキシャル成長させ、その基板を第２の基板
と貼合わせ、その後に多孔質側の基板を多孔質層まで除
去しＳＯＩ構造を作製する方法である。この方法による
と研磨によるＳｉ活性層の薄膜化の問題が克服できるた
めに期待されている。

【００１１】

【発明が解決しようとする課題】しかしながら、上述し
た方法の主要なプロセスである多孔質上のエピタキシャ
ル成長に於て、ＣＶＤ法の堆積法による問題点として
は、多孔質上のエピタキシャル層中に積層欠陥が存在し
やすいことや、エピタキシャル層表面の平坦性が不十分
なために、貼合わせ後にボイドが生じやすくなったりす
るという問題点がある。

【００１２】更に、ＣＶＤ法によると、多孔質の孔を平
坦化するのに際し、Ｈ₂クリーニング温度を高温化する
必要があり、多孔質層の変質にとって好ましくない。

【００１３】一方、新たなエピタキシャル成長法である
高性能バイアススパッタ法（特開平０３−１８７９９
６）の堆積法を用いた場合の問題点としては、成長速度
等の点における生産性の問題や、膜厚分布に関してＣＶ
Ｄ法と比較して不利な点がある。

【００１４】［発明の目的］本発明の目的は、半導体基
板の多孔質上のエピタキシャル層成長に於て、エピタキ
シャル層中に積層欠陥が存在しにくく、エピタキシャル
層表面の平坦性が十分で、かつ貼合わせ後にボイドが生
じにくく、高温工程による変質がなく、生産性が高く、
膜厚分布が良好な作製方法及びそれによる半導体基板を
提供することにある。

【００１５】

【課題を解決するための手段および作用】本発明の半導
体基板の作製方法は、上記課題を解決するための手段と
して、単結晶基板を多孔質化する工程、該多孔質化した
基板上に該基板の温度を制御しつつ同時にエネルギーの
制御されたイオンを照射しながら堆積原子を供給するこ
とにより第１のエピタキシャル成長を行う工程、ついで
ＣＶＤ法により第２のエピタキシャル成長を行う工程、
を含むことを特徴とする半導体基板の作製方法を提供す
るものである。

【００１６】また、第１の単結晶基板を多孔質化する工
程、該多孔質化した基板上に該基板の温度を制御しつつ
同時にエネルギーの制御されたイオンを照射しながら堆
積原子を供給することにより第１のエピタキシャル成長
を行う工程、ついでＣＶＤ法により第２のエピタキシャ
ル成長を行う工程、該第１の基板を第２の基板と貼り合
わせる工程、該第１の基板のエピタキシャル膜以外の多
孔質層を含む部分を除去する工程を含むことを特徴とす
る半導体基板の作製方法でもある。

【００１７】さらに、前記第１のエピタキシャル成長法
は、バイアススパッター法であることが好ましく、多孔
質単結晶が多孔質Ｓｉであり、さらには、前記多孔質化
する工程が陽極化成であることを特徴とする。

【００１８】本発明によれば、多孔質上に、積層欠陥の
少ない、平坦性が良く、しかも膜厚分布もよいエピタキ
シャル膜を比較的低温で形成できるため、貼合わせにと
っても有効で、したがって高品質なＳＯＩ構造の半導体
基板を提供することが可能となる。

【００１９】特に、本発明における重要な点は、バイア
ススパッタ法等で、基板の温度を制御しつつ、同時にエ
ネルギーの制御されたイオンを照射しながら堆積原子を
供給することにより、多孔質上に平坦性がよく積層欠陥
の少ない単結晶膜を堆積し、その後に、生産性が優れ、
膜厚分布の少ないＣＶＤ法によって堆積させることであ
り、その結果、上記構成により作製されるＳＯＩ基板
が、ボイドや積層欠陥が少なく、Ｓｉ活性層の膜厚分布
も少ない高品質膜で、且つ生産性も優れたＳＯＩ基板と
することができるものである。

【００２０】［実施態様例］以下に、実施態様例を用い
て詳細に説明する。

【００２１】まず、図１（Ａ）に示すように、Ｓｉ単結
晶基板１０１を用意して、その全面もしくは一部を多孔
質化（１０２）する。Ｓｉ基板１０１は、ＨＦ溶液を用
いた陽極化成法によって、多孔質化させる。

【００２２】多孔質Ｓｉについて簡単に説明する。多孔
質Ｓｉは、Ｕｈｌｉｒ等によって１９５６年に半導体の
電解研磨の研究過程に於て発見された（Ａ．Ｕｈｌｉ
ｒ，ＢｅｌｌＳｙｓｔ．Ｔｅｃｈ．Ｊ．，ｖｏｌ．３
５，ｐ．３３３（１９５６））。また、ウナガミ等は、
陽極化成におけるＳｉの溶解反応を研究し、ＨＦ溶液中
のＳｉの陽極反応には正孔が必要であると報告している
（Ｔ．ウナガミ：Ｊ．Ｅｌｅｃｔｒｏｃ−ｈｅｍ．Ｓｏ
ｃ．，ｖｏｌ．１２７，ｐ．４７６（１９８０））。こ
の多孔質Ｓｉは、透過電子顕微鏡による観察によれば、
平均約６００オングストローム程度の径の孔が形成され
ており、その密度は単結晶Ｓｉに比べると、半分以下に
なるにもかかわらず、単結晶性は維持されており、多孔
質層の上部へＣＶＤ法により単結晶Ｓｉ層をエピタキシ
ャル成長させることも可能であるが（Ｕｎａｇａｍｉ
Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．：Ｓｏｌｉｄ−
ｓｔａｔｅｓｃｉｅｎｃｅａｎｄｔｅｃｈｎｏｌ
ｏｇｙｐｐ．１３３９）、成長させた単結晶膜の結晶
性は完全でなく、結晶欠陥が残存する。結晶性を改善し
ようと高温処理もしくは高温成膜を行うと、多孔質Ｓｉ
が変質する場合があり、増速酸化等の多孔質Ｓｉの持つ
特性自体が変化し、特に１０００℃以上では、内部の孔
の再配列が起こってしまう。すなわち、ＦＩＰＯＳ形成
時に有用な、多孔質層上に多孔質層が変質しない低温で
平坦性のよい無欠陥の単結晶Ｓｉを成長することは容易
でなく、例えばエピタキシャル成長層を形成する際に、
中間段階的に多くの空隙を含む層を経過して成長してし
まったり（Ｈ．ＴａｋａｉｅｔａｌＪ．ｏｆＥｌ
ｅｃｔｒｏｎｉｃＭａｔｅｒｉａｌｓ，１２，ｐ．９
７３，１９８３）、上記のように結晶欠陥が導入されて
しまったりしていた。

【００２３】ついで、基板温度を制御しつつ、同時に基
板表面を照射するイオンのエネルギーを制御し、堆積原
子を供給できることの可能な装置にＳｉ基板１０１を入
れる。

【００２４】ここで本発明に用いた、基板温度を制御し
つつ、同時に基板表面を照射するイオンのエネルギーを
制御し、堆積原子を供給することの可能なスパッター装
置について説明する。

【００２５】図２は、本発明を実施する際に使用した装
置の１例を示す概略構成図である。該装置は、ｒｆ−ｄ
ｃ結合型バイアススパッタ装置である。図２において、
９１は真空チャンバ、９２はターゲット、９３は永久磁
石、９４は基体、９５は基板支持具（静電チャック）、
９６は高周波電源、９７はマッチング回路、９８はター
ゲットの直流電位を決定するための直流電源、９９は基
体の直流電位を決定するための直流電源、１０、１１は
それぞれターゲット及び基体のローパスフィルターを示
す。

【００２６】真空チャンバ９１は、ＳＵＳ３１６製で、
チャンバ内面は、表面処理として電界研磨、電界複合研
磨を施した、表面の平滑度としてＲmax ＜０．１μｍの
鏡面加工された表面に高純度酸素による不動態酸化膜が
形成されている。ガス排気系はマスフローコントローラ
ーやフィルタも含めてすべてＳＵＳ３１６製のものに電
界研磨及び不動態酸化処理を施すなどしてチャンバー内
へのプロセスのガス導入時の不純物量を極力抑えるよう
にする。排気系は以下のように構成されている。メイン
ポンプは磁気浮上型のタンデム型ターボ分子ポンプであ
り、補助ポンプとしてのドライポンプを使用している。
この排気系はオイルフリーシステムであり、該システム
は不純物汚染が少ないように構成されている。なお２段
目のターボ分子ポンプは大流量型のポンプであって、プ
ラズマ発生中のｍＴｏｒｒオーダーの真空度に対しても
排気速度は維持される。なお基体９４の真空チャンバー
９１への導入は該チャンバーに接してもうけられたロー
ドロック室（不図示）を介して行われ該真空チャンバー
９１への不純物の混入を抑えてある。これらの結果チャ
ンバーに導入される際のＡｒ中の不純物量はもっとも多
い水分でさえ数ｐｐｂ以下であり、基体温度を上昇させ
ないときのバックグラウンド真空度として２Ｅ−１１Ｔ
ｏｒｒが達成できる。またターゲットには数百ＭＨｚま
で可能な可変型高周波電源が設置されていることから高
密度のプラズマの発生が可能であるほか、ターゲット及
び基体にはローパスフィルタを介して直流電位印加の為
の直流電源が接続されていてターゲット及び基体の電位
を制御できることから、ａ）成膜速度、ｂ）基体に照射するＡｒイオンのエネルギー、ｃ）プラズマ密度、などの成膜条件をそれぞれ独立に制御することが可能で
ある。

【００２７】図３に、基板表面に照射するイオンの持つ
エネルギー分布をターゲットに投入する高周波電力の周
波数依存性を示す。周波数が高いほどエネルギー分布は
シャープになり、低周波数の場合に現れる２つのｐｅａ
ｋも消滅し１つのエネルギーｐｅａｋを持つ分布とな
る。これは高周波になるほどイオンは高周波に振られに
くくなり、すなわちエネルギーを得にくくなるためであ
る。そのため制御性を考えた場合には周波数は高い程好
ましいが、高すぎるとその波長が基板と同程度になり内
面分布を生じる元になるため、５０−５００ＭＨｚ程度
が好ましい。

【００２８】基板温度は、基板支持具である静電チャッ
クの裏面から、カンタルヒーターで抵抗加熱を行ってい
る。制御法はＰＩＤ制御法で、基板裏面の熱電対を制御
している。基板面内で±１％以内に制御できる。時間的
変化は、基板を静電チャックに乗せた後、約３０分で平
衡温度に達し、その後の変動は±０．５％以内である。
この制御性の良さは、基板支持具として面荒さの小さい
静電チャックを用い、その静電チャック面から均一に熱
エネルギーを与えているからである。しかしこのような
方法に限られるものでなく、制御性の良いものなら、ラ
ンプ等の輻射加熱でも問題はない。

【００２９】ついで図１（Ｂ）に示すように、前記に示
したスパッタ法により、エピタキシャル成長（１０３）
を多孔質化した基板１０２表面に行い、平坦性の良いし
かも積層欠陥の少ないシリコン単結晶層１０３を形成す
る。このときの条件について説明する。

【００３０】本装置では多孔質表面に照射するイオンの
持つエネルギー値と基板温度を精密に制御することで多
孔質上に孔の無い平坦性の良い単結晶Ｓｉ膜や、多孔質
上に孔のある単結晶多孔質層を下地多孔質層を変質させ
ることなく形成することができる。

【００３１】図４は、このような一例として、導入ガス
として１５ｍＴｏｒｒのＡｒを用い、ＴａｒｇｅｔＤＣ
電位を−１５０Ｖ、ｒｆパワーとして１００Ｗ、成長速
度０．２２ｎｍ／ｓｅｃで、２００ｎｍ堆積したときの
イオン照射エネルギーと基板温度を変えたときの成長膜
の結晶性をまとめた図である。

【００３２】図４において、この条件では、イオン照射
エネルギーの値が４０ｅＶ以上であると、イオン照射エ
ネルギーが強すぎて、成長する膜には多くの欠陥が導入
される（図中、領域Ｃ）。

【００３３】照射エネルギーが４０ｅＶ以下の範囲で、
基板温度をある温度に設定すると、図中Ａ領域で示す範
囲で、多孔質Ｓｉ上に孔の無い、平坦性の良いＳｉ単結
晶膜が得られる。この時必要な膜厚は、イオン照射エネ
ルギー、基板温度等によるが、例えば、上の条件で基板
温度４５０℃、イオン照射エネルギー２０ｅＶの場合だ
と、５０ｎｍが必要である。

【００３４】一方照射エネルギーと基板温度を変え、エ
ネルギー的に小さい方向へ成長条件を変化させると、多
孔質上に多孔質Ｓｉを成長させることも、そのｐｏｒｏ
ｓｉｔｙを所望の値にすることもできる（図中、領域
Ｂ）。

【００３５】すなわち、基板温度による熱エネルギーと
イオン照射によるエネルギー制御により、多孔質上に形
成するＳｉ膜を、表面が平坦な単結晶膜から、孔のあい
た多孔質層まで自由に制御することが可能であり、さら
にターゲットを変えることによりｐｎ接合や多層構造も
可能であり、成長中に多孔質層のｐｏｒｏｓｉｔｙも連
続に成膜で制御することが可能となる。

【００３６】これは一例であるが、平坦で積層欠陥の少
ない単結晶膜を得る条件は、多孔質のｐｏｒｏｓｉｔｙ
や、堆積する際の照射エネルギー、基板温度、照射する
イオンと成膜半導体層の比率γ、圧力、基板材料、成膜
材料により条件は異なり、最適値に自由に設定すること
が必要である。重要なのはエネルギー値を精密に制御
し、ｄａｍａｇｅの生じない値で、基板表面にイオン照
射を行うことによるエネルギーと基板温度による熱エネ
ルギーを適度に与えることである。γは、０．１〜３０
程度、Ｐは放電がたつ１〜５０ｍＴｏｒｒ程度であれば
特に限定されるものでない。

【００３７】ついで、図１（Ｃ）に示すように、さらに
ＣＶＤ法により単結晶膜１０４を堆積させる。このとき
はすでに多孔質Ｓｉ１０２は表面に出ていないため、ウ
エハ上のエピタキシャル成長の条件で成長させればよ
く、水素による表面クリーニング条件は９００℃程度の
低温で、平坦性の良い高品質なエピタキシャル層１０４
が得られる。

【００３８】図５に、バイアススパッタ法（ＢＳ）によ
って多孔質上に堆積した膜厚を横軸に、縦軸にその後Ｃ
ＶＤ法によって堆積した２μｍ膜厚の膜の表面ラフネス
（ｒｍｓ値）を示す。膜厚０ｎｍは直接ＣＶＤ法により
堆積した場合で、ｒｍｓ値で０．６４ｎｍである。ＢＳ
膜厚が５ｎｍでその後ＣＶＤ法によって堆積した２μｍ
膜厚のｒｍｓ値はＣＶＤ法のみと比較して増大し１ｎｍ
に近づくが、さらにＢＳ膜厚が増加するに従って急激に
ｒｍｓ値は小さくなり、多孔質の孔が埋まる５０ｎｍ以
上堆積すると、その後ＣＶＤ法によって堆積した２μｍ
膜厚のｒｍｓ値はＳｉウエハ並の値０．２ｎｍになる。

【００３９】バイアススパッタ及びＣＶＤでの堆積条件
は以下に示す。この条件では成長速度はＣＶＤ法はバイ
アススパッタ法の約１３倍である。バイアススパッタＲＦ周波数：１００ＭＨｚ高周波電力：１００Ｗ温度：４５０℃ Ａｒガス圧力：１５ｍＴｏｒｒ成長速度：０．２２ｎｍ／ｓｅｃターゲット直流電位：−１５０Ｖ基板直流電位：＋２０ＶＣＶＤソースガス：ＳｉＨ₂Ｃｌ₂…５００ｓｃｃｍキャリアガス：Ｈ₂…２３０ｌ／ｍｉｎ基板温度：９００℃ 圧力：８０Ｔｏｒｒ成長速度：２．９２ｎｍ／ｓｅｃまた図６には上記に示した同じ条件での膜の積層欠陥密
度を示す。ＢＳ膜厚の増加と共に急激に減少しＢＳ膜厚
が５０ｎｍ以上では、検出限界の１×１０³／ｃｍ²以
下となる。表面平坦性も積層欠陥密度もバイアススパッ
タ膜が多孔質上に堆積し平坦化する膜厚付近より急激に
改善されていることがわかる。またバイアススパッタ膜
が０の時、すなわち単にＣＶＤ法のみで単結晶膜を多孔
質上に堆積する場合より大きく改善されていることが明
らかである。

【００４０】ついでこの基板表面を酸化し、それぞれ酸
化膜を５００ｎｍつけたＳｉ基板と窒素雰囲気中で９０
０℃、２時間加熱することにより貼合わせた（図１
（Ｄ））。両者の基板１０１，１０５は、強固に接合さ
れた。

【００４１】その後、該貼合わせた基板を裏面から研磨
し、最後に４９％弗酸とアルコールと３０％過酸化水素
水との混合液（１０：６：５０）で多孔質層を選択エッ
チングする。Ｓｉ単結晶の該エッチング液に対するエッ
チング速度は、極めて低く、６５分後でも５０オングス
トローム以下であり、多孔質層のエッチング速度との選
択比は十の五乗以上にも達し、単結晶層におけるエッチ
ング量は実用上無視できる膜厚減少である。すなわち、
酸化膜基板１０５，１０６上に２μｍの厚みを持った単
結晶Ｓｉ層１０４，１０３が形成できた（図１
（Ｅ））。

【００４２】ボイド密度も表面の平坦性に対応して著し
く減少し、ＣＶＤ法のみの場合の値３．２個／ｃｍ²か
らおよそ１／５の０．６個／ｃｍ²にまで減少している
ことが確認できた。一方膜厚分布は４インチ基板内で±
５％以内であったが、バイアススパッタ法のみの場合で
は±１０％を越える値であった。

【００４３】

【実施例】以下、具体的な実施例によって本発明を説明
する。

【００４４】（実施例１）５２５ミクロンの厚みを持っ
たＰ型（１００）単結晶Ｓｉ基板をＨＦ溶液中において
陽極化成を行った。

【００４５】陽極化成条件は以下のとおりであった。

【００４６】電流密度：７（ｍＡ・ｃｍ^-2）陽極化成溶液：ＨＦ：Ｈ₂Ｏ：Ｃ₂Ｈ₅ＯＨ＝１：１：
１時間：１１（分）多孔質Ｓｉの厚み：１０（μｍ）Ｐｏｒｏｓｉｔｙ：１５（％）該Ｐ型（１００）多孔質Ｓｉ基板をスパッタ装置に導
入、前記バイアススパッタ法（以下ＢＳ法と略）によ
り、多孔質基板上にＳｉエピタキシャル層を０．２ミク
ロン低温成長させた。Ａｒ導入前の真空度は１Ｅ−９Ｔ
ｏｒｒであった。堆積条件は、以下のとおりである。表面クリーニング条件温度：４５０℃ 雰囲気：Ａｒ圧力：１５ｍＴｏｒｒ基板電位：５Ｖターゲット電位：−５Ｖ高周波電力：５ＷＲＦ周波数：１００ＭＨｚ堆積条件ＲＦ周波数：１００ＭＨｚ高周波電力：１００Ｗ温度：４５０℃ Ａｒガス圧力：１５ｍＴｏｒｒ成長時間：１５ｍｉｎ膜厚：０．２μｍターゲット直流電位：−１５０Ｖ基板直流電位：２０Ｖこのときのプラズマ電位はプローブ法で測定したとこ
ろ、４０Ｖであり照射エネルギーとしては２０ｅＶであ
る。

【００４７】ついでＣＶＤ装置に搬入し、エピタキシャ
ルＳｉを１ミクロン成長させた。成長条件を以下に示
す。表面クリーニング条件キャリアガス：Ｈ₂…１８０ｌ／ｍｉｎ基板温度：１０４０℃ 圧力：８０Ｔｏｒｒ成長時間：７．５ｍｉｎ成長条件ソースガス：ＳｉＨ₂Ｃｌ₂…５００ｓｃｃｍキャリアガス：Ｈ₂…２３０ｌ／ｍｉｎ基板温度：９００℃ 圧力：８０Ｔｏｒｒ成長時間：５．７ｍｉｎこのエピタキシャル膜の表面性をＡＦＭ（原子間力顕微
鏡：ａｔｏｍｉｃｆｏｒｃｅｍｉｃｒｏｓｃｏｐ
ｙ）で５０μｍ角の領域で観察したところ、ｒｍｓ値と
して０．１９３ｎｍ、ｐｖ（ｐｅａｋｔｏｖａｌｌ
ｅｙ）値で１．７ｎｍとバルクＳｉウエハと遜色ないほ
ど平坦であった。一方ＳｅｃｃｏＥｔｃｈｉｎｇを行
って積層欠陥密度を基板内で確認したところ観察されな
かった。

【００４８】一方、同じ条件で多孔質上に直接ＣＶＤ法
によりエピタキシャル成長を行った場合のＡＦＭ観察で
は、ｒｍｓ値として０．６６２ｎｍ、ｐｖ値で７．８２
６ｎｍであり、ＳｅｃｃｏＥｔｃｈｉｎｇを行って積
層欠陥密度を基板内で確認したところ８．０Ｅ４／ｃｍ
²の積層欠陥が観察された。

【００４９】ついでこの基板を酸化膜を５００ｎｍつけ
たＳｉ基板と窒素雰囲気中で９００℃、２時間加熱する
ことにより貼合わせた。両者の基板は、強固に接合され
た。

【００５０】その後、該貼合わせた基板を裏面から研磨
し最後に４９％弗酸とアルコールと３０％過酸化水素水
との混合液（１０：６：５０）で多孔質層を選択エッチ
ングする。Ｓｉ単結晶の該エッチング液に対するエッチ
ング速度は、極めて低く、６５分後でも５０オングスト
ローム以下であり、多孔質層のエッチング速度との選択
比は十の五乗以上にも達し、非多孔質層におけるエッチ
ング量は実用上無視できる膜厚減少である。結局、酸化
膜基板上にボイドも少ない１．２μｍ厚の単結晶Ｓｉ層
が形成できた。

【００５１】（実施例２）５２５ミクロンの厚みを持っ
たＰ型（１００）単結晶Ｓｉ基板をＨＦ溶液中において
陽極化成を行った。

【００５２】陽極化成条件は以下のとおりであった。

【００５３】電流密度：７（ｍＡ・ｃｍ^-2）陽極化成溶液：ＨＦ：Ｈ₂Ｏ：Ｃ₂Ｈ₅ＯＨ＝１：１：
１時間：１１（分）多孔質Ｓｉの厚み：１０（μｍ）Ｐｏｒｏｓｉｔｙ：１５（％）該Ｐ型（１００）多孔質Ｓｉ基板をスパッタ装置に導
入、前記バイアススパッタ法（以下ＢＳ法と略）によ
り、多孔質基板上にＳｉエピタキシャル層を０．２ミク
ロン低温成長させた。Ａｒ導入前の真空度は１Ｅ−９Ｔ
ｏｒｒであった。堆積条件は、以下のとおりである。表面クリーニング条件温度：５５０℃ 雰囲気：Ａｒ圧力：１５ｍＴｏｒｒ基板電位：５Ｖターゲット電位：−５Ｖ高周波電力：５ＷＲＦ周波数：１００ＭＨｚ堆積条件ＲＦ周波数：１００ＭＨｚ高周波電力：１００Ｗ温度：５５０℃ Ａｒガス圧力：１５ｍＴｏｒｒ成長時間：１５ｍｉｎ膜厚：０．２μｍターゲット直流電位：−１５０Ｖ基板直流電位：２５Ｖこのときのプラズマ電位はプローブ法で測定したとこ
ろ、４０Ｖであり照射エネルギーとしては１５ｅＶであ
る。

【００５４】ついでＣＶＤ装置に搬入し、エピタキシャ
ルＳｉを１ミクロン成長させた。成長条件を以下に示
す。表面クリーニング条件キャリアガス：Ｈ₂…１８０ｌ／ｍｉｎ基板温度：９００℃ 圧力：８０Ｔｏｒｒ成長時間：７．５ｍｉｎ成長条件ソースガス：ＳｉＨ₂Ｃｌ₂…５００ｓｃｃｍキャリアガス：Ｈ₂…２３０ｌ／ｍｉｎ基板温度：９００℃ 圧力：８０Ｔｏｒｒ成長時間：５．７ｍｉｎこのエピタキシャル膜の表面性をＡＦＭ（原子間力顕微
鏡：ａｔｏｍｉｃｆｏｒｃｅｍｉｃｒｏｓｃｏｐ
ｙ）で観察したところ、ｒｍｓ値として０．１８６ｎ
ｍ、ｐｖ（ｐｅａｋｔｏｖａｌｌｅｙ）値で１．６
ｎｍとバルクＳｉウエハと遜色ないほど平坦であった。
一方ＳｅｃｃｏＥｔｃｈｉｎｇを行って積層欠陥密度
を基板内で確認したところ観察されなかった。

【００５５】ついでこの基板を溶融石英基板と窒素雰囲
気中で４００℃、２時間加熱することにより貼合わせ
た。両者の基板は、強固に接合された。

【００５６】その後、該貼合わせた基板を裏面から研磨
し最後に４９％弗酸とアルコールと３０％過酸化水素水
との混合液（１０：６：５０）で多孔質層を選択エッチ
ングする。

【００５７】結局、石英基板上に１．２μｍの厚みを持
った単結晶Ｓｉ層がボイドも少なく形成できた。

【００５８】（実施例３）５２５ミクロンの厚みを持っ
たＰ型（１００）単結晶Ｓｉ基板をＨＦ溶液中において
陽極化成を行った。

【００５９】陽極化成条件は以下のとおりであった。

【００６０】電流密度：７（ｍＡ・ｃｍ^-2）陽極化成溶液：ＨＦ：Ｈ₂Ｏ：Ｃ₂Ｈ₅ＯＨ＝１：１：
１時間：１１（分）多孔質Ｓｉの厚み：１０（μｍ）Ｐｏｒｏｓｉｔｙ：１５（％）該Ｐ型（１００）多孔質Ｓｉ基板上にイオン照射可能な
ＭＢＥ（分子線エピタキシー：ＭｏｌｅｃｕｌａｒＢ
ｅａｍＥｐｉｔａｘｙ）法により、Ｓｉエピタキシャ
ル層を０．１ミクロン低温成長させた。堆積条件は、以
下のとおりである。

【００６１】温度：７００℃ 圧力：１×１０^-9Ｔｏｒｒ成長膜厚：０．５ミクロンイオン照射エネルギー２０−３０ｅＶついでＣＶＤ装置に搬入し、エピタキシャルＳｉを１ミ
クロン成長させた。成長条件を以下に示す。表面クリーニング条件キャリアガス：Ｈ₂…１８０ｌ／ｍｉｎ基板温度：１０４０℃ 圧力：８０Ｔｏｒｒ成長時間：７．５ｍｉｎ成長条件ソースガス：ＳｉＨ₂Ｃｌ₂…５００ｓｃｃｍキャリアガス：Ｈ₂…２３０ｌ／ｍｉｎ基板温度：９００℃ 圧力：８０Ｔｏｒｒ成長時間：５．７ｍｉｎこのエピタキシャル膜の表面性をＡＦＭ（原子間力顕微
鏡：ａｔｏｍｉｃｆｏｒｃｅｍｉｃｒｏｓｃｏｐ
ｙ）で観察したところ、ｒｍｓ値として０．２８５ｎ
ｍ、ｐｖ（ｐｅａｋｔｏｖａｌｌｅｙ）値で２．７
ｎｍであった。一方ＳｅｃｃｏＥｔｃｈｉｎｇを行っ
て積層欠陥密度を基板内で確認したところ１．１Ｅ３／
ｃｍ²観察された。

【００６２】一方、同じ条件で多孔質上に直接ＣＶＤ法
によりエピタキシャル成長を行った場合のＡＦＭ観察で
は、ｒｍｓ値として０．６６２ｎｍ、ｐｖ値で７．８２
６ｎｍであり、ＳｅｃｃｏＥｔｃｈｉｎｇを行って積
層欠陥密度を基板内で確認したところ８．０Ｅ４／ｃｍ
²の積層欠陥が観察された。

【００６３】（実施例４）５２５ミクロンの厚みを持っ
たＰ型（１００）単結晶Ｓｉ基板をＨＦ溶液中において
陽極化成を行った。

【００６４】陽極化成条件は以下のとおりであった。

【００６５】電流密度：７（ｍＡ・ｃｍ^-2）陽極化成溶液：ＨＦ：Ｈ₂Ｏ：Ｃ₂Ｈ₅ＯＨ＝１：１：
１時間：１１（分）多孔質Ｓｉの厚み：１０（μｍ）Ｐｏｒｏｓｉｔｙ：１５（％）該Ｐ型（１００）多孔質Ｓｉ基板をスパッタ装置に導
入、前記バイアススパッタ法（以下ＢＳ法と略）によ
り、多孔質基板上にＳｉエピタキシャル層を０．２ミク
ロン低温成長させた。Ａｒ導入前の真空度は１Ｅ−９Ｔ
ｏｒｒであった。堆積条件は、以下のとおりである。表面クリーニング条件温度：４５０℃ 雰囲気：Ａｒ圧力：１５ｍＴｏｒｒ基板電位：５Ｖターゲット電位：−５Ｖ高周波電力：５ＷＲＦ周波数：１００ＭＨｚ堆積条件ＲＦ周波数：１００ＭＨｚ高周波電力：１００Ｗ温度：４５０℃ Ａｒガス圧力：１５ｍＴｏｒｒ成長時間：１５ｍｉｎ膜厚：０．２μｍターゲット直流電位：−１５０Ｖ基板直流電位：２０Ｖこのときのプラズマ電位はプローブ法で測定したとこ
ろ、４０Ｖであり照射エネルギーとしては２０ｅＶであ
る。

【００６６】ついでＣＶＤ装置に搬入し、エピタキシャ
ルＳｉを１ミクロン成長させた。成長条件を以下に示
す。表面クリーニング条件キャリアガス：Ｈ₂…１８０ｌ／ｍｉｎ基板温度：１０４０℃ 圧力：８０Ｔｏｒｒ成長時間：７．５ｍｉｎ成長条件ソースガス：ＳｉＨ₂Ｃｌ₂…５００ｓｃｃｍキャリアガス：Ｈ₂…２３０ｌ／ｍｉｎ基板温度：９００℃ 圧力：８０Ｔｏｒｒ成長時間：５．７ｍｉｎこのエピタキシャル膜の表面性をＡＦＭ（原子間力顕微
鏡：ａｔｏｍｉｃｆｏｒｃｅｍｉｃｒｏｓｃｏｐ
ｙ）で５０μｍ角の領域で観察したところ、ｒｍｓ値と
して０．１９３ｎｍ、ｐｖ（ｐｅａｋｔｏｖａｌｌ
ｅｙ）値で１．７ｎｍとバルクＳｉウエハと遜色ないほ
ど平坦であった。

【００６７】ついで、この基板をサファイア基板と２０
０℃、２時間加熱することにより貼合わせた。両者の基
板は、強固に接合された。

【００６８】その後、該貼合わせた基板を裏面から研磨
し、最後に４９％弗酸とアルコールと３０％過酸化水素
水との混合液（１０：６：５０）で多孔質層を選択エッ
チングする。Ｓｉ単結晶の該エッチング液に対するエッ
チング速度は、極めて低く、６５分後でも５０オングス
トローム以下であり、多孔質層のエッチング速度との選
択比は十の五乗以上にも達し、非多孔質層におけるエッ
チング量は実用上無視できる膜厚減少である。結局、サ
ファイア基板上にボイドも少ない１．２μｍ厚の単結晶
Ｓｉ層が形成できた。

【００６９】（実施例５）５２５ミクロンの厚みを持っ
たＰ型（１００）単結晶Ｓｉ基板をＨＦ溶液中において
陽極化成を行った。

【００７０】陽極化成条件は以下のとおりであった。

【００７１】電流密度：７（ｍＡ・ｃｍ^-2）陽極化成溶液：ＨＦ：Ｈ₂Ｏ：Ｃ₂Ｈ₅ＯＨ＝１：１：
１時間：１１（分）多孔質Ｓｉの厚み：１０（μｍ）Ｐｏｒｏｓｉｔｙ：１５（％）該Ｐ型（１００）多孔質Ｓｉ基板をスパッタ装置に導
入、前記バイアススパッタ法（以下ＢＳ法と略）によ
り、多孔質基板上にＳｉエピタキシャル層を０．２ミク
ロン低温成長させた。Ａｒ導入前の真空度は１Ｅ−９Ｔ
ｏｒｒであった。堆積条件は、以下のとおりである。表面クリーニング条件温度：４５０℃ 雰囲気：Ａｒ圧力：１５ｍＴｏｒｒ基板電位：５Ｖターゲット電位：−５Ｖ高周波電力：５ＷＲＦ周波数：１００ＭＨｚ堆積条件ＲＦ周波数：１００ＭＨｚ高周波電力：１００Ｗ温度：４５０℃ Ａｒガス圧力：１５ｍＴｏｒｒ成長時間：１５ｍｉｎ膜厚：０．２μｍターゲット直流電位：−１５０Ｖ基板直流電位：２０Ｖこのときのプラズマ電位はプローブ法で測定したとこ
ろ、４０Ｖであり照射エネルギーとしては２０ｅＶであ
る。

【００７２】ついで、ＣＶＤ装置に搬入し、エピタキシ
ャルＳｉを１ミクロン成長させた。成長条件を以下に示
す。表面クリーニング条件キャリアガス：Ｈ₂…１８０ｌ／ｍｉｎ基板温度：１０４０℃ 圧力：８０Ｔｏｒｒ成長時間：７．５ｍｉｎ成長条件ソースガス：ＳｉＨ₂Ｃｌ₂…５００ｓｃｃｍキャリアガス：Ｈ₂…２３０ｌ／ｍｉｎ基板温度：９００℃ 圧力：８０Ｔｏｒｒ成長時間：５．７ｍｉｎこのエピタキシャル膜の表面性をＡＦＭ（原子間力顕微
鏡：ａｔｏｍｉｃｆｏｒｃｅｍｉｃｒｏｓｃｏｐ
ｙ）で５０μｍ角の領域で観察したところ、ｒｍｓ値と
して０．１９３ｎｍ、ｐｖ（ｐｅａｋｔｏｖａｌｌ
ｅｙ）値で１．７ｎｍとバルクＳｉウエハと遜色ないほ
ど平坦であった。一方ＳｅｃｃｏＥｔｃｈｉｎｇを行
って積層欠陥密度を基板内で確認したところ観察されな
かった。

【００７３】一方、同じ条件で多孔質上に直接ＣＶＤ法
によりエピタキシャル成長を行った場合のＡＦＭ観察で
は、ｒｍｓ値として０．６６２ｎｍ、ｐｖ値で７．８２
６ｎｍであり、ＳｅｃｃｏＥｔｃｈｉｎｇを行って積
層欠陥密度を基板内で確認したところ８．０Ｅ４／ｃｍ
²の積層欠陥が観察された。

【００７４】ついで、この基板を、Ｃｏを２０ｎｍ蒸着
したＳｉ基板と窒素雰囲気中で８００℃、３０分加熱す
ることにより貼合わせた。界面は７０ｎｍのＣｏＳｉ₂
となり両者の基板は、強固に接合された。

【００７５】その後、該貼合わせた基板を裏面から研磨
し、最後に４９％弗酸とアルコールと３０％過酸化水素
水との混合液（１０：６：５０）で多孔質層を選択エッ
チングする。Ｓｉ単結晶の該エッチング液に対するエッ
チング速度は、極めて低く、６５分後でも５０オングス
トローム以下であり、多孔質層のエッチング速度との選
択比は十の五乗以上にも達し、非多孔質層におけるエッ
チング量は実用上無視できる膜厚減少である。

【００７６】結果として、ＣｏＳｉ₂が埋め込まれたボ
イドも少ない１．２μｍ厚の単結晶Ｓｉ層が形成でき
た。

【００７７】

【発明の効果】以上詳述したように、本発明によれば、
多孔質上に、積層欠陥の少ない、平坦性が良く、しかも
膜厚分布もよいエピタキシャル膜を比較的低温で形成で
きるため、貼合わせにとっても有効であり、したがって
高品質なＳＯＩ構造の半導体基板を提供することが可能
となる。

【００７８】特に、本発明は、バイアススパッタ法等
で、基板の温度を制御しつつ、同時にエネルギーの制御
されたイオンを照射しながら堆積原子を供給することに
より、多孔質上に平坦性がよく積層欠陥の少ない単結晶
膜を堆積し、その後に、生産性が優れ、膜厚分布の少な
いＣＶＤ法によって堆積させることにより、ボイドや積
層欠陥が少なく、Ｓｉ活性層の膜厚分布も少ない高品質
膜で、且つ生産性も優れたＳＯＩ基板とすることができ
る効果がある。

【図面の簡単な説明】

【図１】本発明の工程を説明するための模式的断面であ
る。

【図２】本発明に用いられたバイアススパッタ装置の概
略構成図である。

【図３】基板表面に照射するイオンの持つエネルギー分
布のターゲットに投入する高周波電力の周波数依存性を
示す図である。

【図４】イオン照射エネルギーと基板温度を変えたとき
の成長膜の結晶性を表わす図である。

【図５】バイアススパッタ法によって多孔質上に堆積し
た膜厚とその後ＣＶＤ法によって堆積した２μｍ膜厚の
膜の表面ラフネス（ｒｍｓ値）を表わす図である。

【図６】バイアススパッタ法によって多孔質上に堆積し
た膜厚とその後ＣＶＤ法によって堆積した２μｍ膜厚の
膜の積層欠陥密度を表わす図である。

【符号の説明】

１多孔質層２エピタキシャルＳｉ単結晶層３Ｓｉ基板４酸化膜５ＳＯＩ層１０，１１ローパスフィルター９１真空チャンバー９２ターゲット９３永久磁石９４基体９５基板支持具９６高周波電源９７マッチング回路９８，９９直流電源１０１Ｓｉ基板１０２多孔質Ｓｉ層１０３バイアススパッタ法によるエピタキシャル膜１０４ＣＶＤ法によるエピタキシャル膜１０５第２の基板１０６酸化膜

Claims

【特許請求の範囲】

【請求項１】単結晶基板を多孔質化する工程、該多孔
質化した基板上に該基板の温度を制御しつつ同時にエネ
ルギーの制御されたイオンを照射しながら堆積原子を供
給することにより第１のエピタキシャル成長を行う工
程、ついでＣＶＤ法により第２のエピタキシャル成長を
行う工程、を含むことを特徴とする半導体基板の作製方
法。
【請求項２】第１の単結晶基板を多孔質化する工程、
該多孔質化した第１の基板上に該基板の温度を制御しつ
つ同時にエネルギーの制御されたイオンを照射しながら
堆積原子を供給することにより第１のエピタキシャル成
長を行う工程、ついでＣＶＤ法により第２のエピタキシ
ャル成長を行う工程、該第１の基板のエピタキシャル膜
上に第２の基板を貼り合わせる工程、該貼合せ後に前記
第１の基板の前記エピタキシャル膜以外の多孔質層を含
む部分を除去する工程、を含むことを特徴とする半導体
基板の作製方法。
【請求項３】前記第１のエピタキシャル成長法は、バ
イアススパッタ法であることを特徴とする請求項１又は
２に記載の半導体基板の作製方法。
【請求項４】前記多孔質化した単結晶が多孔質Ｓｉで
あることを特徴とする請求項１又は２に記載の半導体基
板の作製方法。
【請求項５】前記多孔質化する工程が陽極化成である
請求項１又は２に記載の半導体基板の作製方法。
【請求項６】絶縁基板上に、イオンを照射しながら堆
積原子を供給することにより形成された第１のエピタキ
シャル膜と、該第１のエピタキシャル膜上にＣＶＤ法に
より形成された第２のエピタキシャル膜とを有すること
を特徴とする半導体基板。
【請求項７】前記第１のエピタキシャル膜は、バイア
ススパッタ法で形成されたものであることを特徴とする
請求項６に記載の半導体基板。