JPH0870332A - クロック再生装置 - Google Patents
クロック再生装置Info
- Publication number
- JPH0870332A JPH0870332A JP20494894A JP20494894A JPH0870332A JP H0870332 A JPH0870332 A JP H0870332A JP 20494894 A JP20494894 A JP 20494894A JP 20494894 A JP20494894 A JP 20494894A JP H0870332 A JPH0870332 A JP H0870332A
- Authority
- JP
- Japan
- Prior art keywords
- output
- clock
- signal
- difference
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
- H04L7/007—Detection of the synchronisation error by features other than the received signal transition detection of error based on maximum signal power, e.g. peak value, maximizing autocorrelation
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 波形等化回路の動作に左右されないクロック
再生を行う。 【構成】 Ａ／Ｄ変換器１は、ＱＡＭ信号をクロック発
振器25からのクロックのタイミングでサンプリングす
る。第１と第２の乗算器３，５は、局部発振器７やπ／
２移相器９からの検波信号により、Ａ／Ｄ変換器１の出
力を準同期直交検波し、Ｉ信号とＱ信号を得る。第１の
ＬＰＦ11は、Ｉ信号から高域成分を除き、第１の２乗演
算器13はその出力を２乗する。第２のＬＰＦ15は、Ｑ信
号から高域成分を除き、第２の２乗算演算器17はその出
力を２乗する。加算器19は、第１と第２の２乗演算器1
3，17の出力を加算して、クロック周波数を抽出する。
位相誤差検出回路21は、加算器19の出力からサンプリン
グ時のクロック周波数ずれ及び位相ずれに見合った誤差
を検出し、Ｄ／Ａ変換器23はその誤差の量をアナログ信
号の強度に置き換える。クロック発振器25は、Ｄ／Ａ変
換器23からの信号強度に見合っただけ発振周波数ｆs を
変換させる。このクロック発振器25で発生するクロック
は、またシステムクロックともなる。
再生を行う。 【構成】 Ａ／Ｄ変換器１は、ＱＡＭ信号をクロック発
振器25からのクロックのタイミングでサンプリングす
る。第１と第２の乗算器３，５は、局部発振器７やπ／
２移相器９からの検波信号により、Ａ／Ｄ変換器１の出
力を準同期直交検波し、Ｉ信号とＱ信号を得る。第１の
ＬＰＦ11は、Ｉ信号から高域成分を除き、第１の２乗演
算器13はその出力を２乗する。第２のＬＰＦ15は、Ｑ信
号から高域成分を除き、第２の２乗算演算器17はその出
力を２乗する。加算器19は、第１と第２の２乗演算器1
3，17の出力を加算して、クロック周波数を抽出する。
位相誤差検出回路21は、加算器19の出力からサンプリン
グ時のクロック周波数ずれ及び位相ずれに見合った誤差
を検出し、Ｄ／Ａ変換器23はその誤差の量をアナログ信
号の強度に置き換える。クロック発振器25は、Ｄ／Ａ変
換器23からの信号強度に見合っただけ発振周波数ｆs を
変換させる。このクロック発振器25で発生するクロック
は、またシステムクロックともなる。
Description
【０００１】
【産業上の利用分野】本発明は、放送及び通信の分野で
利用されている多値ＱＡＭ（直交振幅変調）復調におい
て、データを復調するために必要なタイミングをＱＡＭ
信号から抽出するためのクロック再生装置に関する。
利用されている多値ＱＡＭ（直交振幅変調）復調におい
て、データを復調するために必要なタイミングをＱＡＭ
信号から抽出するためのクロック再生装置に関する。
【０００２】
【従来の技術】近年、高能率符号化技術とディジタル伝
送方式の研究が行われている。中でも多値ＱＡＭ（直交
振幅変調）方式を用いたディジタルＴＶ放送は、ＣＡＴ
Ｖを中心に実用化テストや検討が行われており、将来の
ディジタル伝送の要と目されている。
送方式の研究が行われている。中でも多値ＱＡＭ（直交
振幅変調）方式を用いたディジタルＴＶ放送は、ＣＡＴ
Ｖを中心に実用化テストや検討が行われており、将来の
ディジタル伝送の要と目されている。
【０００３】図８に、従来の多値ＱＡＭ復調回路を示
す。同期検波回路101 は、ＱＡＭ信号を同期直交検波し
てＩ信号を出力する。同期検波回路103 は、ＱＡＭ信号
を同期直交検波してＱ信号を出力する。多値判定回路11
1 は、Ｉ信号を受けて多値判定を行い、判定結果を並列
データの形で出力する。多値判定回路113 は、Ｑ信号を
受けて多値判定を行い、判定結果を並列データの形で出
力する。並列直列変換回路115 は、多値判定回路111 及
び113 から出力される並列データを直列データに変換し
て、復調データとして出力する。
す。同期検波回路101 は、ＱＡＭ信号を同期直交検波し
てＩ信号を出力する。同期検波回路103 は、ＱＡＭ信号
を同期直交検波してＱ信号を出力する。多値判定回路11
1 は、Ｉ信号を受けて多値判定を行い、判定結果を並列
データの形で出力する。多値判定回路113 は、Ｑ信号を
受けて多値判定を行い、判定結果を並列データの形で出
力する。並列直列変換回路115 は、多値判定回路111 及
び113 から出力される並列データを直列データに変換し
て、復調データとして出力する。
【０００４】また、搬送波再生回路105 は、同期検波回
路101 及び103 から出力されるＩ信号及びＱ信号を受け
て、同期検波を行うのに必要な基準搬送波を再生し、再
生した基準搬送波を、同期検波回路101 には直接、同期
検波回路103 にはπ／２移相器107 を介して供給する。
またクロック再生回路109 は、同期検波回路101 からの
Ｉ信号を受けて、再生クロック信号を出力する。
路101 及び103 から出力されるＩ信号及びＱ信号を受け
て、同期検波を行うのに必要な基準搬送波を再生し、再
生した基準搬送波を、同期検波回路101 には直接、同期
検波回路103 にはπ／２移相器107 を介して供給する。
またクロック再生回路109 は、同期検波回路101 からの
Ｉ信号を受けて、再生クロック信号を出力する。
【０００５】しかし、ディジタルＴＶ放送受信時を考え
ると同期復調の前に波形等化を行うことが一般的であ
り、その場合復調回路の構成は、図９のように同期検波
回路101 及び103 の前段に波形等化回路117 を配置する
ことになる。
ると同期復調の前に波形等化を行うことが一般的であ
り、その場合復調回路の構成は、図９のように同期検波
回路101 及び103 の前段に波形等化回路117 を配置する
ことになる。
【０００６】波形等化回路117 もまたクロック再生回路
109 で再生したクロック信号に同期して動作する。波形
等化回路117 とクロック再生回路109 の２つを同期検波
回路101 及び103 並びに搬送波再生回路105 の前後に配
置した場合、波形等化回路117 がＱＡＭ信号の振幅及び
位相を変化させるので、クロック再生回路109 は正確に
クロック再生できない可能性がある。即ち、波形等化回
路117 の出力信号を使ってクロック再生する復調回路の
場合には、再生したクロックの位相と復調回路に入力す
るＱＡＭ信号の位相との間にずれが生じている可能性が
ある。再生したクロックに位相ずれがあると波形等化回
路においても入力信号の正常な波形等化は期待できな
い。その結果、同期検波回路101 及び103 による同期検
波もまた正常に行えなくなる。同期検波が行えないので
あれば、クロック再生も出来ない。
109 で再生したクロック信号に同期して動作する。波形
等化回路117 とクロック再生回路109 の２つを同期検波
回路101 及び103 並びに搬送波再生回路105 の前後に配
置した場合、波形等化回路117 がＱＡＭ信号の振幅及び
位相を変化させるので、クロック再生回路109 は正確に
クロック再生できない可能性がある。即ち、波形等化回
路117 の出力信号を使ってクロック再生する復調回路の
場合には、再生したクロックの位相と復調回路に入力す
るＱＡＭ信号の位相との間にずれが生じている可能性が
ある。再生したクロックに位相ずれがあると波形等化回
路においても入力信号の正常な波形等化は期待できな
い。その結果、同期検波回路101 及び103 による同期検
波もまた正常に行えなくなる。同期検波が行えないので
あれば、クロック再生も出来ない。
【０００７】以上のように、従来のクロック再生回路10
9 は、波形等化を行う場合には正常に動作しなくなると
いう欠点があった。
9 は、波形等化を行う場合には正常に動作しなくなると
いう欠点があった。
【０００８】
【発明が解決しようとする課題】従来の復調回路におけ
るクロック再生回路の配置では波形等化を考えた場合正
常に復調出来ない。しかしながら、より良好なディジタ
ル復調を行うためには復調回路に波形等化回路は不可欠
である。
るクロック再生回路の配置では波形等化を考えた場合正
常に復調出来ない。しかしながら、より良好なディジタ
ル復調を行うためには復調回路に波形等化回路は不可欠
である。
【０００９】そこで、本発明は、波形等化回路の動作に
左右されずにクロック再生を行うクロック再生装置を提
供することを目的とする。
左右されずにクロック再生を行うクロック再生装置を提
供することを目的とする。
【００１０】
【課題を解決するための手段】多値ＱＡＭ復調のクロッ
ク再生装置において、入力のＱＡＭ信号を準同期検波し
てＩ軸信号及びＱ軸信号を得る直交検波手段と、前記直
交検波手段からのＩ軸信号のスペクトルを整形する第１
の低域通過フィルタと、前記直交検波手段からＱ軸信号
のスペクトルを整形する第２の低域通過フィルタと、前
記第１の低域通過フィルタの出力を２乗する第１の演算
手段と、前記第２の低域通過フィルタの出力を２乗する
第２の演算手段と、前記第１及び第２の演算手段の出力
の和をとってクロック成分を抽出する加算手段と、前記
加算手段の出力からクロック位相誤差を検出する位相誤
差検出手段と、前記位相誤差検出手段からの出力に応じ
て発振周波数を変化するクロック発振手段とを具備す
る。
ク再生装置において、入力のＱＡＭ信号を準同期検波し
てＩ軸信号及びＱ軸信号を得る直交検波手段と、前記直
交検波手段からのＩ軸信号のスペクトルを整形する第１
の低域通過フィルタと、前記直交検波手段からＱ軸信号
のスペクトルを整形する第２の低域通過フィルタと、前
記第１の低域通過フィルタの出力を２乗する第１の演算
手段と、前記第２の低域通過フィルタの出力を２乗する
第２の演算手段と、前記第１及び第２の演算手段の出力
の和をとってクロック成分を抽出する加算手段と、前記
加算手段の出力からクロック位相誤差を検出する位相誤
差検出手段と、前記位相誤差検出手段からの出力に応じ
て発振周波数を変化するクロック発振手段とを具備す
る。
【００１１】
【作用】波形等化回路及び位相同期回路に入力される以
前に、入力のＱＡＭ信号は直交検波手段によって準同期
検波されＩ信号とＱ信号となる。これらＩ信号とＱ信号
は、それぞれ第１と第２の低域通過フィルタでスペクト
ルが整形される。第１と第２の低域通過フィルタの出力
は、それぞれ第１と第２の演算手段で２乗される。
前に、入力のＱＡＭ信号は直交検波手段によって準同期
検波されＩ信号とＱ信号となる。これらＩ信号とＱ信号
は、それぞれ第１と第２の低域通過フィルタでスペクト
ルが整形される。第１と第２の低域通過フィルタの出力
は、それぞれ第１と第２の演算手段で２乗される。
【００１２】加算手段は、第１と第２の演算手段の出力
を加算してクロック成分を抽出する。位相誤差検出手段
は、加算手段の出力からクロック位相誤差を検出する。
クロック発振手段は、この位相誤差検出手段からのクロ
ック位相誤差に応じて発振周波数を変化し、クロック信
号を生成する。
を加算してクロック成分を抽出する。位相誤差検出手段
は、加算手段の出力からクロック位相誤差を検出する。
クロック発振手段は、この位相誤差検出手段からのクロ
ック位相誤差に応じて発振周波数を変化し、クロック信
号を生成する。
【００１３】クロック再生装置は、波形等化回路の出力
に依存しないので、波形等化回路の動作に影響されない
安定したクロックを再生することが出来る。
に依存しないので、波形等化回路の動作に影響されない
安定したクロックを再生することが出来る。
【００１４】
【実施例】まず初めに、本発明のクロック再生装置を用
いた復調回路を、図２に示す。入力のＱＡＭ信号は、ア
ナログ−ディジタル（Ａ／Ｄ）変換器１でサンプリング
されディジタル信号に変換される。第１の乗算器３は、
局部発振器７が発生する周波数を持つ検波信号によりデ
ィジタル信号を準同期検波してＩ信号を得る。第２の乗
算器５は、π／２移相器９を介して供給される局部発振
器７からの検波信号によりディジタル信号を準同期検波
してＱ信号を得る。Ｉ信号及びＱ信号は、それぞれ第３
の低域通過フィルタ（ＬＰＦ）33及び第４の低域通過フ
ィルタ（ＬＰＦ）35によりそれらの低域成分が抽出され
る。波形等化回路37は、第１及び第２の低域通過フィル
タ33及び35の出力の波形等化を行う。位相同期回路39
は、波形等化回路37の出力を位相同期し復調信号を得
る。
いた復調回路を、図２に示す。入力のＱＡＭ信号は、ア
ナログ−ディジタル（Ａ／Ｄ）変換器１でサンプリング
されディジタル信号に変換される。第１の乗算器３は、
局部発振器７が発生する周波数を持つ検波信号によりデ
ィジタル信号を準同期検波してＩ信号を得る。第２の乗
算器５は、π／２移相器９を介して供給される局部発振
器７からの検波信号によりディジタル信号を準同期検波
してＱ信号を得る。Ｉ信号及びＱ信号は、それぞれ第３
の低域通過フィルタ（ＬＰＦ）33及び第４の低域通過フ
ィルタ（ＬＰＦ）35によりそれらの低域成分が抽出され
る。波形等化回路37は、第１及び第２の低域通過フィル
タ33及び35の出力の波形等化を行う。位相同期回路39
は、波形等化回路37の出力を位相同期し復調信号を得
る。
【００１５】次に、本発明のクロック再生装置の構成
を、図１に基づいて説明する。このクロック再生装置
は、図２の復調回路の一部を構成要素として使用する。
入力のＱＡＭ信号は、Ａ／Ｄ変換器１においてクロック
発振器25からのクロックのタイミングでサンプリングさ
れ、ディジタル信号に変換される。第１の乗算器３は、
局部発振器７が発生する周波数（ｆo ＋Δｆ）を持つ検
波信号により、ディジタル信号を準同期検波してＩ信号
を得る。第２の乗算器５は、π／２移相器９を介して供
給される局部発振器７からの検波信号により、ディジタ
ル信号を準同期検波してＱ信号を得る。このように、第
１と第２の乗算器３及び５に供給される検波信号は、周
波数の位相がπ／２ずれているので、ＱＡＭ信号は直交
検波されることになる。第１の低域通過フィルタ（ＬＰ
Ｆ）11は、第１の乗算器３からのＩ信号から高周波成分
を除去する。第２の低域通過フィルタ（ＬＰＦ）15は、
第２の乗算器５からのＱ信号から高周波成分を除去す
る。
を、図１に基づいて説明する。このクロック再生装置
は、図２の復調回路の一部を構成要素として使用する。
入力のＱＡＭ信号は、Ａ／Ｄ変換器１においてクロック
発振器25からのクロックのタイミングでサンプリングさ
れ、ディジタル信号に変換される。第１の乗算器３は、
局部発振器７が発生する周波数（ｆo ＋Δｆ）を持つ検
波信号により、ディジタル信号を準同期検波してＩ信号
を得る。第２の乗算器５は、π／２移相器９を介して供
給される局部発振器７からの検波信号により、ディジタ
ル信号を準同期検波してＱ信号を得る。このように、第
１と第２の乗算器３及び５に供給される検波信号は、周
波数の位相がπ／２ずれているので、ＱＡＭ信号は直交
検波されることになる。第１の低域通過フィルタ（ＬＰ
Ｆ）11は、第１の乗算器３からのＩ信号から高周波成分
を除去する。第２の低域通過フィルタ（ＬＰＦ）15は、
第２の乗算器５からのＱ信号から高周波成分を除去す
る。
【００１６】上述した直交検波とフィルタの動作を、図
３を使って説明する。図３（ａ）は、入力ＱＡＭ信号
が、Ａ／Ｄ変換器１によってサンプリングされた直後の
信号に見られるパワースペクトル例である。スペクトル
43は、サンプリングによって発生したスペクトク41の折
り返し成分である。スペクトル41は搬送波周波数ｆo の
周りに分布しており、スペクトル43はサンプリングレー
トをｆs としたときｆs／２を中心にスペクトル41と対
称である。それぞれのスペクトルはほぼクロック周波数
ｆc の幅を持って広がっている。
３を使って説明する。図３（ａ）は、入力ＱＡＭ信号
が、Ａ／Ｄ変換器１によってサンプリングされた直後の
信号に見られるパワースペクトル例である。スペクトル
43は、サンプリングによって発生したスペクトク41の折
り返し成分である。スペクトル41は搬送波周波数ｆo の
周りに分布しており、スペクトル43はサンプリングレー
トをｆs としたときｆs／２を中心にスペクトル41と対
称である。それぞれのスペクトルはほぼクロック周波数
ｆc の幅を持って広がっている。
【００１７】第１及び第２の乗算器３及び５は、局部発
振器７が発生する（ｆo ＋Δｆ）の周波数によってこの
信号を準同期直交検波する。この結果、信号全体のパワ
ースペクトルは図３（ｂ）に示すようになる。準同期直
交検波前に周波数ｆo の付近にあったスペクトル41は直
流付近に周波数移動され、スペクトル45で示したように
分布する。それと共に図３（ａ）のスペクトル43も47の
位置まで移動し、全体は図３（ｂ）に45及び47で示され
たスペクトル分布となる。
振器７が発生する（ｆo ＋Δｆ）の周波数によってこの
信号を準同期直交検波する。この結果、信号全体のパワ
ースペクトルは図３（ｂ）に示すようになる。準同期直
交検波前に周波数ｆo の付近にあったスペクトル41は直
流付近に周波数移動され、スペクトル45で示したように
分布する。それと共に図３（ａ）のスペクトル43も47の
位置まで移動し、全体は図３（ｂ）に45及び47で示され
たスペクトル分布となる。
【００１８】ここで、スペクトル47は、以降の処理の際
にクロック成分抽出を妨害するのでこれを取り除く必要
がある。そこで、第１及び第２の低域通過フィルタ（Ｌ
ＰＦ）11及び15によってスペクトル47を取り除く。第１
及び第２の低域通過フィルタ（ＬＰＦ）11及び15は、入
力ＱＡＭ信号中のクロック周波数ｆc の半分であるｆc
／２の周波数を通過帯域内に持ち、かつスペクトル47が
阻止帯域内にあるような特性であれば良く、例えば図５
（ｃ）に示した遮断周波数ｆc の低域通過特性を持った
フィルタである。
にクロック成分抽出を妨害するのでこれを取り除く必要
がある。そこで、第１及び第２の低域通過フィルタ（Ｌ
ＰＦ）11及び15によってスペクトル47を取り除く。第１
及び第２の低域通過フィルタ（ＬＰＦ）11及び15は、入
力ＱＡＭ信号中のクロック周波数ｆc の半分であるｆc
／２の周波数を通過帯域内に持ち、かつスペクトル47が
阻止帯域内にあるような特性であれば良く、例えば図５
（ｃ）に示した遮断周波数ｆc の低域通過特性を持った
フィルタである。
【００１９】第１の低域通過フィルタ11の出力は、第１
の２乗演算器13によって２乗される。第２の低域通過フ
ィルタ15の出力は、第２の２乗演算器17によって２乗さ
れる。加算器19は、第１及び第２の２乗演算器13及び17
の出力を加算して、クロック周波数ｆc を抽出する。
の２乗演算器13によって２乗される。第２の低域通過フ
ィルタ15の出力は、第２の２乗演算器17によって２乗さ
れる。加算器19は、第１及び第２の２乗演算器13及び17
の出力を加算して、クロック周波数ｆc を抽出する。
【００２０】位相誤差検出回路21は、加算器19の出力か
らサンプリング時のクロック周波数ずれ及び位相ずれに
見合った誤差を検出する。Ｄ／Ａ変換器23は、位相誤差
検出回路21からの誤差の量をアナログ信号の強度に置き
換える。クロック発振器25は、Ｄ／Ａ変換器23の出力を
受け、その信号強度に見合っただけ発振周波数ｆs を変
化させる。このクロック発振器25からのクロックが、Ａ
／Ｄ変換器１のサンプリングクロックとなると共に、シ
ステムクロックとなる。このようにフィードバックルー
プを構成して発振周波数を変化させることで、入力ＱＡ
Ｍ信号のクロック周波数とクロック発振器25の発振周波
数が同期し、クロック再生を行うことが出来る。
らサンプリング時のクロック周波数ずれ及び位相ずれに
見合った誤差を検出する。Ｄ／Ａ変換器23は、位相誤差
検出回路21からの誤差の量をアナログ信号の強度に置き
換える。クロック発振器25は、Ｄ／Ａ変換器23の出力を
受け、その信号強度に見合っただけ発振周波数ｆs を変
化させる。このクロック発振器25からのクロックが、Ａ
／Ｄ変換器１のサンプリングクロックとなると共に、シ
ステムクロックとなる。このようにフィードバックルー
プを構成して発振周波数を変化させることで、入力ＱＡ
Ｍ信号のクロック周波数とクロック発振器25の発振周波
数が同期し、クロック再生を行うことが出来る。
【００２１】尚、図２のクロック抽出回路は、図１の第
１及び第２の低域通過フィルタ11及び15，第１及び第２
の２乗演算器13及び17，加算器19と位相誤差検出回路21
からなる。
１及び第２の低域通過フィルタ11及び15，第１及び第２
の２乗演算器13及び17，加算器19と位相誤差検出回路21
からなる。
【００２２】図４に、位相誤差検出回路21の第１の具体
例を示す。信号51は、図１の加算器19の出力である。入
力51は、第１の遅延回路53によって１クロック時間遅延
され、さらに第２の遅延回路55によって１クロック時間
遅延される。加算平均回路57は、入力信号51と第２の遅
延回路55の出力の間の加算平均を演算する。第１の差分
器59は、第１の遅延回路53の出力から加算平均回路57の
出力を減算する。第２の差分器61は、第２の遅延回路55
の出力から入力信号51を減算する。第１の符号反転回路
63は、第２の差分器61の出力が正のときには第１の差分
器59の出力をそのまま出力し、第２の差分器61の出力が
負のときには第１の差分器59の出力を反転させて出力
し、クロック位相誤差信号とする。
例を示す。信号51は、図１の加算器19の出力である。入
力51は、第１の遅延回路53によって１クロック時間遅延
され、さらに第２の遅延回路55によって１クロック時間
遅延される。加算平均回路57は、入力信号51と第２の遅
延回路55の出力の間の加算平均を演算する。第１の差分
器59は、第１の遅延回路53の出力から加算平均回路57の
出力を減算する。第２の差分器61は、第２の遅延回路55
の出力から入力信号51を減算する。第１の符号反転回路
63は、第２の差分器61の出力が正のときには第１の差分
器59の出力をそのまま出力し、第２の差分器61の出力が
負のときには第１の差分器59の出力を反転させて出力
し、クロック位相誤差信号とする。
【００２３】図４に示した位相誤差検出回路の動作を図
５を用いて説明する。図５（ａ）は、入力ＱＡＭ信号に
対してＡ／Ｄ変換器１のサンプリング周波数が高い場合
の例である。図中に△印で示したタイミングが、入力Ｑ
ＡＭ信号に同期したサンプリング・タイミングであり、
×印で示したタイミングが実際にサンプリングされたタ
イミングである。位相誤差検出回路21は、入力サンプル
値を第１及び第２の遅延回路53及び54によって値を保持
することが出来、この値は入力順にＡ，Ｂ，Ｃである。
５を用いて説明する。図５（ａ）は、入力ＱＡＭ信号に
対してＡ／Ｄ変換器１のサンプリング周波数が高い場合
の例である。図中に△印で示したタイミングが、入力Ｑ
ＡＭ信号に同期したサンプリング・タイミングであり、
×印で示したタイミングが実際にサンプリングされたタ
イミングである。位相誤差検出回路21は、入力サンプル
値を第１及び第２の遅延回路53及び54によって値を保持
することが出来、この値は入力順にＡ，Ｂ，Ｃである。
【００２４】位相誤差検出回路21は、加算平均回路57で
ＡとＣの加算平均をとる。この加算平均値の値を線分65
で示す。このときＢの値と加算平均値65に差があり、そ
の差Δφが第１の差分器59の出力となる。ここで、図か
ら分かるように再生クロック周波数が高く、かつＡ＜Ｃ
の時はΔφが負となる。ここで、同じ条件でもＡ＞Ｃの
時にはΔφが正となる。これは、Ａ＞Ｃとなった状態
が、例えば図５（ａ）を幾何学的に上下入れ換えた状態
と等化であることから明らかである。そこで、ＡとＣの
大小に関係なく同符号の誤差を出力するために第２の差
分器61によってＡ−Ｃの正／負を見、これに伴ない第１
の符号反転回路63によってΔφの符号を反転させてい
る。つまり、例えばＡ−Ｃ＞０のときにΔφそのままを
第１の符号反転回路63の出力とするなら、Ａ−Ｃ＜０の
ときにはΔφの符号を反転させた−Δφを第１の符号反
転回路63の出力とする。
ＡとＣの加算平均をとる。この加算平均値の値を線分65
で示す。このときＢの値と加算平均値65に差があり、そ
の差Δφが第１の差分器59の出力となる。ここで、図か
ら分かるように再生クロック周波数が高く、かつＡ＜Ｃ
の時はΔφが負となる。ここで、同じ条件でもＡ＞Ｃの
時にはΔφが正となる。これは、Ａ＞Ｃとなった状態
が、例えば図５（ａ）を幾何学的に上下入れ換えた状態
と等化であることから明らかである。そこで、ＡとＣの
大小に関係なく同符号の誤差を出力するために第２の差
分器61によってＡ−Ｃの正／負を見、これに伴ない第１
の符号反転回路63によってΔφの符号を反転させてい
る。つまり、例えばＡ−Ｃ＞０のときにΔφそのままを
第１の符号反転回路63の出力とするなら、Ａ−Ｃ＜０の
ときにはΔφの符号を反転させた−Δφを第１の符号反
転回路63の出力とする。
【００２５】また、図５（ｂ）は入力ＱＡＭ信号に対し
てＡ／Ｄ変換器１のサンプリング周波数が低い場合の例
である。同図（ａ）と同じく、△印が入力ＱＡＭ信号に
同期したサンプリング・タイミングを示し、×印が実際
にサンプリングされたタイミングを示す。位相誤差検出
回路21は、入力サンプル値を第１及び第２の遅延回路53
及び54によって値を保持することが出来、この値は入力
順にＡ，Ｂ，Ｃである。
てＡ／Ｄ変換器１のサンプリング周波数が低い場合の例
である。同図（ａ）と同じく、△印が入力ＱＡＭ信号に
同期したサンプリング・タイミングを示し、×印が実際
にサンプリングされたタイミングを示す。位相誤差検出
回路21は、入力サンプル値を第１及び第２の遅延回路53
及び54によって値を保持することが出来、この値は入力
順にＡ，Ｂ，Ｃである。
【００２６】加算平均回路27によって、ＡとＣの加算平
均を求める。この加算平均値の値を線分67で示す。加算
平均値67とサンプル値Ｂの値には差があり、これはΔφ
で示されるように図５（ａ）とは逆の符号を持って現れ
る。このように、再生クロック波形数が高い場合と低い
場合とでΔφの符号が逆転することから、位相誤差検出
回路21の出力は再生クロックのクロック周波数ずれ及び
位相ずれを反映している。
均を求める。この加算平均値の値を線分67で示す。加算
平均値67とサンプル値Ｂの値には差があり、これはΔφ
で示されるように図５（ａ）とは逆の符号を持って現れ
る。このように、再生クロック波形数が高い場合と低い
場合とでΔφの符号が逆転することから、位相誤差検出
回路21の出力は再生クロックのクロック周波数ずれ及び
位相ずれを反映している。
【００２７】第１の差分器59の出力は、図５（ａ）を説
明した場合と同様に、第２の差分器61によってＡ−Ｃの
正／負を見、これに伴ない第１の符号反転回路63によっ
てΔφの符号を補正し、位相誤差検出回路21の出力とす
る。
明した場合と同様に、第２の差分器61によってＡ−Ｃの
正／負を見、これに伴ない第１の符号反転回路63によっ
てΔφの符号を補正し、位相誤差検出回路21の出力とす
る。
【００２８】図６に、位相誤差検出回路21の第２の具体
例を示す。信号71は、図１の加算器19の出力である。入
力信号71は、第３の遅延回路73によって１クロック時間
遅延される。第３の差分器75は、第３の遅延回路73の出
力から入力信号71を減算する。第４の遅延回路77は、第
３の差分器75の出力を１クロック時間遅延させる。第４
の差分器79は、第４の遅延回路77の出力から第３の差分
器75の出力を減算する。第５の遅延回路83は、第４の差
分器79の出力を１クロック時間遅延させる。第６の遅延
回路85は、第５の遅延回路83の出力を１クロック時間遅
延させる。第５の差分器87は、第６の遅延回路85の出力
から第４の差分器79の出力を減算する。第２の符号反転
回路89は、第５の差分器87の出力が正のときには第５の
遅延回路83の出力Ｂをそのまま出力し、第５の差分器87
の出力が負のときには第５の遅延回路83の出力Ｂの出力
を反転させて出力し、クロック位相誤差信号とする。
例を示す。信号71は、図１の加算器19の出力である。入
力信号71は、第３の遅延回路73によって１クロック時間
遅延される。第３の差分器75は、第３の遅延回路73の出
力から入力信号71を減算する。第４の遅延回路77は、第
３の差分器75の出力を１クロック時間遅延させる。第４
の差分器79は、第４の遅延回路77の出力から第３の差分
器75の出力を減算する。第５の遅延回路83は、第４の差
分器79の出力を１クロック時間遅延させる。第６の遅延
回路85は、第５の遅延回路83の出力を１クロック時間遅
延させる。第５の差分器87は、第６の遅延回路85の出力
から第４の差分器79の出力を減算する。第２の符号反転
回路89は、第５の差分器87の出力が正のときには第５の
遅延回路83の出力Ｂをそのまま出力し、第５の差分器87
の出力が負のときには第５の遅延回路83の出力Ｂの出力
を反転させて出力し、クロック位相誤差信号とする。
【００２９】図６に示した位相誤差検出回路の動作を図
７を用いて説明する。クロック成分である入力信号71の
波形は図７（ａ）であり、サンプル周期が入力信号71の
周期の４分の１であるようにサンプルした値を黒点で示
す。第３の差分器75の出力の波形は、図７（ｂ）であ
る。更に、第４の差分器79の出力の波形は、図７（ｃ）
である。このようにサンプル値の差分を２回とることに
よって、再生クロックが入力ＱＡＭ信号に位相同期した
ときのサンプリングのタイミングと入力ＱＡＭ信号のシ
ンボルタイミングを一致させることが出来る。第５と第
６の遅延回路83，85によって差分波形上のサンプル値
Ａ，Ｂ，Ｃを保持し、Ｂの値を位相誤差として出力する
が、第２の符号反転回路89は、第５の差分器87の出力が
負のときにはＢの符号を反転する。
７を用いて説明する。クロック成分である入力信号71の
波形は図７（ａ）であり、サンプル周期が入力信号71の
周期の４分の１であるようにサンプルした値を黒点で示
す。第３の差分器75の出力の波形は、図７（ｂ）であ
る。更に、第４の差分器79の出力の波形は、図７（ｃ）
である。このようにサンプル値の差分を２回とることに
よって、再生クロックが入力ＱＡＭ信号に位相同期した
ときのサンプリングのタイミングと入力ＱＡＭ信号のシ
ンボルタイミングを一致させることが出来る。第５と第
６の遅延回路83，85によって差分波形上のサンプル値
Ａ，Ｂ，Ｃを保持し、Ｂの値を位相誤差として出力する
が、第２の符号反転回路89は、第５の差分器87の出力が
負のときにはＢの符号を反転する。
【００３０】つまり、図７（ｃ）に示したように値Ａ，
Ｂ，ＣがＡ＜Ｃのときには、第２の符号反転回路89はＢ
の値をそのまま出力するが、Ａ＞Ｃのときには符号を反
転して−Ｂとして出力する。これは、前述したようにク
ロック周波数ずれまたは位相ずれが分からなくても、位
相誤差検出回路21に入力するサンプル値によって逆符号
の位相誤差が出力されるのを防ぐために必要である。ま
た符号反転以外に、ＡとＣが同符号或いは同値の時には
ゼロを出力するという条件を付加しても良い。
Ｂ，ＣがＡ＜Ｃのときには、第２の符号反転回路89はＢ
の値をそのまま出力するが、Ａ＞Ｃのときには符号を反
転して−Ｂとして出力する。これは、前述したようにク
ロック周波数ずれまたは位相ずれが分からなくても、位
相誤差検出回路21に入力するサンプル値によって逆符号
の位相誤差が出力されるのを防ぐために必要である。ま
た符号反転以外に、ＡとＣが同符号或いは同値の時には
ゼロを出力するという条件を付加しても良い。
【００３１】更に、本発明のクロック再生回路が適用さ
れる復調回路が図２に示したように波形等化回路37を具
備していることを考えると、Ａ／Ｄ変換器１で入力ＱＡ
Ｍ信号をサンプリングした際に発生するサンプリングの
位相誤差を波形等化回路37が補償することも考えられ
る。このとき、図６の点線81で囲んだ第４の遅延回路77
及び第４の差分器79の部分を取り去り、第３の差分器75
の出力を第５の遅延回路83と第５の差分器87に供給する
ことも考えられる。このとき発生する再生クロックによ
るサンプリングのタイミングと入力ＱＡＭ信号のシンボ
ルタイミングの位相誤差は、波形等化回路37によって除
去する。
れる復調回路が図２に示したように波形等化回路37を具
備していることを考えると、Ａ／Ｄ変換器１で入力ＱＡ
Ｍ信号をサンプリングした際に発生するサンプリングの
位相誤差を波形等化回路37が補償することも考えられ
る。このとき、図６の点線81で囲んだ第４の遅延回路77
及び第４の差分器79の部分を取り去り、第３の差分器75
の出力を第５の遅延回路83と第５の差分器87に供給する
ことも考えられる。このとき発生する再生クロックによ
るサンプリングのタイミングと入力ＱＡＭ信号のシンボ
ルタイミングの位相誤差は、波形等化回路37によって除
去する。
【００３２】
【発明の効果】以上、本発明によれば位相同期処理以前
の信号からクロック再生を行うので、位相同期回路また
は波形等化回路の出力の影響を受けることが無い安定し
たクロック再生を行うことが出来る。
の信号からクロック再生を行うので、位相同期回路また
は波形等化回路の出力の影響を受けることが無い安定し
たクロック再生を行うことが出来る。
【図１】本発明のクロック再生装置を示す図である。
【図２】本発明のクロック再生装置を用いた多値ＱＡＭ
復調回路を示す図である。
復調回路を示す図である。
【図３】本発明のクロック再生装置の動作を説明するた
めの波形図である。
めの波形図である。
【図４】本発明のクロック再生装置の位相誤差検出回路
の第１の具体例である。
の第１の具体例である。
【図５】図４の位相誤差検出回路の動作を説明するため
の波形図である。
の波形図である。
【図６】本発明のクロック再生装置の位相誤差検出回路
の第２の具体例である。
の第２の具体例である。
【図７】図６の位相誤差検出回路の動作を説明するため
の波形図である。
の波形図である。
【図８】従来の多値ＱＡＭ復調回路を示す図である。
【図９】従来の多値ＱＡＭ復調回路を示す図である。
１…アナログ−ディジタル（Ａ／Ｄ）変換器、３…第１
の乗算器、５…第２の乗算器、７…局部発振器、９…π
／２移相器、11…第１の低域通過フィルタ（ＬＰＦ）、
13…第１の２乗演算器、15…第２の低域通過フィルタ
（ＬＰＦ）、17…第２の２乗演算器、19…加算器、21…
位相誤差検出回路、23…ディジタル−アナログ（Ｄ／
Ａ）変換器、25…クロック発振器、31…クロック抽出回
路、33…第３の低域通過フィルタ（ＬＰＦ）、35…第４
の低域通過フィルタ（ＬＰＦ）、37…波形等化回路、39
…位相同期回路、53…第１の遅延回路、55…第２の遅延
回路、57…加算平均回路、59…第１の差分器、61…第２
の差分器、63…第１の符号反転回路、73…第３の遅延回
路、75…第３の差分器、77…第４の遅延回路、79…第４
の差分器、83…第５の遅延回路、85…第６の遅延回路、
87…第５の差分器、89…第２の符号反転回路。
の乗算器、５…第２の乗算器、７…局部発振器、９…π
／２移相器、11…第１の低域通過フィルタ（ＬＰＦ）、
13…第１の２乗演算器、15…第２の低域通過フィルタ
（ＬＰＦ）、17…第２の２乗演算器、19…加算器、21…
位相誤差検出回路、23…ディジタル−アナログ（Ｄ／
Ａ）変換器、25…クロック発振器、31…クロック抽出回
路、33…第３の低域通過フィルタ（ＬＰＦ）、35…第４
の低域通過フィルタ（ＬＰＦ）、37…波形等化回路、39
…位相同期回路、53…第１の遅延回路、55…第２の遅延
回路、57…加算平均回路、59…第１の差分器、61…第２
の差分器、63…第１の符号反転回路、73…第３の遅延回
路、75…第３の差分器、77…第４の遅延回路、79…第４
の差分器、83…第５の遅延回路、85…第６の遅延回路、
87…第５の差分器、89…第２の符号反転回路。
Claims (4)
- 【請求項１】 多値ＱＡＭ復調のクロック再生装置にお
いて、 入力のＱＡＭ信号を準同期検波してＩ軸信号及びＱ軸信
号を得る直交検波手段と、 前記直交検波手段からのＩ軸信号のスペクトルを整形す
る第１の低域通過フィルタと、 前記直交検波手段からＱ軸信号のスペクトルを整形する
第２の低域通過フィルタと、 前記第１の低域通過フィルタの出力を２乗する第１の演
算手段と、 前記第２の低域通過フィルタの出力を２乗する第２の演
算手段と、 前記第１及び第２の演算手段の出力の和をとってクロッ
ク成分を抽出する加算手段と、 前記加算手段の出力からクロック位相誤差を検出する位
相誤差検出手段と、 前記位相誤差検出手段からの出力に応じて発振周波数を
変化するクロック発振手段とを具備したことを特徴とす
るクロック再生装置。 - 【請求項２】 前記位相誤差検出手段は、 前記加算手段の出力を１クロック時間遅延させる第１の
遅延手段と、 前記第１の遅延手段の出力を１クロック時間遅延させる
第２の遅延手段と、 前記加算手段の出力と前記第２の遅延手段の出力を加算
平均する第１の加算平均手段と、 前記第１の遅延手段の出力から前記加算平均手段の出力
を減算する第１の差分手段と、 前記第２の遅延手段の出力から前記加算手段の出力を減
算する第２の差分手段と、 前記第２の差分手段の出力が正のときには前記第１の差
分手段の出力をそのままクロック位相誤差信号として出
力し、前記第２の差分手段の出力が負のときには前記第
１の差分手段の出力を反転させてクロック位相誤差信号
として出力する第１の符号反転手段とを具備することを
特徴とする請求項１記載のクロック再生装置。 - 【請求項３】 前記位相誤差検出手段は、 前記加算手段の出力を１クロック時間遅延させる第３の
遅延手段と、 前記第３の遅延手段の出力から前記加算手段の出力を減
算する第３の差分手段と、 前記第３の差分手段の出力を１クロック時間遅延させる
第４の遅延手段と、 前記第４の遅延手段の出力を１クロック時間遅延させる
第５の遅延手段と、 前記第５の遅延手段の出力から前記第３の差分手段の出
力を減算する第４の差分手段と、 前記第４の差分手段の出力が正のときには前記第４の遅
延手段の出力をそのままクロック位相誤差信号として出
力し、前記第４の差分手段の出力が負のときには前記第
４の遅延手段の出力を反転させてクロック位相誤差信号
として出力する第２の符号反転手段とを具備することを
特徴とする請求項１記載のクロック再生装置。 - 【請求項４】 前記位相誤差検出手段は、 前記加算手段の出力を１クロック時間遅延させる第６の
遅延手段と、 前記第６の遅延手段の出力から前記加算手段の出力を減
算する第５の差分手段と、 前記第５の差分手段の出力を１クロック時間遅延させる
第７の遅延手段と、 前記第７の遅延手段の出力から前記第５の差分手段の出
力を減算する第６の差分手段と、 前記第６の差分手段の出力を１クロック時間遅延させる
第８の遅延手段と、 前記第８の遅延手段の出力を１クロック時間遅延させる
第９の遅延手段と、 前記第９の遅延手段の出力から前記第６の差分手段の出
力を減算する第７の差分手段と、 前記第７の差分手段の出力が正のときには前記第８の遅
延手段の出力をそのままクロック位相誤差信号として出
力し、前記第７の差分手段の出力が負のときには前記第
８の遅延手段の出力を反転させてクロック位相誤差信号
として出力する第３の符号反転手段とを具備することを
特徴とする請求項１記載のクロック再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20494894A JPH0870332A (ja) | 1994-08-30 | 1994-08-30 | クロック再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20494894A JPH0870332A (ja) | 1994-08-30 | 1994-08-30 | クロック再生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0870332A true JPH0870332A (ja) | 1996-03-12 |
Family
ID=16498981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20494894A Pending JPH0870332A (ja) | 1994-08-30 | 1994-08-30 | クロック再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0870332A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6103658A (en) * | 1997-03-10 | 2000-08-15 | Eastman Chemical Company | Olefin polymerization catalysts containing group 8-10 transition metals, processes employing such catalysts and polymers obtained therefrom |
| US6117959A (en) * | 1998-09-02 | 2000-09-12 | Eastman Chemical Company | Polyolefin catalysts |
| US6192091B1 (en) | 1997-05-22 | 2001-02-20 | Nec Corporation | Circuit for reproducing a clock from a multilevel QAM signal |
| US6914945B2 (en) | 2000-06-20 | 2005-07-05 | Matsushita Electric Industrial Co., Ltd. | Clock recovery circuit |
| US7505084B2 (en) | 2004-10-27 | 2009-03-17 | Nec Viewtechnology, Ltd. | Picture quality improvement device and picture quality improvement method |
-
1994
- 1994-08-30 JP JP20494894A patent/JPH0870332A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6103658A (en) * | 1997-03-10 | 2000-08-15 | Eastman Chemical Company | Olefin polymerization catalysts containing group 8-10 transition metals, processes employing such catalysts and polymers obtained therefrom |
| US6192091B1 (en) | 1997-05-22 | 2001-02-20 | Nec Corporation | Circuit for reproducing a clock from a multilevel QAM signal |
| US6117959A (en) * | 1998-09-02 | 2000-09-12 | Eastman Chemical Company | Polyolefin catalysts |
| US6365539B1 (en) | 1998-09-02 | 2002-04-02 | Eastman Chemical Company | Polyolefin catalysts |
| US6914945B2 (en) | 2000-06-20 | 2005-07-05 | Matsushita Electric Industrial Co., Ltd. | Clock recovery circuit |
| US7505084B2 (en) | 2004-10-27 | 2009-03-17 | Nec Viewtechnology, Ltd. | Picture quality improvement device and picture quality improvement method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2025232C (en) | Carrier recovery system | |
| JP4366808B2 (ja) | タイミングエラー検出回路および復調回路とその方法 | |
| US6377634B1 (en) | Circuit for reproducing bit timing and method of reproducing bit timing | |
| JP3361995B2 (ja) | 搬送波再生回路並びに搬送波再生方法 | |
| CA2180905C (en) | Digital demodulator | |
| CN101060509B (zh) | 符号定时检测器和无线终端 | |
| JP3403198B2 (ja) | デジタル変調された信号を復調する方法及び復調器 | |
| JPH0870332A (ja) | クロック再生装置 | |
| JP2931454B2 (ja) | ディジタル位相変調信号復調回路 | |
| KR100676568B1 (ko) | 타이밍추출장치 및 방법 그리고 그 타이밍추출장치를구비한 복조장치 | |
| JP2540931B2 (ja) | Ｐｓｋ信号復調方法 | |
| JP3968546B2 (ja) | 情報処理装置および方法、並びに提供媒体 | |
| JP2696948B2 (ja) | 搬送波再生回路 | |
| JPH0583314A (ja) | 復調回路 | |
| JPH0614070A (ja) | デジタル復調器 | |
| JPH0817408B2 (ja) | 信号系列検出装置 | |
| JPH0744576B2 (ja) | バースト信号復調装置 | |
| JPH066397A (ja) | 遅延検波器 | |
| JP3353331B2 (ja) | クロック抽出方法及びクロック抽出回路 | |
| JPH07212424A (ja) | データ受信装置 | |
| JP3665285B2 (ja) | 周波数偏差検出方法および周波数偏差検出器 | |
| JPH0637838A (ja) | クロック位相誤差検出方法および回路 | |
| JPH03272246A (ja) | 復調回路 | |
| JPH0630063A (ja) | デジタル復調器 | |
| JPH11355371A (ja) | 周波数再生回路および周波数再生方法 |