JPH0876147A

JPH0876147A - Ｔｆｔ液晶表示ディスプレイ

Info

Publication number: JPH0876147A
Application number: JP16964895A
Authority: JP
Inventors: Yoichi Igarashi; 陽一五十嵐
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1994-07-08
Filing date: 1995-07-05
Publication date: 1996-03-22

Abstract

(57)【要約】【目的】表示制御装置を構成する半導体集積回路の発
熱を低減できるＴＦＴ液晶表示ディスプレイを提供する
こと。【構成】マトリックス状に設けられた複数の薄膜トラ
ンジスタと、コモン電極と、前記複数の薄膜トランジス
タとコモン電極との間に設けられる液晶と、行方向に設
けられた複数のゲート信号線と、列方向に設けられた複
数のドレイン信号線とを有するＴＦＴ液晶表示パネル
と、複数のゲート信号線を駆動するゲート駆動回路と、
複数のドレイン信号線を駆動するドレイン駆動回路と、
コモン電極を駆動するコモン駆動回路と、電源回路と、
コンピュータ部からの制御信号および表示用データが入
力され、前記各回路を制御する表示制御装置とを具備す
るＴＦＴ液晶表示ディスプレイにおいて、表示制御装置
と、ゲート駆動回路またはドレイン駆動回路の少なくと
も一方の駆動回路との間に、バッファ回路を挿入したこ
とを特徴とするＴＦＴ液晶表示ディスプレイ。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶表示装置に係わ
り、特に、ＴＦＴ（ＴｈｉｎＦｉｌｍＴｒａｎｓｉ
ｓｔｏｒ）液晶ディスプレイに適用して有効な技術に関
するものである。

【０００２】

【従来の技術】従来、ＴＦＴ液晶ディスプレイの１つと
して、ＴＦＴ液晶表示モジュールが公知である。

【０００３】図３９は、前記従来のＴＦＴ液晶表示モジ
ュールの概略構成を示すブロック図である。

【０００４】図３９において、液晶表示パネル（ＴＦＴ
−ＬＣＤ）は、６４０×３×４８０画素から構成され、
液晶表示パネル（ＴＦＴ−ＬＣＤ）の上下にドレインド
ライバ５１１が配置され、この上下のドレインドライバ
５１１を交互に薄膜トランジスタＴＦＴのドレイン線
（Ｄ）に接続し、薄膜トランジスタＴＦＴに液晶を駆動
するための電圧を供給する。

【０００５】また、薄膜トランジスタＴＦＴのゲート線
（Ｇ）には、液晶表示パネル（ＴＦＴ−ＬＣＤ）の側面
に配置されたゲートドライバ５０６を接続し、１水平動
作時間薄膜トランジスタＴＦＴのゲートに電圧を供給す
る。

【０００６】１個の半導体集積回路（ＬＳＩ）より構成
される表示制御装置５０１は、本体コンピュータからの
表示用データと表示制御信号を受け取り、これを基にド
レインドライバ５１１，ゲートドライバ５０６を駆動す
る。

【０００７】この場合に、本体コンピュータからの表示
用データは、１画素単位、即ち、赤（Ｒ）、緑（Ｇ）、
青（Ｂ）の各データを１つの組にして単位時間毎に転送
する。

【０００８】ここで、表示用データは、各色毎４ビット
の１２ビット、あるいは、各色毎６ビットの１８ビット
で構成されている。

【０００９】また、ドレインドライバ５１１は、上下に
配置されているので、表示制御装置５０１からドレイン
ドライバ５１１を駆動するための出力は、制御信号およ
び表示用データバスとも２系統有している。

【００１０】図４０は、従来のＴＦＴ液晶表示モジュー
ルのドレインドライバ５１１の概略構成を示すブロック
図である。

【００１１】図４０に示すように、ドレインドライバ５
１１は、表示用データのデータラッチ部５５１と出力電
圧発生回路５５２とから構成される。

【００１２】なお、図４０に示すドレインドライバ５１
１では、６ビットの表示用データと９値の階調基準電圧
が外部より入力され、６４レベルの出力電圧値が得られ
る。

【００１３】データラッチ部５５１は、表示データラッ
チ用クロック信号（ＣＬ１）に同期して表示データを出
力本数分だけ取り込み、出力電圧発生回路５５２は、外
部から入力された階調基準電圧から生成される６４階調
の出力電圧のうち、データラッチ部５５１からの表示デ
ータに対応する出力電圧を選択してドレイン信号線に出
力する。

【００１４】図４１は、従来のＴＦＴ液晶表示モジュー
ルのドレインドライバ５１１の出力電圧発生回路５５２
の回路構成を示す図であり、ドレイン信号線の総数分だ
け設けられる出力電圧発生回路の中の１回路分の回路構
成を示す。

【００１５】図４１に示すように、出力電圧発生回路
は、外部より入力される９値の階調基準電圧（Ｖ０〜Ｖ
８）間をそれそれ８等分した電圧値（ＶＯ０〜ＶＯ６
４）を生成し、それをデコーダ５５３で選択して出力す
る。

【００１６】図４２は、図４１における階調基準電圧と
出力電圧との関係を示す図である。

【００１７】図４２では、全部で６５値の出力電圧値が
得られるが、このうち、Ｖ８に等しいＶＯ６４は使用し
ない。

【００１８】

【発明が解決しようとする課題】一般に半導体集積から
出力する信号の交流分の消費電力は、下記式で表すこと
ができる。

【００１９】

【数１】ｐ＝ｆｃｖ₂［ｗ］但し、ｆ；動作周波数［Ｈｚ］，ｃ；出力端にかかる容
量［Ｆ］ｖ；交流化される電位差［ｖ］したがって、ＴＦＴ液晶表示モジュールの表示制御装置
５０１から出力される端子数が増えたり、出力の負荷容
量が増えれば、その分消費電力が増大する。

【００２０】ＴＦＴ液晶表示モジュールの表示制御装置
５０１においては、内部回路で消費される電力（数十
［ｍｗ］）よりも、各ドライバを駆動する出力端子で発
生する交流分の消費電力（数百［ｍｗ］）の方が大き
い。

【００２１】そして、ＴＦＴ液晶表示モジュールの表示
制御装置５０１には、表面実装型で合成樹脂モールドパ
ッケージタイプのＬＳＩが使用されるが、表面実装型で
合成樹脂モールドパッケージタイプのＬＳＩの許容消費
電力は、約５００［ｍｗ］である。

【００２２】また、ＴＦＴ液晶表示モジュールは、鮮明
度と、液晶の応答速度の速さ（立上り速度＋立下り速度
で約５０［ｎｓ］以下）に特徴があり、その特徴によ
り、多階調化、高解像化等、より高性能化が望まれてい
る。

【００２３】しかし、表示する階調数（色）を増加させ
ること、あるいは、表示画素数の増大に伴って駆動する
ドレインドライバ５１１，ゲートドライバ５０６を増加
させることは、ＴＦＴ液晶表示モジュールの表示制御装
置５０１の出力端子で発生する消費電力を増大させる。

【００２４】例えば、多階調化対応のため各色６４階調
（２６２１４４色）のドレインドライバ５１１、およ
び、高解像度駆動を行うために多バス化駆動を行うと、
場合によっては、半導体集積回路（ＬＳＩ）のパッケー
ジの許容消費電力をオーバーする。

【００２５】それにより、半導体集積回路（ＬＳＩ）の
パッケージは、かなりの発熱を帯び、最終的には、半導
体集積回路（ＬＳＩ）の破壊を招くという問題があっ
た。

【００２６】本発明の目的は、ＴＦＴ液晶表示ディスプ
レイにおいて、表示制御装置を構成する半導体集積回路
の発熱を低減できる技術を提供することにある。

【００２７】さらに、ＴＦＴ液晶表示モジュールのコモ
ン電極駆動法として、コモン電極に印加する電圧を交流
化するコモン電極交流化駆動法を採用することにより、
低耐圧のドレインドライバが使用できる。

【００２８】本発明の前記目的並びにその他の目的及び
新規な構成は、本明細書の記載及び添付図面によって明
らかにする。

【００２９】

【課題を解決するための手段】本願おいて開示される発
明のうち、代表的なものの概要を簡単に説明すれば、下
記の通りである。

【００３０】（１）マトリックス状に設けられた、画素
電極と薄膜トランジスタを有する複数の画素と、共通電
極と、前記複数の画素電極と共通電極との間に設けられ
る液晶と、行方向の薄膜トランジスタのゲート電極が接
続される行方向に設けられた複数のゲート信号線と、列
方向の薄膜トランジスタのドレイン電極が接続される列
方向に設けられた複数のドレイン信号線とを有するＴＦ
Ｔ液晶表示パネルとを具備するＴＦＴ液晶表示ディスプ
レイにおいて、前記複数のゲート信号線を駆動するゲー
ト駆動回路と、前記複数のドレイン信号線を駆動するド
レイン駆動回路と、前記共通電極を駆動する共通電極駆
動回路と、コンピュータ部からの制御信号および表示用
データが入力され、前記各回路を制御する表示制御装置
とを具備し、前記表示制御装置と、前記ゲート駆動回路
または前記ドレイン駆動回路の少なくとも一方の駆動回
路との間に、バッファ回路を挿入したことを特徴とす
る。

【００３１】（２）マトリックス状に設けられた、画素
電極と薄膜トランジスタを有する複数の画素と、共通電
極と、前記複数の画素電極と共通電極との間に設けられ
る液晶と、行方向の薄膜トランジスタのゲート電極が接
続される行方向に設けられた複数のゲート信号線と、列
方向の薄膜トランジスタのドレイン電極が接続される列
方向に設けられた複数のドレイン信号線とを有するＴＦ
Ｔ液晶表示パネルとを具備するＴＦＴ液晶表示ディスプ
レイにおいて、前記複数のゲート信号線を駆動するゲー
ト駆動回路と、前記複数のドレイン信号線を駆動するド
レイン駆動回路と、前記共通電極を駆動する共通電極駆
動回路と、コンピュータ部からの制御信号および表示用
データが入力され、前記各回路を制御する表示制御装置
とを具備し、前記表示制御装置が、複数の半導体集積回
路から構成されることを特徴とする。

【００３２】

【作用】前記第１項の手段によれば、ＴＦＴ液晶表示デ
ィスプレイにおいて、表示制御装置と、ゲート駆動回路
またはドレイン駆動回路の少なくとも一方の駆動回路と
の間に、バッファ回路を挿入するようにしたので、表示
制御装置を構成する半導体集積回路の消費電力を分散す
ることができ、これにより、表示制御装置を構成する半
導体集積回路の破壊を防止することが可能となる。

【００３３】前記第２項の手段によれば、ＴＦＴ液晶表
示ディスプレイにおいて、表示制御装置を複数の半導体
集積回路で構成するようにしたので、表示制御装置の消
費電力を分散することができ、これにより、表示制御装
置を構成する半導体集積回路の破壊を防止することが可
能となる。

【００３４】

【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。

【００３５】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。

【００３６】図１は、本発明の液晶表示装置の実施例
（実施例１）であるＴＦＴ液晶表示モジュールのＴＦＴ
液晶表示パネルとその周辺に配置された回路を示すブロ
ック図である。

【００３７】本実施例１のＴＦＴ液晶表示モジュール
は、ＴＦＴ液晶表示パネル（ＴＦＴ−ＬＣＤ）の上側に
ドレインドライバ部１０３が配置され、また、ＴＦＴ液
晶表示パネル（ＴＦＴ−ＬＣＤ）の側面部には、ゲート
ドライバ部１０４、コントローラ部１０１，電源部１０
２が配置される。

【００３８】ドレインドライバ部１０３、ゲートドライ
バ部１０４、コントローラ部１０１及び電源部１０２
は、それぞれ専用のプリント基板に実装される。

【００３９】また、液晶表示パネル（ＴＦＴ−ＬＣＤ）
は、６４０×３×４８０画素から構成される。

【００４０】図２は、図１に示すＴＦＴ液晶表示パネル
（ＴＦＴ−ＬＣＤ）の等価回路を示す図である。

【００４１】図２に示すように、薄膜トランジスタＴＦ
Ｔは、隣接する２本のドレイン信号線（ＤｉＧ，Ｄｉ
Ｂ，……）と、隣接する２本のゲート信号線（Ｇ０，Ｇ
１，……）との交差領域内に配置される。

【００４２】薄膜トランジスタＴＦＴのドレイン電極、
ゲート電極は、それぞれ、ドレイン信号線（ＤｉＧ，Ｄ
ｉＢ，……）、ゲート信号線（Ｇ０，Ｇ１，……）に接
続される。

【００４３】薄膜トランジスタＴＦＴのソース電極は画
素電極に接続され、画素電極とコモン電極との間に液晶
層が設けられるので、薄膜トランジスタＴＦＴのソース
電極との間には、液晶容量ＣLCが等価的に接続される。

【００４４】薄膜トランジスタＴＦＴは、ゲート電極に
正のバイアス電圧を印加すると導通し、ゲート電極に負
のバイアス電圧を印加すると不導通になる。

【００４５】また、薄膜トランジスタＴＦＴのソース電
極と前ラインのゲート信号線との間には、保持容量ＣAD
Dが接続される。

【００４６】なお、ソース電極、ドレイン電極は本来そ
の間のバイアス極性によって決まるもので、この液晶表
示装置の回路ではその極性は動作中反転するので、ソー
ス電極、ドレイン電極は動作中入れ替わると理解された
い。しかし、以下の説明では、便宜上一方をソース電
極、他方をドレイン電極と固定して表現する。

【００４７】その場合に、ゲート１ライン目の保持容量
ＣADDの他端が開放状態になるのを防止するために、ゲ
ート信号線（Ｇ１）の外側にダミーゲート信号線（Ｇ
０）が設けられ、ゲート１ライン目の保持容量ＣADDの
他端をダミーゲート信号線（Ｇ０）に接続する。

【００４８】また、図３に示すＴＦＴ液晶表示パネル
（ＴＦＴ−ＬＣＤ）の１画素の等価回路において、薄膜
トランジスタＴＦＴのドレイン−ゲート間、および、ゲ
ート−ソース間には、浮遊容量ＣGD，ＣGSが存在する。

【００４９】したがって、図４に示すように、各ゲート
信号線の間には、保持容量ＣADDとゲート−ソース間の
浮遊容量ＣGSとの直列回路が接続されることになる。

【００５０】しかしながら、最終ラインのゲート信号線
（Ｇｅｎｄ）の外側にはゲート信号線が存在しないた
め、最終ゲート信号線（Ｇｅｎｄ）とその他のゲート信
号線（Ｇ１〜Ｇｅｎｄ−１）との間では、ゲート信号線
に接続されるコンデンサの容量値が相違する。

【００５１】本実施例１のＴＦＴ液晶表示モジュールに
おいては、ゲート信号線に接続されるコンデンサの容量
値を略同じにするために、最終ゲート信号線（Ｇｅｎ
ｄ）の外側に、ダミーゲート信号線（Ｇｅｎｄ＋１）が
設けられる。

【００５２】また、正規のゲート信号線（Ｇ１〜Ｇｅｎ
ｄ）の両側に設けたダミーゲート信号線（Ｇ０，Ｇｅｎ
ｄ＋１）は、製造工程中において静電気が侵入するのを
防止する効果も有している。

【００５３】保持容量ＣADDは、良く知られているよう
に、薄膜トランジスタ（ＴＦＴ）がスイッチングすると
き、ゲート電位変化が画素電極電位に与える影響を低減
する働きをする。

【００５４】また、保持容量ＣADDは、放電時間を長く
する作用もあり、薄膜トランジスタＴＦＴがオフした後
の映像情報を長い間蓄積する。

【００５５】また図３に示すように、保持容量ＣADDを
画素電極とそれに隣接するゲート信号線の間に設けるこ
とにより一画素の構成が簡単になり、画素電極の面積を
広く出来、開口率を向上することが出来る。

【００５６】図５は、本実施例１のＴＦＴ液晶表示モジ
ュールの各ドライバ（ドレインドライバ，ゲートドライ
バ，コモンドライバ）の概略構成と、信号の流れを示す
ブロック図である。

【００５７】図５において、表示制御装置２０１，バッ
ファ回路２１０は図１に示すコントローラ部１０１に設
けられ、ドレインドライバ２１１は図１に示すドレイン
ドライバ部１０３に設けられ、ゲートドライバ２０６は
図１に示すゲートドライバ部１０４に設けられる。

【００５８】ドレインドライバ２１１は、前記図４０に
示すドレインドライバ５１１と同様に、表示データのデ
ータラッチ部と出力電圧発生回路とから構成される。

【００５９】また、階調基準電圧生成部２０８，マルチ
プレクサ２０９，コモン電圧生成部２０２，コモンドラ
イバ２０３，レベルシフト回路２０７，ゲートオン電圧
生成部２０４，ゲートオフ電圧生成部２０５およびＤＣ
−ＤＣコンバータ２１２は図１に示す電源部１０２に設
けられる。

【００６０】前記従来技術において説明したように、従
来のコモン電極交流化駆動法においては、交流波形とし
て方形波を使用していたため、位相が切り替わり時点
で、コモン電極駆動用トランジスタに大きなピーク電流
が流れ、定格値の大きなトランジスタが必要であり、そ
れに伴い駆動回路が大型化するという問題点があった。

【００６１】前記問題点を解決するために、本実施例１
のＴＦＴ液晶表示モジュールにおいては、図５に示すコ
モン電圧生成部２０２において、方形波の交流化信号
（Ｍ）を台形波の交流化信号に変換し、台形波の交流駆
動電圧をコモン電極に印加している。

【００６２】図６（ａ）は、図５に示すコモン電圧生成
部２０２の回路構成、および図６（ｂ）は、入出力波形
を示す図である。

【００６３】図６（ａ）のコモン電圧生成回路３０２に
おいて、図６（ｂ）に示す方形波のＨｉｇｈレベルがオ
ペアンプＯＰ１の交流化信号入力端子に印加されると、
抵抗Ｒ１およびコンデンサＣ１を介して電流が流れ、コ
ンデンサＣ１が充電されることにより、オペアンプＯＰ
１の出力電圧は徐々に降下していく。

【００６４】そして、コンデンサＣ１の両端の電位差
が、コンデンサＣ１と並列に接続されているダイオード
Ｄ１の順方向電圧を越えると、ダイオードＤ１が導通す
ることにより、オペアンプＯＰ１の出力電圧は低電位側
の一定の電圧となる。

【００６５】また、図６（ｂ）に示す方形波のＬｏｗレ
ベルがオペアンプの交流化信号入力端子に印加される
と、コンデンサＣ１が、コンデンサＣ１および抵抗Ｒ１
を介して充電されることにより、オペアンプＯＰ１の出
力電圧は徐々に上昇していく。

【００６６】そして、コンデンサＣ１の両端の電位差
が、コンデンサＣ１と並列に接続されているダイオード
Ｄ２の順方向電圧を越えると、ダイオードＤ２が導通す
ることにより、オペアンプＯＰ１の出力電圧は高電位側
の一定の電圧となる。

【００６７】これにより、図６（ｂ）に示すように、オ
ペアンプの出力端子から台形波の交流化信号が得られ
る。

【００６８】なお、ダイオードＤ１またはＤ２を複数個
直列に接続された単位ダイオードで構成することにより
台形波の振幅レベルを変化させることができる。

【００６９】この台形波の交流化信号をコモンドライバ
２０３に入力し、コモン電極を台形波の交流駆動電圧で
駆動することにより、図７に示すように駆動用トランジ
スタのピーク電流を抑制することが可能であり、これに
より、ＴＦＴ液晶表示モジュールの駆動回路を小型化で
き、ＴＦＴ液晶表示モジュールの外形サイズを小さくす
ることが可能である。

【００７０】前記図３に示す等価回路において、液晶容
量ＣLCの他端はコモン電極ＣＯＭに接続されている。

【００７１】そして、本実施例１のＴＦＴ液晶表示モジ
ュールでは、コモン電極を交流駆動波形で駆動するよう
にしたので、保持容量ＣADDの他端が接続される前段の
ゲート信号線も、コモン電極に印加される交流駆動波形
と同位相・同振幅の交流駆動波形を加えて駆動するよう
にしないと、液晶容量ＣLCの両端の電位差を一定にたも
つことができない。

【００７２】そのため、本実施例１のＴＦＴ液晶表示モ
ジュールでは、図５に示すように、コモンドライバ２０
３からの交流化信号をゲートオン電圧生成部２０４、ゲ
ートオフ電圧生成部２０５に入力して、コモン電極交流
駆動波形を加えたゲートオン電圧、ゲートオフ電圧を生
成するようにしている。

【００７３】図８は、本実施例１のＴＦＴ液晶表示モジ
ュールにおける、ゲートオン電圧生成部２０４、ゲート
オフ電圧生成部２０５の回路構成を示す図である。

【００７４】図８において、ゲートオン電圧発生回路３
０４は、定電流源Ｉ１とツェナーダイオードＺＤ１から
構成されるレベルシフト回路と、オペアンプＯＰ２とＮ
ＰＮ型トランジスタＴＲ１とＰＮＰ型トランジスタＴＲ
２から構成されるバッファ回路とで構成され、コモンド
ライバ２０３の出力電圧を、レベルシフト回路でシフト
し、そのシフトされた電圧をバッファ回路で増幅するよ
うにしたものである。

【００７５】また、ゲートオフ電圧発生回路３０５は、
定電流源Ｉ２とツェナーダイオードＺＤ２から構成され
るレベルシフト回路と、オペアンプＯＰ３とＮＰＮ型ト
ランジスタＴＲ３とＰＮＰ型トランジスタＴＲ４から構
成されるバッファ回路とで構成され、コモンドライバ２
０３の出力電圧を、レベルシフト回路でシフトし、その
シフトされた電圧をバッファ回路で増幅するようにした
ものである。

【００７６】図９に、コモン電極に印加されるコモン電
圧Ｖｃｏｍ、ドレインに印加されるドレイン電圧、ゲー
ト電極に印加されるゲート電圧のｏｎ，ｏｆｆレベル、
および、その波形を示す。

【００７７】なお、図９において、ドレイン波形は黒を
表示しているときのドレイン波形を示す。

【００７８】図９に示すように、コモン電圧Ｖｃｏｍ波
形と、ゲート電圧のｏｎレベル波形と、ゲート電圧のｏ
ｆｆレベル波形は、直流的なレベルが異なるだけで、形
は同一である。従ってコモン電圧Ｖｃｏｍ波形と、ゲー
ト電圧のｏｎレベル波形と、ゲート電圧のｏｆｆレベル
波形は、その中の１つの波形を生成することにより、他
の２つの波形はそれをレベルシフトするだけで得ること
ができる。

【００７９】本実施例１は、最初にコモン電圧Ｖｃｏｍ
波形を生成し、ゲート電圧のｏｎレベル波形と、ゲート
電圧のｏｆｆレベル波形は、コモン電圧Ｖｃｏｍ波形を
レベルシフトすることにより得ている。

【００８０】なお、コモン電圧Ｖｃｏｍ波形、ゲート電
圧のｏｎレベル波形及びゲート電圧のｏｆｆレベル波形
の生成方法は、コモン電圧生成部２０２からの出力をコ
モンドライバ２０３、ゲートオン電圧生成部２０４及び
ゲートオフ電圧生成部２０５に入力する、オーソドック
スな方法もある。

【００８１】しかし本実施例１によれば、図５に示すゲ
ートオン電圧生成部２０４あるいはゲートオフ電圧生成
部２０５が、図８に示す簡単な回路で構成でき、ＴＦＴ
液晶表示モジュールの実装密度が向上する。

【００８２】また、最初にゲート電圧のｏｎレベル波形
あるいはゲート電圧のｏｆｆレベル波形を生成し、それ
をレベルシフトすることによりコモン電圧Ｖｃｏｍ波形
を得ることも可能である。その場合は、図５に示すコモ
ンドライバ２０３が簡単な回路で構成でき、ＴＦＴ液晶
表示モジュールの実装密度が向上する。

【００８３】図５に示すブロック図においては、ゲート
オン電圧、および、ゲートオフ電圧の両方にコモン電極
交流駆動波形を加えたが、ゲートオン電圧は、直流電圧
でも薄膜トランジスタＴＦＴは動作可能であるので、図
５において、ゲートオン電圧生成部２０４は省略可能で
ある。

【００８４】ゲートオン電圧生成部２０４を省略するこ
とにより、回路構成が簡単になり、それにより、ＴＦＴ
液晶表示モジュールの小型化を図ることが可能である。

【００８５】図１０に、ゲートオン電圧生成部２０４を
省略した場合の、コモン電極に印加されるコモン電圧Ｖ
ｃｏｍ、ドレインに印加されるドレイン電圧、ゲート電
極に印加されるゲート電圧のｏｎ，ｏｆｆレベル、およ
び、その波形を示す。

【００８６】また、前記したように（図２参照）、ゲー
ト１ライン目の保持容量ＣADDの他端は、ダミーゲート
信号線（Ｇ０）に接続されている。

【００８７】前記最初のダミーゲート信号線（Ｇ０）
に、正規のゲート駆動電圧（ゲートｏｎレベル，ゲート
ｏｆｆレベル）を印加することにより、駆動条件を他の
ゲート信号線と同じにすることができ、これにより、１
ライン目の画素のコントラストを向上させることができ
る。

【００８８】さらに、前記最終のダミーゲート信号線
（Ｇｅｎｄ＋１）にも、正規のゲート駆動電圧（ゲート
ｏｎレベル，ゲートｏｆｆレベル）を印加することによ
り、駆動条件を他のゲート信号線と同じにすることがで
き、これにより、最終ラインの画素のコントラストを向
上させることができる。

【００８９】なお、ゲート信号線にコモン電極に印加さ
れる電圧と同相同振幅の電圧波形を印加する公知例とし
ては特開平５−２９７８２６号公報及び米国特許公報Ｕ
ＳＰ５，３００，９４５がある。

【００９０】しかし上記公知例には、本発明の、画素電
極と画素電極に隣接するゲート信号線の間に保持容量を
設けるタイプの液晶パネルにコモン電極交流駆動法を実
現する方法に関しては全く開示されていない。

【００９１】図１１は、本発明の液晶表示装置の実施例
（実施例２）であるＴＦＴ液晶表示モジュールの電源部
１０２の回路構成を示す図である。

【００９２】本実施例２では、ゲートオン電圧生成部２
０４が省略されている。

【００９３】なお、図１１中に、図５における、階調基
準電圧生成部２０８，マルチプレクサ２０９，コモン電
圧生成部２０２，コモンドライバ２０３，レベルシフト
回路２０７，ゲートオフ電圧生成部２０５およびＤＣ−
ＤＣコンバータ２１２を、点線枠で示す。

【００９４】図１１において、カレントミラー回路ＣＭ
は、図８に示す定電流源Ｉ２に相当し、ツェナーダイオ
ードＺＤ２とカレントミラー回路ＣＭとでレベルシフト
回路を構成する。

【００９５】コモンドライバ２０３からの出力電圧が、
レベルシフト回路においてレベルシフトされ、そのレベ
ルシフトされた電圧がゲートｏｆｆレベルとして取り出
される。

【００９６】また、図１１においては、フレーム信号
（ＦＬＭ）、および、クロック信号（ＣＬ３）は、レベ
ルシフト回路（４１０，４２０）でレベルシフトされ、
バッファ回路４３０に入力される。

【００９７】そして、バッファ回路４３０から出力され
たフレーム信号（ＦＬＭ’）およびクロック信号（ＣＬ
３’）が、ゲートドライバに入力されるようになってい
る。

【００９８】しかしながら、何らかの原因により、正電
源（ＶＤＧ）にノイズが重畳されるとバッファ回路は正
電源（ＶＤＧ）を基準に動作しているため、バッファ回
路４３０は誤動作を行い、ＴＦＴ液晶表示モジュールが
誤表示をしてしまう。

【００９９】そのため、図１１に示す回路構成において
は、正電源（ＶＤＧ）とレベルシフト回路出力（ＦＬ
Ｍ’又はＣＬ３’）との間にコンデンサＣ２を接続する
ようにしている。

【０１００】前記バッファ回路４３０の誤動作につい
て、図１２を用いて説明する。

【０１０１】一般にＴＦＴ液晶パネルでは、図２に示す
ように、多数のゲート線（Ｇ１，Ｇ２，……）とドレイ
ン線（ＤｉＧ，ＤｉＢ，……）或はコモン電極（ＣＯ
Ｍ）が、線間の浮遊容量或は液晶容量（ＣＬＣ）により
交流的に結合されている。

【０１０２】従ってゲートドライバ部１０４に走査パル
スが入力されない期間も、液晶パネルの線間容量或は液
晶容量（ＣＬＣ）を介して他のパルス（例、表示信号、
コモン電極駆動パルス）がノイズとしてゲートドライバ
部１０４に入り込む。レベルシフト回路の正電源（ＶＤ
Ｇ）はゲートドライバ部１０４の正電源にも接続されて
いるため、上記液晶パネルで発生したノイズはレベルシ
フト回路の正電源（ＶＤＧ）に重畳される。

【０１０３】図１２（ａ）に示す差動増幅器タイプのレ
ベルシフト回路において、正電源に同図（ｂ）に示すよ
うなノイズが重畳された場合に、コンデンサＣ２が接続
されていないときには、レベルシフト回路の出力端子
に、正電源から重畳されたノイズが、トランジスタＴＲ
５のコレクタ−ベース間の浮遊容量ＣCBを介してアース
に流れるために、レベルシフト回路の出力電圧は、同図
（ｂ）実線で示すようにノイズの立ち下がり部分でなだ
らかに変化する。

【０１０４】このため、正電源（ＶＤＧ）を基準にして
レベルシフト回路の出力電圧を考えると、図１２（ｃ）
に示すように、ノイズの立ち下がり部分において、正電
源とレベルシフト回路の出力電圧との電位差が小さくな
り、偽パルスが発生し、これにより、バッファ回路４３
０は誤動作を行う。

【０１０５】即ち、図１１に示す電源部に入力されるＣ
Ｌ３がロウレベルの時に、ゲートドライバには前記偽パ
ルスがＣＬ３の代りに入力される。ゲートドライバに前
記偽パルスが入ると、ゲートドライバはシフト動作を行
うので誤表示が起こる。

【０１０６】本実施例では、正電源（ＶＤＧ）とレベル
シフト回路の出力端子との間にコンデンサＣ２を接続す
ることにより、正電源（ＶＤＧ）に重畳されたノイズと
同じ波形のノイズが、コンデンサＣ２を通りレベルシフ
ト回路の出力端子に重畳されてキャンセルされるため、
正電源（ＶＤＧ）を基準にしてレベルシフト回路の出力
電圧を考えると、図１２（ｂ）破線に示すように、正電
源（ＶＤＧ）とレベルシフト回路の出力電圧との電位差
は略一定の電位差となる。

【０１０７】これにより図１２（ｃ）破線に示すように
偽パルスは発生せず、バッファ回路４３０の誤動作を防
止することが可能となり、耐ノイズ性を向上させること
が可能である。

【０１０８】なお、コンデンサＣ２の値が大きいとレベ
ルシフト回路の機能が失われ、Ｃ２の値が小さいとノイ
ズキャンセルの効果が少ないので、コンデンサＣ２の値
は、２０〜１００ｐＦの値とする必要がある。

【０１０９】また、従来のＴＦＴ液晶表示モジュールに
おいては、ドレイン信号線（Ｄ）に印加する電圧を変化
させて視角調整を行っていたが、視角調整を行うために
は、液晶の対向電極一画素電極間に印加する電圧を変化
させても良い、従って、本実施例２では、視角を調整す
るために、コモン電極に印加される電圧を変化させるよ
うにしている。

【０１１０】そのため、図１１に示す電源部の回路構成
においては、端子ＶＡ１，ＶＡ２，ＶＡ３に図１３に示
すような可変抵抗を、接続することにより、コモン電圧
生成部２０２で生成される交流駆動波形のコモン電圧の
振幅を変化させるようにしている。

【０１１１】これにより、比較的簡単な回路構成により
ＴＦＴ液晶表示モジュールの視角調整が可能となり、ま
た、ＴＦＴ液晶表示モジュールの駆動回路が簡単化され
るとともに、ＴＦＴ液晶表示モジュールの外形寸法を小
型化することが可能となる。

【０１１２】次に、図１１に示す回路構成における階調
基準電圧生成部２０８と、マルチプレクサ２０９につい
て説明する。

【０１１３】図１１に示すように、階調基準電圧生成部
２０８は、２つの分圧回路で構成され、前記２つの分圧
回路の各出力がマルチプレクサ２０９に入力される。

【０１１４】前記２つの分圧回路の抵抗直列回路は、１
番目の分圧回路を構成する抵抗直列回路が、ＲＢ１，Ｒ
Ｂ２，〜ＲＢ１０であったとすると、２番目の分圧回路
を構成する抵抗直列回路は、ＲＢ１０，ＲＢ９〜ＲＢ１
の関係になるように構成されている。

【０１１５】また、マルチプレクサ２０９は、交流化信
号（Ｍ）のＨｉｇｈレベル、Ｌｏｗレベルに応じて２つ
の分圧回路からの出力を切り替えて階調基準電圧（Ｖ０
〜Ｖ８）を出力するようにしている。

【０１１６】今仮に、ドレインドライバ２１１からドレ
イン電極にＶ７の階調基準電圧が、コモンドライバ２０
３からコモン電極（ＣＯＭ）にＬｏｗレベルのコモン電
圧（Ｖｃｏｍ）が印加されているとすると、交流化信号
（Ｍ）の反転に伴って、コモンドライバ２０３からコモ
ン電極（ＣＯＭ）には、Ｈｉｇｈレベルのコモン電圧
（Ｖｃｏｍ）が印加される。

【０１１７】その場合に、ドレインドライバ２１１に
は、反転された表示用データが入力されドレインドライ
バ２１１からは、ドレイン電極にＶ１の階調基準電圧が
印加されるようになっている。

【０１１８】抵抗直列回路が２つある理由は、図４３に
示すように液晶にはガンマ特性がある為、正転時と反転
時でドレインドライバ２１１に与える階調基準電圧を切
り換える必要があるからである。

【０１１９】また、図１１に示すコモンドライバ２０３
のオペアンプＯＰ４の反転入力端子に接続される半固定
抵抗ＶＲは、コモン信号電圧（Ｖｃｏｍ）の直流レベル
を調整するためのものである。

【０１２０】次に、本発明の液晶表示装置の他の実施例
（実施例３）であるＴＦＴ液晶表示モジュールについて
説明する。

【０１２１】本実施例３のＴＦＴ液晶表示モジュール
は、良好な階調表示が行えるようにしたものである。

【０１２２】図１４に、本実施例３のＴＦＴ液晶表示モ
ジュールのドレインドライバ２１１の出力電圧発生回路
の回路構成を示し、ドレイン信号線（Ｄ）の総数分だけ
設けられる出力電圧発生回路の中の１回路分の回路構成
を示している。

【０１２３】なお、本実施例３のＴＦＴ液晶表示モジュ
ールのドレインドライバ２１１の構成は、前記図４０に
示すドレインドライバ５１１と同じであり、表示用デー
タのデータラッチ部と出力電圧発生回路とから構成され
る。

【０１２４】一般に図４３に示すように、液晶の印加電
圧−透過率特性は、使用電圧範囲の両端部で非線形特性
が著しく、中央部では比較的線形特性を示す。

【０１２５】そのため、本実施例３のＴＦＴ液晶表示モ
ジュールのドレインドライバ２１１の出力電圧発生回路
においては、外部からの各階調基準電圧間に内挿する電
圧値の数を使用電圧範囲の両端部では少なくし、中央部
で多くするように、外部より入力される９値の階調基準
電圧（Ｖ０〜Ｖ８）間をそれぞれ１６等分し、液晶の電
圧−透過率特性が非線形特性を示す使用電圧範囲の両端
部では、１６等分の中から最も適切な３点、あるいは、
７点の電圧をデコーダで選択し、また、液晶の電圧−透
過率特性が比較的線形特性を示す使用電圧範囲の中央部
では、１６等分された電圧をデコーダ２５３で選択する
ようにしたものである。

【０１２６】したがって、本実施例３のＴＦＴ液晶表示
モジュールのドレインドライバの出力電圧発生回路にお
いては、各階調基準電圧間に内装される階調数は順に、
３，３，７，１５，１５，７，３，３となっている。

【０１２７】また本実施例３では実施例２と同じく図１
１に示す電源部を用い、階調基準電圧生成部２０８にお
いては、９値の階調基準電圧（Ｖ０〜Ｖ８）を、液晶の
電圧−透過率特性が非線形特性を示す使用電圧範囲の両
端部の階調基準電圧（Ｖ０−Ｖ１，Ｖ１−Ｖ２，Ｖ２−
Ｖ３、Ｖ５−Ｖ６、Ｖ６−Ｖ７，Ｖ７−Ｖ８）間では電
位差が小さく、液晶の電圧−透過率特性が比較的線形特
性を示す使用電圧範囲の中央部の階調基準電圧（Ｖ３−
Ｖ４，Ｖ４−Ｖ５）間では電位差が大きくなるような階
調基準電圧を生成する。

【０１２８】図１５は、図１４における各階調基準電圧
と出力電圧との関係を示す図である。

【０１２９】図１５では、全部で６５値の出力電圧値が
得られるが、このうち、Ｖ８に等しいＶＯ６４は使用し
ない。

【０１３０】また、図１６は、図１５におけるデコーダ
入力とデコーダ出力の対応関係を示す表である。

【０１３１】以上説明したように、本実施例３のＴＦＴ
液晶表示モジュールにおける階調基準電圧生成部２０８
とドレインドライバ２１１の出力電圧発生部を使用すれ
ば、液晶の印加電圧−透過率特性の非線形特性が著しい
使用電圧範囲の両端部において、外部より任意に設定で
きる階調基準電圧数を多くでき、本来望ましい階調電圧
とドレインドライバ内部で生成される階調電圧との「ず
れ」を少なくできる。

【０１３２】ただし、液晶の印加電圧−透過率特性が、
線形特性を示す使用電圧範囲の中央部においては、外部
より任意に設定できる階調基準電圧数が減少し、ドレイ
ンドライバ２１１の内部で生成される階調電圧数が増加
する。

【０１３３】しかしながら、使用電圧範囲の中央部は、
液晶の印加電圧−透過率特性が比較的線形特性を示すの
で、望ましい階調電圧とドレインドライバ２１１の内部
で生成される階調電圧との「ずれ」があまり大きくなら
ず、大きな問題となることはない。

【０１３４】これにより、液晶の電圧−輝度特性にあっ
たガンマ補正電圧を得ることができ、より良好な階調表
示特性を得ることが可能である。

【０１３５】しかも、外部から入力する階調基準電圧値
の数を増やす必要もなく、また、周辺回路を増加する必
要もないので、周辺回路部品の増加に伴うコストアップ
や実装面積の増大もない。

【０１３６】本実施例１のＴＦＴ液晶表示モジュールに
おいては、図１に示すように、ドレインドライバ２１１
を液晶表示パネル（ＴＦＴ−ＬＣＤ）の上側にのみ配置
する。

【０１３７】図１７は、本実施例１のＴＦＴ液晶表示モ
ジュールにおける、ドレインドライバ２１１に対する表
示用データとクロック信号の流れを示す図である。

【０１３８】ドレインドライバ２１１の前段のキャリー
出力は、そのまま次段のドレインドライバ２１１のキャ
リー入力に入力される。

【０１３９】このキャリー信号によりドレインドライバ
２１１のデータラッチ部５５１のラッチ動作が制御さ
れ、誤った表示データがデータラッチ部５５１に書き込
まれるのを防止している。

【０１４０】表示制御部２０１は、本体コンピュータと
のインタフェースの役割をもち、本体コンピュータから
送信されてくる制御信号、クロックおよび表示用データ
を基に、ドレインドライバ２１１、および、ゲートドラ
イバ２０６の駆動を行う。

【０１４１】本実施例１のＴＦＴ液晶表示モジュールに
おける、表示制御装置２０１においては、本体コンピュ
ータから送信されてくる単純１列の表示データを、ドレ
インドライバ２１１に入力するようにしている。

【０１４２】図１８は、図１７に示す表示制御装置２０
１の概略構成を示すブロック図である。

【０１４３】図１９は、図１８に示す表示制御装置２０
１のタイミングチャートを示す図である。

【０１４４】本実施例１のＴＦＴ液晶表示モジュールに
おいて、表示制御装置２０１は、データ処理部２２１と
制御信号処理／生成部２２２とから構成され、制御信号
処理／生成部２２２は、本体コンピュータからの制御信
号（クロック，表示タイミング信号，同期信号）を受け
て、データ処理部２２１および各液晶ドライバ（ドレイ
ンドライバ２１１，ゲートドライバ２０６）への制御信
号を生成する。

【０１４５】また、制御信号処理／生成部２２２は、ド
レインドライバ駆動回路２２４と、ゲートドライバ駆動
回路２２３と、出力クロック生成回路２２５からなり、
出力クロック生成回路２２５において、データ出力クロ
ックおよびドレインドライバ２１１へのシフトクロック
（ＣＬ２）を生成する。

【０１４６】データ処理部２２１は、Ｄ型フリップフロ
ップ２２６と、論理処理回路２２７と、Ｄ型フリップフ
ロップ２２８とが従属接続されてなり、本体コンピュー
タからの表示用データを受け取り、制御信号処理／生成
部２２２からのクロック信号を基にドレインドライバ２
１１に表示用データを出力する。

【０１４７】データ処理部２２１の論理処理回路２２７
は、表示用データを反転するために挿入されるもので、
図２０に示すマルチプレクサで構成できる。

【０１４８】Ｓｅｌｅｃｔに与える信号により表示デー
タの反転、非反転を制御することが出来る。

【０１４９】なお、表示用データの反転が必要なけれ
ば、論理処理回路２２７は必要ない。

【０１５０】表示データの反転の必要性はドレインドラ
イバ２１１の仕様によって決まる。

【０１５１】図１９から明らかなように、ドレインドラ
イバのシフトクロック及び出力データは、本体コンピュ
ータから入力されるクロック信号および表示用データの
周波数と同じであり、本体コンピュータからのクロック
信号と同一周波数のクロック信号により、Ｄ型フリップ
フロップ２２６に取り込まれた表示用データは、Ｄ型フ
リップフロップ２２８からクロック信号によりデータバ
スに出力され、本体コンピュータから送信されてくる単
純１列の表示用データを、データバスに出力する。

【０１５２】以上説明したように、本実施例１によれ
ば、ＴＦＴ液晶表示モジュールにおいて、ドレインドラ
イバを液晶表示パネルの上下のどちらか一方に配置する
ようにしたので、液晶表示パネルの額縁の面積を小さく
でき、これにより、液晶表示装置の外形寸法にくらべ表
示領域を大きくすることが可能である。

【０１５３】また、本実施例１のＴＦＴ液晶表示モジュ
ールにおいては、表示制御装置２０１とドレインドライ
バ２１１との間に図５に示すようにバッファ回路２１０
が挿入されている。

【０１５４】図２１は、本発明の液晶表示装置の他の実
施例（実施例４）であるＴＦＴ液晶表示モジュールのバ
ッファ回路の概略構成を示すブロック図である。

【０１５５】前記実施例１の場合に、バッファ回路２１
０からの１系統のクロック信号で全てのドレインドライ
バ２１１を駆動している。

【０１５６】この場合に、ドレインドライバ２１１の数
が多くなったときに、バッファ回路２１０が、ドレイン
ドライバ２１１を駆動できなくなる恐れがあり、安定し
たクロック信号が供給されない場合がある。

【０１５７】そのため、本実施例４のＴＦＴ液晶表示モ
ジュールにおいては、クロック信号を２系統に分け、そ
の２系統のクロック信号を、各々独立したバッファ回路
（４５１、４５２）から供給するようにしたものであ
る。

【０１５８】これにより、負荷となるドレインドライバ
２１１の数が多くなったときにおいても、安定したクロ
ック信号を供給することが可能となる。

【０１５９】前記各実施例において、実際の液晶駆動回
路は、それぞれ専用のＬＳＩ，ＩＣを使用して液晶駆動
回路が構成される。

【０１６０】図２２は、本発明の液晶表示装置の他の実
施例（実施例５）であるＴＦＴ液晶表示モジュールの表
示制御装置の概略構成を示すブロック図である。

【０１６１】図２２において、前記図３９と相違する部
分は、ＴＦＴ液晶表示モジュールの表示制御装置２０１
と液晶ドライバ（ドレインドライバ２１１）との間に、
バッファ回路（４５１，４５２）を挿入したことにあ
る。

【０１６２】これにより、従来のＴＦＴ液晶表示モジュ
ールの表示制御装置２０１が負担していた液晶ドライバ
（ドレインドライバ２１１）の駆動を、バッファ回路
（４５１，４５２）で行うようにしたものである。

【０１６３】このバッファ回路（４５１，４５２）は、
駆動する出力端子数によっては複数個の半導体集積回路
で構成することもできる。

【０１６４】これにより、表示制御装置２０１の消費電
力、即ち、発熱を各バッファ回路（４５１，４５２）に
分散することができる。

【０１６５】そして、表示制御装置２０１からバッファ
回路（４５１，４５２）への配線容量（約２０［ｐ
Ｆ］）に比べ、バッファ回路（４５１，４５２）から液
晶ドライバ群（ドレインドライバ２１１，ゲートドライ
バ２０６）への配線容量（接続されるドライバＩＣの個
数にもよるが、約１００［ｐＦ］以上）が大きいことに
より、表示制御装置２０１の消費電力を、各バッファ回
路（４５１，４５２）に分散する効果は大きいものがあ
る。

【０１６６】また、上記実施例ではドレインドライバ２
１１と表示制御装置２０１との間にバッファ４５１，４
５２を設けることを例に説明したが、ゲートドライバ２
０６（図示せず）と表示制御装置２０１との間にバッフ
ァを設けても良く、表示制御装置２０１の発熱を抑える
効果がある。

【０１６７】なお、プリント基板上に部品を載置する場
合、表示制御装置２０１とバッファ回路（４５１，４５
２）とは、できるだけ近付けた方が、配線容量が低減す
るので表示制御装置２０１の消費電力を抑えることが可
能である。

【０１６８】本実施例５のＴＦＴ液晶表示モジュールで
は、前記バッファ回路（４５１，４５２）をあえてカス
タム半導体集積回路として開発する必要はなく、標準半
導体集積回路で実現可能である。

【０１６９】また、本実施例５のＴＦＴ液晶表示モジュ
ールにおいては、バッファ回路（４５１，４５２）に、
非反転回路素子を使用しているが、回路構成によって
は、反転回路素子（インバータ）、あるいは、フリップ
・フロップ回路を使用することも可能である。

【０１７０】しかし、本実施例５のＴＦＴ液晶表示モジ
ュールでは、バッファ回路（４５１，４５２）を追加す
る関係上、実装される半導体集積回路の総面積が増加し
てしまうことと、表示制御装置２０１からバッファ回路
（４５１，４５２）を駆動する分だけの消費電力が総合
的には増加することになる。

【０１７１】また、表示制御装置２０１は、ドレインド
ライバ２１１の駆動において、制御信号より表示用デー
タバスの方が出力本数が多い。

【０１７２】表示階調が増加すれば、その分、表示制御
装置２０１からのデータの出力本数も増加する。

【０１７３】そこで、表示制御装置２０１を、データ処
理部２２１と制御信号処理／生成部２２２とに分けて消
費電力を、より少なくすることが可能である。

【０１７４】図２３は、本発明の液晶表示装置の他の実
施例（実施例６）であるＴＦＴ液晶表示モジュールの表
示制御装置の概略構成を示すブロック図である。

【０１７５】本実施例６は、表示制御装置２０１を、デ
ータ処理部２２１と制御信号処理／生成部２２２とに分
けた場合の実施例である。

【０１７６】図２４は、図２３に示すデータ処理部の回
路構成を示す図である。

【０１７７】図２５は、図２３に示すデータ処理部のタ
イミングチャートを示す図である。

【０１７８】図２３において、制御信号処理／生成部２
３０は、本体コンピュータからの制御信号（クロック，
表示タイミング信号，同期信号）を受けて、データ処理
部（２３１，２３２）および各液晶ドライバへ（ドレイ
ンドライバ２１１，図示していないゲートドライバ２０
６）の制御信号を生成する。

【０１７９】図２４は図２３のデータ処理部（２３１，
２３２）を示し、マルチプレクサ２３３と、クロックＣ
Ｋ１が入力されるＤ型フリップフロップ２３４と、クロ
ックＣＫ２が入力されるＤ型フリップフロップ２３５と
が従属接続されてなり、本体コンピュータからの表示用
データを受け取り、制御信号処理／生成部２３０からの
クロック信号を基にドレインドライバ２１１に表示用デ
ータを出力する。

【０１８０】マルチプレクサ２３３は、図２０に示す論
理回路と同じであり、Ｓｅｌｅｃｔに与える信号ＳＥＬ
により表示データの反転又は非反転を制御する。

【０１８１】図２５に示すタイミングチャートから明ら
かなように、上側のデータ処理部２３１に入力されるク
ロック信号（ＣＫ２）と、下側のデータ処理部２３２に
入力されるクロック信号（ＣＫ２’）とは、位相が１８
０゜相違しており、また、クロック信号（ＣＫ２）は、
本体コンピュータからのクロック信号（クロック）の２
倍の周期を有している。

【０１８２】これにより、上側および下側のデータ処理
部（２３１，２３２）において、本体コンピュータから
のクロック信号と同一周波数のクロック信号（ＣＫ１）
により、Ｄ型フリップフロップ２３４に取り込まれた表
示用データは、上側のデータ処理部２３１のＤ型フリッ
プフロップ２３５において、クロック信号（ＣＫ２）に
より１つおきの表示用データ（ａ，ｃ，ｅ…）が取り込
まれ、上側データバスに出力され、同様に、下側のデー
タ処理部２３２のＤ型フリップフロップ２３５におい
て、クロック信号（ＣＫ２）により１つおきの表示用デ
ータ（ｂ，ｄ，ｆ…）が取り込まれ、下側データバスに
出力される。

【０１８３】なお、表示用データは、各色毎６ビットの
１８ビットで構成されている。

【０１８４】本実施例６のＴＦＴ液晶表示モジュールで
は、データ処理部（２３１，２３２）がドレインドライ
バ２１１への駆動を兼ねているので、表示制御装置２０
１の全消費電力は、従来例と変わらない。

【０１８５】また、制御信号処理／生成部２３０は、デ
ータ処理を行う必要がないので、パッケージの大きさ
は、従来例の表示制御装置２０１が、１００から１５０
端子数であったのに対して、本実施例６のＴＦＴ液晶表
示モジュールでは、５０以下の端子数で実現可能であ
る。

【０１８６】本実施例６のＴＦＴ液晶表示モジュールに
おいては、マルチプレクサ２３３が挿入されているが、
これは、ドレインドライバ２１１に使用するＩＣが、液
晶に与える電圧の交流化周期に合わせて、データを反転
する必要があるためである。

【０１８７】なお、データの反転が必要なく、また、デ
ータの取り込みが１回で処理できる場合には、このデー
タ処理部（２３１，２３２）には、標準半導体集積回路
が使用可能である。

【０１８８】図２６は、本発明の液晶表示装置の他の実
施例（実施例７）であるＴＦＴ液晶表示モジュールの表
示制御装置の概略構成を示すブロック図である。

【０１８９】本実施例７は、前記実施例６において、本
体コンピュータからの表示用データが２画素並列に上側
および下側のデータ処理部に入力されるＴＦＴ液晶表示
モジュールの実施例であり、高精細ＴＦＴ液晶表示モジ
ュールに対応した実施例である。

【０１９０】図２７は、図２６に示すデータ処理部のタ
イミングチャートを示す図である。

【０１９１】本実施例７のＴＦＴ液晶表示モジュールで
は、図２７のタイミングチャートから明らかなように、
本体コンピュータからの表示用データが２画素、並列に
上側および下側のデータ処理部（２３１，２３２）に入
力されるために、クロック信号（ＣＫ１）およびクロッ
ク信号（ＣＫ２）が、本体コンピュータからのクロック
信号（Ｃｌｏｃｋ）と同一周波数である。

【０１９２】これにより、上側および下側のデータ処理
部（２３１，２３２）において、本体コンピュータから
のクロック信号と同一周波数のクロック信号（ＣＫ１）
により、Ｄ型フリップフロップ２３４に取り込まれた表
示用データは、Ｄ型フリップフロップ２３５から、クロ
ック信号（ＣＫ２）により並列に入力された表示用デー
タ（Ａ，Ｂ，Ｃ…）および（ａ，ｂ，ｃ…）が、上側お
よび下側データバスに出力される。

【０１９３】また、前記実施例６及び本実施例７のＴＦ
Ｔ液晶表示モジュールにおいては、データ処理部（２３
１，２３２）は、複数個の半導体集積回路で構成するこ
とができ、さらに、２５６階調等のより多階調化，高精
細化に対応できるように、制御信号処理／生成部２３０
を構成することにより、多階調化を実現する場合に、新
しく制御信号処理／生成部２３０を開発する必要がなく
なる。

【０１９４】さらに、この半導体集積回路においては前
記のごとく発熱が抑えられるので、ＴＳＯＰ（Ｔｈｉｎ
ＳｍａｌｌＯｕｔｌｉｎｅＰａｃｋａｇｅ）のよう
な小型パッケージの半導体集積回路で実現することも可
能である。

【０１９５】以上説明したように、前記各実施例のＴＦ
Ｔ液晶表示モジュールにおいては、従来のＴＦＴ液晶表
示モジュールにおける表示制御装置２０１を複数個の半
導体集積回路で構成、あるいは、機能を複数個の半導体
集積回路で構成するようにしたので、消費電力を分散す
ることが可能である。

【０１９６】また、図２８に示すように、前記各実施例
のＴＦＴ液晶表示モジュールにおいて、表示制御装置２
０１が実装されるプリント基板（インタフェース基板）
のＩ／Ｆ（インターフェース）コネクタに、特定の端子
を設け、当該特定端子からＴＦＴ液晶表示モジュールの
電源部１０２の各種信号電圧の中でモニタしたい信号電
圧、例えば、コモン信号電圧の直流レベル、コモン信号
電圧の振幅レベル、ゲートオンおよびゲートオフ信号電
圧の直流レベル、ゲートオンおよびゲートオフ信号電圧
の振幅レベル、階調電圧等を取り出すようにすることも
可能である。

【０１９７】それにより、Ｉ／Ｆコネクタを挿入して、
ＴＦＴ液晶表示モジュールの電源部１０２の各種信号電
圧をモニタすることができ、これにより、製造工程中お
よび最終検査工程における調整部分の調整作業が簡単化
され、作業工程が低減化される。

【０１９８】また、前記図２８に示すように、前記各実
施例のＴＦＴ液晶表示モジュールにおいて、Ｉ／Ｆコネ
クタの特定端子を、ＴＦＴ液晶表示モジュールの駆動回
路の特定の箇所、例えば、図１１に示すコモンドライバ
２０３のオペアンプＯＰ４の反転入力端子に接続し、外
部から電圧を印加することにより、コモン信号電圧の直
流レベルを外部から調整することもできる。

【０１９９】それにより、Ｉ／Ｆコネクタを挿入して、
外部から調整電圧を印加することができ、これにより、
ＴＦＴ液晶表示モジュールの駆動回路の試験等が、ＴＦ
Ｔ液晶表示モジュールを分解することなく、外部から簡
単に行える。

【０２００】また、前記各実施例のＴＦＴ液晶表示モジ
ュールは、各色毎の表示用データが６ビットで構成さ
れ、６４階調表示可能であるの対して、本体コンピュー
タから送信されてくる表示用データが、各色毎の６ビッ
ト未満の、例えば、各色毎の４ビットで構成されること
が想定される。

【０２０１】その場合に、本体コンピュータ側からの各
色毎の４ビットの表示用データを、各色毎の６ビットの
表示用データに変換する必要がある。

【０２０２】そこで、本発明では、図２９（ａ）に示す
ように、前記した場合における最適なデジタル−デジタ
ル変換方法を提案する。

【０２０３】図２９（ａ）において、出力４ビットは本
体コンピュータからの出力される各色毎の４ビットの表
示用データを示し、入力６ビットは前記各実施例におけ
るＴＦＴ液晶パネル（ＴＦＴ−ＬＣＤ）のドレインドラ
イバ２１１に入力される各色毎の６ビットの表示用デー
タを示す。

【０２０４】図２９（ａ）に示すデジタル−デジタル変
換方法においては、本体コンピュータ側からの４ビット
の表示用データを、そのまま、ＴＦＴ液晶パネル（ＴＦ
Ｔ−ＬＣＤ）のドレインドライバ２１１に入力される６
ビットの上位４ビットの表示用データとし、ＴＦＴ液晶
パネル（ＴＦＴ−ＬＣＤ）のドレインドライバ２１１に
入力される６ビットの入力データのない下位２ビット
に、本体コンピュータ側からの４ビットの上位２ビット
のデータを入力するようにしている。

【０２０５】図３０に、図２９（ａ）に示すデジタル−
デジタル変換方法により、４ビットから６ビットに変換
されたビット列を示す。

【０２０６】図３０から明らかなように、図２９（ａ）
に示すデジタル−デジタル変換方法によれば、全ビット
Ｌｏｗ（０，０，０，０，０，０）から、全ビットＨｉ
ｇｈ（１，１，１，１，１，１）までの間を最適な幅で
間引いたビット列が得られる。

【０２０７】これにより、図２９（ａ）に示すデジタル
−デジタル変換方法では、表示用データの不足する下位
ビットをＬｏｗまたはＨｉｇｈに固定する従来の方法と
比べ、１００％の白または黒を表示できるとともに、リ
ニアな階調表示が可能となる。

【０２０８】なお、図２９に示すデジタル−デジタル変
換方法では、４ビットから６ビットに変換する場合を例
にあげて説明したが、これに限定されるわけではない。

【０２０９】例えば、３ビットのコンピュータ出力を６
ビットに変換して液晶モジュールに入力する場合は、図
２９（ｂ）に示す回路を用いることによりリニアな階調
表示が可能となる。また、２ビットのコンピュータ出力
を６ビットに変換して液晶モジュールに入力する場合
は、図２９（ｃ）に示す回路を用いれば良い。

【０２１０】図３１〜図３８は、本発明の他の実施例
（実施例８）であるＴＦＴ液晶表示モジュールを示す図
であり、各ＩＣとＩ／Ｆコネクタとの間の結線部分を含
めて示す図であり、実際の液晶駆動回路の回路構成を示
す図である。

【０２１１】図３１、図３２は図１に示すコントローラ
部１０１を、図３３、図３４は図１に示すドレインドラ
イバ部１０３を、図３５、図３６は図１に示すゲートド
ライバ部１０４を、図３７、図３８は図１に示す電源部
１０２を示している。

【０２１２】本実施例８は、前記各実施例を一部含んで
おり、例えば、図３１、図３２においては、表示制御装
置２０１は、１つのＬＳＩで構成され、また、表示制御
装置２０１とドレインドライバ２１１との間にバッファ
回路（ＩＣ２，ＩＣ３，ＩＣ４）が挿入されている。

【０２１３】さらに、クロック信号（ＣＬ２）は２系統
に分けられ、ＩＣ３の内部のそれぞれ独立したバッファ
回路から１つおきのドレインドライバＩＣに供給されて
いる。

【０２１４】なお、図３１に示すＩ／Ｆコネクタ１５〜
１７は、図１３に示すような視度調整用の抵抗を接続す
る端子であり、また、Ｉ／Ｆコネクタ１８は、図３８に
示すオペアンプＯＰ４の非反転端子に接続されており、
コモン信号電圧の直流レベル、コモン信号電圧の振幅レ
ベルをモニタ、あるいは、外部から電圧を印加すること
により、コモン信号電圧の直流レベルを外部から調整す
るためのものである。

【０２１５】以上、本発明を実施例に基づき具体的に説
明したが、本発明は、前記実施例に限定されるものでは
なく、その要旨を逸脱しない範囲で種々変更し得ること
は言うまでもない。

【０２１６】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。

【０２１７】（１）ＴＦＴ液晶表示ディスプレイにおい
て、表示制御装置と、ゲート駆動回路またはドレイン駆
動回路の少なくとも一方の駆動回路との間に、バッファ
回路を挿入するようにしたので、表示制御装置を構成す
る半導体集積回路の消費電力を分散することができ、こ
れにより、表示制御装置を構成する半導体集積回路の破
壊を防止することが可能となる。

【０２１８】（２）ＴＦＴ液晶表示ディスプレイにおい
て、表示制御装置を複数の半導体集積回路で構成するよ
うにしたので、表示制御装置の消費電力を分散すること
ができ、これにより、表示制御装置を構成する半導体集
積回路の破壊を防止することが可能となる。

【図面の簡単な説明】

【図１】本発明の液晶表示装置の実施例（実施例１）で
あるＴＦＴ液晶表示モジュールのＴＦＴ液晶表示パネル
とその周辺に配置された回路を示すブロック図である。

【図２】図１に示すＴＦＴ液晶表示パネル（ＴＦＴ−Ｌ
ＣＤ）の等価回路を示す図である。

【図３】図１に示すＴＦＴ液晶表示パネル（ＴＦＴ−Ｌ
ＣＤ）の１画素の等価回路を示す図である。

【図４】図１に示すＴＦＴ液晶表示パネル（ＴＦＴ−Ｌ
ＣＤ）の１画素の等価回路の各ゲート信号線に接続され
る容量を示す図である。

【図５】本実施例１のＴＦＴ液晶表示モジュールの各ド
ライバの概略構成と、信号の流れを示すブロック図であ
る。

【図６】図５に示すコモン電圧生成部の回路構成、およ
び、入出力波形を示す図である。

【図７】コモン電極を台形波の交流駆動電圧で駆動する
ことにより、駆動用トランジスタのピーク電流を抑制で
きることを示す図である。

【図８】本実施例１のＴＦＴ液晶表示モジュールにおけ
る、ゲートオン電圧生成部、ゲートオフ電圧生成部の回
路構成を示す図である。

【図９】本実施例１における、コモン電極に印加される
コモン電圧、ドレインに印加されるドレイン電圧、ゲー
ト電極に印加されるゲート電圧のレベル、および、その
波形を示す図である。

【図１０】本実施例１における、ゲートオン電圧生成部
を省略した場合の、コモン電極に印加されるコモン電
圧、ドレインに印加されるドレイン電圧、ゲート電極に
印加されるゲート電圧のレベル、および、その波形を示
す図である。

【図１１】本発明の液晶表示装置の実施例（実施例２）
であるＴＦＴ液晶表示モジュールの電源部の回路構成を
示す図である。

【図１２】図１１における、バッファ回路４３０の誤動
作を説明するための図である。

【図１３】図１１に示す回路構成において、コモン電圧
生成部で生成される台形波のコモン電圧の振幅を変化さ
せるために、端子ＶＡ１，ＶＡ２，ＶＡ３に接続する抵
抗回路網を示す図である。

【図１４】本実施例３のＴＦＴ液晶表示モジュールのド
レインドライバの出力電圧発生回路の回路構成を示す図
である。

【図１５】図１４における各階調基準電圧と出力電圧と
の関係を示す図である。

【図１６】図１５におけるデコーダ入力とデコーダ出力
の対応関係を示す表である。

【図１７】本実施例１のＴＦＴ液晶表示モジュールにお
ける、ドレインドライバに対する表示用データとクロッ
ク信号の流れを示す図である。

【図１８】図１７に示す表示制御装置の概略構成を示す
ブロック図である。

【図１９】図１８に示す表示制御装置のタイミングチャ
ートを示す図である。

【図２０】図１８に示す論理処理回路の回路構成を示す
図である。

【図２１】本発明の液晶表示装置の他の実施例（実施例
４）であるＴＦＴ液晶表示モジュールのバッファ回路の
概略構成を示すブロック図である。

【図２２】本発明の液晶表示装置の他の実施例（実施例
５）であるＴＦＴ液晶表示モジュールの表示制御装置の
概略構成を示すブロック図である。

【図２３】本発明の液晶表示装置の他の実施例（実施例
６）であるＴＦＴ液晶表示モジュールの表示制御装置の
概略構成を示すブロック図である。

【図２４】図２３に示すデータ処理部の回路構成を示す
図である。

【図２５】図２３に示すデータ処理部のタイミングチャ
ートを示す図である。

【図２６】本発明の液晶表示装置の他の実施例（実施例
７）であるＴＦＴ液晶表示モジュールの表示制御装置の
概略構成を示すブロック図である。

【図２７】図２６に示すデータ処理部のタイミングチャ
ートを示す図である。

【図２８】Ｉ／Ｆコネクタに特定の端子を設け、当該特
定端子からＴＦＴ液晶表示モジュールの内部の駆動回路
を調整できることを説明するための図である。

【図２９】本発明のデジタル−デジタル変換方法を説明
するための図である。

【図３０】図２９（ａ）に示すデジタル−デジタル変換
方法により、４ビットから６ビットに変換されたビット
列を示す表である。

【図３１】本発明の他の実施例（実施例８）であるＴＦ
Ｔ液晶表示モジュールを示す図であり、各ＩＣとＩ／Ｆ
コネクタとの間の結線部分を含めて示す図であり、実際
の液晶駆動回路の回路構成を示す図である。

【図３２】本発明の他の実施例（実施例８）であるＴＦ
Ｔ液晶表示モジュールを示す図であり、各ＩＣとＩ／Ｆ
コネクタとの間の結線部分を含めて示す図であり、実際
の液晶駆動回路の回路構成を示す図である。

【図３３】本発明の他の実施例（実施例８）であるＴＦ
Ｔ液晶表示モジュールを示す図であり、各ＩＣとＩ／Ｆ
コネクタとの間の結線部分を含めて示す図であり、実際
の液晶駆動回路の回路構成を示す図である。

【図３４】本発明の他の実施例（実施例８）であるＴＦ
Ｔ液晶表示モジュールを示す図であり、各ＩＣとＩ／Ｆ
コネクタとの間の結線部分を含めて示す図であり、実際
の液晶駆動回路の回路構成を示す図である。

【図３５】本発明の他の実施例（実施例８）であるＴＦ
Ｔ液晶表示モジュールを示す図であり、各ＩＣとＩ／Ｆ
コネクタとの間の結線部分を含めて示す図であり、実際
の液晶駆動回路の回路構成を示す図である。

【図３６】本発明の他の実施例（実施例８）であるＴＦ
Ｔ液晶表示モジュールを示す図であり、各ＩＣとＩ／Ｆ
コネクタとの間の結線部分を含めて示す図であり、実際
の液晶駆動回路の回路構成を示す図である。

【図３７】本発明の他の実施例（実施例８）であるＴＦ
Ｔ液晶表示モジュールを示す図であり、各ＩＣとＩ／Ｆ
コネクタとの間の結線部分を含めて示す図であり、実際
の液晶駆動回路の回路構成を示す図である。

【図３８】本発明の他の実施例（実施例８）であるＴＦ
Ｔ液晶表示モジュールを示す図であり、各ＩＣとＩ／Ｆ
コネクタとの間の結線部分を含めて示す図であり、実際
の液晶駆動回路の回路構成を示す図である。

【図３９】従来のＴＦＴ液晶表示モジュールの概略構成
を示すブロック図である。

【図４０】従来のＴＦＴ液晶表示モジュールのドレイン
ドライバの概略構成を示すブロック図である。

【図４１】従来のＴＦＴ液晶表示モジュールのドレイン
ドライバの出力電圧発生回路の回路構成を示す図であ
る。

【図４２】図４１における階調基準電圧と出力電圧との
関係を示す図である。

【図４３】代表的な液晶の印加電圧−透過率特性を示す
図である。

【符号の説明】

ＴＦＴ−ＬＣＤ…ＴＦＴ液晶表示パネル、ＴＲ１〜ＴＲ
５…トランジスタ、ＯＰ１〜ＯＰ４…オペアンプ、１０
１…コントローラ部、１０２…電源部、１０３…ドレイ
ンドライバ部、１０４…ゲートドライバ部、２０１，５
０１…表示制御装置、２０２…コモン電圧生成部、２０
３…コモンドライバ、２０４…ゲートオン電圧生成部、
２０５…ゲートオフ電圧生成部、２０６，５０６…ゲー
トドライバ、２０７…レベルシフト回路、２０８…階調
基準電圧生成部、２０９，２３３…マルチプレクサ、２
１０，４３０，４５１，４５２…バッファ回路、２１
１，５１１…ドレインドライバ、２１２…ＤＣ−ＤＣコ
ンバータ、２２１…データ処理部、２２２，２３０…制
御信号処理／生成部、２２３…ゲートドライバ駆動回
路、２２４…ドレインドライバ駆動回路、２２５…出力
クロック生成回路、２２６，２２８，２３４，２３５…
Ｄ型フリップフロップ、２２７…論理処理回路、２３１
…上側のデータ処理部、２３２…下側のデータ処理部、
２５３，５５３…デコーダ、３０２…コモン電圧発生回
路、３０４…ゲートオン電圧発生回路、３０５…ゲート
オフ電圧発生回路、４１０，４２０…レベルシフト回
路、５５１…データラッチ部、５５２…出力電圧発生回
路。

Claims

【特許請求の範囲】

【請求項１】マトリックス状に設けられた、画素電極
と薄膜トランジスタを有する複数の画素と、共通電極
と、前記複数の画素電極と共通電極との間に設けられる
液晶と、行方向の薄膜トランジスタのゲート電極が接続
される行方向に設けられた複数のゲート信号線と、列方
向の薄膜トランジスタのドレイン電極が接続される列方
向に設けられた複数のドレイン信号線とを有するＴＦＴ
液晶表示パネルと、前記複数のゲート信号線を駆動する
ゲート駆動回路と、前記複数のドレイン信号線を駆動す
るドレイン駆動回路と、前記共通電極を駆動する共通電
極駆動回路と、コンピュータ部からの制御信号および表
示用データが入力され、前記各回路を制御する表示制御
装置とを具備し、前記表示制御装置と、前記ゲート駆動回路または前記ド
レイン駆動回路の少なくとも一方の駆動回路との間に、
バッファ回路を挿入したことを特徴とするＴＦＴ液晶表
示ディスプレイ。
【請求項２】マトリックス状に設けられた、画素電極
と薄膜トランジスタを有する複数の画素と、共通電極
と、前記複数の画素電極と共通電極との間に設けられる
液晶と、行方向の薄膜トランジスタのゲート電極が接続
される行方向に設けられた複数のゲート信号線と、列方
向の薄膜トランジスタのドレイン電極が接続される列方
向に設けられた複数のドレイン信号線とを有するＴＦＴ
液晶表示パネルと、前記複数のゲート信号線を駆動する
ゲート駆動回路と、前記複数のドレイン信号線を駆動す
るドレイン駆動回路と、前記共通電極を駆動する共通電
極駆動回路と、コンピュータ部からの制御信号および表
示用データが入力され、前記各回路を制御する表示制御
装置とを具備し、前記表示制御装置が、複数の半導体集積回路から構成さ
れることを特徴とするＴＦＴ液晶表示ディスプレイ。