JPH087645B2 - 情報処理機器 - Google Patents
情報処理機器Info
- Publication number
- JPH087645B2 JPH087645B2 JP62234808A JP23480887A JPH087645B2 JP H087645 B2 JPH087645 B2 JP H087645B2 JP 62234808 A JP62234808 A JP 62234808A JP 23480887 A JP23480887 A JP 23480887A JP H087645 B2 JPH087645 B2 JP H087645B2
- Authority
- JP
- Japan
- Prior art keywords
- processing unit
- main body
- data bus
- address bus
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、情報処理機器に係り、特に各種応用ソフト
ウェアを適用するに好適な処理部構成を与える情報処理
機器に関する。
ウェアを適用するに好適な処理部構成を与える情報処理
機器に関する。
従来技術では、マイクロプロセッサ,OSの異なる情報
処理機器において、各々の機器で使用可能な応用ソフト
ウェアを制限しており、顧客は１台の情報処理機器では
限られた種類の応用ソフトウェアしか利用できなかっ
た。
処理機器において、各々の機器で使用可能な応用ソフト
ウェアを制限しており、顧客は１台の情報処理機器では
限られた種類の応用ソフトウェアしか利用できなかっ
た。
すなわち、各種の応用ソフトウェアを実行する処理部
を、それらの応用ソフトウェアに適応するように構成す
る点については考慮がなされておらず応用ソフトウェア
の利用に制約があった。
を、それらの応用ソフトウェアに適応するように構成す
る点については考慮がなされておらず応用ソフトウェア
の利用に制約があった。
本発明の目的は、１台の情報処理機器で、各種の応用
ソフトウェアを利用できるようにすることにある。
ソフトウェアを利用できるようにすることにある。
上記目的は、情報処理機器の中枢部である処理部を高
集積回路で小型化し、１枚のICカードあるいは小型プリ
ント板モジュールとし、利用したい応用ソフトウェアに
応じた処理部を情報処理機器に適宜付加することによっ
て達成される。この場合処理部に集積したマイクロプロ
セッサに対応した応用ソフトウェアを処理部に搭載する
リードオンリメモリに格納するか、あるいは処理部にマ
イクロプロセッサ機種を識別する手段を設け、システム
イニシャライズ時に、適合する応用ソフトウェアをリス
トアップすることによって外部記憶からの内蔵するラン
ダムアクセスメモリへのローディングを促す。
集積回路で小型化し、１枚のICカードあるいは小型プリ
ント板モジュールとし、利用したい応用ソフトウェアに
応じた処理部を情報処理機器に適宜付加することによっ
て達成される。この場合処理部に集積したマイクロプロ
セッサに対応した応用ソフトウェアを処理部に搭載する
リードオンリメモリに格納するか、あるいは処理部にマ
イクロプロセッサ機種を識別する手段を設け、システム
イニシャライズ時に、適合する応用ソフトウェアをリス
トアップすることによって外部記憶からの内蔵するラン
ダムアクセスメモリへのローディングを促す。
本発明の情報処理機器は、ICカードあるいはプリント
板モジュールからなる処理部を、キーボード，表示部，
外部記憶などからなる筐体に挿入することによってシス
テムとして閉じ、前記処理部内のリードオンメモリに格
納されたIPL（Initial Program Loader）の制御のもと
でシステム動作を開始する。
板モジュールからなる処理部を、キーボード，表示部，
外部記憶などからなる筐体に挿入することによってシス
テムとして閉じ、前記処理部内のリードオンメモリに格
納されたIPL（Initial Program Loader）の制御のもと
でシステム動作を開始する。
操作は、自らの希望する応用ソフトウェアに対応した
処理部を筐体に挿入するので、システム動作開始後は、
表示部に出力されるメニュに従って通常の操作手順で処
理すればよい。
処理部を筐体に挿入するので、システム動作開始後は、
表示部に出力されるメニュに従って通常の操作手順で処
理すればよい。
なお、処理部と他の部分は通常のように、マイクロプ
ロセッサのアドレス，データバス，制御信号とを介して
接続され、ソフトウェアの制御のもとに動き誤動作する
ことがない。
ロセッサのアドレス，データバス，制御信号とを介して
接続され、ソフトウェアの制御のもとに動き誤動作する
ことがない。
以下本発明の一実施例を第１図〜第３図にもとづいて
説明する。
説明する。
第１図は本発明が実施されるシステム構成を示す。１
は処理部10の中枢であるMPU（マイクロプロセッサユニ
ット）、２はROM（リードオンリメモリ）、３はRAM（ラ
ンダムアクセスメモリ）、４は表示部のCRTC（陰極線表
示管コントローラ）、５はCRT（陰極線表示管）、６は
キーボード部のKINTC（キーボードインタフェースコン
トローラ）、７はキーボード、８は外部記憶部のFDC/HD
C（フロッピーディスクコントローラ／ハードディスク
コントローラ）、９はFDD/HDD（フロッピーディスクド
ライブ／ハードディスクドライバ）、100,101はMPU1の
アドレスバス，データバスである。
は処理部10の中枢であるMPU（マイクロプロセッサユニ
ット）、２はROM（リードオンリメモリ）、３はRAM（ラ
ンダムアクセスメモリ）、４は表示部のCRTC（陰極線表
示管コントローラ）、５はCRT（陰極線表示管）、６は
キーボード部のKINTC（キーボードインタフェースコン
トローラ）、７はキーボード、８は外部記憶部のFDC/HD
C（フロッピーディスクコントローラ／ハードディスク
コントローラ）、９はFDD/HDD（フロッピーディスクド
ライブ／ハードディスクドライバ）、100,101はMPU1の
アドレスバス，データバスである。
第２図は、本発明が実施されるシステムのソフトウェ
ア構成図の一例でありハードウェア20の上に、BIOS（Ba
sic Input Output System）21,MS−DOS（Micro Soft DO
S）22,AP（Application Program）23で構成される。
ア構成図の一例でありハードウェア20の上に、BIOS（Ba
sic Input Output System）21,MS−DOS（Micro Soft DO
S）22,AP（Application Program）23で構成される。
本発明では、１〜３を処理部10としてまとめ高集積化
して、第３図のように、キーボード7,表示用CRT5,外部
記憶９より構成される筐体30に挿入することにより応用
ソフトAPに適合させる。
して、第３図のように、キーボード7,表示用CRT5,外部
記憶９より構成される筐体30に挿入することにより応用
ソフトAPに適合させる。
本発明が適用されるパーソナルコンピュータなどの情
報処理機器では、第２図のようにAP23が直接ハードウェ
ア20をアクセスする形態、BIOS21を経由する場合、MS−
DOS22,BIOS21を経由する場合の３通りがある。したがっ
てAPはその内容によりハードウェア,BIOS,MS−DOSのい
ずれかのレベルで互換を保持する必要がある。
報処理機器では、第２図のようにAP23が直接ハードウェ
ア20をアクセスする形態、BIOS21を経由する場合、MS−
DOS22,BIOS21を経由する場合の３通りがある。したがっ
てAPはその内容によりハードウェア,BIOS,MS−DOSのい
ずれかのレベルで互換を保持する必要がある。
例えば、MPU1としては、インテル式の8086,80286,803
86系かモトローラ社の68000,68010,68020系などが利用
される場合が多い。前者が利用される場合、OSとしては
MS−DOSが利用され、BIOSをコールするために内部割込
みを用いる。
86系かモトローラ社の68000,68010,68020系などが利用
される場合が多い。前者が利用される場合、OSとしては
MS−DOSが利用され、BIOSをコールするために内部割込
みを用いる。
したがってMS−DOS22上で走るAP23を用いたい場合は
処理部10としてインテル社の8086,80286,80386系のMPU1
を用いROM2にMS−DOS22及びAP23を格納するか、ROM2の
内部に、この処理部がMPU1としてインテル社のMPUを用
いている旨を示す識別フラグを格納する。なお、後者の
場合はROM2の容量が確保できないときに用いられ、シス
テムイニシャライズ時に適合するOS及び応用ソフトウェ
アをリストアップし、外部記憶から内蔵するRAM3へのロ
ーディングを促す。
処理部10としてインテル社の8086,80286,80386系のMPU1
を用いROM2にMS−DOS22及びAP23を格納するか、ROM2の
内部に、この処理部がMPU1としてインテル社のMPUを用
いている旨を示す識別フラグを格納する。なお、後者の
場合はROM2の容量が確保できないときに用いられ、シス
テムイニシャライズ時に適合するOS及び応用ソフトウェ
アをリストアップし、外部記憶から内蔵するRAM3へのロ
ーディングを促す。
なおMPU,ROM,RAMを高集積化する方法としては、同一
シリコンウェハ上でモノリシックチップとする方法ある
いは、マルチチップをシリコンウェハ上で接続する方
法、同様にセラミック基板上で接続するなど多種の方法
がある。
シリコンウェハ上でモノリシックチップとする方法ある
いは、マルチチップをシリコンウェハ上で接続する方
法、同様にセラミック基板上で接続するなど多種の方法
がある。
また、最近登場した三次元LSIに、各層ごとにMPU1,RO
M2,RAM3を実装する方法も考えられる。なお第３図の場
合は処理部10をICカードに搭載できた場合を示したが、
ICカードの集積度が低く、搭載が達成できない場合に
は、処理部10を小型プリント基板に搭載する。
M2,RAM3を実装する方法も考えられる。なお第３図の場
合は処理部10をICカードに搭載できた場合を示したが、
ICカードの集積度が低く、搭載が達成できない場合に
は、処理部10を小型プリント基板に搭載する。
第３図で、処理部10は、筐体30内に設けられた図示し
ないコネクタに挿入される。このコネクタには筐体30内
でアドレスバス100,データバス101が接続されており、
そのバスにはCPTC4,KINTC6,FDC/HDC8が接続されてい
る。
ないコネクタに挿入される。このコネクタには筐体30内
でアドレスバス100,データバス101が接続されており、
そのバスにはCPTC4,KINTC6,FDC/HDC8が接続されてい
る。
第４図は処理部10のICカードの拡大図で処理部の一例
を示し、101は286＋MS−DOSカード、102は68020＋Unix
カードを示す。顧客は自らの利用する応用ソフトウェア
に応じてどちらかのカードを選択して、筐体30に挿入す
る。なお、MPUとROM,RAMの組合わせはその時点の半導体
技術レベルに対応させる必要があり、MS−DOS/Unixのみ
ROM化し、応用ソフトウェアは外部記憶からRAMに転送す
るなどして対処する。
を示し、101は286＋MS−DOSカード、102は68020＋Unix
カードを示す。顧客は自らの利用する応用ソフトウェア
に応じてどちらかのカードを選択して、筐体30に挿入す
る。なお、MPUとROM,RAMの組合わせはその時点の半導体
技術レベルに対応させる必要があり、MS−DOS/Unixのみ
ROM化し、応用ソフトウェアは外部記憶からRAMに転送す
るなどして対処する。
本実施例によれば、応用ソフトウェアに応じて、処理
部を選択的に使用することによって１台の装置で多数の
応用ソフトウェアを利用することができる。
部を選択的に使用することによって１台の装置で多数の
応用ソフトウェアを利用することができる。
本発明によれば、応用ソフトウェアに応じて、予め何
通りか揃えられた処理部を選択的に使用することができ
るので、一台の情報処理機器により多数の応用ソフトウ
ェアを利用できる効果があるとともに、この概念を表示
部にも適用でき、応用ソフトウェアに応じて、表示の精
細度，表示色を選択することもできる。さらに外部記憶
にも適用でき、異機種に用いられている各種の媒体の読
み書きを可能とする。
通りか揃えられた処理部を選択的に使用することができ
るので、一台の情報処理機器により多数の応用ソフトウ
ェアを利用できる効果があるとともに、この概念を表示
部にも適用でき、応用ソフトウェアに応じて、表示の精
細度，表示色を選択することもできる。さらに外部記憶
にも適用でき、異機種に用いられている各種の媒体の読
み書きを可能とする。
第１図は本発明の一実施例のシステムの構成図、第２図
は同様にソフトウェアの構成図、第３図は同様に筐体構
成図、第４図は処理部の構成図である。 １……MPU、２……ROM、 ３……RAM、４……CRTC、 ５……CRT、６……KINTC、 ７……Key Board、８……FDC/HDC、 ９……FDD/HDD。
は同様にソフトウェアの構成図、第３図は同様に筐体構
成図、第４図は処理部の構成図である。 １……MPU、２……ROM、 ３……RAM、４……CRTC、 ５……CRT、６……KINTC、 ７……Key Board、８……FDC/HDC、 ９……FDD/HDD。
Claims (3)
- 【請求項１】アドレスバスとデータバスによって、各々
が接続されたマイクロプロセッサとランダムアクセスメ
モリとリードオンメモリとをカード上に備えた処理部
と、 アドレスバスとデータバスによって、各々が接続された
キーボードと表示部と外部記憶部とを備えた本体とを備
え、 前記処理部は、前記処理部内のアドレスバスとデータバ
スを接栓として備え、 前記本体は、前記処理部を着脱可能でかつ、装着時には
前記本体内のアドレスバスとデータバスを各々、前記処
理部の接栓に備えられている前記アドレスバスと前記デ
ータバスに接続する接続手段を備え、 前記処理部のマイクロプロセッサは、前記接栓と前記接
続手段にて接続された前記処理部内と前記本体内とのア
ドレスバスとデータバスとを介して、前記本体のキーボ
ードと表示部と外部記憶部とを制御することを特徴とす
る情報処理機器。 - 【請求項２】システムイニシャライズ時に、前記マイク
ロプロセッサは実行するソフトウェアを、前記外部記憶
部から前記処理部内のランダムアクセスメモリに読み込
むことを特徴とする特許請求の範囲第１項記載の情報処
理機器。 - 【請求項３】アドレスバスとデータバスによって、各々
が接続されたマイクロプロセッサとランダムアクセスメ
モリとリードオンメモリとをカード上に備えた処理部
と、 アドレスバスとデータバスによって、各々が接続された
キーボードと表示部と外部記憶部とを備えた本体とを備
え、 前記処理部は、前記リードオンメモリに前記マイクロプ
ロセッサの種類を表す識別フラグを格納し、前記処理部
内のアドレスバスとデータバスを接栓として備え、 前記本体は、前記処理部を着脱可能でかつ、装着時には
前記本体内のアドレスバスとデータバスを各々、前記処
理部の接栓に備えられている前記アドレスバスと前記デ
ータバスに接続する接続手段を備え、 前記処理部のマイクロプロセッサは、前記接栓と前記接
続手段にて接続された前記処理部内と前記本体内のアド
レスバスとデータバスとを介して、前記本体のキーボー
ドと表示部と外部記憶部とを制御することを特徴とする
情報処理機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62234808A JPH087645B2 (ja) | 1987-09-21 | 1987-09-21 | 情報処理機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62234808A JPH087645B2 (ja) | 1987-09-21 | 1987-09-21 | 情報処理機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6478311A JPS6478311A (en) | 1989-03-23 |
| JPH087645B2 true JPH087645B2 (ja) | 1996-01-29 |
Family
ID=16976716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62234808A Expired - Lifetime JPH087645B2 (ja) | 1987-09-21 | 1987-09-21 | 情報処理機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH087645B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ATE173877T1 (de) * | 1992-06-29 | 1998-12-15 | Elonex Technologies Inc | Modular tragbarer rechner |
| DE102019211929A1 (de) | 2019-08-08 | 2021-02-11 | Prüftechnik Dieter Busch GmbH | Verfahren und System zur Drehzahlbestimmung mittels Videokamera |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62102382A (ja) * | 1985-10-29 | 1987-05-12 | Casio Comput Co Ltd | Ｉｃカ−ドシステム |
-
1987
- 1987-09-21 JP JP62234808A patent/JPH087645B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6478311A (en) | 1989-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5978862A (en) | PCMCIA card dynamically configured in first mode to program FPGA controlling application specific circuit and in second mode to operate as an I/O device | |
| EP0552873B1 (en) | Modifying system configuration in a computer system | |
| US5920709A (en) | Bus interface for IDE device | |
| US5765008A (en) | Personal computer with riser card PCI and Micro Channel interface | |
| US6795912B1 (en) | Method for controlling computer, computer, and storage medium | |
| US6704808B2 (en) | Expansion unit setup control method that allocates predetermined I/O resources not currently used in processing and later deallocates said I/O resources upon completion of setup | |
| JP2835184B2 (ja) | 情報処理装置、デバイス制御方法、およびｉｃカード | |
| EP0884715A1 (en) | Single-chip chipset with integrated graphics controller | |
| US6718401B2 (en) | System and method for device support | |
| JPH0775014B2 (ja) | コンピュータにｂｉｏｓをロードする装置及び方法 | |
| JPH07507412A (ja) | コンピュータと周辺装置との間の再構成可能インターフェイス | |
| JPH10500238A (ja) | コンピュータシステム中の複数のエージェントをコンフィギュレーションする方法及びそのための装置 | |
| JPS61107447A (ja) | 固定アドレス空間を有するデ−タ処理システム | |
| US6212587B1 (en) | Device proxy agent for hiding computing devices on a computer bus | |
| JPH11514465A (ja) | 揮発性記憶装置内へのファンクションの高速遠隔ローディングの方法と機器 | |
| EP0684544A1 (en) | System and method for merging data from two registers | |
| JPH087645B2 (ja) | 情報処理機器 | |
| TW200528995A (en) | Peripheral controller with shared EEPROM | |
| US20030084257A1 (en) | Flash emulator | |
| JP2982839B2 (ja) | パーソナルコンピュータシステム | |
| US5748944A (en) | Apparatus for slave DMA emulation on a computer system bus | |
| JPH05173954A (ja) | パーソナルコンピュータシステム | |
| JPH1185529A (ja) | データ記憶システム及びコンピュータシステムの起動方法 | |
| US6018781A (en) | Work station having simultaneous access to registers contained in two different interfaces | |
| KR100467519B1 (ko) | 피앤피리소스를롬에저장하여사용하는컴퓨터및방법 |