JPH087688B2 - 多重核型プロセス空間の作成方式 - Google Patents

多重核型プロセス空間の作成方式

Info

Publication number
JPH087688B2
JPH087688B2 JP63205678A JP20567888A JPH087688B2 JP H087688 B2 JPH087688 B2 JP H087688B2 JP 63205678 A JP63205678 A JP 63205678A JP 20567888 A JP20567888 A JP 20567888A JP H087688 B2 JPH087688 B2 JP H087688B2
Authority
JP
Japan
Prior art keywords
control table
ivp
area
process space
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63205678A
Other languages
English (en)
Other versions
JPH0256030A (ja
Inventor
明 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63205678A priority Critical patent/JPH087688B2/ja
Publication of JPH0256030A publication Critical patent/JPH0256030A/ja
Publication of JPH087688B2 publication Critical patent/JPH087688B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Memory System Of A Hierarchy Structure (AREA)

Description

【発明の詳細な説明】 〔概要〕 一度に複数個の核型プロセス空間を作成する多重核型
プロセス空間の作成方式に関し、 静的にコーディングできない必要最小限のプロセス空
間に対する制御表のみの初期化を動的に行うことにより
一度に複数個の核型プロセス空間を短時間で作成するこ
とを可能とすることを目的とし、 主記憶装置をページ単位に分割し、ページ単位で外部
記憶装置から情報を動的に割り当てる仮想記憶方式に基
き、オペレーティングシステムの核型プロセスを多重に
作成する情報処理システムにおいて、各プロセス空間の
実行環境を静的にコーディングする核型プロセス空間の
組立手段と、前記組立手段によって形成される実行環境
の1つの単位であるIVP(Initial Value Pattern Are
a)に対して複数の多重プロセス空間全体の実行環境設
定域であるカーネルテキストから各核型プロセス空間毎
に異なるIVPの形式を共通情報域と固有情報域とに分
け、固有情報域の各IVPを仮想空間上に分割してできる
各核型プロセス空間上にカーネルテキストからアドレス
を変更することなく複写する核型プロセス空間用IVPの
複写手段と、他の制御表のポインタを持ち前記複写手段
によって仮想空間上に複写されたIVPの共通情報域にあ
る基点制御表を核型プロセス空間固有域からすべてのプ
ロセス空間で常に同じ仮想アドレスであってしかもその
固有域と異なるIVP域に移動する基点制御表の移動手段
と、核型プロセス空間固有域にある制御表が前記基点制
御表のアドレスを持っている場合には、前記固有域にあ
るその制御表内の基点制御表アドレスを前記移動手段に
よって移される基点制御表の先頭アドレスに予め設定し
ておき、静的にコーディングできない必要最小限の部分
の制御表の初期化を行う制御表の動的な初期化手段とを
有するように構成する。
〔産業上の利用分野〕
本発明はオペレーティングシステムにおけるスーパバ
イザ機能の色々な核が多重化されたプロセスを仮想空間
に割り当てる仮想空間の作成方式に係り、更に詳しくは
一度に複数個の核型プロセス空間を作成する多重核型プ
ロセス空間の作成方式に関する。
仮想記憶方式とはプログラマが実際の主記憶装置の容
量を意識することなくそれよりもはるかに大きな容量の
仮想アドレス空間を使用可能にしたものである。仮想ア
ドレス空間は外部記憶装置、たとえば、磁気ドラム装置
やディスク装置、ディスクパック装置等の直接アクセス
記憶媒体が使用され、それらの装置と主記憶装置上に保
持される。動的アドレス変換DAT(Dynamic Address Tra
nslation)機構の役割はプログラマが使用する仮想アド
レスを実アドレス空間上の実アドレスに変換することで
ある。このアドレス変換はページと呼ぶ単位で行われ
る。プログラマの使用する仮想アドレス空間はページ単
位に分割されて主記憶装置のページに対応づけられる。
そしてプログラムのすべては主記憶装置にロードされる
必要はなく実行に必要とされるページだけがロードされ
る。プログラムの実行時に仮想アドレス空間上のアドレ
スを主記憶上のアドレスに逐次変換することが動的アド
レス変換である。プログラム実行中に必要となったペー
ジが主記憶装置になかった場合に外部記憶装置から主記
憶装置へそのページが転送される。このような仮想空間
上にオペレーティングシステム(OS)のスーパバイザ機
能である核を多重化して仮想空間を作成する場合、複数
個の核型プロセス空間を短時間で作成する必要がある。
〔従来の技術〕
従来、この種の仮想空間の作成においては、DAT環境
下にある仮想空間を常に動的にDAT機構を用いて仮想空
間内の領域を割当て、それに対して必要な制御表を1つ
1つ初期化しながら仮想を空間を作成していた。動的ア
ドレス変換を行う場合には、制御レジスタ内のセグメン
トテーブルの先頭アドレスでセグメントテーブルを引き
出し仮想アドレス部のセグメント番号を用いて何番目の
セグメントであるかという情報をセグメントテーブルか
ら引き出し、その情報の中に含まれるページテーブルの
先頭アドレスを用いてページテーブルの先頭アドレスを
引き出す。そして仮想アドレス内のページ番号を用いて
何番目のページかをひき、ページテーブルから出力され
たページアドレスと仮想アドレス部のページ内変位を用
いて実アドレスを生成していた。このようなDAT環境に
おいて仮想空間内を動的に割り当てる場合、それぞれに
対して制御表を1つ1つ初期化していた。
〔発明が解決しようとする課題〕
従って、従来の方式では多重仮想空間の作成に非常に
時間がかかるという問題点が生じていた。すなわち、従
来の方式ではあらかじめプロセス空間の仮想空間上での
位置を静的に割当てすることができる場合でもそれを動
的に割当て、それに対して必要な制御表を1つ1つ初期
化しているために多重仮想空間の作成に時間がかかると
いう問題点があった。
本発明は静的にコーディングできない必要最小限のプ
ロセス空間に対する制御表のみの初期化を動的に行うこ
とにより一度に複数個の核型プロセス空間を短時間で作
成することを可能にすることを目的とする。
〔課題を解決するための手段〕
本発明は、主記憶装置をページ単位に分割し、ページ
単位で外部記憶装置から情報を動的に割り当てる仮想記
憶方式に基づき、オペレーティングシステムのスーパバ
イザ機能である核型プロセスを多重に作成する情報処理
システムを提供する。
核型プロセス空間の組立手段1は、各プロセス空間の
実行環境を静的にコーディングし、核型プロセス空間用
IVPの複写手段2は、組立手段1によって形成される実
行環境の1つの単位であるIVP(Initial Value Pattern
Area)に対して複数の多重プロセス空間全体の実行環
境設定域であるカーネルテキスト18から各核型プロセス
空間毎に異なるIVPの形式を共通情報域と固有情報域と
に分け、固有情報域の各IVPを仮想空間上に分割してで
きる各核型プロセス空間上にカーネルテキスト18からア
ドレスを変更することなく複写し、基点制御表の移動手
段3は、他の制御表のポインタを持ち前記複写手段2に
よって仮想空間上に複写されたIVPの共通情報域にある
基点制御表を核型プロセス空間固有域からすべてのプロ
セス空間で常に同じ仮想アドレスであってしかもその固
有域と異なるIVP域に移動し、制御表の動的な初期化手
段4は、核型プロセス空間固有域にある制御表が前記基
点制御表のアドレスを持っている場合には、前記固有域
にあるその制御表内の基点制御表アドレスを前記移動手
段3によって移される基点制御表の先頭アドレスに予め
設定しておき、静的にコーディングできない必要最小限
の部分の制御表の初期化を行うものである。
〔作用〕
本発明ではプロセス空間の動的な初期化処理を極力削
減するため、前もってプロセス空間の実行環境を静的に
コーディングしておき、作成時にそれをメモリ上にコピ
ーする。そしてどのプロセス空間においても実行環境の
開始アドレスが一定になるように基点制御表をプロセス
空間の一定の位置に移動する。さらに静的にコーディン
グできない必要最小限の部分の制御表のみを動的にアロ
ケーションするようにしている。
〔実施例〕
本発明の実施例を図面を参照して説明する。
まずプロセス空間の実行環境について述べる。1つの
プロセス空間の実行環境を静的にコーディングしたもの
をIVP(Initial Value Pattern Area)と呼ぶ。
第2図はIVPの内容で静的制御表の関連図である。す
なわち、IVPとは制御表及び制御表の関連を記述したも
のと考え、制御表には例えばスタック管理テーブル5、
送受信用メーセッジバッファ6、登録型セルプール管理
テーブル7、空間構成情報表8、あるいはタイマ制御表
9等さまざまある。これらの制御表は間接アドレスによ
るポインタで接続されている。制御表の1番目に相当す
るテーブルは、LCT(Local Sevice Conrol Table)10で
ある。LCTに格納された各アドレスをポインタとして用
いることにより、tree構造の制御表をひくことが可能と
なる。また、tree構造で接続された制御表以外にLFT(L
ocal Fcop Table)11というプログラム管理用の制御表
が存在する。このLCTとLFTは基点制御表と呼ばれ、特に
LCTは他の制御表を引き出すために必要となる基点制御
表である。LCTの基点制御表からポイントされる制御表
は共通制御表と呼ばれる。また基点制御表からはポイン
トされない制御表もあり、これらの制御表は固有制御表
とよばれる。例えば、第2図の下側の方にあり、tree構
造上で継承する子がない制御表LSE12、VSVT13、AVSB1
4、ALSB15等は空間を管理する制御表で固有制御表であ
る。また、登録型セルプール管理テーブル7、空間構成
情報表8、タイマ制御表9等も継承する子がなく、固有
制御表である。それ以外の制御表はLCTを根としてtree
構造になっており、これらはその基点制御表LCTからポ
イントされる制御表である。
第2図の制御表及び制御表の関連をまとめると第3図
に示された構造となる。第3図は実行環境の1つの単位
であるIVPの形式を示す実施例図である。
第3図のIVPの内容を2つにわけると基点制御表であ
るLCTとLFT及び基点制御表からポイントされる制御表、
すなわち共通の情報域とそれ以外の固有の情報域とにわ
けることができる。第3図に示されるようにIVPは基点
制御表と基点制御表からポイントされる共通制御表をま
とめた共通情報域16と、それ以外の固有制御表をまとめ
た固有情報域17とにわかれる。すなわち核型プロセス空
間はシステム内に複数個存在し、それぞれ異なる機能を
有しており、例えば、空間管理機能、メーセッジ管理機
能、或いはプロセス空間管理機能等かあり、これらの機
能を制御するための制御表が複数個存在する。核型プロ
セス空間の種類によって必要とする制御表はそれぞれの
機能に従って異なる。そのため、IVPにおいても核型プ
ロセス空間毎に制御表を用意する必要がある。そしてこ
のようなIVPは複数存在する。各IVPで、プロセス空間の
機能の違いによって異なる制御表は固有制御表のデータ
として分離される。
第4図はIVPの情報を集めたカーネルテキストの実施
例図である。
機能の異なるプロセス空間に対応して複数個のIVPが
用意されている。複数個の核型プロセス空間を1度に作
成するために用意された複数個のIVPの情報はカーネル
テキスト18として記憶装置に常駐される。カーネルテキ
ストにはプロセス空間の先頭1ページにあるシステム情
報域であるDAP(Direct Access Page)、プログラムの
格納域でありそれぞれのプログラムに必要な情報を設定
しているFCOP(Frexible Common Program)、そして共
通域19がある。さらに、その下に複数のIVPが格納され
る。例えば一般プロセス空間のIVP0、メーセッジ管理用
核型プロセス空間のIVP1、空間管理用核型プロセス空間
のIVP2、プロセス空間管理用核型プロセス空間のIVP3、
等が連続してカーネルテキスト内に常駐される。IVP0の
先頭アドレスがIVP開始位置となる。
第5図は本発明の核型プロセス空間を作成する手順を
示す実施例図である。同図は核型プロセス空間の作成の
概念を示したもので、その手順は,,,の順と
なる。その作成は仮想空間20上で行われる。第1番目に
おいて核型プロセス空間をDAT環境のもとで組立てる。
そして2番目において核型プロセス空間用のIVPを複写
する。3番目にこれは核型プロセス空間の固有域に設定
される。設定された中の基点制御表すなわちLCTとLFTに
関し、これをIVP域に移動する。そして4番目にこれら
の基点制御表を用いて制御表の動的な初期化を行う。手
順の核型プロセス空間の組立てはDAT環境で行うた
め、プロセス空間のページテーブルやセグメントテーブ
ルを作成することになる。第2番目の核型プロセス空間
用IVPの複写の設定においては、カーネルテキストから
核型プロセス空間に核型プロセス空間用IVPを複写し、
それぞれの核型プロセス空間固有域だけの核型プロセス
空間を作成する。
基点制御表の移動を行う理由は、どのプロセス空間に
おいても実行環境の開始アドレスが一定になるようにす
るためである。かくすれば、スーパーバイザの機能が始
まった場合に、基点制御表がプロセス空間の一定の位置
になっていればそこを開始することが可能となる。他の
制御表はこの基点制御表をもとに、ポインタですべてひ
きだすことが可能となる。
第6図は核型プロセス空間用IVPの複写方式の実施例
図である。カーネルテキストから核型プロセス空間用IV
Pを複写してそれぞれ核型プロセス空間固有域だけの核
型プロセス空間を作成する様子が示されている。すなわ
ち、カーネルテキスト18を仮想空間20に複写する様子が
示されている。システムによって核型プロセスは複数存
在し、仮想空間上ではプロセスの違いによりその空間が
異なってくる。すなわち、核型プロセス空間1、核型プ
ロセス空間2、核型プロセス空間3はアドレスは同じで
あるが、仮想空間上では異なるものとする。カーネルテ
キスト18上のDAPはそのまま仮想空間DAPに移され、これ
らは複数のプロセス空間で共通はものである。FCOPも同
様に各プロセスに対して共通であり、共通域19もそのま
ま共通域21に複写される。またイニシャルプログラムロ
ードIPLも同様にカーネルテキスト18から仮想空間20へ
すべての核型プロセス空間に共通なものとして複写され
る。核型プロセス空間は機能の種類によって空間が異な
る。IVPの複写に関しては、各IVPはアドレスをそのまま
にして各空間に複写される。例えば空間管理用IVPはカ
ーネルテキスト上のA番地にあるならば、その空間管理
用IVPは核型プロセス空間1においても同じA番地から
始まるように複写される。すなわち、アドレスを変えな
いでそのまま横に核型プロセス空間1の固有域22に複写
される。メーセッジ管理用IVPに対しても同様にこれが
カーネルテキスト上B番地からはじまれば、例えば、B
番地からはじまる核型プロセス空間2の固有域23に複写
される。プロセス空間管理用IVPも例えば、核型プロセ
ス空間3にそのままアドレスをかえずに複写される。
このように固有域の核型プロセス空間はカーネルテキ
ストで必要なIVPをそのままアドレスをかえずに複写さ
れ、DAP、FCOP、共通域等の各プロセスで共通に使われ
るものはそのままカーネルテキストから複写される。従
って仮想空間20の上の部分はシステムに共通なもの、下
の部分のIVPはシステムによって異なる空間となる。従
って、核型プロセス空間1は縦方向に対してはアクセス
できるが、横方向の他の核型プロセス空間にあるものは
記憶保護されているために参照することができない。固
有域においてV=Rは仮想アドレス(V)と実アドレス
(R)が等しいことを示す。IVP25はプロセス空間共通
に利用される開始アドレスが格納される領域であること
を示す。このように仮想空間の下の方では核型プロセス
空間それぞれに固有な機能に必要なIVPがカーネルテキ
ストから複写される。従って核型プロセス空間上で使わ
れないIVPがあればそれに対応する領域は空き状態とな
る。このように本発明では核型プロセス空間を1度に作
成するためにカーネルテキストにすべての核型プロセス
空間のIVPを組み込んでおく。そしてプロセス空間の作
成を簡単にするためにすべてのプロセス空間でのIVPの
開始アドレスを同じ位置にし、しかも各プロセス空間で
必要となるIVPをアドレスを変えない形で複写する。こ
のとき各核型プロセス空間の固有域では共通情報域と固
有情報域に分類されてデータが格納される。
第7図は核型プロセス空間の固有域の形式を示す実施
例図である。
核型プロセス空間用のIVP#域26は第3図の共通情報
域16に対応するものであり、IVP#以外のそれぞれの核
型プロセス空間の情報域27が第3図の固有情報域17に対
応する。すなわちこの固有情報域はそれぞれの核型プロ
セス空間でしか使用しない制御表やデータ域等が設定さ
れるものである。
第8図は本発明の基点制御表の複写動作を示す実施例
図である。第8図にはどのプロセス空間においても実行
環境の開始アドレスが一定になるように基点制御表が複
写される様子が示されている。
仮想空間上でIPL時の状態が(a)図で、初期化処理
時の状態が(b)図である。IVP#域28にあった1ペー
ジ分のLCTとLFTをIVP域29に移動することになる。IPL時
の状態ではIVP域30は空の状態である。そして初期化処
理時の状態においてはIVP#域28にあったLCTとLFTの1
ページ分をIVP域29に移すことになる。
それぞれの核型プロセス空間のIVP#域はIPL時にはす
べて異なる仮想アドレス上にローディングされている。
これが(a)の状態である。一般に、IVP#内で静的に
結合された制御表関係を再配置してアドレス関係を修正
する必要がある。しかし、本発明では、IVPをすべて同
じ仮想アドレス上におくということをIVPの中でLCT、LF
Tの基点制御表のみを同じ仮想アドレス上におくという
ことでアドレス修正を済ましている。すなわち、本発明
では制御表の接続関係はすべてポインタでむすばれ、そ
のポインタはLCTから始まっていることを利用し、LCTの
位置を固定する。またLFTは制御表のtree構造で独立し
ているためLFTも同様に固定のアドレスに移動する。こ
のLCTとLFTの仮想アドレスさえわかればそれ以外のすべ
ての制御表はポインタにより見つけることができる。
本発明ではLCTとLFTをすべてのプロセス空間で同一ア
ドレスにする。
従って、本発明では、第8図の(a)、(b)に示す
とおり、IPL時のIVP#域28の先頭から1ページ分は初期
化処理時にIVP域29に複写される。複写したことによっ
てLCTとLFTはすべてのプロセス間で、同一の仮想アドレ
スに存在することになる。
しかしこの時、他の制御表がLCT、LFTのアドレスを意
識している場合、1つの問題が生じる。IPL時の状態でL
CT、LFTの先頭アドレスを他の制御表が使用している場
合、それがLCT、LFTが移った(b)の状態ではLCTとLFT
が違ったアドレスに移動されてしまい、参照アドレスが
異なるという問題が生じる。
第9図は他の制御表がLCTのアドレスを持つ場合の問
題点とその解決法を説明するプロセス空間内での制御表
関係図である。同図(a)の右図はLCTをすべてのプロ
セス空間で同じ仮想アドレス上におくようにIVP#域28
からIVP域29に移動した時の状態である。右図ではLCTは
他の制御表のXXX制御表アドレスを有し、またXXXにある
制御表31においてそのLCT制御表アドレスを持っている
場合がある。この場合、LCTを基準制御表の基点アドレ
スに移動したときLCT内にあったXXX制御表アドレス32は
XXXが変わらないので問題ないがXXXにあった制御表内の
LCT制御表アドレス33は移す前のアドレスであるため
に、正しいLCT制御表アドレスとはならない。これを解
決する様子を示したのが(b)の図である。(b)の左
図に示されるように、本発明では、核型プロセス間のIV
Pをカーネルテキストに組み込む時にLCTとLFTのアドレ
スを意識する制御表があれば、カーネルテキストのIVP
域のLCTをポインタ34で意識するようにアドレスを生成
する。すなわち、LCT35内のXXX制御表アドレスはXXXを
さし、XXXアドレスにある制御表36内にLCT制御表アドレ
ス37をもつ場合には、そのアドレスをLCTが移動したも
のと仮定して移るべきIVPアドレス34にカーネルテキス
ト組み込み時に予め変えておく。このようにすればIVP
域に移動した後でも、(b)の右図に示すように、XXX
アドレスにあるLCT制御表アドレス37は移動後のLCTの先
頭アドレス34をさすことになる。
次にこのようなIVPとIVP#の制御表を作成するコーデ
ィング方式を図面を参照して説明する。
本発明では、マッピングマクロのコーディングにおい
て、IVPの静的領域をマッピングマクロ化する。そし
て、パラメータによりIVP域かIVP#域かの区別をつけ、
核型プロセス空間でしか使わないエントリーもその核型
プロセス空間をコーディングするときにパラメータとし
て指定できるようにしてIVP域とIVP#域の静的制御表を
コーディングする。まず基点制御表のコーディング方式
を説明する。
第10図は本発明の基点制御表のコーディング方法を示
す実施例図である。上の図においてDCLは宣言文であ
る。IVPのコーディングを行う場合、LCTは静的に外部共
用宣言される。下の図では核型プロセス空間固有域のコ
ーディング方法を示し、LCT#において外部の制御表で
あるXXXを参照している。一方、XXXはLCTを参照する
が、第9図で説明したように、他の制御表がLCTのアド
レスを持つ場合にはXXXの制御表の中にあるLCT制御表ア
ドレスはポインタによりLCT#ではなく、IVP域に移動さ
れるLCTのアドレスになっている。すなわち、核型プロ
セス空間のIVPをカーネルテキストに組み込む時に、カ
ーネルテキストのIVP域を意識させるようにしている。
このようにコーディングすることによりXXX01エントリ
にはIVP域のLCTアドレスが決定される。なおLCTとLFT以
外の制御表をコーディングする場合にはIVP域やIVP#域
を意識する必要はない。
次に静的判断制御表域のマッピングマクロのコーディ
ングの実施例を説明する。第11図は静的制御域のマッピ
ングマクロの実施例図である。%MACROのIVPでIVPかIVP
#かを指定し、各エントリに値を入れる場合にはそれを
指定する。%MACRO以下はIVP#に関するLCTを作る部分
である。最初の%THENからENDまでがLCTを作る部分で次
の%THENからENDまでがLFTを作る部分である。次のDCL
の宣言文のIVPDUMMYはLCT、LFTの下側に空き領域を作る
ためのものである。すなわち、複写する単位の1ページ
(4096バイト)において空きの部分(第8図の27参照)
を作る。第11図の下半分は第9図におけるXXXアドレス
の制御表を作成する部分である。制御表がLCTのアドレ
スを持っている場合に移動した後のLCTの先頭アドレス
を作るためのコーディングである。第11図の手順は以下
に示される。
IVPかIVP#を指定する。
LCT01エントリに値を入れる時に指定 LFT01にエントリに値を入れる時に指定 VSVT01エントリに値を入れる時に指定 PCT01エントリに値を入れる時に指定 一般プロセス用か核型プロセス用か 一般プロセス用 LCT制御表の展開 LFT制御表の展開 核型プロセス用 LCT01エントリ指定か LCT01エントリ指定でない LCT制御表の展開 LCT01エントリ指定 LCT制御表に固有の初期値を入 れて展開 LFT01エントリ指定か LFT01エントリ指定でない LFT制御表の展開 LFT01エントリ指定 LFT制御表に固有の初期値を入 れて展開 第8図の形式にするための空き領域 一般プロセス用か核型プロセス用か 一般プロセス用 VSVT制御表の展開 PCT制御表の展開 核型プロセス用 VSVT01エントリ指定か VSVT01エントリ指定でない VSVT制御表の展開 VSVT01エントリ指定 VSVT制御表に固有の初期値を入 れて展開 PCT01エントリ指定か PCT01エントリ指定でない PCT制御表の展開 PCT01エントリ指定 PCT制御表に固有の初期値を入 れて展開 第12図はLCTとPCTのマッピングマクロの実施例図であ
る。LCT(TYPE=,LCT01=);が呼ばれるとIVPかIVP#
かを区別して作成する。そしてLCTとするかLCT#にする
かをDCLで宣言する。5行目がLCTの外部参照宣言で7〜
8行目で、LCTの外部参照宣言と1VP域のLCTに移動するL
CT名を変える宣言が行われる。一方、PCTはXXXに対応す
るもので、第13図の実施例はLCTのアドレスを持つ場合
である。
第12図フローの手順を示すと IVPかIVP#を指定する。
LCT01エントリに値を入れる時に指定 一般プロセス用か核型プロセス用か 一般プロセス用 LCTを外部共用宣言する。
核型プロセス用 LCTを外部参照宣言する。
IVP域のLCTに移動するLCTを名標を 変えて宣言する。
一般プロセス用か または LCT01エントリを指定していない YES. LCT01エントリの領域宣言 NO. LCT01エントリに固有の初期値を 入れて展開 LCT02エントリの宣言 LCT03エントリの宣言 LCT031エントリの宣言 LCT032エントリの宣言 また、第13図の手順を示すと PCT01エントリに値を入れる時に指定 PCTの宣言 PCT01エントリ指定か PCT01エントリ指定でない PCT01エントリの領域宣言 PCTエントリ指定 PCT01エントリに初期値を入れて 宣言 PCT02エントリの宣言 となる。
〔発明の効果〕
本発明は以上説明したように前もってプロセス空間の
実行環境を静的にコーディングし、作成時に仮想空間上
にコーディングした内容を複写し、どのプロセス空間に
おいても実行関係の開始アドレスが一定になるように基
点制御表をプロセス空間の一定の位置に移動している。
そして、静的にコーディングできない必要最小限の部分
の制御表の初期化を動的に行っているので、本発明は一
度に複数個の核型プロセス空間を短時間で作成すること
が可能となる。
【図面の簡単な説明】
第1図は本発明の機能ブロック図、 第2図はIVPの内容で静的制御表の関連図、 第3図は実行環境の1つの単位であるIVPの形式を示す
実施例図、 第4図はIVPの情報を集めたカーネルテキストの実施例
図、 第5図は本発明の核型プロセス空間を作成するためのIV
Pの操作に関する実施例図、 第6図は核型プロセス空間用IVPの複写方式の実施例
図、 第7図は核型プロセス空間の固有域の形式を示す実施例
図、 第8図(a),(b)は本発明の基点制御表の複写を示
す実施例図、 第9図(a),(b)は他の制御表がLCTのアドレスを
持つ場合の問題点とその解決法を説明するプロセス空間
内での制御表関係図、 第10図は本発明の基点制御表のコーディング方法を示す
実施例図、 第11図〜第13図は本発明のマッピングマクロのコーディ
ングの実施例図である。 1……核型プロセス空間の組立て手段、 2……核型プロセス空間用IVPの複写手段、 3……基点制御表の移動手段、 4……制御表の動的な初期化手段.

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】主記憶装置をページ単位に分割し、ページ
    単位で外部記憶装置から情報を動的に割り当てる仮想記
    憶方式に基き、オペレーティングシステムの核型プロセ
    スを多重に作成する情報処理システムにおいて、 各プロセス空間の実行環境を静的にコーディングする核
    型プロセス空間の組立手段(1)と、 前記組立手段(1)によって形成される実行環境の1つ
    の単位であるIVP(Initial Value Pattern Area)に対
    して複数の多重プロセス空間全体の実行環境設定域であ
    るカーネルテキスト(18)から各核型プロセス空間毎に
    異なるIVPの形式を共通情報域と固有情報域とに分け、
    固有情報域の各IVPを仮想空間上に分割してできる各核
    型プロセス空間上にカーネルテキスト(18)からアドレ
    スを変更することなく複写する核型プロセス空間用IVP
    の複写手段(2)と、 他の制御表のポインタを持ち前記複写手段(2)によっ
    て仮想空間上に複写されたIVPの共通情報域にある基点
    制御表を核型プロセス空間固有域からすべてのプロセス
    空間で常に同じ仮想アドレスであってしかもその固有域
    と異なるIVP域に移動する基点制御表の移動手段(3)
    と、 核型プロセス空間固有域にある制御表が前記基点制御表
    のアドレスを持っている場合には、前記固有域にあるそ
    の制御表内の基点制御表アドレスを前記移動手段(3)
    によって移される基点制御表の先頭アドレスに予め設定
    しておき、静的にコーディングできない必要最小限の部
    分の制御表の初期化を行う制御表の動的な初期化手段
    (4)とを有することを特徴とする多重核型プロセス空
    間の作成方式。
JP63205678A 1988-08-20 1988-08-20 多重核型プロセス空間の作成方式 Expired - Fee Related JPH087688B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63205678A JPH087688B2 (ja) 1988-08-20 1988-08-20 多重核型プロセス空間の作成方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63205678A JPH087688B2 (ja) 1988-08-20 1988-08-20 多重核型プロセス空間の作成方式

Publications (2)

Publication Number Publication Date
JPH0256030A JPH0256030A (ja) 1990-02-26
JPH087688B2 true JPH087688B2 (ja) 1996-01-29

Family

ID=16510880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63205678A Expired - Fee Related JPH087688B2 (ja) 1988-08-20 1988-08-20 多重核型プロセス空間の作成方式

Country Status (1)

Country Link
JP (1) JPH087688B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2574537B2 (ja) * 1990-11-29 1997-01-22 松下電器産業株式会社 プロセス管理装置

Also Published As

Publication number Publication date
JPH0256030A (ja) 1990-02-26

Similar Documents

Publication Publication Date Title
US4742450A (en) Method to share copy on write segment for mapped files
US7000072B1 (en) Cache memory allocation method
US4807142A (en) Screen manager multiple viewport for a multi-tasking data processing system
US4713754A (en) Data structure for a document processing system
US4812981A (en) Memory management system improving the efficiency of fork operations
US5526523A (en) Interface between operating system and operating system extension
JPS6013501B2 (ja) 仮想計算機システムにおけるチヤネルアドレス制御方式
JPS61190638A (ja) 仮想計算機のフアイル制御方式
US5553286A (en) System and method for preparing a computer program for execution
JPH0769844B2 (ja) データ空間への共通アクセス装置及び方法
CN101149688A (zh) 虚拟化系统、内存管理方法及控制程序
JPH06110715A (ja) 仮想計算機システムにおける計算機資源の動的割付け方法
CN101523349B (zh) 被配置以支持寄存器窗口架构的计算系统的控制装置和方法
JPH087688B2 (ja) 多重核型プロセス空間の作成方式
JP4921018B2 (ja) 直接実行機能を提供するためのシステム、コンピュータシステム、方法およびプログラム
JPS5818708B2 (ja) 共用アクセス多重プログラム型デ−タ処理システムにおいて情報を記憶しアクセスするための方法及び装置
US5511206A (en) Microprocessor based computer with virtual memory space in overwritable memory
JPH0430062B2 (ja)
JPS63244152A (ja) 拡張記憶装置アクセス制御装置
JPS6336012B2 (ja)
CA2093450C (en) Method and procedure call mechanism for calling 16-bit functions from 32-bit functions
JPH08272815A (ja) オブジェクト指向データベースシステムおよびその処理方法
KR0162759B1 (ko) 인텔 처리기의 메모리 관리 유니트를 이용한 확장된 가상주소공간 구축방법
JPS62251851A (ja) 電子計算機システムのオ−バレイ制御方式
JPS6158059A (ja) デ−タポインタ部の変更方式

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees