JPH087705Y2 - 高周波受信機のif妨害信号抑圧回路 - Google Patents

高周波受信機のif妨害信号抑圧回路

Info

Publication number
JPH087705Y2
JPH087705Y2 JP1989008905U JP890589U JPH087705Y2 JP H087705 Y2 JPH087705 Y2 JP H087705Y2 JP 1989008905 U JP1989008905 U JP 1989008905U JP 890589 U JP890589 U JP 890589U JP H087705 Y2 JPH087705 Y2 JP H087705Y2
Authority
JP
Japan
Prior art keywords
circuit
trap
frequency
interference signal
coil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1989008905U
Other languages
English (en)
Other versions
JPH02100354U (ja
Inventor
洋一 坂上
秀樹 守屋
隆司 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP1989008905U priority Critical patent/JPH087705Y2/ja
Publication of JPH02100354U publication Critical patent/JPH02100354U/ja
Application granted granted Critical
Publication of JPH087705Y2 publication Critical patent/JPH087705Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Noise Elimination (AREA)
  • Filters And Equalizers (AREA)
  • Superheterodyne Receivers (AREA)

Description

【考案の詳細な説明】 [産業上の利用分野] この考案は高周波受信機のIF妨害信号抑圧回路に関す
るものであり、特に、トラップ回路を無調整化した高周
波受信機のIF妨害信号抑圧回路に関するものである。
[従来の技術] 従来の高周波受信機のIF妨害信号抑圧回路の一例を別
紙添付図面の第5図に従って説明する。同図は衛星放送
受信用のBSチューナの入力回路(1)を示す回路図であ
る。同図に於て(2)は入力端子であり、パラボラアン
テナ装置(図示せず)のBSコンバータによって1GHz帯に
変換された受信電波が入力される。該受信電波はBPF
(3)により不要帯域を減衰させてアンプ(4)で増幅
された後に、直列共振トラツプにて構成されたIF妨害信
号抑圧回路(5)によつてIF妨害信号を除去する。そし
て、次段のアンプ(6)にて増幅し、トラツキングフイ
ルタ(7)を経由してミキサー(8)によりオシレータ
(9)の出力と混合され、IFアンプ(10)、BPF(11)
を通り次段の復調回路(図示せず)に送出される。
而して、複数のBPF(3)(11)及びIF妨害信号抑圧
回路(5)によつて、必要帯域外の受信電波を抑圧して
いるが、必要減衰量を得るためにBPF(3)(11)を構
成するフイルタを多段構成としている。又、IF妨害信号
抑圧回路(5)に於ては、共振周波数をIF妨害電波に一
致させるために可変コイルの調整を行い所定の性能を発
揮させるようにしている。
尚、図中(12)はBSコンバータへの電源給電ラインで
あり、(13)は信号系高周波遮断用のチヨークコイルで
ある。
[考案が解決しようとする課題] 前述した従来の高周波受信機のIF妨害信号抑圧回路
は、直列共振トラツプの調整作業を要し、生産性に限界
を生じている。又、所望の性能を得るためにBPFのフイ
ルタ段数も多く、コストの上昇を招いている。そこで、
IF妨害信号抑圧回路を調整不要として製造効率を改善す
るとともに、BPFの構成を簡素化してコストの低減を図
るために解決せられるべき技術的課題が生じてくるので
あり、本考案は該課題を解決することを目的とする。
[課題を解決するための手段] この考案は、上記目的を達成するために提案せられた
ものであり、複数のインダクタ素子にコンデンサを夫々
直列に接続し、更に、該コンデンサをアースに接地させ
て成る複数の直列共振トラップ回路を有する高周波受信
機の入力回路に於て、前記複数の共振トラップ回路は夫
々電源ラインと信号ラインとの間に設けられた信号系高
周波遮断用コイルと、該電源ラインとコイルとの接続点
とアースとの間に設けられたコンデンサとからなり、夫
々の共振トラップ回路は1個の周波数をトラップするよ
うに設定されていることを特徴とする高周波受信機のIF
妨害信号抑圧回路を提供せんとするものである。
[作用] この考案は、高周波受信機の入力回路は、電源ライン
と信号ラインとの間に夫々設けられた信号系高周波遮断
用コイルにコンデンサを直列接続してアースに接地され
ている。例えば、前記入力回路の増巾用トランジスタが
コレクタ出力回路を構成しているとき、該コレクタにコ
イルが接続されており、該コイルに所定容量を有するコ
ンデンサを直列接続し、そして、アースに接地させて複
数の直列共振トラップ回路を設け、夫々複数のIF妨害信
号抑圧回路を構成し、且つ、夫々の共振トラップ回路は
1個の周波数をトラップするように構成されているの
で、夫々のトラップ回路の共振周波数がIF妨害信号の周
波数に対し若干の誤差を生じても、全体としてのIF妨害
信号減衰量は充分となり、依って、各トラップ回路の共
振周波数調整作業が不要となり、無調整にて規定の性能
を発揮する。更に、該トラップ回路によってBPFの負担
が軽減されることになり、該BPFのフィルタ段数を減少
して構成することも可能となるため、簡素な高周波受信
機の入力回路を得ることができる。
[実施例] 以下、この考案の一実施例を別紙添付図面の第1図乃
至第4図に従って詳述する。尚、説明の都合上、従来公
知に属する技術事項も同時に説明する。又、従来例で使
用した符号と対称部分は同一符号を使用するものとす
る。第1図に於て、BSチユーナの入力回路(14)の入力
端子(2)近傍から分岐されたBSコンバータ用の給電ラ
イン(12)に信号系高周波遮断用のチヨークコイル(1
3)が挿入されている。そして、該チヨークコイル(1
3)とアース(15)との間にコンデンサ(16)を介装
し、直列共振トラップ回路(17)を形成している。又、
第2図に示すように、初段並びに次段のアンプ(4)
(6)を構成するトランジスタ(18)のコレクタ(19)
は、コイル(20)を介して電源ラインに接続しているの
で、前記コイル(20)とアース(15)間にコンデンサ
(16)を挿入し、第1図に示すような直列共振トラツプ
回路(21)(22)として前記直列共振トラツプ回路(1
7)とともにIF妨害信号抑圧回路(23)を構成してい
る。そして、チヨークコイル(13)、コイル(20)(2
0)及びコンデンサ(16)(16)…の定数を適宜設定し
て、所定の共振周波数となるようにする。この実施例に
於ける衛星放送周波数帯ではIF妨害周波数が402.78MHz
であるので、該周波数にトラツプ回路(17)(21)(2
2)の共振周波数を一致させている。
而して、之等直列共振トラツプ回路(17)(21)(2
2)の特性を第3図のグラフに示す。同図に示すよう
に、各トラツプ回路(17)(21)(22)は無調整である
ため、その共振周波数は若干の誤差を生じる場合がある
が、受信電波は3段階に亘ってトラツプ回路(17)(2
1)(22)を通過するので、前記誤差の影響は殆どなく
所定の妨害信号遮断性能を確保している。
前記直列共振トラツプ回路(17)(21)(22)は調整
不要であるので、第4図に示すように基板(24)の回路
パターン(25)をコ字状に屈曲し、インダクタ部(26)
を形成してもよい。該インダクタ部(26)はその形状に
よつてインダクタンス量を設定できるので、所定のイン
ダクタンスとなるように形成し、コンデンサ(16)を直
列に接続してアース(15)に接地させることによりコイ
ル(20)(20)等のインダクタンス素子が不要となり、
部品点数が減少する。
[考案の効果] この考案は、上記一実施例に詳述したように、高周波
受信機の入力回路に設けた複数のトラップ回路は、夫々
電源ラインと信号ラインとの間に設けられた信号系高周
波遮断用コイルと、該電源ラインとコイルとの接続点と
アースとの間に設けられたコンデンサとから成り、そし
て、夫々の共振トラップ回路は1個の周波数をトラップ
するように設定されているので夫々のトラツプ回路の共
振周波数が規定値に対し若干の誤差を有し、単独では妨
害信号減衰量が不充分であつたとしても、各トラツプ回
路の減衰量が加算されるので妨害信号の遮断特性は満足
できるものである。依って、従来例に於て必要であつた
トラツプ回路の調整工程が不要となつて生産効率が著し
く向上する。
而も、前記トラツプ回路は前述せる如く、電源ライン
と信号ラインとの間に設けられたコイルを利用し、コン
デンサを直列接続してアースに接地させて形成する等、
既存の回路を利用しているので必要部品数量は極めて少
ない。又、複数の前述のトラツプ回路を設けたことによ
りBPFの負担が減少し、該BPFのフイルタの段数を削減す
ることが可能となり部品数を低減することができ、製造
工程の簡素化とともにコストの低減に寄与できる。
尚、この考案は、この考案の精神を逸脱しない限り種
々の改変を為す事ができ、そして、この考案が該改変せ
られたものに及ぶことは当然である。
【図面の簡単な説明】
第1図乃至第4図は本考案の一実施例を示し、第1図は
BSチユーナの入力回路を示すブロツク図、第2図はアン
プのトランジスタに接続した直列共振トラツプ回路を示
す解説図、第3図は直列共振トラツプ回路の特性を表す
グラフ、第4図は入力回路の回路パターンに設けたイン
ダクタ部を示す一部切欠平面図であり、第5図は従来例
を示すBSチユーナの入力回路を示すブロツク図である。 (14)……入力回路、(15)……アース (16)……コンデンサ (17)(21)(22)……直列共振トラツプ回路 (18)……トランジスタ、(19)……コレクタ (20)……コイル (23)……IF妨害信号抑圧回路

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】複数のインダクタ素子にコンデンサを夫々
    直列に接続し、更に、該コンデンサをアースに接地させ
    て成る複数の直列共振トラップ回路を有する高周波受信
    機の入力回路に於て、前記複数の共振トラップ回路は夫
    々電源ラインと信号ラインとの間に設けられた信号系高
    周波遮断用コイルと、該電源ラインとコイルとの接続点
    とアースとの間に設けられたコンデンサとからなり、夫
    々の共振トラップ回路は1個の周波数をトラップするよ
    うに設定されていることを特徴とする高周波受信機のIF
    妨害信号抑圧回路。
JP1989008905U 1989-01-28 1989-01-28 高周波受信機のif妨害信号抑圧回路 Expired - Lifetime JPH087705Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1989008905U JPH087705Y2 (ja) 1989-01-28 1989-01-28 高周波受信機のif妨害信号抑圧回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1989008905U JPH087705Y2 (ja) 1989-01-28 1989-01-28 高周波受信機のif妨害信号抑圧回路

Publications (2)

Publication Number Publication Date
JPH02100354U JPH02100354U (ja) 1990-08-09
JPH087705Y2 true JPH087705Y2 (ja) 1996-03-04

Family

ID=31215181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1989008905U Expired - Lifetime JPH087705Y2 (ja) 1989-01-28 1989-01-28 高周波受信機のif妨害信号抑圧回路

Country Status (1)

Country Link
JP (1) JPH087705Y2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5275910A (en) * 1975-12-20 1977-06-25 Hitachi Ltd Vhf tuner input circuit
JPS6030626U (ja) * 1983-08-04 1985-03-01 アルプス電気株式会社 トラツプ回路

Also Published As

Publication number Publication date
JPH02100354U (ja) 1990-08-09

Similar Documents

Publication Publication Date Title
JP2003143028A (ja) 低雑音コンバータ
US5034994A (en) Single balanced mixer with output filter
JPH087705Y2 (ja) 高周波受信機のif妨害信号抑圧回路
EP1026830B1 (en) Antenna circuit
JP3160525B2 (ja) トランジスタ増幅回路
JP2534982B2 (ja) Shf受信機の選択受信回路
JP2920943B2 (ja) 衛星放送受信用周波数変換装置
JP4385661B2 (ja) テレビ多方向受信装置
JPS6214122B2 (ja)
JP4409423B2 (ja) Am受信機
KR0128563Y1 (ko) 위성방송용 튜너의 신호분배회로
US6191665B1 (en) Coupling circuit to reduce intermodulation distortion in radiofrequency receivers
JPH0728235B2 (ja) 衛星放送受信機入力回路
JP2012134637A (ja) Tvチューナー
JP3106513B2 (ja) 電子同調式チューナ
EP0201986A2 (en) Intermodulation suppressing circuit
US6005756A (en) Effective grounding of a circuit at RF and IF
JPS62171233A (ja) 受信装置
JPS6127218Y2 (ja)
JPS6127217Y2 (ja)
KR19990003858U (ko) 더블 컨버젼 튜너
JPS63178627A (ja) Shf受信機
KR200218578Y1 (ko) 텔레비젼튜너의 불요파제거회로
JPS58200626A (ja) 複同調回路
JP3186949B2 (ja) ローノイズブロックダウンコンバータ回路

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term