JPH0877076A - 不揮発性メモリ - Google Patents
不揮発性メモリInfo
- Publication number
- JPH0877076A JPH0877076A JP21547194A JP21547194A JPH0877076A JP H0877076 A JPH0877076 A JP H0877076A JP 21547194 A JP21547194 A JP 21547194A JP 21547194 A JP21547194 A JP 21547194A JP H0877076 A JPH0877076 A JP H0877076A
- Authority
- JP
- Japan
- Prior art keywords
- data
- output
- circuit
- volatile memory
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Storage Device Security (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】 マスクROMなどの不揮発性メモリに内蔵さ
れるデータの保護を考慮して、不揮発性メモリの内部デ
ータを容易に解読ないしはコピーできないようにするこ
とができる不揮発性メモリを提供する。 【構成】 固定データをLSI製造工程のマスクにプロ
グラムする読み出し専用のマスクROMであって、メモ
リアレイ1、入力回路2、アドレスバッファ3、センス
回路4、出力回路5、制御信号回路6、さらにデータ出
力を所定の処理形態で変換する信号処理回路7およびデ
ータ処理信号発生回路8とから構成され、信号処理回路
7はセンス回路4と出力回路5との間に設けられ、この
信号処理回路7により、データ処理信号発生回路8から
発生されるデータ処理制御信号、および入力回路2に入
力されるアドレス信号の組み合わせによってセンス回路
4からの出力データが反転または非反転されるようにな
っている。
れるデータの保護を考慮して、不揮発性メモリの内部デ
ータを容易に解読ないしはコピーできないようにするこ
とができる不揮発性メモリを提供する。 【構成】 固定データをLSI製造工程のマスクにプロ
グラムする読み出し専用のマスクROMであって、メモ
リアレイ1、入力回路2、アドレスバッファ3、センス
回路4、出力回路5、制御信号回路6、さらにデータ出
力を所定の処理形態で変換する信号処理回路7およびデ
ータ処理信号発生回路8とから構成され、信号処理回路
7はセンス回路4と出力回路5との間に設けられ、この
信号処理回路7により、データ処理信号発生回路8から
発生されるデータ処理制御信号、および入力回路2に入
力されるアドレス信号の組み合わせによってセンス回路
4からの出力データが反転または非反転されるようにな
っている。
Description
【0001】
【産業上の利用分野】本発明は、不揮発性メモリに関
し、特に固定データを格納するマスクROMなどの不揮
発性メモリを使用する機器、たとえばビデオゲームカセ
ット、メモリカード、電子手帳、プリンタなどの量産機
器に利用され、固定データの解読ないしはコピー防止が
可能とされる不揮発性メモリに適用して有効な技術に関
する。
し、特に固定データを格納するマスクROMなどの不揮
発性メモリを使用する機器、たとえばビデオゲームカセ
ット、メモリカード、電子手帳、プリンタなどの量産機
器に利用され、固定データの解読ないしはコピー防止が
可能とされる不揮発性メモリに適用して有効な技術に関
する。
【0002】
【従来の技術】たとえば、不揮発性メモリの一例として
のマスクROMについては、昭和62年5月1日、CQ
出版株式会社発行の「基礎からのメモリ応用」などに記
載されている。このマスクROMは、それぞれのアドレ
スに対応したメモリセルに、“1”または“0”に対応
するデータがマスクパターンに書き込まれた読み出し専
用メモリである。この書き込みの詳細例は、たとえば特
開昭59−11699号公報に記載されている。
のマスクROMについては、昭和62年5月1日、CQ
出版株式会社発行の「基礎からのメモリ応用」などに記
載されている。このマスクROMは、それぞれのアドレ
スに対応したメモリセルに、“1”または“0”に対応
するデータがマスクパターンに書き込まれた読み出し専
用メモリである。この書き込みの詳細例は、たとえば特
開昭59−11699号公報に記載されている。
【0003】このマスクROMは、たとえば図4に示す
ような回路構成とされ、その動作は、外部から入力回路
に入力されるアドレス信号A0 〜Ai 、および制御信号
回路に入力されるチップイネーブル信号CE、出力イネ
ーブル信号OEに基づいて行われ、アドレスバッファは
アドレス信号に相当するワード線およびデータ線を選択
してメモリアレイの対応するメモリセルを起動し、この
起動されたメモリセルのデータはセンス回路を通して出
力回路に“1”または“0”に対応した出力信号D0 〜
Dj として出力される。
ような回路構成とされ、その動作は、外部から入力回路
に入力されるアドレス信号A0 〜Ai 、および制御信号
回路に入力されるチップイネーブル信号CE、出力イネ
ーブル信号OEに基づいて行われ、アドレスバッファは
アドレス信号に相当するワード線およびデータ線を選択
してメモリアレイの対応するメモリセルを起動し、この
起動されたメモリセルのデータはセンス回路を通して出
力回路に“1”または“0”に対応した出力信号D0 〜
Dj として出力される。
【0004】
【発明が解決しようとする課題】ところが、前記のよう
なマスクROMを始め、一般にROMはアドレス入力が
決まれば、予め決められたデータを読み出し、逆にアド
レスを順序よく入力すれば、その中に書き込まれたデー
タを忠実に読み出すことができる。従って、ROMの中
に書き込まれたデータの解読ないしはコピー防止は、従
来の標準的なROMでは不可能である。
なマスクROMを始め、一般にROMはアドレス入力が
決まれば、予め決められたデータを読み出し、逆にアド
レスを順序よく入力すれば、その中に書き込まれたデー
タを忠実に読み出すことができる。従って、ROMの中
に書き込まれたデータの解読ないしはコピー防止は、従
来の標準的なROMでは不可能である。
【0005】また、図5に示すように、ROMを搭載し
たROMカードなどでは、解読ないしはコピー防止のた
め、ROMの出力に接続してゲートアレイなどでスクラ
ンブル回路を外付けしてある場合がある。この場合で
も、ROMカード自身のアドレスを順序よく入力すれ
ば、ROMカードとして出力が期待されているデータを
忠実に読み出すことができ、内蔵されるデータの解読な
いしはコピー防止の目的を果たさない。
たROMカードなどでは、解読ないしはコピー防止のた
め、ROMの出力に接続してゲートアレイなどでスクラ
ンブル回路を外付けしてある場合がある。この場合で
も、ROMカード自身のアドレスを順序よく入力すれ
ば、ROMカードとして出力が期待されているデータを
忠実に読み出すことができ、内蔵されるデータの解読な
いしはコピー防止の目的を果たさない。
【0006】そこで、本発明の目的は、このようなRO
Mが固定データ格納用に使用されるときに、マスクRO
Mなどの不揮発性メモリに内蔵されるデータは作成者が
多くの費用をかけて開発したものであり、その内部デー
タの保護が求められていることを考慮して、不揮発性メ
モリの内部データを容易に解読ないしはコピーできない
ようにすることができる保護機能付き不揮発性メモリを
提供することにある。
Mが固定データ格納用に使用されるときに、マスクRO
Mなどの不揮発性メモリに内蔵されるデータは作成者が
多くの費用をかけて開発したものであり、その内部デー
タの保護が求められていることを考慮して、不揮発性メ
モリの内部データを容易に解読ないしはコピーできない
ようにすることができる保護機能付き不揮発性メモリを
提供することにある。
【0007】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0008】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【0009】すなわち、本発明の不揮発性メモリは、電
源を遮断しても記憶内容が消えることのないメモリに適
用されるものであり、この不揮発性メモリの出力部の前
段に、アドレス信号とデータ変換用の外部制御信号とに
よりデータ出力を所定の処理形態で変換する信号処理手
段を設けるものである。
源を遮断しても記憶内容が消えることのないメモリに適
用されるものであり、この不揮発性メモリの出力部の前
段に、アドレス信号とデータ変換用の外部制御信号とに
よりデータ出力を所定の処理形態で変換する信号処理手
段を設けるものである。
【0010】この信号処理手段として、不揮発性メモリ
のデータ出力を、アドレス信号と外部制御信号との任意
の組み合わせにより反転したり、入れ替えたり、さらに
この反転と入れ替えとを任意に組み合わせて部分反転ま
たは/および部分入れ替えを行うようにしたものであ
る。
のデータ出力を、アドレス信号と外部制御信号との任意
の組み合わせにより反転したり、入れ替えたり、さらに
この反転と入れ替えとを任意に組み合わせて部分反転ま
たは/および部分入れ替えを行うようにしたものであ
る。
【0011】特に、この不揮発性メモリを、固定データ
を格納するマスクROM、さらに量産機器の固定データ
格納用メモリに適用するようにしたものである。
を格納するマスクROM、さらに量産機器の固定データ
格納用メモリに適用するようにしたものである。
【0012】
【作用】前記した不揮発性メモリによれば、不揮発性メ
モリの出力部の前段に信号処理手段が設けられることに
より、外部から入力されるアドレス信号とデータ変換用
の外部制御信号に基づいて、データ出力を反転、入れ替
え、部分反転または部分入れ替えによる所定の処理形態
で変換し、格納されている固定データがそのまま出力さ
れないようにすることができる。
モリの出力部の前段に信号処理手段が設けられることに
より、外部から入力されるアドレス信号とデータ変換用
の外部制御信号に基づいて、データ出力を反転、入れ替
え、部分反転または部分入れ替えによる所定の処理形態
で変換し、格納されている固定データがそのまま出力さ
れないようにすることができる。
【0013】たとえば、ビデオゲームカセットなどに使
用される固定データ格納用のマスクROMなどにおい
て、作成者などの特定の人のみしか知ることができない
各アドレスとそのデータの信号処理方法を予め決めてお
く。そして、オリジナルデータに、各アドレス毎にこの
信号処理方法によってデータを処理し、マスクROMか
ら出力させるビットパターンを作成する。このように、
オリジナルデータと信号処理されたビットパターンとは
全く異なるものとなる。
用される固定データ格納用のマスクROMなどにおい
て、作成者などの特定の人のみしか知ることができない
各アドレスとそのデータの信号処理方法を予め決めてお
く。そして、オリジナルデータに、各アドレス毎にこの
信号処理方法によってデータを処理し、マスクROMか
ら出力させるビットパターンを作成する。このように、
オリジナルデータと信号処理されたビットパターンとは
全く異なるものとなる。
【0014】よって、マスクROMからデータを読み出
すとき、単純に信号処理用入力だけを固定してそのデー
タを読み出したとしても、意味のあるオリジナルデータ
とは全く異なるビットパターンが出力されるので、その
機能を果たせない。すなわち、オリジナルデータの解読
ないしはコピーは簡単にできないことになる。
すとき、単純に信号処理用入力だけを固定してそのデー
タを読み出したとしても、意味のあるオリジナルデータ
とは全く異なるビットパターンが出力されるので、その
機能を果たせない。すなわち、オリジナルデータの解読
ないしはコピーは簡単にできないことになる。
【0015】たとえば、信号処理用入力による出力デー
タの処理方法の組み合わせの数Pは、以下の通りとな
る。
タの処理方法の組み合わせの数Pは、以下の通りとな
る。
【0016】
【数1】
【0017】ただし、N:信号処理用入力数、M:アド
レス入力数、A:全アドレス数 通常、N=1〜3、M=20〜24であり、たとえばN
=1、M=20でも、A=1048576、P=2
1048576 通りという天文学的な数字となる。よって、マ
スクROMよりオリジナルデータを求めようとしても、
組み合わせ数が多く、ほぼ実現不可能である。
レス入力数、A:全アドレス数 通常、N=1〜3、M=20〜24であり、たとえばN
=1、M=20でも、A=1048576、P=2
1048576 通りという天文学的な数字となる。よって、マ
スクROMよりオリジナルデータを求めようとしても、
組み合わせ数が多く、ほぼ実現不可能である。
【0018】一方、このマスクROMを顧客が使用する
場合には、マスクROMから信号処理方法によって変換
されたビットパターンをCPUが読み込むときに、CP
Uより送られてくる予め決められた各アドレスとそのデ
ータの信号処理方法の情報によりオリジナルデータに復
元されるので、顧客の実使用状態においては何等支障が
ない。
場合には、マスクROMから信号処理方法によって変換
されたビットパターンをCPUが読み込むときに、CP
Uより送られてくる予め決められた各アドレスとそのデ
ータの信号処理方法の情報によりオリジナルデータに復
元されるので、顧客の実使用状態においては何等支障が
ない。
【0019】これにより、マスクROM単体で、オリジ
ナルデータを取り出して解読ないしはコピーしようとし
ても、各アドレスでの信号処理方法が判らなければ、オ
リジナルデータに復元させることができず、事実上、解
読ないしはコピーを不可能とすることができる。
ナルデータを取り出して解読ないしはコピーしようとし
ても、各アドレスでの信号処理方法が判らなければ、オ
リジナルデータに復元させることができず、事実上、解
読ないしはコピーを不可能とすることができる。
【0020】従って、特に量産機器に使用される固定デ
ータを格納するマスクROMなどの不揮発性メモリにお
いて、不揮発性メモリに格納されている固定データを容
易に解読ないしはコピーできないようにすることがで
き、作成者が多くの費用をかけて開発したデータの保護
を可能とすることができる。
ータを格納するマスクROMなどの不揮発性メモリにお
いて、不揮発性メモリに格納されている固定データを容
易に解読ないしはコピーできないようにすることがで
き、作成者が多くの費用をかけて開発したデータの保護
を可能とすることができる。
【0021】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
に説明する。
【0022】(実施例1)図1は本発明の一実施例であ
る不揮発性メモリを示すブロック図、図2は本実施例の
不揮発性メモリに設けられる信号処理回路の一例を示す
回路図である。
る不揮発性メモリを示すブロック図、図2は本実施例の
不揮発性メモリに設けられる信号処理回路の一例を示す
回路図である。
【0023】まず、図1により本実施例の不揮発性メモ
リの構成を説明する。
リの構成を説明する。
【0024】本実施例の不揮発性メモリは、たとえば固
定データをLSI製造工程のマスクにプログラムする読
み出し専用のマスクROMとされ、データを記憶する複
数のメモリセルからなるメモリアレイ1と、アドレス信
号を入力して対応するメモリセルを選択する入力回路2
およびアドレスバッファ3と、メモリセルからのデータ
を出力するセンス回路4および出力回路5と、データの
読み出しを制御する制御信号回路6と、データ出力を所
定の処理形態で変換する信号処理回路(信号処理手段)
7およびデータ処理信号発生回路8とから構成されてい
る。
定データをLSI製造工程のマスクにプログラムする読
み出し専用のマスクROMとされ、データを記憶する複
数のメモリセルからなるメモリアレイ1と、アドレス信
号を入力して対応するメモリセルを選択する入力回路2
およびアドレスバッファ3と、メモリセルからのデータ
を出力するセンス回路4および出力回路5と、データの
読み出しを制御する制御信号回路6と、データ出力を所
定の処理形態で変換する信号処理回路(信号処理手段)
7およびデータ処理信号発生回路8とから構成されてい
る。
【0025】すなわち、本実施例においては、センス回
路4と出力回路5との間に設けられ、データ処理信号発
生回路8から発生されるデータ処理制御信号(外部制御
信号)、および入力回路2に入力されるアドレス信号の
組み合わせによりセンス回路4からの出力データを反転
または非反転する信号処理回路7と、外部からのデータ
処理信号を入力としてデータ処理制御信号を発生するデ
ータ処理信号発生回路8とが、従来のマスクROMの同
一集積回路上に付加された構成となっている。
路4と出力回路5との間に設けられ、データ処理信号発
生回路8から発生されるデータ処理制御信号(外部制御
信号)、および入力回路2に入力されるアドレス信号の
組み合わせによりセンス回路4からの出力データを反転
または非反転する信号処理回路7と、外部からのデータ
処理信号を入力としてデータ処理制御信号を発生するデ
ータ処理信号発生回路8とが、従来のマスクROMの同
一集積回路上に付加された構成となっている。
【0026】信号処理回路7は、たとえば図2に示すよ
うなNOTゲート、ANDゲートおよびNORゲートに
よる論理ゲートの組み合わせが複数組(図2においては
1組)備えられており、それぞれにデータ処理制御信号
a、センス回路4の出力データbが入力され、信号処理
回路7から反転または非反転されたデータ出力cが出力
されるようになっている。
うなNOTゲート、ANDゲートおよびNORゲートに
よる論理ゲートの組み合わせが複数組(図2においては
1組)備えられており、それぞれにデータ処理制御信号
a、センス回路4の出力データbが入力され、信号処理
回路7から反転または非反転されたデータ出力cが出力
されるようになっている。
【0027】以上のように構成されるマスクROMは、
この固定データを格納するマスクROMを使用する機器
として、たとえば作成者が多くの費用をかけて開発した
内部データの保護が求められている量産機器のビデオゲ
ームカセット、メモリカード、電子手帳、プリンタなど
に利用される。
この固定データを格納するマスクROMを使用する機器
として、たとえば作成者が多くの費用をかけて開発した
内部データの保護が求められている量産機器のビデオゲ
ームカセット、メモリカード、電子手帳、プリンタなど
に利用される。
【0028】次に、本実施例の作用について、マスクR
OMからのデータの読み出し動作を説明する。
OMからのデータの読み出し動作を説明する。
【0029】まず、入力回路2に外部から入力されるア
ドレス信号A0 〜Ai 、および制御信号回路6に外部か
ら入力されるチップイネーブル信号CE、出力イネーブ
ル信号OEに基づいて、マスクROMを動作させる。
ドレス信号A0 〜Ai 、および制御信号回路6に外部か
ら入力されるチップイネーブル信号CE、出力イネーブ
ル信号OEに基づいて、マスクROMを動作させる。
【0030】そして、入力回路2に入力されるアドレス
信号A0 〜Ai に基づいて、アドレスバッファ3はアド
レス信号A0 〜Ai に相当するワード線およびデータ線
を選択して、メモリアレイ1内の対応するメモリセルを
起動させる。
信号A0 〜Ai に基づいて、アドレスバッファ3はアド
レス信号A0 〜Ai に相当するワード線およびデータ線
を選択して、メモリアレイ1内の対応するメモリセルを
起動させる。
【0031】そして、この起動されたメモリセルのデー
タを、センス回路4、信号処理回路7を通して出力回路
5に“1”または“0”に対応したデータ出力信号D0
〜Dj として出力させる。
タを、センス回路4、信号処理回路7を通して出力回路
5に“1”または“0”に対応したデータ出力信号D0
〜Dj として出力させる。
【0032】この場合に、従来は、信号処理回路7がな
いためにメモリセルのデータはそのまま出力されていた
が、本実施例においては、この信号処理回路7で、デー
タ処理信号発生回路8に入力されるデータ処理信号をも
とに発生されるデータ処理制御信号に基づいて、センス
回路4の出力データを反転または非反転させて出力回路
5に出力させることができる。
いためにメモリセルのデータはそのまま出力されていた
が、本実施例においては、この信号処理回路7で、デー
タ処理信号発生回路8に入力されるデータ処理信号をも
とに発生されるデータ処理制御信号に基づいて、センス
回路4の出力データを反転または非反転させて出力回路
5に出力させることができる。
【0033】すなわち、図2の信号処理回路7におい
て、センス回路4の出力データbを反転させて出力させ
る場合には、データ処理制御信号aとして“0”を入力
し、たとえばセンス回路4のi番目の出力データbが
“1”のときには信号処理回路7のi番目のデータ出力
cを“0”に、またセンス回路4のi番目の出力データ
bが“0”のときには信号処理回路7のi番目のデータ
出力cを“1”にそれぞれ反転させて出力させることが
できる。
て、センス回路4の出力データbを反転させて出力させ
る場合には、データ処理制御信号aとして“0”を入力
し、たとえばセンス回路4のi番目の出力データbが
“1”のときには信号処理回路7のi番目のデータ出力
cを“0”に、またセンス回路4のi番目の出力データ
bが“0”のときには信号処理回路7のi番目のデータ
出力cを“1”にそれぞれ反転させて出力させることが
できる。
【0034】逆に、センス回路4の出力データbを非反
転させて出力させる場合には、データ処理制御信号aと
して“1”を入力し、たとえばセンス回路4のi番目の
出力データbが“1”のときには信号処理回路7のi番
目のデータ出力cを“1”に、またセンス回路4のi番
目の出力データbが“0”のときには信号処理回路7の
i番目のデータ出力cを“0”にそのままでそれぞれ出
力させることができる。
転させて出力させる場合には、データ処理制御信号aと
して“1”を入力し、たとえばセンス回路4のi番目の
出力データbが“1”のときには信号処理回路7のi番
目のデータ出力cを“1”に、またセンス回路4のi番
目の出力データbが“0”のときには信号処理回路7の
i番目のデータ出力cを“0”にそのままでそれぞれ出
力させることができる。
【0035】これにより、信号処理回路7において、図
2に示す論理ゲートの組み合わせによる複数組のそれぞ
れに、データ処理制御信号aを任意に“0”または
“1”を入力することによって、任意のビットパターン
を出力させることができる。
2に示す論理ゲートの組み合わせによる複数組のそれぞ
れに、データ処理制御信号aを任意に“0”または
“1”を入力することによって、任意のビットパターン
を出力させることができる。
【0036】そして、この任意のビットパターンを出力
回路5に入力し、さらにこの出力回路5よりマスクRO
Mの外部に出力させることができる。なお、この任意の
ビットパターンについては、各アドレス信号とそのデー
タのデータ処理制御信号との信号処理方法を予め作成者
が決めておき、この情報は作成者などの特定の人のみし
か知ることができないようにする。
回路5に入力し、さらにこの出力回路5よりマスクRO
Mの外部に出力させることができる。なお、この任意の
ビットパターンについては、各アドレス信号とそのデー
タのデータ処理制御信号との信号処理方法を予め作成者
が決めておき、この情報は作成者などの特定の人のみし
か知ることができないようにする。
【0037】従って、本実施例のマスクROMによれ
ば、センス回路4と出力回路5との間に信号処理回路7
が設けられることにより、データ処理信号発生回路8か
ら発生されるデータ処理制御信号、および入力回路2に
入力されるアドレス信号の組み合わせによってセンス回
路4からの出力データを反転または非反転し、メモリア
レイ1の各メモリセルに格納されている固定データがそ
のまま出力されないようにできるので、このマスクRO
Mの固定データを第三者により解読ないしはコピーでき
ないようにすることができる。
ば、センス回路4と出力回路5との間に信号処理回路7
が設けられることにより、データ処理信号発生回路8か
ら発生されるデータ処理制御信号、および入力回路2に
入力されるアドレス信号の組み合わせによってセンス回
路4からの出力データを反転または非反転し、メモリア
レイ1の各メモリセルに格納されている固定データがそ
のまま出力されないようにできるので、このマスクRO
Mの固定データを第三者により解読ないしはコピーでき
ないようにすることができる。
【0038】一方、このマスクROMを使用する機器と
して、たとえばビデオゲームカセットなどを顧客が使用
する場合には、このマスクROMから出力される任意の
ビットパターンをCPUが読み込むときに、CPUより
送られてくる予め決められた各アドレス信号とそのデー
タのデータ処理制御信号との信号処理方法の情報によっ
てオリジナルデータに復元されるので、顧客の実使用状
態においては何等支障がなく、ビデオゲームカセットと
して通常に使用することができる。
して、たとえばビデオゲームカセットなどを顧客が使用
する場合には、このマスクROMから出力される任意の
ビットパターンをCPUが読み込むときに、CPUより
送られてくる予め決められた各アドレス信号とそのデー
タのデータ処理制御信号との信号処理方法の情報によっ
てオリジナルデータに復元されるので、顧客の実使用状
態においては何等支障がなく、ビデオゲームカセットと
して通常に使用することができる。
【0039】(実施例2)図3は本発明の他の実施例で
ある不揮発性メモリに設けられる信号処理回路の一例を
示す回路図である。
ある不揮発性メモリに設けられる信号処理回路の一例を
示す回路図である。
【0040】本実施例の不揮発性メモリは、実施例1と
同様に固定データをLSI製造工程のマスクにプログラ
ムする読み出し専用のマスクROMとされ、実施例1と
の相違点は、マスクROMのデータ出力を所定の処理形
態で変換する信号処理回路(信号処理手段)7aの論理
回路構成が異なり、データ処理制御信号(外部制御信
号)およびアドレス信号の組み合わせによりセンス回路
4からの出力データを入れ替えるようにする点である。
同様に固定データをLSI製造工程のマスクにプログラ
ムする読み出し専用のマスクROMとされ、実施例1と
の相違点は、マスクROMのデータ出力を所定の処理形
態で変換する信号処理回路(信号処理手段)7aの論理
回路構成が異なり、データ処理制御信号(外部制御信
号)およびアドレス信号の組み合わせによりセンス回路
4からの出力データを入れ替えるようにする点である。
【0041】すなわち、本実施例の信号処理回路7a
は、たとえば図3に示すようなNOTゲート、ANDゲ
ートおよびNORゲートによる論理ゲートの組み合わせ
が複数組(図3においては1組)備えられており、それ
ぞれにデータ処理制御信号a、センス回路4の2回路の
出力データb,dが入力され、信号処理回路7aの2回
路から入れ替えられたデータ出力c,eが出力されるよ
うになっている。
は、たとえば図3に示すようなNOTゲート、ANDゲ
ートおよびNORゲートによる論理ゲートの組み合わせ
が複数組(図3においては1組)備えられており、それ
ぞれにデータ処理制御信号a、センス回路4の2回路の
出力データb,dが入力され、信号処理回路7aの2回
路から入れ替えられたデータ出力c,eが出力されるよ
うになっている。
【0042】たとえば、図3の信号処理回路7aにおい
て、センス回路4の2回路の出力データb,dを入れ替
える場合には、データ処理制御信号aとして“1”を入
力し、たとえばセンス回路4のi番目の出力データbが
“1”で、j番目の出力データdが“0”のときには、
信号処理回路7aのi番目のデータ出力cを“0”に、
j番目のデータ出力eを“1”に入れ替えて出力させる
ことができる。
て、センス回路4の2回路の出力データb,dを入れ替
える場合には、データ処理制御信号aとして“1”を入
力し、たとえばセンス回路4のi番目の出力データbが
“1”で、j番目の出力データdが“0”のときには、
信号処理回路7aのi番目のデータ出力cを“0”に、
j番目のデータ出力eを“1”に入れ替えて出力させる
ことができる。
【0043】また、センス回路4のi番目の出力データ
bが“0”で、j番目の出力データdが“1”のときに
も同様に、信号処理回路7aのi番目のデータ出力cを
“1”に、j番目のデータ出力eを“0”に入れ替えて
出力させることができる。
bが“0”で、j番目の出力データdが“1”のときに
も同様に、信号処理回路7aのi番目のデータ出力cを
“1”に、j番目のデータ出力eを“0”に入れ替えて
出力させることができる。
【0044】逆に、センス回路4の2回路の出力データ
b,dを入れ替えないで出力させる場合には、データ処
理制御信号aとして“0”を入力し、たとえばセンス回
路4のi番目の出力データbが“1”で、j番目の出力
データdが“0”のときには、信号処理回路7aのi番
目のデータ出力cを“1”に、j番目のデータ出力eを
“0”にそのままで出力させることができる。
b,dを入れ替えないで出力させる場合には、データ処
理制御信号aとして“0”を入力し、たとえばセンス回
路4のi番目の出力データbが“1”で、j番目の出力
データdが“0”のときには、信号処理回路7aのi番
目のデータ出力cを“1”に、j番目のデータ出力eを
“0”にそのままで出力させることができる。
【0045】また、センス回路4のi番目の出力データ
bが“0”で、j番目の出力データdが“1”のときに
も同様に、信号処理回路7aのi番目のデータ出力cを
“0”に、j番目のデータ出力eを“1”に入れ替えな
いでそのままで出力させることができる。
bが“0”で、j番目の出力データdが“1”のときに
も同様に、信号処理回路7aのi番目のデータ出力cを
“0”に、j番目のデータ出力eを“1”に入れ替えな
いでそのままで出力させることができる。
【0046】従って、本実施例のマスクROMによれ
ば、データ処理制御信号およびアドレス信号の組み合わ
せによってセンス回路4からの出力データを入れ替え、
任意のビットパターンで出力させることができるので、
実施例1と同様にメモリアレイ1の各メモリセルに格納
されている固定データがそのまま出力されることなく、
このマスクROMの固定データを第三者により容易に解
読ないしはコピー不可能とすることができる。
ば、データ処理制御信号およびアドレス信号の組み合わ
せによってセンス回路4からの出力データを入れ替え、
任意のビットパターンで出力させることができるので、
実施例1と同様にメモリアレイ1の各メモリセルに格納
されている固定データがそのまま出力されることなく、
このマスクROMの固定データを第三者により容易に解
読ないしはコピー不可能とすることができる。
【0047】以上、本発明者によってなされた発明を実
施例1および2に基づき具体的に説明したが、本発明は
前記実施例に限定されるものではなく、その要旨を逸脱
しない範囲で種々変更可能であることはいうまでもな
い。
施例1および2に基づき具体的に説明したが、本発明は
前記実施例に限定されるものではなく、その要旨を逸脱
しない範囲で種々変更可能であることはいうまでもな
い。
【0048】たとえば、前記実施例のマスクROMにつ
いては、センス回路からの出力データを反転または非反
転したり、入れ替えたりして任意のビットパターンで出
力させる場合について説明したが、本発明は前記実施例
に限定されるものではなく、さらにこれらを組み合わせ
て、マスクROMのデータ出力の部分反転または/およ
び部分入れ替えを行う場合などについても広く適用可能
である。
いては、センス回路からの出力データを反転または非反
転したり、入れ替えたりして任意のビットパターンで出
力させる場合について説明したが、本発明は前記実施例
に限定されるものではなく、さらにこれらを組み合わせ
て、マスクROMのデータ出力の部分反転または/およ
び部分入れ替えを行う場合などについても広く適用可能
である。
【0049】さらに、この信号処理回路については、図
2および図3に示すような論理回路構成に限られるもの
ではなく、任意のビットパターンを出力させるために種
々の変形が可能であり、またデータ処理制御信号入力を
複数にすることによってさらに信号処理の多様性を持た
せることなども可能である。
2および図3に示すような論理回路構成に限られるもの
ではなく、任意のビットパターンを出力させるために種
々の変形が可能であり、またデータ処理制御信号入力を
複数にすることによってさらに信号処理の多様性を持た
せることなども可能である。
【0050】以上の説明では、主として本発明者によっ
てなされた発明をその利用分野であるマスクROMに適
用した場合について説明したが、これに限定されるもの
ではなく、EPROM、EEPROMなどの他の不揮発
性メモリについても広く適用可能であり、さらにこの不
揮発性メモリを使用するビデオゲームカセット、メモリ
カード、電子手帳、プリンタなどの量産機器、特に作成
者が多くの費用をかけて開発した機器の内部データの保
護が求められている不揮発性メモリについて適用可能で
ある。
てなされた発明をその利用分野であるマスクROMに適
用した場合について説明したが、これに限定されるもの
ではなく、EPROM、EEPROMなどの他の不揮発
性メモリについても広く適用可能であり、さらにこの不
揮発性メモリを使用するビデオゲームカセット、メモリ
カード、電子手帳、プリンタなどの量産機器、特に作成
者が多くの費用をかけて開発した機器の内部データの保
護が求められている不揮発性メモリについて適用可能で
ある。
【0051】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【0052】(1).不揮発性メモリの出力部の前段に、不
揮発性メモリのデータ出力を所定の処理形態で変換する
信号処理手段が設けられ、不揮発性メモリのデータ出力
をアドレス信号と外部制御信号との任意の組み合わせに
よって反転させることにより、不揮発性メモリに格納さ
れている固定データがそのまま出力されないようにでき
るので、固定データを取り出して解読ないしはコピーす
ることが不可能となる。
揮発性メモリのデータ出力を所定の処理形態で変換する
信号処理手段が設けられ、不揮発性メモリのデータ出力
をアドレス信号と外部制御信号との任意の組み合わせに
よって反転させることにより、不揮発性メモリに格納さ
れている固定データがそのまま出力されないようにでき
るので、固定データを取り出して解読ないしはコピーす
ることが不可能となる。
【0053】(2).前記(1) において、不揮発性メモリの
データ出力をアドレス信号と外部制御信号との任意の組
み合わせにより入れ替える場合にも、前記(1) と同様に
不揮発性メモリに格納されている固定データがそのまま
出力されることがないので、固定データの解読ないしは
コピーが不可能となる。
データ出力をアドレス信号と外部制御信号との任意の組
み合わせにより入れ替える場合にも、前記(1) と同様に
不揮発性メモリに格納されている固定データがそのまま
出力されることがないので、固定データの解読ないしは
コピーが不可能となる。
【0054】(3).前記(1) において、不揮発性メモリの
データ出力の反転とデータ出力の入れ替えとを任意に組
み合わせて、不揮発性メモリのデータ出力の部分反転ま
たは/および部分入れ替えを行う場合には、前記(1) お
よび(2) に比べて、さらに不揮発性メモリの固定データ
の解読ないしはコピー防止が可能となる。
データ出力の反転とデータ出力の入れ替えとを任意に組
み合わせて、不揮発性メモリのデータ出力の部分反転ま
たは/および部分入れ替えを行う場合には、前記(1) お
よび(2) に比べて、さらに不揮発性メモリの固定データ
の解読ないしはコピー防止が可能となる。
【0055】(4).前記(1) 〜(3) において、たとえ固定
データを取り出して解読ないしはコピーしようとして
も、アドレス信号と外部制御信号との任意の組み合わせ
による信号処理方法が判らなければ、固定データに復元
させることができないので、事実上、固定データの解読
によるコピーが不可能となり、作成者が多くの費用をか
けて開発した量産機器などに使用されるマスクROMの
オリジナルデータの保護が可能となる。
データを取り出して解読ないしはコピーしようとして
も、アドレス信号と外部制御信号との任意の組み合わせ
による信号処理方法が判らなければ、固定データに復元
させることができないので、事実上、固定データの解読
によるコピーが不可能となり、作成者が多くの費用をか
けて開発した量産機器などに使用されるマスクROMの
オリジナルデータの保護が可能となる。
【0056】(5).前記(1) 〜(3) において、信号処理回
路の論理数は、通常、数百素子程度で済み、数十万素子
を含む不揮発性メモリでは、それを内蔵してもコストは
ほとんど無視できる上に、その効果は前記(1) 〜(4) の
ようにオリジナルデータの開発費を保護できるので、極
めて経済性の向上が可能となる。
路の論理数は、通常、数百素子程度で済み、数十万素子
を含む不揮発性メモリでは、それを内蔵してもコストは
ほとんど無視できる上に、その効果は前記(1) 〜(4) の
ようにオリジナルデータの開発費を保護できるので、極
めて経済性の向上が可能となる。
【図1】本発明の実施例1である不揮発性メモリを示す
ブロック図である。
ブロック図である。
【図2】実施例1の不揮発性メモリに設けられる信号処
理回路の一例を示す回路図である。
理回路の一例を示す回路図である。
【図3】本発明の実施例2である不揮発性メモリに設け
られる信号処理回路の一例を示す回路図である。
られる信号処理回路の一例を示す回路図である。
【図4】従来技術の一例である不揮発性メモリを示すブ
ロック図である。
ロック図である。
【図5】従来技術の他の例である不揮発性メモリを搭載
したROMカードを示すブロック図である。
したROMカードを示すブロック図である。
【符号の説明】 1 メモリアレイ 2 入力回路 3 アドレスバッファ 4 センス回路 5 出力回路 6 制御信号回路 7,7a 信号処理回路(信号処理手段) 8 データ処理信号発生回路
Claims (6)
- 【請求項1】 不揮発性メモリであって、前記不揮発性
メモリの出力部の前段に、該不揮発性メモリに入力され
るアドレス信号とデータ変換用の外部制御信号とによ
り、前記不揮発性メモリのデータ出力を所定の処理形態
で変換する信号処理手段が設けられていることを特徴と
する不揮発性メモリ。 - 【請求項2】 前記信号処理手段として、前記不揮発性
メモリのデータ出力を前記アドレス信号と前記外部制御
信号との任意の組み合わせにより反転することを特徴と
する請求項1記載の不揮発性メモリ。 - 【請求項3】 前記信号処理手段として、前記不揮発性
メモリのデータ出力を前記アドレス信号と前記外部制御
信号との任意の組み合わせにより入れ替えることを特徴
とする請求項1記載の不揮発性メモリ。 - 【請求項4】 前記信号処理手段として、前記不揮発性
メモリのデータ出力の反転と前記データ出力の入れ替え
とを任意に組み合わせて、前記不揮発性メモリのデータ
出力の部分反転または/および部分入れ替えを行うこと
を特徴とする請求項2または3記載の不揮発性メモリ。 - 【請求項5】 前記不揮発性メモリを、固定データを格
納するマスクROMとすることを特徴とする請求項1、
2、3または4記載の不揮発性メモリ。 - 【請求項6】 前記マスクROMを、ビデオゲームカセ
ット、メモリカード、電子手帳、プリンタなどの量産機
器の固定データ格納用メモリとして使用することを特徴
とする請求項5記載の不揮発性メモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21547194A JPH0877076A (ja) | 1994-09-09 | 1994-09-09 | 不揮発性メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21547194A JPH0877076A (ja) | 1994-09-09 | 1994-09-09 | 不揮発性メモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0877076A true JPH0877076A (ja) | 1996-03-22 |
Family
ID=16672925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21547194A Pending JPH0877076A (ja) | 1994-09-09 | 1994-09-09 | 不揮発性メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0877076A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002014737A (ja) * | 2000-06-29 | 2002-01-18 | Fujitsu Ltd | 処理装置、集積回路、および集積回路パッケージ |
| JP2008204507A (ja) * | 2007-02-16 | 2008-09-04 | Renesas Technology Corp | 半導体装置 |
-
1994
- 1994-09-09 JP JP21547194A patent/JPH0877076A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002014737A (ja) * | 2000-06-29 | 2002-01-18 | Fujitsu Ltd | 処理装置、集積回路、および集積回路パッケージ |
| JP2008204507A (ja) * | 2007-02-16 | 2008-09-04 | Renesas Technology Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5214697A (en) | Program execution apparatus for ensuring security of a program | |
| TW460846B (en) | Data recording media having certification information | |
| US5131091A (en) | Memory card including copy protection | |
| KR100876041B1 (ko) | 반도체 장치 | |
| JPH05257678A (ja) | 半導体プログラマブル論理回路用データ機密保護装置 | |
| US7657758B2 (en) | Processing apparatus and integrated circuit to prevent illicit access and reverse engineering | |
| JP2004503891A (ja) | 誤り訂正回路を備えた安全なeepromメモリ | |
| JP4079552B2 (ja) | 不正コピーを防止した不揮発性半導体メモリ | |
| US6510090B1 (en) | Semiconductor memory device | |
| TW384539B (en) | Semiconductor memory device having copy dsta protect function and method for accessing the same | |
| JP2001035169A5 (ja) | ||
| KR960004734B1 (ko) | 정보 보호방법 및 정보기억미디어 | |
| JP3822371B2 (ja) | 同時カラム選択ライン活性化回路を具備する半導体メモリ装置及びカラム選択ライン制御方法 | |
| JPH0877076A (ja) | 不揮発性メモリ | |
| US20110289293A1 (en) | Semiconductor device | |
| JP3153155B2 (ja) | 半導体メモリ | |
| JP2008204507A (ja) | 半導体装置 | |
| JP2000181802A (ja) | 半導体記憶装置 | |
| JPH03204053A (ja) | 読出し専用メモリ | |
| JPH037981B2 (ja) | ||
| JPS6325748A (ja) | 電子回路の制御方法およびこの制御方法を実施するための回路 | |
| TW526496B (en) | Non-volatile memory in which encryption of commands can be performed | |
| JP3071435B2 (ja) | 多ビット一致回路 | |
| JPH01162957A (ja) | 半導体記憶装置 | |
| JPH06215590A (ja) | フラッシュ消去型不揮発性メモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050118 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050318 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050913 |