JPH087742B2

JPH087742B2 - ワンチップマイクロコンピュータ

Info

Publication number: JPH087742B2
Application number: JP2137953A
Authority: JP
Inventors: 良明末永; 茂美千村; 浩明桝本
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 1990-05-28
Filing date: 1990-05-28
Publication date: 1996-01-29
Anticipated expiration: 2011-01-29
Also published as: JPH0431981A

Description

【発明の詳細な説明】［産業上の利用分野］この発明は、ワンチップマイクロコンピュータ（以下
ワンチップマイコン）に関し、詳しくは、製品化された
ワンチップマイコンに対して後から入出力端子について
オプション変更が可能なワンチップマイコンに関する。

［従来の技術］ワンチップマイコンは、カメラや家庭用電気器具、そ
の他の電子機器に制御回路として多く使用され、４ビッ
トや８ビット制御のものが多数造られている。

この種のワンチップマイコンは、汎用のマイクロプロ
セッサと異なり、１チップの内部にRAMやROM等が固定の
容量でバス接続された形であらかじめ内蔵され、外部に
対しての信号の授受は、同様にバス接続されたI/Oバッ
ファで行い、これら回路をセントラルプロセッサ（ある
いはコントローラ、以下これらを含めてCPUという）が
制御して、I/Oバッファを介して外部回路とデータの授
受を行うように設計されている。

また、ROMを有するワンチップマイコンでは、ROMに回
路それぞれの用途に応じたアプリケーションプログラム
を後から書込むことができ、LSIとして製造された後に
それぞれ用途に応じてアプリケーションプログラムがロ
ードされ、用途対応のワンチップマイコンとして利用さ
れる。さらに、後者のものでは、マスクオプションによ
り、例えば１つの端子でCMOS出力かもしくはオープンド
レイン出力というように、種々のオプション機能をオプ
ション用の入出力端子等に設定できるようになってい
る。

［解決しようとする課題］ ROMにアプリケーションプログラムが後から書込める
タイプのワンチップマイコンは、後からアプリケーショ
ンプログラムの変更が可能であるので、ワンチップマイ
コンの開発や種々の用途向けに利用できる。しかし、こ
の場合、入出力端子に付加されたオプション機能につい
ては、それがマスクオプションである関係から後から変
更できない。

そこで、入出力端子のオプション機能の変更は、従
来、外部回路の修正で対応したり、外部に付加回路を設
けることで行われている。その結果、この種のワンチッ
プマイコンをシステム開発に利用する場合には、特に、
そのことでシステム開発の効率が低下する欠点がある。

この発明は、このような従来技術の問題点を解決する
ものであって、後から入出力端子についてオプション機
能の変更ができるワンチップマイコンを提供することを
目的とする。

［課題を解決するための手段］このような目的を達成するためのこの発明のワンチッ
プマイコンの構成は、不揮発性メモリが端子から入力さ
れる電気信号により書換え可能なメモリであって、リセ
ット期間が短い第１の期間を有する第１イニシャルリセ
ット信号とこれよりリセット期間が長い第２の期間を有
する第２のイニシャルリセット信号とを発生するイニシ
ャルリセット回路と、不揮発性メモリのアドレスをアク
セスする信号を送出するアドレスカウンタと、特定のデ
ータがセットされる記憶回路を有しこの記憶回路に記憶
されたデータに応じて動作するI/Oバッファとを備えて
いて、第１の期間が不揮発性メモリとアドレスカウンタ
と記憶回路とが動作可能になるまでの期間であり、第２
の期間が不揮発性メモリとアドレスカウンタと憶回路以
外の前記CPUを含めた内部回路が動作可能になる期間で
あって、記憶回路に転送するデータが不揮発性メモリに
端子を介して電気信号として書込まれ、アドレスカウン
タが前記イニシャルリセット回路から第１のイニシャル
リセット信号を受けてリセットが解除された第１の期間
終了から第２の期間の終了までの間にアドレスカウンタ
のカウント値を順次更新してこのアドレスカウンタのカ
ウント値に応じてアクセスされる不揮発性メモリに記憶
されたデータを記憶回路に転送して記憶し、CPUを含め
た内部回路がイニシャルリセット回路から第２のイニシ
ャルリセット信号を受けてリセットが解除された第２の
期間の終了後にCPUを含めた内部回路を動作させるもの
である。

［作用］ところで、ワンチップマイコンは、内蔵されるCPU等
の内部に多種多様な回路が含まれ、CPUの外部にも多種
多様な回路がある。この関係でそれらすべての動作を保
証するための電源電圧になるまでのリセット期間は比較
的長い。一方、メモリの動作可能な電圧は、CPUや一般
のハード回路よりも低い値に設定されているので、電源
ONから動作可能になるまでの期間は、前記のリセット期
間よりも短い。これは、記憶データの保証とバックアン
プ動作を行う関係からそうなっている。また、レジスタ
やアクセス回路などは、トランジスタの工夫によりメモ
リと同様な動作電圧の低い回路にすることは容易であ
る。そこで、前記のリセット期間よりも短い期間に不揮
発性メモリとアクセス回路と記憶回路とを動作させてオ
プションI/Oについて初期設定をする。このようにすれ
ば、通常のリセット期間において、オプション設定が完
了する。

すなわち、イニシャルリセット回路に期間の相違する
第１及び第２のイニシャルリセット信号を発生させ、第
１のリセット信号と第２のリセット信号との間に、端子
を介して電気信号により書込がみできる不揮発性メモ
リ、例えば、EEPROMのアクセス回路を動作させてEEPROM
に記憶したデータをI/Oに転送するようにしているの
で、EEPROMのデータをあらかじめ外部から書込み、変更
しておけば、I/Oに記憶されるデータを容易に変更する
ことができる。

その結果、I/Oにオプションがあるときには、後から
自由にそのI/Oに対してオプションに応じた設定ができ
る。

［実施例］以下、この発明の一実施例について図面を参照して詳
細に説明する。

第１図は、この発明のワンチップマイコンの一実施例
のブロック図であり、第２図は、オプション用EEPROMと
I/Oバッファとの関係を示す説明図、第３図は、オプシ
ョン用入出力端子のI/Oの内部構成の説明図である。

第１図において、10は、ワンチップマイコンであっ
て、タイミング発生回路を含むCPU1と、アプリケーショ
ンプログラム記憶用のEEPROM2、入出力端子に対してオ
プション機能付加についてのデータ記憶用のEEPROM3、E
EPROM2及びEEPROM3をアクセスするためのアドレスカウ
ンタ4a、EEPROM2及びEEPROM3に対する書込みデータを一
時的に記憶するレジスタ4b,I/Oバッファ（I/O）5a,5b,
・・・,5n、I/Oバッファ（I/O）6a,6b,・・・6m、オプ
ション設定用入出力端子に接続されたI/Oバッファ（I/
O）7a,7b,・・・７、そしてモード設定用端子８とを
有している。そして、これらの各回路は、バス９を介し
て相互に接続されている。また、オプション機能付加用
のEEPROM3は、前記バス９とは別にオプション設定用入
出力端子に接続されたI/Oバッファ7a,7b,・・・７と
データ線4c及びアドレスバス4d（このアドレスバスはバ
ス９のアドレスバスであってもよい）により相互に接続
されている。

11は、クロック発生回路であって、CPU2をはじめワン
チップマイコン10の各回路にクロックを供給するととも
に、アドレスカウンタ＋デコーダ4a（以下アドレスカウ
ンタ4aとして説明）にクロック（信号11aとして示す）
を供給する。これによりアドレスカウンタ4aは、ワンチ
ップマイコン10に電源が投入され、リセットが解除され
てから動作を始める。12は、イニシャルリセット回路で
あって、通常のイニシャルリセット回路のほかに内部に
カウンタを有していて、電源が“ON"されたときに２種
類の異なるリセット期間を持つリセット信号を発生す
る。第１のリセット信号12aは、アドレスカウンタ4aを
リセット解除をする信号であり、電源電圧が回路動作可
能な電圧になる期間の間、LOWレベル（以下“L"）とな
り、リセット状態を保つ。これは、例えば、クロック発
生回路11のクロックを電源“ON"からほぼ1024個程度カ
ウントする間、“L"であり、その後HIGHレベル（以下
“H"）となる。この信号は、通常のC,Rを用いたリセッ
ト回路やカウンタにより構成することができる。第２の
リセット信号12bは、電源“ON"から“L"となっていて、
第１のリセット信号12aが“H"となってからさらにクロ
ックを、例えば、1024個カウントした後に“L"から“H"
となる信号であり、CPU2等の内部回路のリセット解除を
する。この信号は、例えば、カウンタを用いたリセット
回路により構成することができる。このようなイニシャ
ルリセット回路12によりこれら２つのリセット信号を発
生させることによりアドレスカウンタ4aは、ワンチップ
マイコン10における他の回路よりも先にリセットが解除
されて動作し、０から1023までのアドレスを発生する。
なお、この期間にあるときには、電源電圧はEEPROMやI/
Oバッファが動作する電源電圧になっている。このと
き、アドレスカウンタ4aは、第１のリセット信号12aが
“H"となってから第２のリセット信号12bが“H"となる
までの間、クロック11aにより順次インクリメントさ
れ、各アドレス値に対応するEEPROM3の各アドレスから
データを読出してオプション入出力用のI/Oバッファ7a,
7b,・・・７に対してデータ線4cを介して順次データ
を転送する。

13は、モード設定用端子８に接続されたモード検出回
路であって、モード設定用端子８に加えられる電圧を検
出してワンチップマイコン10を各種のモード状態に設定
する。ここで、設定できるモードとしては、例えば0V〜
2Vの電圧がこの端子に加えられたときには、通常の動作
モードとなり、2Vを越え、3Vまでの電圧がこの端子に加
えられたときには、バスモニタモードとなる。また、3V
を越え、5Vまでの電圧がこの端子に加えられたときに
は、外部のデータを受けてCPUをコントロールできるテ
ストモードとなり、5Vを越え、7Vまでの電圧がこの端子
に加えられたときには、EEPROM2,3へデータを書込む、E
EPROM書込みモードとなる。

そして、I/Oバッファ5a,5b,・・・,5nは、前記のテス
トモードやEEPROM書込みモード時にタイミングをモニタ
するための出力用になるI/Oバッファであって、I/Oバッ
ファ6a,6b,・・・,6nは、テストモードやEEPROM書込み
モード時にEEPROM2,EEPROM3にプログラムデータや各種
のデータを書込むときのデータ入力端子となるI/Oバッ
ファである。なお、I/Oバッファ7a,7b,・・・,7を含
め、各I/Oバッファにはラッチ回路等のデータを記憶す
る回路が含まれている。

バス９は、データバスとアドレスバスとコントロール
バスとで構成されていて、CPU1には、ROMやRAMが内蔵さ
れている。また、20は、各I/Oバッファが接続されてい
る入出力端子である。

第２図は、モード検出回路13とI/Oバッファ6a,6b,・
・・,6nとの関係を示すものである。これらの各I/Oバッ
ファは同様な構成であって、これらを代表するものとし
てI/Oバッファ６を示す。I/Oバッファ６は、入力バッフ
ァ回路61と、出力バッファ回路62、ラッチ回路63,64、
２入力のゲート回路65等を有していて、入力バッファ回
路61と出力バッファ回路62、そしてゲート回路65の一方
の入力がそれぞれ入出力端子20に接続されている。

ここで、モード検出回路13がEEPROM書込みモードを検
出したときにはその出力端子13aに“H"の信号を発生す
る。この出力は、ゲート回路65の他方の入力に入力され
るとともに、入力バッファ回路61,出力バッファ回路62
のディセーブル信号として供給されて入力バッファ回路
61,出力バッファ回路62の動作を停止させる。このと
き、ゲート回路65は開き、入出力端子20の信号を通過さ
せ、それをEEPROMの書込みデータを記憶するレジスタ4b
の入出力端子20の桁位置に対応する桁位置に供給する。

また、モード検出用回路13の入力に3V〜5Vの入力電圧
が加えられCPUを外からコントロールしてコントロール
回路14の内部に設けられた状態レジスタのフラグのうち
EEPROM書込みフラグを“1"にセットする。このフラグが
“1"にされると、I/Oバッファ6a,6b,………,6nを介して
前記のアドレスカウンタ4aの値を外部から設定して次に
I/Oバッファ6a,6b,・・・,6nを介してEEPROM2又は３の
アドレスカウンタ4aが示すアドレスに位置のデータを書
込むことができる。

また、コントロール回路14はEEPROM2,EEPROM3のどち
らか一方を選択するための状態レジスタを持っている。

そこで、EEPROM2,3にプログラムやデータをロードす
るときには、モード設定用端子８に5Vを越えて7Vまでの
電圧を印加し、その後に外部からEEPROM2,EEPROM3の所
定のアドレスデータを書込む。なお、データ書込みタイ
ミングは、バス９をモニタすることでクロックの発生に
合わせて行われる。

ここでは、EEPROM2とEEPROM3は、まったく別のアドレ
ス空間に配置されるものとする。このためEEPROM2とEEP
ROM3の選択は、例えばモード検出用回路13に３〜5Vを加
えて外からCPUをコントロールするモードにし、コント
ロール回路14内部に設けられた状態レジスタにEEPROM2,
EEPROM3のどちらを選択するかを設定する。EEPROM2のア
ドレス設定はCPU1から行う。また、EEPROM3は、ここで
は１アドレスに１ビットのデータを記憶するものとす
る。

第３図は、アドレスカウンタ4aの出力をアドレスバス
4dを介して受け、データをEEPROM3からデータ線4cを介
して受けるオプション入出力用のI/Oバッファ7a,7b,・
・・７を示している。第２図と同様に各I/Oバッファ
を代表して示したのがI/Oバッファ７である。I/Oバッフ
ァ７は、入力バッファであって、データ線4cに接続され
たラッチ回路71と、アドレスバス4dに接続されたアドレ
スデコーダ72、入力回路73、プルアップ用のトランジス
タ74等とで構成されている。なお、出力バッファの場合
には、入力回路73が出力回路となる。

この場合にラッチ回路71にデータ“1"あるいは“0"を
セットすることで、“1"のときにはトランジスタ74が
“OFF"して入力回路73がプルアップ抵抗なしの入力回路
となり、“0"のときにはトランジスタ74が“ON"してプ
ルアップ抵抗ありの回路となる。これは、一例であっ
て、このほか、出力回路をオープンドレイン回路とする
か、通常のインバータ回路とするか、あるいはプルアッ
プ回路とするか、さらには、プルダウン回路とするか等
をI/Oバッファの回路構成により自由に設定することが
できる。

次に、ワンチップマイコン10の全体的な動作について
説明する。

まず、EEPROM3についてのデータ書込み動作から説明
すると、モード設定用端子８に5Vを越えて7Vのまでの電
圧の信号が供給されると、ワンチップマイコン10は、EE
PROM書込みモードとなる。

このとき、まず、I/Oバッファ6a,6b,・・・,6nを介し
てEEPROM2及び３にデータが書込める。EEPROM3のアドレ
ス空間は、“0"〜“1023"までであるので、そこに各I/O
バッファ7a,7b,・・・,7のラッチ回路71にセットする
データを格納する。この場合、EEPROM3のそれぞれのア
ドレスに格納するデータは、そのアドレス値と各I/Oバ
ッファ７におけるアドレスデコーダ72のデコードアドレ
スとが一致するアドレス位置にそのラッチ回路71がラッ
チすべきデータとして“1"又は“0"が記憶されている。

このようにしてそれぞれのEEPROM2,3にデータが記憶
されたワンチップマイコン10にモード検出回路の入力が
0V〜2Vで通常動作モードになる様に設定され、電源が投
入されて動作状態にされると、リセット回路13が動作す
る。そして、まず、クロックがほぼ“1023"までカウン
トされたタイミングで第１のリセット信号12aが“L"か
ら“H"になり、アドレスカウンタ4aのリセットが解除さ
れる。このときには電源電圧は、回路が動作可能な安定
状態に入っている。

アドレスカウンタ4aは、このタイミングで“0"からク
ロック発生回路11からのクロック11aに応じてインクリ
メントされていき、各インクリメントされたアドレスに
おいてEEPROM3のアドレスをアクセスし、EEPROM3から読
出したデータを各I/Oバッファ7a,7b,・・・,7に送出
する。各I/Oバッファ７では、そのうち対応するアドレ
スをデコードするアドレスデコーダ72を持つI/Oバッフ
ァがアドレスバス4dから供給されたアドレス信号（アド
レスカウンタ4aの値）をデコードしてそのラッチ回路71
にEEPROM3からのデータをセットしていく。

このようにして、発生クロックが“1024"から“2048"
（＝1024＋1024）までのタイミングになると、今度は、
第２のリセット信号12bが“L"から“H"となり、ワンチ
ップマイコン10の内部回路のリセットが解除され、通常
の動作に入る。このときには、各I/Oバッファ7a,7b,・
・・,7のラッチ回路71には、EEPROM3に記憶されたデ
ータに従って“1"あるいは“0"のデータが設定されてい
て、それに接続される入出力端子がオプションに応じた
機能に選択されている。

さて、各I/Oバッファ7a,7b,・・・,7の内容を変更
したいときには、モード設定用端子８に前記した所定の
電圧の信号を加えて、EEPROM書込みモードにしてEEPROM
3のデータを変更すれば容易に他の状態に設定できるこ
とは理解できよう。

このようにすることにより、アプリケーションプログ
ラムの変更と同時に自由に後からI/Oについてもオプシ
ョン設定ができ、それに対応する入出力端子をオプショ
ンに応じた機能とすることができる。

以上説明してきたが、実施例では、オプション設定用
の入出力端子に接続されたI/Oが複数設けられている
が、これは、１つであってもよい。また、EEPROMとして
アプリケーションプログラムを格納するEEPROMを設けて
いるが、このようなEEPROMが設けられていなくてもよ
い。さらに、この発明は、EEPROMに限定されるものでは
なく、このメモリが外部から書換えできるような不揮発
性メモリとしてワンチップマイコンに設けられていれば
どのようなメモリであってもよい。

また、実施例では、入出力端子に対するオプション付
加用のEEPROM3を１ビット記憶用のメモリとしている
が、これは、数ビット記憶用であってもよく、さらに、
例えば、８ビットを１アドレスに記憶し、８ビットパラ
レルに８個の各I/Oバッファに転送するようにしてもよ
い。

実施例では、EEPROM3がアドレスカウンタ4aの示すア
ドレス空間のうち“0"〜“1023"に配置されているが、
アドレス空間はデコーダ等の回路で容易に変換が可能で
あるので、このEEPROM3がどこの空間に配置されていて
もよいことはもちろんである。さらに、このアドレス空
間の割り当ての数は、I/Oバッファにデータを転送する
数に対応するかそれ以上であればよい。したがって、第
１のイニシャルリセット信号と第２のイニシャルリセッ
ト信号との間の期間はそれに応じて決定されればよい。

［発明の効果］以上の説明から理解できるように、この発明にあって
は、イニシャルリセット回路に期間の相違する第１及び
第２のイニシャルリセット信号を発生させ、第１のリセ
ット信号12aと第２のリセット信号12bとの間に端子を介
して電気信号により書込がみできる不揮発性メモリ、例
えば、EEPROMのアクセス回路を動作させてEEPROMに記憶
したデータをI/Oに転送するようにしているので、EEPRO
Mのデータをあらかじめ外部から書込み、変更しておけ
ば、I/Oに記憶されるデータを容易に変更することがで
きる。

その結果、I/Oにオプションがあるときには、後から
自由にそのオプションに応じた設定ができる。

これによりワンチップマイコンを開発したり、後から
用途に応じて入出力端子機能を変更するような場合には
自由にかつ効率よくI/O端子の内容変更をすることが可
能になり、外部回路の修正や開発や外付けをすることな
しにワンチップマイコンを使用することができる。した
がって、ワンチップマイコンのアプリケーションの開発
期間を短くでき、また、用途変更の自由度を増加させる
ことができる。

【図面の簡単な説明】

第１図は、この発明のワンチップマイコンの一実施例の
ブロック図、第２図は、オプション用EEPROMとI/Oバッ
ファとの関係を示す説明図、第３図は、オプション用入
出力端子のI/Oバッファの内部構成の説明図である。１……CPU、２……プリケーションプログラム記憶用EEP
ROM、３……オプション機能付加用のEEPROM、4a……ア
ドレスカウンタ、 4b……書込みデータを記憶するレジスタ、 4c……データ線、4d……アドレスバス、 5a,5b,5n,6a,6b,6m,7a,7b,7……I/Oバッファ、８……
モード設定用端子、９……バス、10……ワンチップマイ
コン、14……コントロール回路（EEPROMをコントロール
する回路）。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開昭60−103424（ＪＰ，Ａ) 特開平１−149158（ＪＰ，Ａ) 特開平１−154212（ＪＰ，Ａ)

Claims

【特許請求の範囲】

【請求項１】外部から書換可能な不揮発性メモリとCPU
とを内蔵したワンチップマイクロコンピュータにおい
て、前記不揮発性メモリは、端子から入力される電気信
号により書換え可能なメモリであって、リセット期間が
短い第１の期間を有する第１イニシャルリセット信号と
これよりリセット期間が長い第２の期間を有する第２の
イニシャルリセット信号とを発生するイニシャルリセッ
ト回路と、前記不揮発性メモリのアドレスをアクセスす
る信号を送出するアドレスカウンタと、特定のデータが
セットされる記憶回路を有しこの記憶回路に記憶された
データに応じて動作するI/Oバッファとを備え、前記第
１の期間は、前記不揮発性メモリと前記アドレスカウン
タと前記記憶回路とが動作可能になるまでの期間であ
り、前記第２の期間は、前記不揮発性メモリと前記アド
レスカウンタと前記記憶回路以外の前記CPUを含めた内
部回路が動作可能になる期間であって、前記記憶回路に
転送するデータが前記不揮発性メモリに前記端子を介し
て電気信号として書込まれ、前記アドレスカウンタが前
記イニシャルリセット回路から前記第１のイニシャルリ
セット信号を受けてリセットが解除された前記第１の期
間終了から前記第２の期間の終了までの間に前記アドレ
スカウンタのカウント値を順次更新してこのアドレスカ
ウンタのカウント値に応じてアクセスされる前記不揮発
性メモリに記憶されたデータを前記記憶回路に転送して
記憶し、前記CPUを含めた内部回路が前記イニシャルリ
セット回路から前記第２のイニシャルリセット信号を受
けてリセットが解除された前記第２の期間の終了後に前
記CPUを含めた内部回路を動作させることを特徴とする
ワンチップマイクロコンピュータ。