JPH0878363A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0878363A JPH0878363A JP20862094A JP20862094A JPH0878363A JP H0878363 A JPH0878363 A JP H0878363A JP 20862094 A JP20862094 A JP 20862094A JP 20862094 A JP20862094 A JP 20862094A JP H0878363 A JPH0878363 A JP H0878363A
- Authority
- JP
- Japan
- Prior art keywords
- film
- blanket
- hydrogen
- partial pressure
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 本発明は、半導体基板上にブランケットＷ
膜を形成する方法に関し、ブランケットＷ膜成長時にお
いて、下地のＴｉＮ膜が剥がれない方法を提供する。 【構成】 半導体基板上へのブランケットＷ膜の成長に
おいて、反応ガスとして用いる六弗化タングステンガス
と水素ガスの混合ガスの内、該六弗化タングステンと該
水素との反応が該六弗化タングステンの分解に対して支
配的となる分圧比の領域まで該水素ガスの分圧を上げて
該ブランケットＷ膜の成長を行う。
膜を形成する方法に関し、ブランケットＷ膜成長時にお
いて、下地のＴｉＮ膜が剥がれない方法を提供する。 【構成】 半導体基板上へのブランケットＷ膜の成長に
おいて、反応ガスとして用いる六弗化タングステンガス
と水素ガスの混合ガスの内、該六弗化タングステンと該
水素との反応が該六弗化タングステンの分解に対して支
配的となる分圧比の領域まで該水素ガスの分圧を上げて
該ブランケットＷ膜の成長を行う。
Description
【０００１】
【産業上の利用分野】本発明は半導体基板上にブランケ
ットタングステン（Ｗ）膜を形成する方法に関するもの
である。
ットタングステン（Ｗ）膜を形成する方法に関するもの
である。
【０００２】近年、半導体デバイスの高集積化、微細化
により、電極配線にも高融点金属膜、特に、ブランケッ
トＷ膜や選択成長Ｗ膜が多用されている。
により、電極配線にも高融点金属膜、特に、ブランケッ
トＷ膜や選択成長Ｗ膜が多用されている。
【０００３】
【従来の技術】図６は従来例の説明図である。図におい
て、31は半導体基板、32はＴｉ膜、33はＴｉＮ膜、34は
水素分子、35はＷ核、36はＷ膜、37はＴｉＦ膜である。
て、31は半導体基板、32はＴｉ膜、33はＴｉＮ膜、34は
水素分子、35はＷ核、36はＷ膜、37はＴｉＦ膜である。
【０００４】現在、ブランケットＷ膜の成長は、通常初
期の核形成として六弗化タングステン（ＷＦ6 ）のシラ
ン（ＳｉＨ4 ）還元により表面に半導体膜、金属膜、絶
縁膜の混在する半導体基板上全面に薄い膜を形成する。
期の核形成として六弗化タングステン（ＷＦ6 ）のシラ
ン（ＳｉＨ4 ）還元により表面に半導体膜、金属膜、絶
縁膜の混在する半導体基板上全面に薄い膜を形成する。
【０００５】そして、Ｗの核を形成後、水素（Ｈ2 ）還
元により基板全面にブランケットＷ膜を被覆形成する。
この際、特にコンタクトホール埋め込みに用いる場合は
段差被覆性が重要になる。段差被覆性にはＷＦ6 の分圧
が高く、温度が低い方が良い。
元により基板全面にブランケットＷ膜を被覆形成する。
この際、特にコンタクトホール埋め込みに用いる場合は
段差被覆性が重要になる。段差被覆性にはＷＦ6 の分圧
が高く、温度が低い方が良い。
【０００６】通常は、下地にＴｉＮ膜を用いるが、ＷＦ
6 分圧を高くすると、つまり、図６（ａ）に示すよう
に、Ｈ2 の分圧が低い状態では、Ｗ核５が形成されてい
る部分では水素分子34は解離するが、ＴｉＮ膜33上では
解離しにくい。このため、ＴｉＮ膜33上でのＷ膜36の成
長は、ＷＦ6 →Ｗ＋６Ｆ- の反応が支配的となる。
6 分圧を高くすると、つまり、図６（ａ）に示すよう
に、Ｈ2 の分圧が低い状態では、Ｗ核５が形成されてい
る部分では水素分子34は解離するが、ＴｉＮ膜33上では
解離しにくい。このため、ＴｉＮ膜33上でのＷ膜36の成
長は、ＷＦ6 →Ｗ＋６Ｆ- の反応が支配的となる。
【０００７】その結果、図６（ｂ）に示すように、解離
したＦイオン（Ｆ- ）がＴｉＮ膜33の中に潜り込み、下
地のＴｉ膜32と反応してＴｉの弗化物であるＴｉＦ膜37
を形成し、ＴｉＮ膜33が剥がれてしまう。
したＦイオン（Ｆ- ）がＴｉＮ膜33の中に潜り込み、下
地のＴｉ膜32と反応してＴｉの弗化物であるＴｉＦ膜37
を形成し、ＴｉＮ膜33が剥がれてしまう。
【０００８】特に、低温の場合だとシラン還元時の反応
が悪く、図６（ａ）に示したように局所的に基板表面に
ＴｉＮ膜33が露出している場合があり、Ｗ膜36の成長時
に、ＷＦ6 が余っていることによりＴｉＮ膜33が剥がれ
やすい傾向にある。
が悪く、図６（ａ）に示したように局所的に基板表面に
ＴｉＮ膜33が露出している場合があり、Ｗ膜36の成長時
に、ＷＦ6 が余っていることによりＴｉＮ膜33が剥がれ
やすい傾向にある。
【０００９】本発明は、以上の点を鑑み、ブランケット
Ｗ膜成長時において下地のＴｉＮ膜が剥がれないＷ膜の
成長方法を提供する。
Ｗ膜成長時において下地のＴｉＮ膜が剥がれないＷ膜の
成長方法を提供する。
【００１０】
【課題を解決するための手段】図１は本発明の原理説明
図、図２はＷ膜成長レートと水素分圧の関係図（理論
値）である。
図、図２はＷ膜成長レートと水素分圧の関係図（理論
値）である。
【００１１】図において、１は半導体基板、２はＴｉ
膜、３はＴｉＮ膜、４は水素分子、５はＷ核、６はＷ膜
である。従来の処理条件で用いている水素分圧条件は、
図２に示すように、Ｗ膜の成長レートが水素分圧の１／
２乗に比例する領域Ｉの範囲内であり、このときは半導
体基板上での水素の解離反応が律則しているが、図６で
説明したように、ＴｉＮ膜上では水素が解離しにくい。
膜、３はＴｉＮ膜、４は水素分子、５はＷ核、６はＷ膜
である。従来の処理条件で用いている水素分圧条件は、
図２に示すように、Ｗ膜の成長レートが水素分圧の１／
２乗に比例する領域Ｉの範囲内であり、このときは半導
体基板上での水素の解離反応が律則しているが、図６で
説明したように、ＴｉＮ膜上では水素が解離しにくい。
【００１２】つまり、ＷＦ6 が反応の対象を求めて漂っ
ていることになり、これがＴｉＮ膜の表面に達すると、
ここで電子の授受が発生し、ＷＦ6 が分解してしまう。
そのためＦ原子は静電力でＴｉＮ膜中に引っ張り込まれ
るが、この際、ＴｉＮ膜とは反応せず、更に下層に存在
するＴｉ膜のＴｉ原子と反応する。ＴｉＦは常温で固体
であり、これが形成されると、ＴｉＮ膜が押し上げら
れ、剥がれることとなる。
ていることになり、これがＴｉＮ膜の表面に達すると、
ここで電子の授受が発生し、ＷＦ6 が分解してしまう。
そのためＦ原子は静電力でＴｉＮ膜中に引っ張り込まれ
るが、この際、ＴｉＮ膜とは反応せず、更に下層に存在
するＴｉ膜のＴｉ原子と反応する。ＴｉＦは常温で固体
であり、これが形成されると、ＴｉＮ膜が押し上げら
れ、剥がれることとなる。
【００１３】そこで、本発明では、図１（ａ）に示すよ
うに、半導体基板１上での水素の解離は確立の問題なの
で、水素分圧を上げてやることにより、水素分子４を増
やして、出来るだけ半導体基板１の表面に反応せずに余
るＷＦ6 ガスをなくそうとするものである。
うに、半導体基板１上での水素の解離は確立の問題なの
で、水素分圧を上げてやることにより、水素分子４を増
やして、出来るだけ半導体基板１の表面に反応せずに余
るＷＦ6 ガスをなくそうとするものである。
【００１４】つまり、上記の問題解決するために、図１
（ｂ）に示すＷＦ6 成長時の水素分圧を上げてやり、余
剰ＷＦ6 をなくしてやるものとする。Ｗ膜の段差被覆性
はＷＦ6 の供給律則領域では劣っている。水素分圧を上
げながらＷＦ6 の反応律則領域で成膜してやる必要があ
る。
（ｂ）に示すＷＦ6 成長時の水素分圧を上げてやり、余
剰ＷＦ6 をなくしてやるものとする。Ｗ膜の段差被覆性
はＷＦ6 の供給律則領域では劣っている。水素分圧を上
げながらＷＦ6 の反応律則領域で成膜してやる必要があ
る。
【００１５】そこで、本発明の手段として、Ｗ膜の成長
レートから、水素の移動限界分圧を求めた上で、図２の
領域IIに相当するそれ以上の分圧領域で成膜する。すな
わち、本発明の目的は、半導体基板上へのブランケット
Ｗ膜の成長において、反応ガスとして用いる六弗化タン
グステンガスと水素ガスとの混合ガスの内、図２に示す
ような六弗化タングステンと水素の反応が六弗化タング
ステンの分解に対して支配的となる分圧比の領域まで水
素ガスの分圧を上げて、ブランケットＷ膜の成長を行う
ことにより達成される。
レートから、水素の移動限界分圧を求めた上で、図２の
領域IIに相当するそれ以上の分圧領域で成膜する。すな
わち、本発明の目的は、半導体基板上へのブランケット
Ｗ膜の成長において、反応ガスとして用いる六弗化タン
グステンガスと水素ガスとの混合ガスの内、図２に示す
ような六弗化タングステンと水素の反応が六弗化タング
ステンの分解に対して支配的となる分圧比の領域まで水
素ガスの分圧を上げて、ブランケットＷ膜の成長を行う
ことにより達成される。
【００１６】
【作用】上記のように、本発明のＣＶＤ−Ｗ膜成長方法
を用いれば、この結果、ＴｉＮ膜上でのＷ膜の成長は、
図２に示すように、 ＷＦ6 ＋ ３Ｈ2 → Ｗ ＋ ６ＨＦ↑ が支配的になり、余剰のＷＦ6 がＴｉＮ膜の表面に到達
しないので、Ｗ膜は一様に均一な厚さで成長する。
を用いれば、この結果、ＴｉＮ膜上でのＷ膜の成長は、
図２に示すように、 ＷＦ6 ＋ ３Ｈ2 → Ｗ ＋ ６ＨＦ↑ が支配的になり、余剰のＷＦ6 がＴｉＮ膜の表面に到達
しないので、Ｗ膜は一様に均一な厚さで成長する。
【００１７】すなわ余剰ＷＦ6 によるＴｉＮ膜剥がれが
抑えられる。更に、段差被覆性を犠牲にせずにスループ
ットが上がり、また成膜中にチャンバー内に吸着したＦ
原子をＨＦにして飛ばす効果も期待でき、結果として微
小なゴミ・異物等のパーティクルの減少、品質向上に寄
与する。
抑えられる。更に、段差被覆性を犠牲にせずにスループ
ットが上がり、また成膜中にチャンバー内に吸着したＦ
原子をＨＦにして飛ばす効果も期待でき、結果として微
小なゴミ・異物等のパーティクルの減少、品質向上に寄
与する。
【００１８】
【実施例】図３はＷ膜成長レートと水素分圧の関係図
（実験値）、図４は本発明の一実施例の工程順模式断面
図である。
（実験値）、図４は本発明の一実施例の工程順模式断面
図である。
【００１９】図において、11はシリコン（Ｓｉ）基板、
12はフィールド二酸化シリコン(SiO2)膜、13はｐ型ウェ
ル、14はソース・ドレイン拡散層、15はゲート電極、16
は層間SiO2膜、17はコンタクトホール、18はＴｉ膜、19
はＴｉＮ膜、20はブランケットＷ膜、21はＡｌ−Ｓｉ−
Ｃｕ膜、22はSiO2膜、23はＳＯＧ膜、24はＴＥＯＳSiO2
膜、25はＴｉ膜、26はＴｉＮ膜、27はＡｌ−Ｓｉ−Ｃｕ
膜、28はパッシベーションSiO2膜、29はパッシベーショ
ン Si3N4膜である。
12はフィールド二酸化シリコン(SiO2)膜、13はｐ型ウェ
ル、14はソース・ドレイン拡散層、15はゲート電極、16
は層間SiO2膜、17はコンタクトホール、18はＴｉ膜、19
はＴｉＮ膜、20はブランケットＷ膜、21はＡｌ−Ｓｉ−
Ｃｕ膜、22はSiO2膜、23はＳＯＧ膜、24はＴＥＯＳSiO2
膜、25はＴｉ膜、26はＴｉＮ膜、27はＡｌ−Ｓｉ−Ｃｕ
膜、28はパッシベーションSiO2膜、29はパッシベーショ
ン Si3N4膜である。
【００２０】図３に先ず、水素分圧を種々変えて、Ｗ膜
成長レートを測定し、理論値との整合性を確認した実験
結果を示す。図３において、領域Ｉは従来から用いられ
てきた条件の範囲であり、水素分圧の１／２乗に比例し
た直線にのっている。
成長レートを測定し、理論値との整合性を確認した実験
結果を示す。図３において、領域Ｉは従来から用いられ
てきた条件の範囲であり、水素分圧の１／２乗に比例し
た直線にのっている。
【００２１】領域IIではＷ膜の成長レートが落ちている
が、これは水素の移動限界に達したか、或いは、ＷＦ6
の反応速度が追いついていないかのどちらかである。実
験によるＴｉＮ膜の剥がれ調査から、水素分圧を上げる
と剥がれが抑えられる効果が確認できているので、後者
であることが判明する。
が、これは水素の移動限界に達したか、或いは、ＷＦ6
の反応速度が追いついていないかのどちらかである。実
験によるＴｉＮ膜の剥がれ調査から、水素分圧を上げる
と剥がれが抑えられる効果が確認できているので、後者
であることが判明する。
【００２２】次に、本発明のブランケットＷ膜の成長方
法をＭＯＳ形ＬＳＩデバイスに適用した本発明の一実施
例について図４の工程順模式断面図を用いて説明する。
図４（ａ）に示すように、ｎ型のSi基板11の表面にフィ
ールドSiO2膜12が形成され、活性領域が画定される。
法をＭＯＳ形ＬＳＩデバイスに適用した本発明の一実施
例について図４の工程順模式断面図を用いて説明する。
図４（ａ）に示すように、ｎ型のSi基板11の表面にフィ
ールドSiO2膜12が形成され、活性領域が画定される。
【００２３】活性領域にはｐ型ウェル13が形成されてお
り、ｐ型ウェル13内にはｎ+ 型領域のソース・ドレイン
拡散層14と、Si基板11とゲートSiO2膜を隔てて形成され
たポリSi膜等の絶縁ゲート構造を有するゲート電極15か
らなるｎチャネルＭＯＳＦＥＴが形成されている。
り、ｐ型ウェル13内にはｎ+ 型領域のソース・ドレイン
拡散層14と、Si基板11とゲートSiO2膜を隔てて形成され
たポリSi膜等の絶縁ゲート構造を有するゲート電極15か
らなるｎチャネルＭＯＳＦＥＴが形成されている。
【００２４】活性領域及びフィールドSiO2膜12上には層
間SiO2膜16が形成されている。層間SiO2膜16はＴＥＯＳ
系SiO2膜を１．０μｍ堆積した後、エッチバックにより
表面を平坦化したものである。
間SiO2膜16が形成されている。層間SiO2膜16はＴＥＯＳ
系SiO2膜を１．０μｍ堆積した後、エッチバックにより
表面を平坦化したものである。
【００２５】層間SiO2膜16のソース・ドレイン拡散層14
の領域に相当する部分にコンタクトホール17を形成す
る。コンタクトホール17形成後、図４（ｂ）に示すよう
に、層間SiO2膜16の表面にスパッタによりＴｉ膜18を 2
00Å、ＴｉＮ膜19を 1,000Åの厚さに連続的に堆積し、
コンタクトメタル及び接着層とする。続いて、枚葉式減
圧ＣＶＤ装置により本発明のブランケットＷ膜20を堆積
する。ブランケットＷ膜20の厚さはコンタクトホール17
の径とほぼ同等とする。成膜条件は、温度 450℃、ガス
圧80Torr、水素分圧22Torr、ＷＦ6 分圧１Torrとする。
の領域に相当する部分にコンタクトホール17を形成す
る。コンタクトホール17形成後、図４（ｂ）に示すよう
に、層間SiO2膜16の表面にスパッタによりＴｉ膜18を 2
00Å、ＴｉＮ膜19を 1,000Åの厚さに連続的に堆積し、
コンタクトメタル及び接着層とする。続いて、枚葉式減
圧ＣＶＤ装置により本発明のブランケットＷ膜20を堆積
する。ブランケットＷ膜20の厚さはコンタクトホール17
の径とほぼ同等とする。成膜条件は、温度 450℃、ガス
圧80Torr、水素分圧22Torr、ＷＦ6 分圧１Torrとする。
【００２６】ＷＦ6 等の弗素系ガス及び不活性ガスによ
りSi基板11上全面に堆積したブランケットＷ膜20をエッ
チバックし、コンタクトホール17の中以外のブランケッ
トＷ膜20を除去する。このようにして、コンタクトホー
ル17内はブランケットＷ膜20により充填される。
りSi基板11上全面に堆積したブランケットＷ膜20をエッ
チバックし、コンタクトホール17の中以外のブランケッ
トＷ膜20を除去する。このようにして、コンタクトホー
ル17内はブランケットＷ膜20により充填される。
【００２７】次に、スパッタ法により、厚さ 6,000Åの
Ａｌ−Ｓｉ−Ｃｕ膜21を成膜する。これとＴｉ膜18及び
ＴｉＮ膜19との積層膜をパターニングし、一層目の配線
を形成する。このようにして、ｎ+ 型領域のソース・ド
レイン拡散層14と一層目の配線とを電気的に接続するこ
とができる。
Ａｌ−Ｓｉ−Ｃｕ膜21を成膜する。これとＴｉ膜18及び
ＴｉＮ膜19との積層膜をパターニングし、一層目の配線
を形成する。このようにして、ｎ+ 型領域のソース・ド
レイン拡散層14と一層目の配線とを電気的に接続するこ
とができる。
【００２８】続いて、図４（ｃ）に示すように、プラズ
マＣＶＤ法により、厚さ 4,000ÅのSiO2膜22を一層目配
線上、Si基板11の全面に堆積する。そして、厚さ 2,500
ÅのＳＯＧ膜23を塗布してエッチバックすることによ
り、表面を平坦化する。その上に厚さ 6,000ÅのＴＥＯ
Ｓ系SiO2膜24を被覆する。
マＣＶＤ法により、厚さ 4,000ÅのSiO2膜22を一層目配
線上、Si基板11の全面に堆積する。そして、厚さ 2,500
ÅのＳＯＧ膜23を塗布してエッチバックすることによ
り、表面を平坦化する。その上に厚さ 6,000ÅのＴＥＯ
Ｓ系SiO2膜24を被覆する。
【００２９】次に、図示はしないが、一層目の配線と二
層目の配線の接続をするために、接続領域において、Ｔ
ＥＯＳ系SiO2膜24とSiO2膜22に二層目のＡｌ−Ｓｉ−Ｃ
ｕ膜27に接続するためのコンタクトホールを形成する。
一層目のコンタクトホールと同様に、Ｔｉ膜25、ＴｉＮ
膜26のスパッタを行い、二層目のブランケットＷ膜の堆
積、更にエッチバックによりコンタクトホール内にのみ
ブランケットＷ膜を充填する。
層目の配線の接続をするために、接続領域において、Ｔ
ＥＯＳ系SiO2膜24とSiO2膜22に二層目のＡｌ−Ｓｉ−Ｃ
ｕ膜27に接続するためのコンタクトホールを形成する。
一層目のコンタクトホールと同様に、Ｔｉ膜25、ＴｉＮ
膜26のスパッタを行い、二層目のブランケットＷ膜の堆
積、更にエッチバックによりコンタクトホール内にのみ
ブランケットＷ膜を充填する。
【００３０】続いて、二層目の配線となるＡｌ−Ｓｉ−
Ｃｕ膜27をスパッタ法により堆積し、Ｔｉ膜25、ＴｉＮ
膜26とともにパターニングを行い、二層目配線を形成す
る。このようにして、一層目配線と二層目配線とを電気
的に接続する。
Ｃｕ膜27をスパッタ法により堆積し、Ｔｉ膜25、ＴｉＮ
膜26とともにパターニングを行い、二層目配線を形成す
る。このようにして、一層目配線と二層目配線とを電気
的に接続する。
【００３１】更に、プラズマＣＶＤ法によりパッシベー
ション膜として厚さ 2,000ÅのパッシベーションSiO2膜
28及び厚さ１μｍのパッシベーション Si3N4膜29を被覆
してＭＯＳ型ＬＳＩを形成する。
ション膜として厚さ 2,000ÅのパッシベーションSiO2膜
28及び厚さ１μｍのパッシベーション Si3N4膜29を被覆
してＭＯＳ型ＬＳＩを形成する。
【００３２】本発明の水素分圧を上げてＴｉＮ膜の剥離
を防止したロットと、従来方法の剥がれ対策を採らない
ロットとの歩留りを調べた結果、図５に示すように本発
明は歩留りが平均して二倍以上に向上している。
を防止したロットと、従来方法の剥がれ対策を採らない
ロットとの歩留りを調べた結果、図５に示すように本発
明は歩留りが平均して二倍以上に向上している。
【００３３】
【発明の効果】上記のように、本発明のＣＶＤ法による
ブランケットＷ膜成長方法を用いれば、余剰のＷＦ6 が
ＴｉＮ膜の表面に到達しないので、余剰ＷＦ6 によるＴ
ｉＮ膜剥がれが抑えられて、Ｗ膜は一様に均一な厚さで
成長し、段差被覆性を犠牲にせずにスループットが上が
り、歩留りの向上が期待できる。
ブランケットＷ膜成長方法を用いれば、余剰のＷＦ6 が
ＴｉＮ膜の表面に到達しないので、余剰ＷＦ6 によるＴ
ｉＮ膜剥がれが抑えられて、Ｗ膜は一様に均一な厚さで
成長し、段差被覆性を犠牲にせずにスループットが上が
り、歩留りの向上が期待できる。
【００３４】また成膜中にチャンバー内に吸着したＦ原
子をＨＦにして飛ばす効果も期待でき、微小なゴミ・異
物等のパーティクルの減少、品質向上に寄与する。
子をＨＦにして飛ばす効果も期待でき、微小なゴミ・異
物等のパーティクルの減少、品質向上に寄与する。
【図１】 本発明の原理説明図
【図２】 Ｗ膜成長レートとＨ2 分圧の関係図（理論
値）
値）
【図３】 Ｗ膜成長レートとＨ2 分圧の関係図（実験
値）
値）
【図４】 本発明の一実施例の工程順模式断面図
【図５】 本発明と従来例との歩留り比較
【図６】 従来例の説明図
図において １ 半導体基板 ２ Ｔｉ膜 ３ ＴｉＮ膜 ４ 水素分子 ５ Ｗ核 ６ Ｗ膜 11 Ｓｉ基板 12 フィールドSiO2膜 13 ｐ型ウェル 14 ソース・ドレイン拡散層 15 ゲート電極 16 層間SiO2膜 17 コンタクトホール 18 Ｔｉ膜 19 ＴｉＮ膜 20 ブランケットＷ膜 21 Ａｌ−Ｓｉ−Ｃｕ膜 22 SiO2膜 23 ＳＯＧ膜 24 ＴＥＯＳ系SiO2膜 25 Ｔｉ膜 26 ＴｉＮ膜 27 Ａｌ−Ｓｉ−Ｃｕ膜 28 パッシベーションSiO2膜 29 パッシベーション Si3N4膜
Claims (1)
- 【請求項１】 半導体基板上へのブランケットタングス
テン膜の成長において、反応ガスとして用いる六弗化タ
ングステンガスと水素ガスの混合ガスの内、該六弗化タ
ングステンと該水素との反応が該六弗化タングステンの
分解に対して支配的となる分圧比の領域まで該水素ガス
の分圧を上げて該ブランケットタングステン膜の成長を
行うことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20862094A JPH0878363A (ja) | 1994-09-01 | 1994-09-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20862094A JPH0878363A (ja) | 1994-09-01 | 1994-09-01 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0878363A true JPH0878363A (ja) | 1996-03-22 |
Family
ID=16559245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20862094A Withdrawn JPH0878363A (ja) | 1994-09-01 | 1994-09-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0878363A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6315836B1 (en) | 1998-07-13 | 2001-11-13 | Kokusai Electric Co., Ltd. | Clean, recirculating processing method which prevents surface contamination of an object |
-
1994
- 1994-09-01 JP JP20862094A patent/JPH0878363A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6315836B1 (en) | 1998-07-13 | 2001-11-13 | Kokusai Electric Co., Ltd. | Clean, recirculating processing method which prevents surface contamination of an object |
| US6431190B1 (en) | 1998-07-13 | 2002-08-13 | Kokusai Electric Co., Ltd. | Fluid processing apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4617087A (en) | Method for differential selective deposition of metal for fabricating metal contacts in integrated semiconductor circuits | |
| JP3216345B2 (ja) | 半導体装置及びその作製方法 | |
| EP0459772A2 (en) | Method of forming the wiring of a semiconductor circuit | |
| US7186638B2 (en) | Passivation processes for use with metallization techniques | |
| EP0740336B1 (en) | Method for fabricating semiconductor device having buried contact structure | |
| JPH09186102A (ja) | 半導体装置の製造方法 | |
| US5851581A (en) | Semiconductor device fabrication method for preventing tungsten from removing | |
| US5607878A (en) | Contact plug forming method | |
| JPH06291084A (ja) | 半導体装置及び半導体装置の中にタングステン接点を製造する方法 | |
| JPH1012732A (ja) | 半導体装置の製造方法 | |
| KR960009091B1 (ko) | 평탄한 전기적 상호 접속 구조체 제조방법 | |
| JP2000058643A (ja) | プラグの形成方法 | |
| JP2003508909A (ja) | シリコン基板上への導電性珪化物層の形成方法および導電性珪化物接点の形成方法 | |
| JPS60117719A (ja) | 半導体装置の製造方法 | |
| JPH05129231A (ja) | 電極配線 | |
| JPH0878363A (ja) | 半導体装置の製造方法 | |
| JPH08288390A (ja) | 半導体装置およびその製造方法 | |
| JP3628570B2 (ja) | タングステン薄膜の形成方法、半導体装置の製造方法 | |
| JP2937998B1 (ja) | 配線の製造方法 | |
| US20040224501A1 (en) | Manufacturing method for making tungsten-plug in an intergrated circuit device without volcano phenomena | |
| JP3399798B2 (ja) | 半導体装置の製造方法 | |
| JPH053170A (ja) | ブランケツトタングステンプラグ形成法 | |
| US5663094A (en) | Process for producing semiconductor device with wire for three conductive layers | |
| JP3191477B2 (ja) | 配線構造およびその製造方法 | |
| JPH0817762A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011106 |