JPH0878400A - シリコン系材料層のパターン形成方法 - Google Patents

シリコン系材料層のパターン形成方法

Info

Publication number
JPH0878400A
JPH0878400A JP6239440A JP23944094A JPH0878400A JP H0878400 A JPH0878400 A JP H0878400A JP 6239440 A JP6239440 A JP 6239440A JP 23944094 A JP23944094 A JP 23944094A JP H0878400 A JPH0878400 A JP H0878400A
Authority
JP
Japan
Prior art keywords
silicon
based material
material layer
etching
resist film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6239440A
Other languages
English (en)
Inventor
Seiichi Fukuda
誠一 福田
Tetsuya Tatsumi
哲也 辰巳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP6239440A priority Critical patent/JPH0878400A/ja
Publication of JPH0878400A publication Critical patent/JPH0878400A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【目的】 リソグラフィ技術の解像限界よりも微細なパ
ターンを生産性良く形成できるシリコン系材料層のパタ
ーン形成方法を提供すること。 【構成】 第1工程では基体としてのシリコン基板10
の表面に、絶縁膜であるゲート酸化膜11とシリコン系
材料層である多結晶シリコン層12とレジスト膜13と
を順次形成する。この後、レジスト膜13をパターンニ
ングする。第2工程では、パターンニングされたレジス
ト膜13を等方性エッチングすると同時に多結晶シリコ
ン層12のほぼ層厚分を異方性エッチングする。この工
程では、二フッ化二イオウ、二フッ化イオウ、四フッ化
イオウおよび十フッ化二イオウのうちの少なくとも一種
のフッ化イオウを含むエッチングガスを用いる。そして
第3工程では、フッ素以外のハロゲンの少なくとも一種
を含むエッチングガスを用いて、多結晶シリコン層12
の残余部分12aをエッチングする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、例えば多結晶シリコン
層やタングステンポリサイド層などのシリコン系材料層
のパターン形成方法に関するものである。
【0002】
【従来の技術】近年、VLSI、ULSIなどに見られ
るように半導体装置のデザイン・ルールは高度に微細化
している。これに伴い、例えば多結晶シリコン層やタン
グステンポリサイド層などのシリコン系材料層からなる
トランジスタゲート電極の微細加工では、所望のゲート
長に一致する正確なレジストマスクの露光・現像技術が
特に必要になっている。そこで、レジストの微細パター
ンの形成方法が検討され実施されている。
【0003】例えば電子線直接描画技法がある。この方
法は、これまでの量産化可能なリソグラフィ技術よりも
2世代以上先行した微細パターンを形成する方法であ
る。その他、レジストアッシング法も広く用いられてい
る。レジストアッシング法では、リソグラフィ技術によ
って限界寸法まで微細加工したレジストをさらに酸素プ
ラズマまたは酸素ラジカルによってアッシングし、リソ
グラフィ技術の限界以上に微細化されたレジストパター
ンを形成する。
【0004】また上記方法によって微細なレジストパタ
ーンを形成した後、図2に示す過程で進行するドライエ
ッチングを行ってゲート電極を得ている。例えば図2
(a)に示すようにシリコン基板20表面に、ゲート酸
化膜21、多結晶シリコン層22および微細なレジスト
パターン23が順に形成されたものでは、例えばハロゲ
ン系のガスを用いて多結晶シリコン層22をドライエッ
チングする。
【0005】すると、図2(b)に示すように多結晶シ
リコン層22が異方性エッチングされるとともに、エッ
チングによって生成する反応生成物がレジストパターン
23と多結晶シリコン層22の側壁に付着して側壁保護
膜24が形成される。よって図2(c)に示すように、
レジストパターン23の線幅αに忠実にエッチングされ
た多結晶シリコン層22からなるゲート電極が得られ
る。
【0006】
【発明が解決しようとする課題】しかしながら、上記し
た電子線直接描画法、レジストアッシング法では以下の
ような課題がある。電子線直接描画法の場合、レジスト
全面にパターンを直接描画するために、基体全面の処理
に長時間を要する。またこのレジストをその後のドライ
エッチング工程に耐えうるレジストパターンとして利用
するためには、多層レジスト法を採り入れる必要があ
る。したがって、生産性が悪くコストが高くつく。
【0007】またレジストアッシング法では、ドライエ
ッチング工程の前のアッシングによってレジストが薄く
なり、かつレジストの線幅の均一性が得られない。さら
にリソグラフィ技術によるレジストパターン形成工程と
ドライエッチング工程との間にアッシング工程が入るの
で、プロセスフローの観点から純粋な工程増になる。よ
って、レジストアッシング法でも、生産性の点が課題に
なっている。
【0008】本発明は上記課題を解決するためになされ
たものであり、リソグラフィ技術の解像限界よりも微細
なパターンを生産性良く形成できるシリコン系材料層の
パターン形成方法を提供することを目的としている。
【0009】
【課題を解決するための手段】本発明のシリコン系材料
層のパターン形成方法では、まず第1工程で、基体表面
に絶縁膜とシリコン系材料層とレジスト膜とを順次形成
する。この後、レジスト膜をパターンニングする。次い
で第2工程では、パターンニングされたレジスト膜を等
方性エッチングすると同時に上記リコン系材料層のほぼ
層厚分を異方性エッチングする。この工程では、二フッ
化二イオウ、二フッ化イオウ、四フッ化イオウおよび十
フッ化二イオウのうちの少なくとも一種のフッ化イオウ
を含むエッチングガスを用いる。次いで第3工程では、
フッ素以外のハロゲンの少なくとも一種を含むエッチン
グガスを用いて、シリコン系材料層の残余部分をエッチ
ングする。
【0010】上記第2工程で使用するエッチングガス
は、窒素系化合物を含んでいても良い。また上記第3工
程で使用するエッチングガスが、酸素系化合物を含んで
いることも可能である。さらに上記第2工程を行う際に
は、上記基体を0℃〜70℃の範囲内の所定温度に保持
することが好ましい。
【0011】
【作用】本発明では、第2工程においてシリコン系材料
層の異方性エッチングと同時に、パターンニングされた
レジスト膜の等方性エッチングが進行する。そのため、
レジスト膜は第1工程で形成された寸法よりも微細に加
工される。また同時に進行する異方性エッチングによっ
て、シリコン系材料層はレジスト膜と略等しい寸法に微
細加工される。また第3工程で用いるエッチングガス
は、フッ素系のガスとは異なり絶縁膜に対するシリコン
系材料層の選択比が高いガスである。よって、第3工程
では絶縁膜が損傷しない。
【0012】また第2工程で基体を0℃〜70℃の範囲
内の所定温度に保持した際には、0℃以上であるため、
エッチングガスに含まれているフッ化イオウのイオウに
よるレジスト側壁への吸着が抑制される。その結果、レ
ジスト膜の等方性エッチングがなされる。また70℃以
下であるため、レジスト膜のエッチング耐性が劣化しな
い。
【0013】
【実施例】以下、本発明に係るシリコン系材料層のパタ
ーン形成方法の実施例を図1に示す工程図に基づいて説
明する。なおこの実施例では、トランジスタゲート電極
のパターン形成を例にとって述べる。図1(a)に示す
第1工程では、まず拡散炉によって、基体としてのシリ
コン基板10表面に酸化シリコンからなる絶縁膜、つま
りゲート酸化膜11を形成する。このとき、ゲート酸化
膜11を例えば8nm程度の膜厚に形成する。
【0014】次いで、減圧の化学的気相成長法(以下、
CVD法と記す)によって、シリコン系材料層としての
多結晶シリコン層12をゲート酸化膜11上に成膜す
る。なお成膜時には、多結晶シリコン層12に不純物を
ドープする。そして、不純物を多結晶シリコン層12に
均一性良く拡散させて活性化させるために、例えば約8
50℃で10分間程度アニール処理を行う。
【0015】続いてスピンコート法によって、多結晶シ
リコン層12上にフォトレジスト膜(以下、レジスト膜
と略す)13を形成する。その後、エキシマレーザステ
ッパーによって、レジスト膜13をパターンニングす
る。このパターンニングでは、パターンニングされたレ
ジスト膜13の線幅βが、エキシマレーザステッパーの
限界加工寸法に近い例えば0.30μm程度になるよう
に露光、現像を行う。
【0016】次に、図1(b)に示す第2工程を行う。
第2工程ではパターンニングされたレジスト膜13を等
方性エッチングすると同時に多結晶シリコン層12のほ
ぼ層厚分を異方性エッチングする。このジャストエッチ
ングの際のエッチングガスには、二フッ化二イオウ(S
2 2 )、二フッ化イオウ(S2 F)、四フッ化イオウ
(SF4 )および十フッ化二イオウ(S2 10)のうち
の少なくとも一種のフッ化イオウを含むガスを用いる。
またエッチングガスは、窒素系化合物を含んでいても良
い。
【0017】また上記ジャストエッチングに際しては、
シリコン基板10を0℃〜70℃の範囲内の所定温度に
保持する。
【0018】例えばエッチングガスをS2 2 とし、E
CR(Electron Cyclotron Resonance)型のエッチング
装置を用いる場合のジャストエッチングの条件の一例を
以下に示す。マイクロ波供給電力=850W(2.45
GHz)、磁場強度=87.5mT(875G)、 チ
ャンバー内圧力=1.3Pa、高周波(RF)バイアス
電力=100W、シリコン基板温度=30℃、S2 2
ガス流量=100ml/min。
【0019】また上記と同様のエッチングガスで、マグ
ネトロンRIE(Reactive Ion Etching)型のエッチン
グ装置によりジャストエッチングする場合の条件の一例
を以下に示す。磁場強度=20mT(200G)、
チャンバー内圧力=2.5Pa、高周波(RF)バイア
ス電力=250W、 シリコン基板温度=30℃、S2
2 ガス流量=100ml/min。
【0020】このようなジャストエッチングでは、図1
(b)に示すように多結晶シリコン層12に残余部分1
2aが残る。よって第2工程の後は、図1(c)に示す
第3工程のオーバーエッチングを行う。すなわち第3工
程では、フッ素以外のハロゲンの少なくとも一種を含む
エッチングガスを用い、上記のように多結晶シリコン層
12の残余部分12aをエッチングする。オーバエッチ
ングに用いるエッチングガスは、酸素系化合物を含んで
いても良い。
【0021】エッチングガスの具体例としては、臭化水
素(HBr)と塩素(Cl2 )との混合ガス、HBrと
2 との混合ガス、Cl2 とO2 との混合ガスおよびH
BrとCl2 とO2 との混合ガスなどが挙げられる。
【0022】例えばエッチングガスにHBrとCl2
の混合ガスを用い、ECR型のエッチング装置を用いる
場合のオーバエッチングの条件の一例を以下に示す。マ
イクロ波供給電力=850W(2.45GHz)、磁場
強度=87.5mT(875G)、 チャンバー内圧力
=1.3Pa、高周波(RF)バイアス電力=60W、
シリコン基板温度=30℃、HBr/Cl2 ガス流量
=120/10ml/min。
【0023】また上記と同様のエッチングガスで、マグ
ネトロンRIE型のエッチング装置によりオーバエッチ
ングする場合の条件の一例を以下に示す。磁場強度=2
0mT(200G)、 チャンバー内圧力=2.5
Pa、高周波(RF)バイアス電力=120W、シリコ
ン基板温度=30℃、HBr/Cl2 ガス流量=200
/30ml/min。
【0024】このオーバエッチングによって、エキシマ
レーザステッパーの解像限界に近い寸法より約3/5微
細な0.18μm程度の線幅γの多結晶シリコン層12
のパターンが形成される。すなわち、0.18μm程度
の非常に微細なゲート長γを有するゲート電極のパター
ンが得られる。
【0025】上記実施例の第2工程のジャストエッチン
グでは、レジスト膜13とエッチングガスに含まれるフ
ッ化イオウのフッ素とが反応する。そしてフッ素系化合
物(CFX )を生成し、その生成物は異方性エッチング
された多結晶シリコン層12の側壁に付着することなく
排気される。このため、上記したようにパターンニング
されたレジスト膜13の等方性エッチングと、多結晶シ
リコン層12の略層厚分の異方性エッチングとが同時に
進行する。
【0026】その結果、レジスト膜13の線幅γは、第
1工程の露光、現像による線幅の仕上がり寸法βよりも
細く加工される。しかも、同時に進行する異方性エッチ
ングによって、多結晶シリコン層12はレジスト膜13
の線幅γと略等しい線幅寸法に微細加工される。またア
ッシングと異なり、制御性の良いエッチングによってレ
ジスト膜13を微細に加工するので、レジスト膜13の
線幅γの均一性を確保することができる。
【0027】また放電解離条件下では、上記エッチング
ガスに含まれる少なくとも一種のフッ化イオウが解離し
てイオウ(S)が生じる。生じたイオウは異方性エッチ
ングされた多結晶シリコン層12の側壁に吸着するた
め、多結晶シリコン層12のアンダーカットが防止され
る。よって、多結晶シリコン層12の側壁は、シリコン
基板10表面に対して垂直に加工される。
【0028】さらにエッチングガスが窒素系化合物を含
んでいる場合は、例えばSNポリマーからなる窒化イオ
ウ系化合物が異方性エッチングされた多結晶シリコン層
12の側壁に吸着する。よって、このようなエッチング
ガスを用いた場合も多結晶シリコン層12のアンダーカ
ットが防止される。
【0029】また一般に、イオウ系のガスでは、0℃よ
りも低い温度で異方性エッチングが進行し易いことが知
られている。しかし、第2工程ではシリコン基板10を
0℃〜70℃の範囲内の所定温度に保持する。このた
め、エッチングガスに含まれているフッ化イオウのイオ
ウによるレジスト膜13の側壁への吸着が抑制され、レ
ジスト膜13は等方性エッチングされる。なお、シリコ
ン基板10の保持温度の上限値を70℃としたのは、レ
ジスト膜13のエッチング耐性が劣化してマスクとして
の機能を果たさなくなる虞れがあるためである。
【0030】またシリコン基板10の温度を上記のよう
に設定することで、多結晶シリコン層12の側壁へのイ
オウ系化合物の吸着が抑制されるが、RFバイアス電力
を制御することによって多結晶シリコン層12の側壁を
シリコン基板10表面に対して垂直に加工することがで
きる。
【0031】一方、第3工程で用いるフッ素以外のハロ
ゲンの少なくとも一種を含むエッチングガスは、フッ素
系のガスとは異なりゲート酸化膜11に対する多結晶シ
リコン層12の選択比が高いガスである。このため、ゲ
ート酸化膜11に損傷を与えることなく多結晶シリコン
層12の残余部分12aをエッチングすることができ
る。
【0032】さらにエッチングの際は、シリコン系反応
生成物(例えばSiClX やSiBrX など)が生じ
る。生じたシリコン系反応生成物はレジスト膜13や多
結晶シリコン層12の側壁に堆積するため、多結晶シリ
コン層12のアンダーカットが防止される。
【0033】またエッチングガスが酸素系化合物を含ん
でいる場合は、酸化シリコン系化合物(例えばSiOや
SiO2 、SiOBrなど)がレジスト膜13や多結晶
シリコン層12の側壁に吸着するため、オーバーエッチ
ングの際は側壁が一層保護される。
【0034】したがって上記実施例では、ゲート酸化膜
11を損傷させることなく、リソグラフィ技術の解像限
界よりも微細でかつ均一な線幅γのゲート電極のパター
ンを形成することができる。しかも一工程でレジスト膜
13の等方性エッチングと多結晶シリコン層12の異方
性エッチングとを行うので、従来のレジストアッシング
法に比べて工程数が削減される。また電子線直接描画法
に比べて、短時間でレジスト膜13をリソグラフィ技術
の解像限界よりも微細に加工できる。よって、生産性の
向上およびそれに伴うコストの低減を図ることができ
る。
【0035】
【発明の効果】以上説明したように本発明では、第2工
程でパターンニングされたレジスト膜を等方性エッチン
グすると同時にシリコン系材料層の異方性エッチングす
る。このため一工程で、レジスト膜を第1工程で形成さ
れた寸法よりも微細に加工できるとともに、シリコン系
材料層をレジスト膜の寸法に微細加工できる。また第3
工程で用いるエッチングガスは、フッ素系のガスとは異
なり絶縁膜に対するシリコン系材料層の選択比が高いガ
スであるため、絶縁膜に損傷を与えることなくシリコン
系材料層の残余部分をエッチングすることができる。
【0036】したがって本発明によれば、リソグラフィ
技術の解像限界よりも微細なシリコン系材料層のパター
ンを、従来法に比べて生産性良く低コストで形成するこ
とができる。
【0037】また第2工程で基体を0℃〜70℃の範囲
内の所定温度に保持した際には、エッチングガスに含ま
れているフッ化イオウのイオウによりレジスト膜の等方
性エッチングが進行するので、レジスト膜を確実に微細
加工することができる。
【図面の簡単な説明】
【図1】本発明の一例を示す工程図である。
【図2】従来法の一例を示す工程図である。
【符号の説明】
10 シリコン基板(基体) 11 ゲート酸化膜(絶縁膜) 12 多結晶シリコン層(シリコン系材料層) 13 レジスト膜 13a 残余部分

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 基体表面に絶縁膜とシリコン系材料層と
    レジスト膜とを順次形成した後、前記レジスト膜をパタ
    ーンニングする第1工程と、 二フッ化二イオウ、二フッ化イオウ、四フッ化イオウお
    よび十フッ化二イオウのうちの少なくとも一種のフッ化
    イオウを含むエッチングガスを用いて、前記パターンニ
    ングされたレジスト膜を等方性エッチングすると同時に
    前記シリコン系材料層のほぼ層厚分を異方性エッチング
    する第2工程と、 フッ素以外のハロゲンの少なくとも一種を含むエッチン
    グガスを用いて、前記シリコン系材料層の残余部分をエ
    ッチングする第3工程とからなることを特徴とするシリ
    コン系材料層のパターン形成方法。
  2. 【請求項2】 請求項1記載のシリコン系材料層のパタ
    ーン形成方法において、 前記第2工程で使用するエッチングガスは、窒素系化合
    物を含んでいることを特徴とするシリコン系材料層のパ
    ターン形成方法。
  3. 【請求項3】 請求項1または請求項2記載のシリコン
    系材料層のパターン形成方法において、 前記第3工程で使用するエッチングガスは、酸素系化合
    物を含んでいることを特徴とするシリコン系材料層のパ
    ターン形成方法。
  4. 【請求項4】 請求項1、請求項2または請求項3記載
    のシリコン系材料層のパターン形成方法において、 前記第2工程を行う際は、前記基体を0℃〜70℃の範
    囲内の所定温度に保持することを特徴とするシリコン系
    材料層のパターン形成方法。
JP6239440A 1994-09-06 1994-09-06 シリコン系材料層のパターン形成方法 Pending JPH0878400A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6239440A JPH0878400A (ja) 1994-09-06 1994-09-06 シリコン系材料層のパターン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6239440A JPH0878400A (ja) 1994-09-06 1994-09-06 シリコン系材料層のパターン形成方法

Publications (1)

Publication Number Publication Date
JPH0878400A true JPH0878400A (ja) 1996-03-22

Family

ID=17044809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6239440A Pending JPH0878400A (ja) 1994-09-06 1994-09-06 シリコン系材料層のパターン形成方法

Country Status (1)

Country Link
JP (1) JPH0878400A (ja)

Similar Documents

Publication Publication Date Title
US6461974B1 (en) High temperature tungsten etching process
US4613400A (en) In-situ photoresist capping process for plasma etching
JP3390814B2 (ja) 酸化物部分又は窒化物部分を含む被処理体のエッチング方法
JP4579611B2 (ja) ドライエッチング方法
US6008139A (en) Method of etching polycide structures
KR101476435B1 (ko) 다중-레이어 레지스트 플라즈마 에치 방법
US5880033A (en) Method for etching metal silicide with high selectivity to polysilicon
JP2004031944A (ja) 非常に幅の狭いトランジスタ・ゲート素子をフォトリソグラフィにより形成する方法
US6401728B2 (en) Method for cleaning interior of etching chamber
KR100595090B1 (ko) 포토레지스트 마스크를 사용한 개선된 엣칭방법
JP2903884B2 (ja) 半導体装置の製法
KR100747671B1 (ko) 드라이 에칭 방법 및 반도체 장치의 제조 방법
EP0888578B1 (en) Solutions and processes for removal of sidewall residue after dry-etching
JP2003511857A (ja) 一様な浅いトレンチ・エッチング・プロファイルのための方法
JPH1098029A (ja) 基板から有機反射防止膜をエッチングする処理法
JPH11243084A (ja) 酸化膜エッチング方法
US6027959A (en) Methods for in-situ removal of an anti-reflective coating during a nitride resistor protect etching process
US6066567A (en) Methods for in-situ removal of an anti-reflective coating during an oxide resistor protect etching process
US6651678B2 (en) Method of manufacturing semiconductor device
US5968278A (en) High aspect ratio contact
US6069087A (en) Highly selective dry etching process
US5989979A (en) Method for controlling the silicon nitride profile during patterning using a novel plasma etch process
US5338395A (en) Method for enhancing etch uniformity useful in etching submicron nitride features
JPH09116149A (ja) 半導体装置のポリサイドゲート形成方法
JPH0794469A (ja) ドライエッチング方法