JPH0878655A - モノリシック集積光電子回路と電子回路及びその製造方法 - Google Patents

モノリシック集積光電子回路と電子回路及びその製造方法

Info

Publication number
JPH0878655A
JPH0878655A JP7243944A JP24394495A JPH0878655A JP H0878655 A JPH0878655 A JP H0878655A JP 7243944 A JP7243944 A JP 7243944A JP 24394495 A JP24394495 A JP 24394495A JP H0878655 A JPH0878655 A JP H0878655A
Authority
JP
Japan
Prior art keywords
region
optical
defining
layer
electrically controllable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7243944A
Other languages
English (en)
Inventor
Martin Zirngibl
ザーンギブル マーティン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Corp filed Critical AT&T Corp
Publication of JPH0878655A publication Critical patent/JPH0878655A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/05—Manufacture or treatment characterised by using material-based technologies using Group III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
    • H01S5/4031—Edge-emitting structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0421—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/918—Single-crystal waveguide
    • Y10S117/919—Organic

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)
  • Optical Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】 【課題】 誘電体で分離した、電気的に制御可能な光素
子を有するモノリシック集積回路及びその製造方法を提
供する。 【解決手段】 本発明は隣接した電子素子または電気的
に制御可能な光素子の改善された誘電体分離の製造技術
に関する。この技術では１ＭΩを超える素子間の抵抗を
提供する。シリコン酸化物、例えば、ＳｉＯ2材料製の
ストリップは、素子の形成後、且つ導電性キャップ層の
再成長及びその後の金属化の前に素子間に形成される。
ＳｉＯ2のストリップにより隣接した素子間のキャップ
層の再成長を防止する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はモノリシック集積回
路に関する。特に、誘電体により分離した電子素子、光
電子素子、またはその両方が形成された回路及びその回
路の製造プロセスに関する。
【０００２】
【従来の技術】新しい構造及び製造プロセスは光電子Ｉ
Ｃの機能向上及びコスト低減を実現する。この光電子Ｉ
Ｃは音声データ、ビデオを表す電気信号から光への変換
及びその逆の変換を行う。光電子チップの最大の利点は
そのデータ伝送速度にある。この伝送速度は最高約５ギ
ガビット／秒までになり、別々の光及び電子成分により
実現される速度より遥かに高い。このような高速伝送は
低ノイズ、すなわち約１Ｇまたは１０Ｇビット分の１の
エラー率で実現される。また、一つの光電子ＩＣが多機
能を有することが可能であり、例えば、関連する信号処
理機能を有すると同時に、マルチチャネルのための幾つ
かの異なる波長を処理する光発射及び光受信素子の機能
を有する。
【０００３】半導体増幅器と光マルチプレクサをモノリ
シックに集積することにより波長分割多重化（ＷＤＭ）
システムの光ソースの構築に用いることができる。この
ＷＤＭシステムは精確に隔離した周波数のくし形を生成
することができる。しかし、そのような用途にモノリシ
ック集積を経済的に利用するために、隣接した光増幅器
を誘電体で分離する必要がある。論文"Digitally Tunab
le Channel DroppingFilter/Equalizer Based on Waveg
uide Grating Router and Optical AmplifierIntergrat
ion"(IEEE Photonics Technology Letters, Vol. 6, N
o.4 April 1994)において、M. Zirngibl, C.H. Joyner
and B. Glanceはｎ＋タイプのＩｎＰ基板に半導体光増
幅器を有するモノリシック集積導波路格子マルチプレク
サのアレイからなる同調可能フィルタを評価した。光増
幅器は波長格子ルーターの両サイドに集積され、各サイ
ドにおいて約１２５μｍの距離で離間される。図１の同
調可能フィルタの断面図では、隣接した光増幅器の構成
を示す。
【０００４】各光増幅器は制御可能な光透過率を持つド
ープされた導波路の断面を有する。適切に構成された半
導体接合が各光増幅器上に規定されるよう、ドープがな
される。これらの断面は、それに与えられた電気エネル
ギーにより光エネルギーの透過が可能となり、また、そ
れに沿って光信号にあるレベルのゲインを提供できる場
合には、光学的に活性である。所定のしきい値以上の電
気バイアス電流を加えると、レーザ発射が開始する。こ
れらの導波路のドープされた断面は、電気刺激を与えな
い限り、光の透過に対しては不透明である。
【０００５】図１に示すように、レーザキャビティ活性
領域はＩｎＰにマッチした量子井戸（ＱＷ）２、３とバ
ンドギャップバリア４、５の格子に形成される。半絶縁
領域６が増幅器７の間に提供される。ヘビードープされ
たＰ＋キャップレーザ８が接触層として機能し、その上
に金属化接点９が形成される。
【０００６】前述の論文において、隣接した光増幅器間
の電気分離がわずか５０Ωであると報告された。出力パ
ワーと入力パワーとの関係を示すグラフのサイドローブ
により、顕著な漏話及びパワーペナルティが存在してお
り、電気分離が弱いことが示された。キャップ層への不
純物のイオン注入はホール充満の絶縁領域を形成するの
に使用されるが、この技術は素子間の抵抗をわずか数ｋ
Ωまでしか増加させることができない。当然のことなが
ら、イオン注入は付加のマスク層及び他の工程を必要と
し、この工程は他の要素に悪い影響を与える可能性があ
る。また、この不純物が下のＩｎＰ層に拡散し、ＩｎＰ
層が減衰器となる可能性がある。
【０００７】
【発明が解決しようとする課題】従って、従来技術の問
題点を改善するために、本発明の目的は、隣接したモノ
リシック集積電子素子、光電子素子またはその結合を誘
電体により分離する有効な技術を提供することにある。
【０００８】
【課題を解決するための手段】前記課題を解決するため
に、本発明により提供されたモノリシック集積光電子回
路は例えば、化合物半導体の表面を有し、電気的に制御
可能な光素子の間に配置された半絶縁材料の領域ととも
に、複数の電気的に制御可能な光素子がこの化合物半導
体の表面に製造される。各領域はそこに配置された誘電
体材料のストリップを有し、導電性半導体材料のキャッ
プ層はこの光素子及び半絶縁材料の上に配置される。
【０００９】キャップ層は隣接した電気的に制御可能な
光素子の間に少なくとも１つのチャネルを規定し、これ
らのチャネルは対応する誘電体ストリップ上に配置され
る。これらのチャネルはキャップ層を解して隣接する光
素子間で電流がリークするのを防ぐ。この電気的に制御
可能な光素子は光増幅器である。各増幅器は電気的に制
御可能な光透過率を有するドープされた導波路の断面を
含む。このドープされた断面は半導体接合を規定する。
このような増幅器を使用する回路例は同調可能レーザで
ある。このレーザは一般的に第１と第２グループの光増
幅器と周波数ルーターを含む。
【００１０】本発明の製造技術は隣接した光素子間に１
ＭΩ以上の抵抗を提供する。これを実現するために、例
えばＳｉＯ2のような誘電体材料のストリップは、キャ
ップ層の成長と金属化を行う前に、素子の間に形成され
る。このようにして、モノリシック集積光電子回路の製
造プロセスには、（１）複数の電気的に制御可能な光素
子を化合物半導体表面に形成するステップと、（２）隣
接した光素子の間に少なくとも１つの半絶縁材料の領域
を規定するステップと、各領域はそこに配置された誘電
体材料のストリップを有して、電気的に光素子同士を分
離し、及び（３）この光素子の上に化合物半導体材料の
キャップ層をエピタキシャルにより成長するステップを
含む。キャップ層に分離チャネルを提供するためには、
ストリップを有する誘電体材料はキャップ層が成長しな
いよう選択される。
【００１１】ステップ（１）においては、化合物半導体
表面にエピタキシャル成長した複数の素子層から光素子
を規定するステップを含む。化合物半導体材料の半絶縁
領域は分離される光素子の間に成長される。誘電体スト
リップは半絶縁領域の上に堆積され、または別な方法で
形成される。そして、化合物半導体材料のキャップ層は
半絶縁領域と前記光素子の上に再成長される。そしてキ
ャップ層は従来の技術により金属化されて、電気接続を
実現する。
【００１２】ここで示したモノリシック集積光電子素子
は、エピタキシャル成長により複数の光増幅器を例え
ば、ｎ＋ドープされたＩｎＰのような化合物半導体表面
に形成されるよう製造される。傾斜(graded)導波路層が
化合物半導体表面に成長され、この化合物半導体は例え
ば、金属有機物気相エピタキシャルにより成長されたＩ
ｎＧａＡｓＰを含む。ＩｎＧａＡｓＰ量子井戸を含んだ
活性レーザキャビティ層が傾斜導波路層の上に成長され
る。そして、この光素子は適切なエッチングプロセス、
例えば、ウェット化学エッチングにより傾斜導波路層と
活性レーザキャビティ層より形成される。半絶縁領域ま
たはストリップはその後この半絶縁領域に成長、堆積ま
たは別の方法により形成される。分離ストリップが形成
されてから、化合物半導体材料のキャップ層はエピタキ
シャルにより成長され、光増幅器との相互接続を行うた
めに金属化される。
【００１３】
【発明の実施の形態】まず、本発明のプロセスは光電子
素子（すなわち、光増幅器）を用いる同調可能ルーター
の製造について記述するが、このプロセスはエピタキシ
ャル成長及び再成長の処理技術を用いる任意の電子要素
の誘電体による分離に適用することが考えられる。
【００１４】前述したように、本発明の方法は集積同調
可能レーザの製造に適用できる。このようなレーザは米
国特許出願第０８／０１９９５２号(１９９４年６月１
７日、Rapidly Tunable Integrated Optical Filter)に
開示されている。この特許出願では、同調可能レーザが
開示され、このレーザには周波数選択性を提供するため
の周波数ルーティング、光信号を運ぶための数個の導波
路、及び光増幅と発射挙動を提供するための数個の光活
性断面を含む。
【００１５】図２−４は、誘電体分離光素子を有するモ
ノリシック集積回路を製造する一連のプロセスを示す。
図２は化合物半導体材料、例えば、第１導電性（例え
ば、ここではｎ＋）にドープされたＩｎＰのウェーハつ
まり基板１０を示す。この実施形態に用いるＩｎＰ基板
はＳを２×１０18／cm3の濃度にドープし、５００μｍ
オーダーの厚さを有する。
【００１６】図２の構造を得るため、エピタキシャル成
長または再成長が従来の素子製造に用いられるフォトリ
ソグラフィ処理により行われる。当業者にとっては、Ｉ
Ｃに適する結晶は幾つかの方法により成長されることが
周知である。この方法には、例えば、液相エピタキシャ
ル（ＬＰＥ）、気相エピタキシャル（ＶＰＥ）、金属−
有機物気相エピタキシャル（ＭＯＶＰＥ）または分子線
エピタキシャル（ＭＢＥ）がある。簡単に言うと、ＬＰ
Ｅは成熟した技術で高品質のエピタキシャル層を得るこ
とができるが、その応用は４０ｍｍ四方以下のウェーハ
に限定されている。ＶＰＥはｐ−ｉ−ｎダイオードのよ
うに非常に純度の高い半導体層を形成できるため、受信
素子に広く使用される。しかし、この技術を用いる場
合、極薄膜の厚さの制御は非常に困難である。一方、Ｍ
ＯＶＰＥ及びＭＢＥを用いる場合、層厚の制御は容易と
なる。
【００１７】リブ導波路構造の導電性傾斜層１２はＩｎ
Ｐベースの材料、例えば、ＩｎＧａＡｓＰの低圧（１０
０ｔｏｒｒ）ＭＯＶＰＥにより製造される。この傾斜構
造はグループＩＩＩの有機金属フロー及びアルシンを３
つの媒介物の複合を介して所望のバンドギャップにラッ
プする（例えば、１．１０から１．３５μｍ）ことによ
り得られる。光増幅器のような光素子はその後、その上
に成長される。このような増幅器を製造するためには、
レーザキャビティの活性領域をまず形成しなければなら
ない。ＩｎＰのバッファ層１４が成長される。そして、
ＩｎＰ層１４にマッチした第１バリア１６の格子は所望
のバンドギャップを有する材料から形成される。本発明
の実施形態においては、バリア１６は１．３５μｍのＩ
ｎＧａＡｓＰのバンドギャップ領域を成長することによ
り形成される。同様に、量子井戸１８は、この実施形態
においては１．５８μｍのＩｎＧａＡｓＰを有してお
り、従来の方法により第１バリア１６に成長される。そ
の後、第１バリアと同様の特性を有する第２バリア２０
が量子井戸の上に成長される。この目的を実現するため
には、代表的にジエチル亜鉛とジシレンはそれぞれｐ−
とｎ−タイプのドーパント不純物として使用される。第
１導電性を有する化合物半導体材料の第１層１９はｐ−
ＩｎＰに示され、第２バリア２０の表面に成長される。
【００１８】活性領域を製造するのに使用される層があ
る厚さ、例えば、数μｍで基板またはウェーハ１０の上
に形成されると、受動導波路及び増幅器断面は従来のパ
ターニング及びエッチング技術、例えば、ウェットエッ
チングにより規定される。その後、半絶縁層は、この実
施形態においてはＩｎＰ（Ｆｅ）であり、光増幅器断面
２２の上部表面を除いてすべての場所に成長される。既
に述べたように、当業者にとってはイオンドープはＩｎ
Ｐを非導電にすることが周知である。このように得られ
た分離したメサ形状の増幅器断面２２と半絶縁領域２４
の構造は図２に示す。そして、分離ストリップ２６はた
だ１つだけ図２に示され、対応の半絶縁領域、例えば領
域２４の表面に、隣接した増幅器断面２２の間で堆積さ
れ、または他の方法により形成される。
【００１９】また図２に示すように、隣接した光増幅器
素子の間の誘電体分離は１２５μｍオーダーの中心から
中心までの距離を有し、本発明により半絶縁領域２２の
表面にＳｉＯxの薄いストリップ２６（図２には１つの
み示された）を成長し、または他の方法により形成す
る。本発明の実施形態においては、２０μｍ幅のＳｉＯ
2により形成されたストリップを用いることにより、素
子間の抵抗が１ＭΩオーダーを有する構造となる。
【００２０】分離ストリップが形成された後、ｐ＋Ｉｎ
Ｐのヘビドープ化合物半導体材料のキャップ層２８は光
増幅器及び半絶縁領域２４の外表面にエピタキシャルで
再成長されて、金属化が得られる。キャップ層は、例え
ば、１μｍのオーダーとなる。当業者にとっては、キャ
ップ層はＳｉＯ2で覆った断面に成長されないことが周
知である。このように得られた構造を図３に示す。図４
に示すように、光増幅器に適切な電気接点３０を提供す
るために、金属化が行われる。
【００２１】
【発明の効果】以上述べたように、本発明の改善された
誘電体分離により光素子間の抵抗が１ＭΩ以上となる。
【図面の簡単な説明】
【図１】従来のモノリシック集積光電子チップの断面図
であり、隣接した回路要素は誘電体により分離されてい
ない。
【図２】本発明のモノリシック集積光電子ＩＣの断面図
であり、分離されるドープ領域の間にパターン化された
ＳｉＯ2のストリップを有する。
【図３】図２のモノリシック集積光電子ＩＣの分離ドー
プ領域上にエピタキシャル再成長を行った断面図であ
る。
【図４】接触金属化を行った後の図３のモノリシック集
積光電子ＩＣの断面図である。
【符号の説明】
２、３ 量子井戸 ４、５ バンドギャップバリア ６ 半絶縁領域 ７ 増幅器 ８ ヘビードープＰ＋キャップレーザ ９ 金属化接点 １０ 基板 １４ ＩｎＰ層 １６ 第１バリア １８ 量子井戸（ＱＷ） １９ 化合物半導体材料の第１層 ２０ 第２バリア ２２ 光増幅器断面 ２４ 半絶縁領域 ２６ 分離ストリップ ２８ キャップ層 ３０ 電気接点

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】 その上に複数の電気的に制御可能な光素
    子が製造された化合物半導体表面と、 対応する隣接した電気的に制御可能な光素子の間に配置
    された半絶縁材料の領域と、各領域にはそこに配置され
    た誘電体材料のストリップを有し、 前記光素子と前記領域の上に配置された導電性半導体材
    料のキャップ層とを有し、前記キャップ層は前記電気的
    に制御可能な素子の間の対応する誘電体ストリップの上
    に少なくとも１つのチャネルを規定することを特徴とす
    るモノリシック集積光電子回路。
  2. 【請求項２】 前記誘電体材料の領域は、ＳｉＯ2を含
    むことを特徴とする請求項１の光電子回路。
  3. 【請求項３】 前記電気的に制御可能な光素子は、光増
    幅器を含むことを特徴とする請求項１の光電子回路。
  4. 【請求項４】 各前記光増幅器は、電気的に制御可能な
    光透過率を持つドープされた導波路の断面を含み、前記
    ドープされた断面は半導体接合を規定することを特徴と
    する請求項３の光電子回路。
  5. 【請求項５】 前記回路は、同調可能レーザであり、前
    記複数の電気的に制御可能な光素子は光増幅器の第１と
    第２グループを含むことを特徴とする請求項１の光電子
    回路。
  6. 【請求項６】 前記電気的に制御可能な光素子の素子間
    抵抗は、少なくとも１ＭΩであることを特徴とする請求
    項１の光電子回路。
  7. 【請求項７】 各前記誘電体材料の領域は、ＳｉＯ2の
    ストリップを含むことを特徴とする請求項２の光電子回
    路。
  8. 【請求項８】 複数の電気的に制御可能な光素子を化合
    物半導体表面に形成する形成ステップと、隣接した光素
    子の間に少なくとも１つの半絶縁材料の領域を規定し、
    各領域はそこに配置された誘電体材料のストリップを有
    し、前記光素子を互いに電気的に分離する規定ステップ
    と、前記光素子の上に化合物半導体材料のキャップ層を
    エピタキシャル成長し、前記誘電体材料は前記キャップ
    層がその上に成長しないような材料から選択される成長
    ステップとを含むことを特徴とするモノリシック集積光
    電子素子の製造プロセス。
  9. 【請求項９】 前記形成ステップは、前記化合物半導体
    表面の上に複数の光増幅器をエピタキシャル成長するス
    テップを含むことを特徴とする請求項８の製造プロセ
    ス。
  10. 【請求項１０】 前記形成ステップは、前記化合物半導
    体表面の上に傾斜導波路層を成長するステップを含むこ
    とを特徴とする請求項９の製造プロセス。
  11. 【請求項１１】 前記傾斜導波路層は、金属有機物気相
    エピタキシャルで成長されたＩｎＧａＡｓＰを含むこと
    を特徴とする請求項１０の製造プロセス。
  12. 【請求項１２】 前記形成ステップは、前記傾斜導波路
    層の上に活性レーザキャビティ層をエピタキシャル成長
    するステップをさらに含むことを特徴とする請求項１０
    の製造プロセス。
  13. 【請求項１３】 前記活性レーザキャビティ領域は、Ｉ
    ｎＧａＡｓＰ量子井戸を含むことを特徴とする請求項１
    ２の製造プロセス。
  14. 【請求項１４】 前記形成ステップは、前記傾斜導波路
    層と前記活性レーザキャビティ層からウェットエッチン
    グにより前記光素子を規定する規定ステップをさらに含
    むことを特徴とする請求項１２の製造プロセス。
  15. 【請求項１５】 前記形成ステップは、前記表面の上に
    エピタキシャル成長された複数の素子層から前記光素子
    を規定する規定ステップを含むことを特徴とする請求項
    ８の製造プロセス。
  16. 【請求項１６】 その上に複数の電子素子が製造される
    半導体表面と、 対応する隣接した電子素子の間に配置された半絶縁材料
    の領域と、各領域はその上に配置された誘電体材料のス
    トリップを有し、 前記電子素子と前記領域の上に配置された導電性半導体
    材料のキャップ層とからなり、前記キャップ層は前記電
    子素子の間の対応する誘電体ストリップの上に少なくと
    も１つのチャネルを規定することを特徴とするモノリシ
    ック集積電子回路。
  17. 【請求項１７】 前記複数の電子素子は、電気的に制御
    可能な光素子を含むことを特徴とする請求項１６のモノ
    リシック集積電子回路。
  18. 【請求項１８】 複数の電子素子を半導体表面に形成す
    る形成ステップと、隣接した電子素子の間に少なくとも
    １つの半絶縁材料の領域を規定し、各領域はその上に配
    置された誘電体材料のストリップを有して、前記電子素
    子を互いに電気的に分離する規定ステップと、 前記電子素子の上に半導体材料のキャップ層をエピタキ
    シャルで成長し、前記誘電体材料は前記キャップ層がそ
    の上に成長しないような材料から選択される成長ステッ
    プとからなることを特徴とするモノリシック集積電子回
    路の製造プロセス。
  19. 【請求項１９】 前記形成ステップの間に複数の電気的
    に制御可能な光素子が製造されることを特徴とする請求
    項１８の製造プロセス。
JP7243944A 1994-08-31 1995-08-30 モノリシック集積光電子回路と電子回路及びその製造方法 Pending JPH0878655A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US298705 1981-09-02
US08/298,705 US5610095A (en) 1994-08-31 1994-08-31 Monolithically integrated circuits having dielectrically isolated, electrically controlled optical devices and process for fabricating the same

Publications (1)

Publication Number Publication Date
JPH0878655A true JPH0878655A (ja) 1996-03-22

Family

ID=23151682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7243944A Pending JPH0878655A (ja) 1994-08-31 1995-08-30 モノリシック集積光電子回路と電子回路及びその製造方法

Country Status (4)

Country Link
US (2) US5610095A (ja)
EP (1) EP0700082A2 (ja)
JP (1) JPH0878655A (ja)
CA (1) CA2154801A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5610095A (en) * 1994-08-31 1997-03-11 Lucent Technologies Inc. Monolithically integrated circuits having dielectrically isolated, electrically controlled optical devices and process for fabricating the same
US6052399A (en) * 1997-08-29 2000-04-18 Xerox Corporation Independently addressable laser array with native oxide for optical confinement and electrical isolation
JP2003282939A (ja) * 2002-03-26 2003-10-03 Oki Degital Imaging:Kk 半導体発光装置及びその製造方法
US20040202403A1 (en) * 2003-04-09 2004-10-14 Lucent Technologies Inc. Integrated apparatus for processing optical signals
US6870969B2 (en) * 2003-04-23 2005-03-22 Intel Corporation Method and apparatus for phase shifting and optical beam in an optical device with reduced contact loss
US6954558B2 (en) * 2003-06-24 2005-10-11 Intel Corporation Method and apparatus for phase shifting an optical beam in an optical device
KR100630197B1 (ko) * 2004-11-03 2006-09-29 삼성전자주식회사 플립 칩 본딩을 위한 반도체 광소자의 제작 방법
US7280712B2 (en) * 2005-08-04 2007-10-09 Intel Corporation Method and apparatus for phase shifiting an optical beam in an optical device
US20070280309A1 (en) * 2006-05-23 2007-12-06 Ansheng Liu Optical waveguide with single sided coplanar contact optical phase modulator

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4577321A (en) * 1983-09-19 1986-03-18 Honeywell Inc. Integrated quantum well lasers for wavelength division multiplexing
JPS6080292A (ja) * 1983-10-07 1985-05-08 Matsushita Electric Ind Co Ltd 半導体レ−ザ
JPS61140189A (ja) * 1984-12-12 1986-06-27 Canon Inc 半導体レ−ザ
EP0199852B1 (en) * 1985-04-23 1990-08-29 Agfa-Gevaert N.V. Monolithic integration of light-emitting elements and driver electronics
US4870652A (en) * 1988-07-08 1989-09-26 Xerox Corporation Monolithic high density arrays of independently addressable semiconductor laser sources
US4980893A (en) * 1989-05-25 1990-12-25 Xerox Corporation Monolithic high density arrays of independently addressable offset semiconductor laser sources
JPH0394481A (ja) * 1989-09-07 1991-04-19 Ricoh Co Ltd アレイ状半導体発光装置
JPH0770757B2 (ja) * 1989-10-17 1995-07-31 株式会社東芝 半導体発光素子
US5157680A (en) * 1989-11-08 1992-10-20 Mitsubishi Denki Kabushiki Kaisha Integrated semiconductor laser
JPH03283689A (ja) * 1990-03-30 1991-12-13 Oki Electric Ind Co Ltd 半導体レーザの製造方法
US5158907A (en) * 1990-08-02 1992-10-27 At&T Bell Laboratories Method for making semiconductor devices with low dislocation defects
EP0643461B1 (en) * 1990-08-24 1997-10-29 Nec Corporation Method for fabricating an optical semiconductor device
US5216263A (en) * 1990-11-29 1993-06-01 Xerox Corporation High density, independently addressable, surface emitting semiconductor laser-light emitting diode arrays
US5319661A (en) * 1990-12-27 1994-06-07 The Furukawa Electric Co., Ltd. Semiconductor double heterostructure laser device with InP current blocking layer
KR970004852B1 (ko) * 1992-04-16 1997-04-04 가부시키가이샤 도시바 반도체 발광소자
JPH0629617A (ja) * 1992-07-10 1994-02-04 Nippon Telegr & Teleph Corp <Ntt> 半導体発光素子
US5436193A (en) * 1993-11-02 1995-07-25 Xerox Corporation Method of fabricating a stacked active region laser array
US5386428A (en) * 1993-11-02 1995-01-31 Xerox Corporation Stacked active region laser array for multicolor emissions
US5610095A (en) * 1994-08-31 1997-03-11 Lucent Technologies Inc. Monolithically integrated circuits having dielectrically isolated, electrically controlled optical devices and process for fabricating the same

Also Published As

Publication number Publication date
EP0700082A2 (en) 1996-03-06
CA2154801A1 (en) 1996-03-01
US5610095A (en) 1997-03-11
US5684819A (en) 1997-11-04

Similar Documents

Publication Publication Date Title
JP3816157B2 (ja) ＩｎＰ／ＩｎＧａＡｓモノリシック集積デマルチプレクスフォトレシーバ及びその製造方法
JP3540042B2 (ja) 半導体デバイスの作製方法
US5822349A (en) Semiconductor device and method of manufacturing the same
CA2072632A1 (en) Structure and method for fabricating indium phosphide/indium gallium arsenide phosphide buried heterostructure semiconductor lasers
US6924918B2 (en) Optical modulator and method of manufacturing the same
US20050100272A1 (en) Integrated demultiplexer/photoreceiver for optical networks and method of controlling transparency of optical signal transmission layer
US8900896B1 (en) Implantation before epitaxial growth for photonic integrated circuits
CN118825769B (zh) 侧向非晶硅光子晶体激光器、激光器阵列及制备方法
US6025207A (en) Method for manufacture of a buried structure laser device for integrated photonic circuit
JPH0758823B2 (ja) 幾何学的ドーピング法および同法により製造の電子デバイス
JPH0878655A (ja) モノリシック集積光電子回路と電子回路及びその製造方法
US7638856B2 (en) Optoelectronic transmitter integrated circuit and method of fabricating the same using selective growth process
JPS6351557B2 (ja)
DE69429413T2 (de) Nanosekundenschneller, elektrisch abstimmbarer Fabry-Perot-Filter
US6835585B2 (en) Method of fabricating electro-absorption modulator integrated laser
JP6213222B2 (ja) 光半導体装置及びその製造方法
Sabnis et al. Intimate monolithic integration of chip-scale photonic circuits
JPS58161366A (ja) 複合半導体装置
JP3016758B2 (ja) 波長可変受光素子
KR100577065B1 (ko) 넓고 균일한 이득 영역을 가지는 양자 우물 레이저 소자
US7867792B2 (en) Method of providing electrical separation in integrated devices and related devices
JPH08111565A (ja) 半導体光素子および製造方法
KR100212000B1 (ko) 파장선택성을 갖는 반도체 광여과기 및 그 제조방법
JPH0697591A (ja) 半導体レーザの製造方法
KR100230732B1 (ko) 화합물 반도체 제조방법