JPH0878814A - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JPH0878814A JPH0878814A JP6209924A JP20992494A JPH0878814A JP H0878814 A JPH0878814 A JP H0878814A JP 6209924 A JP6209924 A JP 6209924A JP 20992494 A JP20992494 A JP 20992494A JP H0878814 A JPH0878814 A JP H0878814A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- substrate
- ink
- lands
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 基板のランド間にはんだブリッジが発生する
のを防止することが可能な半導体装置の製造方法を提供
する。
【構成】 基板1のランド2間に発泡剤を含むインキ6
を印刷する工程と、インキ6を発泡、硬化させることに
よりランド2間を盛り上げる工程と、基板1上に半導体
5を実装する工程とを少なくとも包含する。
(57) [Summary] [Object] To provide a method of manufacturing a semiconductor device capable of preventing a solder bridge from being generated between lands of a substrate. [Structure] Ink 6 containing a foaming agent between lands 2 of substrate 1
At least, a step of raising the space between the lands 2 by foaming and curing the ink 6, and a step of mounting the semiconductor 5 on the substrate 1.
Description
【0001】[0001]
【産業上の利用分野】この発明は、発泡剤を含むインキ
を基板のランド間に印刷し、発泡、硬化させることによ
ってランド間を盛り上げ、はんだブリッジの発生を防止
する半導体装置の製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device in which an ink containing a foaming agent is printed between lands of a substrate, foamed and cured to raise the spaces between the lands to prevent the generation of solder bridges. Is.
【0002】[0002]
【従来の技術】近年、半導体においては多ピン、狭ピッ
チ化が進み、これに伴って、半導体が実装される基板の
ランド間隔も狭小化を余儀無くされている。2. Description of the Related Art In recent years, the number of pins and pitches of semiconductors have become narrower, and as a result, the land spacing of the substrate on which the semiconductors are mounted has also become narrower.
【0003】図9はこの種の従来の半導体装置において
半導体が基板上に実装された状態を示す断面図である。
図において、1は基板、2はこの基板1上に配設される
ランド、3は半導体(図示せず)のアウタリードで、ラ
ンド2上に、はんだ付けにより固着されている。4は隣
接するランド2間に発生するはんだブリッジである。FIG. 9 is a sectional view showing a state in which a semiconductor is mounted on a substrate in a conventional semiconductor device of this type.
In the figure, 1 is a substrate, 2 is a land arranged on the substrate 1, and 3 is an outer lead of a semiconductor (not shown), which is fixed onto the land 2 by soldering. 4 is a solder bridge generated between the adjacent lands 2.
【0004】[0004]
【発明が解決しようとする課題】従来の半導体装置にお
いては、半導体の狭ピッチ化に伴うランド間隔の狭小化
により、上記のように隣接するランド2間にはんだブリ
ッジ4が発生し、ランド2上に固着されたアウタリード
3同士が電気的にショートするという事態が発生するの
で、例えばランド2間の絶縁耐力を上げるために基板1
上に塗布されるソルダレジスト(図示せず)を10〜数
10μm盛り上げて、はんだブリッジ4の発生を防止す
るという方法も採られているが、盛り上がり量が少なく
十分に防止ができないという問題点があった。In the conventional semiconductor device, the solder bridge 4 is generated between the adjacent lands 2 as described above due to the narrowing of the land interval due to the narrowing of the pitch of the semiconductor. Since a situation occurs in which the outer leads 3 fixed to each other are electrically short-circuited, for example, in order to increase the dielectric strength between the lands 2, the substrate 1
Although a method of raising the solder resist (not shown) applied to the top by 10 to several tens of μm to prevent the generation of the solder bridge 4, there is a problem that the amount of rise is small and it cannot be prevented sufficiently. there were.
【0005】この発明は上記のような問題点を解消する
ために成されたもので、基板のランド間にはんだブリッ
ジが発生するのを防止することが可能な半導体装置の製
造方法を提供することを目的とするものである。The present invention has been made to solve the above problems, and provides a method of manufacturing a semiconductor device capable of preventing a solder bridge from being generated between lands of a substrate. The purpose is.
【0006】[0006]
【課題を解決するための手段】この発明の請求項1に係
る半導体装置の製造方法は、基板のランド間に発泡剤を
含むインキを印刷する工程と、インキを発泡、硬化させ
ることによりランド間を盛り上げる工程と、基板上に半
導体を実装する工程とを少なくとも包含するものであ
る。According to a first aspect of the present invention, there is provided a method of manufacturing a semiconductor device, including a step of printing an ink containing a foaming agent between lands of a substrate, and a step of landing the land by foaming and curing the ink. And at least a step of mounting a semiconductor on the substrate.
【0007】又、この発明の請求項2に係る半導体装置
の製造方法は、請求項1において、インキを発泡、硬化
させてランド間を盛り上げた後に、基板上に半導体を実
装するようにしたものである。A semiconductor device manufacturing method according to a second aspect of the present invention is the method according to the first aspect, in which the semiconductor is mounted on the substrate after the ink is foamed and cured to raise the gap between the lands. Is.
【0008】又、この発明の請求項3に係る半導体装置
の製造方法は、請求項1または2において、インキはラ
ンドの周囲に印刷するようにしたものである。The semiconductor device manufacturing method according to a third aspect of the present invention is the method according to the first or second aspect, wherein the ink is printed around the land.
【0009】[0009]
【作用】この発明の請求項1における半導体装置の製造
方法は、基板のランド間に印刷されたインキを発泡、硬
化させることによりランド間を盛り上げ、はんだブリッ
ジの発生を阻止する。In the method for manufacturing a semiconductor device according to the first aspect of the present invention, the ink printed between the lands of the substrate is foamed and cured to raise the spaces between the lands and prevent the formation of solder bridges.
【0010】又、この発明の請求項2における半導体装
置の製造方法は、インキを発泡、硬化させてランド間を
盛り上げた後に、基板上に半導体を実装することによ
り、半導体に発泡、硬化時の影響を与えることなく、は
んだブリッジの発生を阻止する。In the method for manufacturing a semiconductor device according to the second aspect of the present invention, after the ink is foamed and hardened to raise the space between the lands, the semiconductor is mounted on the substrate, so that the semiconductor is foamed and hardened. Prevents the formation of solder bridges without affecting.
【0011】又、この発明の請求項3における半導体装
置の製造方法は、基板のランド周囲に印刷されたインキ
を発泡、硬化させることにより、ランド周囲を盛り上げ
はんだブリッジの発生を阻止する。Further, in the method for manufacturing a semiconductor device according to the third aspect of the present invention, the ink printed around the land of the substrate is foamed and cured to prevent the rise of the solder around the land and to prevent the formation of solder bridges.
【0012】[0012]
実施例1.以下、この発明の実施例を図に基づいて説明
する。図1はこの発明の実施例1における半導体装置の
構成を示す平面図、図2は図1における線II−IIに
沿う断面を示す断面図、図3は図2に示す発泡、硬化さ
れて盛り上がったインキ部を拡大して示す詳細断面図、
図4ないし図7は図1における半導体装置の製造方法の
一工程をそれぞれ示す斜視図である。Example 1. An embodiment of the present invention will be described below with reference to the drawings. 1 is a plan view showing a configuration of a semiconductor device according to a first embodiment of the present invention, FIG. 2 is a cross-sectional view showing a cross section taken along line II-II in FIG. 1, and FIG. Detailed sectional view showing the enlarged ink section,
4 to 7 are perspective views each showing one step of the method of manufacturing the semiconductor device in FIG.
【0013】図において、図9に示す従来のものと同様
な部分は同一符号を付して説明を省略する。5は複数の
アウタリード3を有して基板1上に実装される半導体、
6は基板1上のランド2の周囲に印刷され、例えば分解
形発泡剤のアゾ化合物やニトロソ化合物、あるいは溶剤
形発泡剤の脂肪類、環式炭化水素、ハロゲン化炭化水素
等を含むインキで、発泡、硬化されることによって盛り
上って形成される。7は半導体5のアウタリード3をラ
ンド2上に固着するはんだである。In the figure, the same parts as those of the conventional one shown in FIG. 5 is a semiconductor that has a plurality of outer leads 3 and is mounted on the substrate 1,
6 is an ink which is printed around the land 2 on the substrate 1 and which contains, for example, an azo compound or a nitroso compound of a decomposition type foaming agent, or a fat of a solvent type foaming agent, a cyclic hydrocarbon, a halogenated hydrocarbon, or the like, It is formed by being foamed and cured and then raised. Reference numeral 7 is a solder for fixing the outer lead 3 of the semiconductor 5 onto the land 2.
【0014】次に、上記のように構成される半導体装置
の製造方法を図4ないし図7に基づいて説明する。ま
ず、図4に示すように基板1上に配設される複数のラン
ド2の周囲に、上記したような発泡剤を含むインキ6を
図5に示すように印刷する。次いで、このインキ6を発
泡、硬化させると、図6に示すように盛り上がって形成
される。なお、この盛り上がり量は発泡剤の含有量やイ
ンキの印刷濃度によって調整することができ、数10〜
数1000μmにすることが可能となる。そして、最後
に半導体5を基板1上に実装することにより半導体装置
は完成する。Next, a method of manufacturing the semiconductor device having the above structure will be described with reference to FIGS. First, the ink 6 containing the foaming agent as described above is printed around the lands 2 arranged on the substrate 1 as shown in FIG. 4 as shown in FIG. Next, when the ink 6 is foamed and cured, it is raised and formed as shown in FIG. The amount of swelling can be adjusted by the content of the foaming agent and the printing density of the ink,
It is possible to make it several 1000 μm. Then, finally, the semiconductor device is completed by mounting the semiconductor 5 on the substrate 1.
【0015】このように上記実施例1によれば、ランド
2の周囲に発泡剤を含むインキ6を印刷し、発泡、硬化
することによってこのインキ6を盛り上げるようにして
いるので、この盛り上がった部分が防波堤の役目を果た
して、ランド2に半導体5のアウタリード3を固着する
ためのはんだ7同士が接続、すなわち、はんだブリッジ
が発生することも無くなる。なお、盛り上げ量も従来の
ソルダレジストの場合と比較し、大幅に増大させること
が可能となるので、はんだブリッジの発生防止効果はさ
らに向上する。As described above, according to the first embodiment, the ink 6 containing the foaming agent is printed around the land 2, and the ink 6 is raised by foaming and curing, so that the raised portion is formed. Plays a role of a breakwater, so that the solder 7 for fixing the outer lead 3 of the semiconductor 5 to the land 2 is not connected, that is, the solder bridge is not generated. In addition, since the amount of build-up can be significantly increased as compared with the case of the conventional solder resist, the effect of preventing the solder bridge is further improved.
【0016】又、インキ6を発泡、硬化させてランド2
の周囲を盛り上げた後に、半導体5を実装するようにし
ているので、半導体5に発泡、硬化時における熱等の影
響を与えることなく、はんだブリッジの発生を防止する
ことができる。In addition, the land 6 is formed by foaming and curing the ink 6.
Since the semiconductor 5 is mounted after the periphery of the semiconductor 5 is raised, the generation of solder bridges can be prevented without affecting the semiconductor 5 by heat or the like during foaming or curing.
【0017】実施例2.尚、上記実施例1では、インキ
6をランド2の周囲に印刷する場合について説明した
が、図8に示すようにインキ8をランド2間のみに印刷
して、発泡、硬化させるようにしても良く、必要最小限
の範囲の印刷でランド2間のはんだブリッジの発生を防
止することができる。Example 2. In the first embodiment described above, the case where the ink 6 is printed around the lands 2 has been described. However, as shown in FIG. 8, the ink 8 may be printed only between the lands 2 so as to be foamed and cured. Good, it is possible to prevent the generation of solder bridges between the lands 2 by printing in the minimum necessary range.
【0018】実施例3.又、上記実施例1では、インキ
6を発泡、硬化させてランド2の周囲を盛り上げた後
に、半導体5を実装するようにした場合について説明し
たが、これとは反対に、半導体5を実装した後に、イン
キ6を発泡、硬化させてランド2の周囲を盛り上げても
良く、発泡、硬化時における影響をあまり問題にしなけ
れば、上記各実施例と同様の効果を発揮することができ
る。Example 3. In the first embodiment, the case where the semiconductor 5 is mounted after the ink 6 is foamed and cured to raise the periphery of the land 2 and then the semiconductor 5 is mounted is the opposite. After that, the ink 6 may be foamed and hardened to raise the periphery of the land 2, and the same effects as those of the above-described respective embodiments can be exhibited unless the influence at the time of foaming and hardening becomes a serious problem.
【0019】[0019]
【発明の効果】以上のように、この発明の請求項1によ
れば、基板のランド間に発泡剤を含むインキを印刷する
工程と、インキを発泡、硬化させることによりランド間
を盛り上げる工程と、基板上に半導体を実装する工程と
を少なくとも包含するようにしたので、基板のランド間
にはんだブリッジが発生するのを防止することが可能な
半導体装置の製造方法を提供することができる。As described above, according to claim 1 of the present invention, the step of printing the ink containing the foaming agent between the lands of the substrate, and the step of raising the land by foaming and curing the ink. Since at least the step of mounting the semiconductor on the substrate is included, it is possible to provide a method for manufacturing a semiconductor device capable of preventing the occurrence of solder bridges between lands of the substrate.
【0020】又、この発明の請求項2によれば、請求項
1において、インキを発泡、硬化させてランド間を盛り
上げた後に、基板上に半導体を実装するようにしたの
で、インキの発泡、硬化時における熱等の影響を、半導
体に与えることなく、基板のランド間にはんだブリッジ
が発生するのを防止することが可能な半導体装置の製造
方法を提供することができる。According to a second aspect of the present invention, in the first aspect, the semiconductor is mounted on the substrate after the ink is foamed and cured to raise the space between the lands. It is possible to provide a method for manufacturing a semiconductor device capable of preventing the generation of solder bridges between lands of a substrate without giving an influence of heat or the like upon curing to the semiconductor.
【0021】又、この発明の請求項3によれば、請求項
1または2において、インキはランドの周囲に印刷する
ようにしたので、基板のランド間にはんだブリッジが発
生するのを防止することが可能な半導体装置の製造方法
を提供することができる。According to the third aspect of the present invention, since the ink is printed around the lands in the first or second aspect, it is possible to prevent a solder bridge from being generated between the lands of the substrate. It is possible to provide a method of manufacturing a semiconductor device capable of achieving the above.
【図1】 この発明の実施例1における半導体装置の構
成を示す平面図である。FIG. 1 is a plan view showing a configuration of a semiconductor device according to a first embodiment of the present invention.
【図2】 図1における線II−IIに沿う断面を示す
断面図である。FIG. 2 is a sectional view showing a section taken along line II-II in FIG.
【図3】 図2に示す発泡、硬化されて盛り上がったイ
ンキ部を拡大して示す詳細断面図である。FIG. 3 is a detailed cross-sectional view showing an enlarged ink portion which is foamed, cured and raised as shown in FIG.
【図4】 図1における半導体装置の製造方法の一工程
を示す斜視図である。FIG. 4 is a perspective view showing a step of the method of manufacturing the semiconductor device in FIG.
【図5】 図1における半導体装置の製造方法の図4に
示す工程の次工程を示す斜視図である。5 is a perspective view showing a step subsequent to the step shown in FIG. 4 of the method for manufacturing the semiconductor device in FIG.
【図6】 図1における半導体装置の製造方法の図5に
示す工程の次工程を示す斜視図である。6 is a perspective view showing a step subsequent to the step shown in FIG. 5 of the method for manufacturing the semiconductor device in FIG.
【図7】 図1における半導体装置の製造方法の図6に
示す工程の次工程を示す斜視図である。7 is a perspective view showing a step subsequent to the step shown in FIG. 6 of the method for manufacturing the semiconductor device in FIG.
【図8】 この発明の実施例2における半導体装置の構
成を示す平面図である。FIG. 8 is a plan view showing a configuration of a semiconductor device according to a second embodiment of the present invention.
【図9】 従来の半導体装置において半導体が基板上に
実装された状態を示す断面図である。FIG. 9 is a cross-sectional view showing a state in which a semiconductor is mounted on a substrate in a conventional semiconductor device.
1 基板、2 ランド、3 アウタリード、4 はんだ
ブリッジ、5 半導体、6 インキ、7 はんだ。1 substrate, 2 lands, 3 outer leads, 4 solder bridges, 5 semiconductors, 6 inks, 7 solders.
Claims (3)
印刷する工程と、上記インキを発泡、硬化させることに
より上記ランド間を盛り上げる工程と、上記基板上に半
導体を実装する工程とを少なくとも包含することを特徴
とする半導体装置の製造方法。1. At least a step of printing an ink containing a foaming agent between lands of a substrate, a step of raising the gap between the lands by foaming and curing the ink, and a step of mounting a semiconductor on the substrate. A method of manufacturing a semiconductor device, comprising:
り上げた後に、基板上に半導体を実装するようにしたこ
とを特徴とする請求項1記載の半導体装置の製造方法。2. The method of manufacturing a semiconductor device according to claim 1, wherein the semiconductor is mounted on the substrate after the ink is foamed and cured to raise the gap between the lands.
したことを特徴とする請求項1または2記載の半導体装
置の製造方法。3. The method of manufacturing a semiconductor device according to claim 1, wherein the ink is printed around the land.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6209924A JPH0878814A (en) | 1994-09-02 | 1994-09-02 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6209924A JPH0878814A (en) | 1994-09-02 | 1994-09-02 | Method for manufacturing semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0878814A true JPH0878814A (en) | 1996-03-22 |
Family
ID=16580923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6209924A Pending JPH0878814A (en) | 1994-09-02 | 1994-09-02 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0878814A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8147615B2 (en) * | 2004-11-05 | 2012-04-03 | Infineon Technologies Ag | Method of fabricating semiconductor cleaners |
-
1994
- 1994-09-02 JP JP6209924A patent/JPH0878814A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8147615B2 (en) * | 2004-11-05 | 2012-04-03 | Infineon Technologies Ag | Method of fabricating semiconductor cleaners |
| US8409363B2 (en) | 2004-11-05 | 2013-04-02 | Infineon Technologies Ag | Method of fabricating semiconductor cleaners |
| US8647441B2 (en) | 2004-11-05 | 2014-02-11 | Infineon Technologies Ag | Method of fabricating semiconductor cleaners |
| US9529366B2 (en) | 2004-11-05 | 2016-12-27 | Infineon Technologies Ag | Method of fabricating semiconductor cleaners |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9398691B2 (en) | Printed circuit board | |
| JPH02241077A (en) | Printed-wiring board with shielding layer | |
| US20060118457A1 (en) | Film carrier tape for mounting electronic component | |
| JP2933729B2 (en) | Printed wiring board device | |
| JPS614294A (en) | Printed circuit board manufacturing method | |
| JPH0722735A (en) | Printed wiring board | |
| JPS63278398A (en) | Forming method for solder bridge preventing barrier in printed circuit board | |
| JPH10242629A (en) | Printed wiring board and manufacturing method thereof | |
| JPS63181498A (en) | Method of forming solder resist | |
| JP3669085B2 (en) | Method for producing thick film multilayer substrate | |
| KR950000293B1 (en) | Printed wiring board and manufacturing method thereof | |
| JPH11154778A (en) | Printed circuit board | |
| JP3855303B2 (en) | Method for manufacturing printed wiring board | |
| JPH0661625A (en) | Printed wiring board | |
| JPH03132092A (en) | Printed wiring board | |
| JPS6337689A (en) | Printed wiring board | |
| JPS5943745Y2 (en) | printed wiring board | |
| JPH0794857A (en) | Printed wiring board | |
| DE69025918T2 (en) | METHOD FOR PRODUCING A BENDABLE CIRCUIT BOARD FOR MOUNTING INTEGRATED CIRCUITS | |
| JPH05327189A (en) | Method for manufacturing printed wiring board | |
| JPH05129767A (en) | Printed wiring board | |
| JPH08255969A (en) | Printed circuit board device | |
| JPH07111374A (en) | Printed wiring board and manufacturing method thereof | |
| JPS60201694A (en) | Method of producing printed board | |
| JPS6142990A (en) | Thick film printed board |