JPH0878822A - 半導体実装回路装置 - Google Patents
半導体実装回路装置Info
- Publication number
- JPH0878822A JPH0878822A JP6230368A JP23036894A JPH0878822A JP H0878822 A JPH0878822 A JP H0878822A JP 6230368 A JP6230368 A JP 6230368A JP 23036894 A JP23036894 A JP 23036894A JP H0878822 A JPH0878822 A JP H0878822A
- Authority
- JP
- Japan
- Prior art keywords
- base member
- semiconductor chip
- plating layer
- semiconductor
- convex portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0284—Details of three-dimensional rigid printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/119—Details of rigid insulating substrates therefor, e.g. three-dimensional details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Other Surface Treatments For Metallic Materials (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【目的】 半導体チップと回路基板との接合を、安価で
容易に行うことができる半導体実装回路装置を提供す
る。 【構成】 半導体実装回路装置は、半導体素子２をベー
ス部材３上に装着した半導体チップ１を、半導体チップ
１と導通する配線パターン11が施された回路基板10に接
合してなる。ベース部材３はメッキ適合樹脂からなり、
スルーホール７と、ベース部材３と一体成型された凸部
６と、この凸部６と半導体素子側ａとをスルーホール７
を介して導通する導体メッキ層８と、凸部６の導体メッ
キ層８に積層形成された半田メッキ層９と、を有する
容易に行うことができる半導体実装回路装置を提供す
る。 【構成】 半導体実装回路装置は、半導体素子２をベー
ス部材３上に装着した半導体チップ１を、半導体チップ
１と導通する配線パターン11が施された回路基板10に接
合してなる。ベース部材３はメッキ適合樹脂からなり、
スルーホール７と、ベース部材３と一体成型された凸部
６と、この凸部６と半導体素子側ａとをスルーホール７
を介して導通する導体メッキ層８と、凸部６の導体メッ
キ層８に積層形成された半田メッキ層９と、を有する
Description
【０００１】
【産業上の利用分野】本発明は、半導体チップを回路基
板に実装した回路装置に関する。
板に実装した回路装置に関する。
【０００２】
【従来の技術】従来より、ＩＣやＬＳＩなどの半導体チ
ップをセラミック基板等に実装する方法として、フェイ
スダウンボンディング法と称される方法が用いられてき
た。かかる方法は、半導体チップと回路基板とに半田ボ
ールを形成し、両者を位置合わせした後に半田を溶融さ
せて接合（リフローソルダリング）するものである。こ
のフェイスダウンボンディング法は、半田ボールをマト
リクス状に配置して端子密度を上げることで、集積度が
高く端子数の多い半導体チップに対応できるという利点
を有している。
ップをセラミック基板等に実装する方法として、フェイ
スダウンボンディング法と称される方法が用いられてき
た。かかる方法は、半導体チップと回路基板とに半田ボ
ールを形成し、両者を位置合わせした後に半田を溶融さ
せて接合（リフローソルダリング）するものである。こ
のフェイスダウンボンディング法は、半田ボールをマト
リクス状に配置して端子密度を上げることで、集積度が
高く端子数の多い半導体チップに対応できるという利点
を有している。
【０００３】
【発明が解決しようとする課題】しかし、このような実
装方法は高価な半田ボールを用いる必要があり、さらに
その半田ボールを半導体チップと回路基板とに一個づつ
マウントする必要があるために非常に手間がかかり、そ
の結果、回路装置が高価なものとなってしまうという問
題を有していた。
装方法は高価な半田ボールを用いる必要があり、さらに
その半田ボールを半導体チップと回路基板とに一個づつ
マウントする必要があるために非常に手間がかかり、そ
の結果、回路装置が高価なものとなってしまうという問
題を有していた。
【０００４】
【課題を解決するための手段】本発明は、前記課題を解
決するため、半導体素子をベース部材上に装着した半導
体チップを、前記半導体チップと導通する配線パターン
が施された回路基板に接合してなる半導体実装回路装置
において、前記ベース部材がメッキ適合樹脂からなり、
前記ベース部材が前記回路基板と接合する接合面側から
前記半導体チップが装着された半導体素子側に貫通する
スルーホールと、前記接合面側に前記ベース部材と一体
成型された凸部と、この凸部と前記半導体素子側とを前
記スルーホールを介して導通する導体メッキ層と、前記
凸部の前記導体メッキ層に積層形成された半田メッキ層
と、を有するものである。
決するため、半導体素子をベース部材上に装着した半導
体チップを、前記半導体チップと導通する配線パターン
が施された回路基板に接合してなる半導体実装回路装置
において、前記ベース部材がメッキ適合樹脂からなり、
前記ベース部材が前記回路基板と接合する接合面側から
前記半導体チップが装着された半導体素子側に貫通する
スルーホールと、前記接合面側に前記ベース部材と一体
成型された凸部と、この凸部と前記半導体素子側とを前
記スルーホールを介して導通する導体メッキ層と、前記
凸部の前記導体メッキ層に積層形成された半田メッキ層
と、を有するものである。
【０００５】
【作用】半導体チップと回路基板との接合に高価な半田
ボールを用いる必要がなく、半導体チップの導体メッキ
層及び半田メッキ層をメッキ法にて形成するために手間
がかからず、半導体チップを回路基板に接合することが
でき、安価な半導体実装回路装置を提供することができ
る。そして、半田ボールを用いずに、従来のフェイスダ
ウンボンディング法と同様な利点を得ることができる。
ボールを用いる必要がなく、半導体チップの導体メッキ
層及び半田メッキ層をメッキ法にて形成するために手間
がかからず、半導体チップを回路基板に接合することが
でき、安価な半導体実装回路装置を提供することができ
る。そして、半田ボールを用いずに、従来のフェイスダ
ウンボンディング法と同様な利点を得ることができる。
【０００６】
【実施例】以下、図面を用いて本発明の一実施例を説明
する。図１乃至図３は、本発明にかかる一実施例の断面
図である。
する。図１乃至図３は、本発明にかかる一実施例の断面
図である。
【０００７】１は半導体チップであって、ＩＣ，ＬＳＩ
等の半導体素子２が、メッキ適合樹脂からなるベース部
材３の半導体素子側ａに装着され、半導体素子２は半導
体素子２から引き出されたボンディングワイヤ４と共
に、例えばシリコンゲルからなる封止剤５によって封止
されている。６はベース部材３の接合面側ｂにベース部
材３と一体成型された半球状の凸部であり、図２に示す
ように、凸部６は半導体チップ１の接合面側ｂに８行８
列のマトリクス状に配設されている。７はベース部材３
の接合面側ｂから半導体素子側ａに貫通するスルーホー
ルである。８はスルーホール７内面を介して接合面側ｂ
の凸部６と半導体素子側ａを導通させるように、メッキ
法にて形成される例えば銅からなる導体メッキ層であ
る。この導体メッキ層８は半導体素子側ａでボンディン
グワイヤ４と接続されており、半導体素子２はボンディ
ングワイヤ４と導体メッキ層８とによって、ベース部材
３の接合面側ｂと導通されている。
等の半導体素子２が、メッキ適合樹脂からなるベース部
材３の半導体素子側ａに装着され、半導体素子２は半導
体素子２から引き出されたボンディングワイヤ４と共
に、例えばシリコンゲルからなる封止剤５によって封止
されている。６はベース部材３の接合面側ｂにベース部
材３と一体成型された半球状の凸部であり、図２に示す
ように、凸部６は半導体チップ１の接合面側ｂに８行８
列のマトリクス状に配設されている。７はベース部材３
の接合面側ｂから半導体素子側ａに貫通するスルーホー
ルである。８はスルーホール７内面を介して接合面側ｂ
の凸部６と半導体素子側ａを導通させるように、メッキ
法にて形成される例えば銅からなる導体メッキ層であ
る。この導体メッキ層８は半導体素子側ａでボンディン
グワイヤ４と接続されており、半導体素子２はボンディ
ングワイヤ４と導体メッキ層８とによって、ベース部材
３の接合面側ｂと導通されている。
【０００８】９はベース部材３の凸部６にメッキ法にて
形成された半田メッキ層であり、半田メッキ層９は導体
メッキ層８に積層形成されている。なお、導体メッキ層
８と半田メッキ層９との間にニッケルメッキ層（図示し
ない）を設ければ、半田メッキ層９の付着が一層良好と
なる。
形成された半田メッキ層であり、半田メッキ層９は導体
メッキ層８に積層形成されている。なお、導体メッキ層
８と半田メッキ層９との間にニッケルメッキ層（図示し
ない）を設ければ、半田メッキ層９の付着が一層良好と
なる。
【０００９】10は回路基板であって、回路基板10には半
導体チップ１と導通される配線パターン11が施されてい
る。半導体チップ１は回路基板10に位置合わせされた後
に、凸部６の半田メッキ層９を溶融して配線パターン11
と導通され、溶融した半田メッキ層９の半田が硬化する
ことにより、半導体チップ１と回路基板10とが接合され
る。
導体チップ１と導通される配線パターン11が施されてい
る。半導体チップ１は回路基板10に位置合わせされた後
に、凸部６の半田メッキ層９を溶融して配線パターン11
と導通され、溶融した半田メッキ層９の半田が硬化する
ことにより、半導体チップ１と回路基板10とが接合され
る。
【００１０】上述したように、半導体チップ１のベース
部材３に樹脂材料を用いているために、ベース部材３の
凸部６を一体に形成することができると共に、さらにメ
ッキ適合樹脂とすることで、ベース部材３の接合面側ｂ
にマトリクス状に多数配設された凸部６にメッキ法にて
半田メッキ層９を設けることができるのである。即ち、
従来例で述べたような半田ボールを用いる場合には、半
導体チップ側だけでも64個（８行８列）の半田ボールを
マウントする必要があるが、本発明によれば凸部６の半
田メッキ層９は１回のメッキ工程によって形成できる。
部材３に樹脂材料を用いているために、ベース部材３の
凸部６を一体に形成することができると共に、さらにメ
ッキ適合樹脂とすることで、ベース部材３の接合面側ｂ
にマトリクス状に多数配設された凸部６にメッキ法にて
半田メッキ層９を設けることができるのである。即ち、
従来例で述べたような半田ボールを用いる場合には、半
導体チップ側だけでも64個（８行８列）の半田ボールを
マウントする必要があるが、本発明によれば凸部６の半
田メッキ層９は１回のメッキ工程によって形成できる。
【００１１】なお、ベース部材３に用いるメッキ適合樹
脂は、微細な凸部６を形成するのに好適な溶融粘度の低
い材料が適当であり、例えばポリプラスチックス（株）
の「ベクトラＣ８１０（商品名）」が適している。
脂は、微細な凸部６を形成するのに好適な溶融粘度の低
い材料が適当であり、例えばポリプラスチックス（株）
の「ベクトラＣ８１０（商品名）」が適している。
【００１２】また、ベース部材３の凸部６は上述したよ
うな半球状に限らず、比較的自由に設計できるものであ
り、例えば図４に示すように、台形形状に形成すること
もできる。
うな半球状に限らず、比較的自由に設計できるものであ
り、例えば図４に示すように、台形形状に形成すること
もできる。
【００１３】
【発明の効果】本発明は、前記課題を解決するため、半
導体素子をベース部材上に装着した半導体チップを、前
記半導体チップと導通する配線パターンが施された回路
基板に接合してなる半導体実装回路装置において、前記
ベース部材がメッキ適合樹脂からなり、前記ベース部材
が前記回路基板と接合する接合面側から前記半導体チッ
プが装着された半導体素子側に貫通するスルーホール
と、前記接合面側に前記ベース部材と一体成型された凸
部と、この凸部と前記半導体素子側とを前記スルーホー
ルを介して導通する導体メッキ層と、前記凸部の前記導
体メッキ層に積層形成された半田メッキ層と、を有する
ものであり、半導体チップと回路基板との接合に高価な
半田ボールを用いる必要がなく、半導体チップの導体メ
ッキ層及び半田メッキ層をメッキ法にて形成するために
手間がかからず、半導体チップを回路基板に接合するこ
とができ、安価な半導体実装回路装置を提供することが
できる。また、凸部をマトリクス状に配置して端子密度
を上げることで、集積度が高く端子数の多い半導体チッ
プに対応できるという従来のフェイスダウンボンディン
グ法と同等な利点を得ることができる。
導体素子をベース部材上に装着した半導体チップを、前
記半導体チップと導通する配線パターンが施された回路
基板に接合してなる半導体実装回路装置において、前記
ベース部材がメッキ適合樹脂からなり、前記ベース部材
が前記回路基板と接合する接合面側から前記半導体チッ
プが装着された半導体素子側に貫通するスルーホール
と、前記接合面側に前記ベース部材と一体成型された凸
部と、この凸部と前記半導体素子側とを前記スルーホー
ルを介して導通する導体メッキ層と、前記凸部の前記導
体メッキ層に積層形成された半田メッキ層と、を有する
ものであり、半導体チップと回路基板との接合に高価な
半田ボールを用いる必要がなく、半導体チップの導体メ
ッキ層及び半田メッキ層をメッキ法にて形成するために
手間がかからず、半導体チップを回路基板に接合するこ
とができ、安価な半導体実装回路装置を提供することが
できる。また、凸部をマトリクス状に配置して端子密度
を上げることで、集積度が高く端子数の多い半導体チッ
プに対応できるという従来のフェイスダウンボンディン
グ法と同等な利点を得ることができる。
【図１】本発明の実施例にかかる断面図。
【図２】同上実施例の半導体チップの下面図。
【図３】同上実施例の要部拡大図。
【図４】本発明の他の実施例にかかる要部拡大図。
１ 半導体チップ ２ 半導体素子 ３ ベース部材 ６ 凸部 ７ スルーホール ８ 導体メッキ層 ９ 半田メッキ層 10 回路基板 11 配線パターン ａ 半導体チップ側 ｂ 接合面側
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 1/18 Ｊ 8718−4Ｅ
Claims (1)
- 【請求項１】 半導体素子をベース部材上に装着した半
導体チップを、前記半導体チップと導通する配線パター
ンが施された回路基板に接合してなる半導体実装回路装
置において、前記ベース部材がメッキ適合樹脂からな
り、前記ベース部材が前記回路基板と接合する接合面側
から前記半導体チップが装着された半導体素子側に貫通
するスルーホールと、前記接合面側に前記ベース部材と
一体成型された凸部と、この凸部と前記半導体素子側と
を前記スルーホールを介して導通する導体メッキ層と、
前記凸部の前記導体メッキ層に積層形成された半田メッ
キ層と、を有することを特徴とする半導体実装回路装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6230368A JPH0878822A (ja) | 1994-08-31 | 1994-08-31 | 半導体実装回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6230368A JPH0878822A (ja) | 1994-08-31 | 1994-08-31 | 半導体実装回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0878822A true JPH0878822A (ja) | 1996-03-22 |
Family
ID=16906768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6230368A Pending JPH0878822A (ja) | 1994-08-31 | 1994-08-31 | 半導体実装回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0878822A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006196860A (ja) * | 2004-12-16 | 2006-07-27 | Shinko Electric Ind Co Ltd | 半導体パッケージ及びその製造方法 |
-
1994
- 1994-08-31 JP JP6230368A patent/JPH0878822A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006196860A (ja) * | 2004-12-16 | 2006-07-27 | Shinko Electric Ind Co Ltd | 半導体パッケージ及びその製造方法 |
| US8530351B2 (en) | 2004-12-16 | 2013-09-10 | Shinko Electric Industries Co., Ltd. | Semiconductor package and fabrication method |
| TWI471956B (zh) * | 2004-12-16 | 2015-02-01 | 新光電氣工業股份有限公司 | 半導體封裝與製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2664873B2 (ja) | 電子パッケージおよびその作製方法 | |
| US5561323A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US6012224A (en) | Method of forming compliant microelectronic mounting device | |
| US5773884A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US5633533A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| JPS58101493A (ja) | 基板 | |
| JPH10275966A (ja) | プリント配線板及びその製造方法 | |
| JPWO2001015228A1 (ja) | 配線基板及びその製造方法、電子部品及びその製造方法、回路基板並びに電子機器 | |
| CN110402492A (zh) | 柔性导电粘合 | |
| JPH09162230A (ja) | 電子回路装置及びその製造方法 | |
| JP3446508B2 (ja) | バンプ付きワークの実装方法および実装基板 | |
| JPH0878822A (ja) | 半導体実装回路装置 | |
| JPS6110299A (ja) | 集積回路実装構造 | |
| JPH11163054A (ja) | 半導体装置の構造及びその製造方法 | |
| JPH0812895B2 (ja) | 半導体素子搭載ピングリッドアレイパッケージ基板 | |
| JP2002093988A (ja) | 半導体集積回路パッケージ | |
| JP3235451B2 (ja) | 回路モジュールの製造方法及び回路モジュール | |
| JP2002118197A (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
| JPH10189655A (ja) | 配線基板、半導体装置及び電子部品の実装方法 | |
| JPH08340164A (ja) | Ｂｇａ型パッケージの面実装構造 | |
| JPS634690A (ja) | 厚膜混成集積回路基板 | |
| JP2953893B2 (ja) | プリント基板ジャンパー配線方法及びジャンパー配線用射出成形プリント基板 | |
| JP2822987B2 (ja) | 電子回路パッケージ組立体およびその製造方法 | |
| JP3676591B2 (ja) | 半導体装置 | |
| JP2001237534A (ja) | 電子部品実装方法及び電子部品実装用基板 |