JPH0878976A - 無効補償の電力トランジスタ回路 - Google Patents

Abstract

(57)【要約】 【課題】 高周波トランジスタ回路の配置により生じる
位相速度差を補償する回路を提供する。 【解決手段】 本回路は、入力４２と出力５４伝送線の
間に配置した一連のトランジスタの第１トランジスタ４
８の入力又は出力端子５１に結合したシャント無効素子
７０を含む。シャント無効素子は、回路中の各ルートを
流れる信号が回路出力で位相を合わせて加算するように
位相の調節を行う。本回路は又前記順序のトランジスタ
の入力端子間及び前記順序のトランジスタの出力端子間
に直列共振回路を含んでも良い。直列共振回路は特定の
周波数で短絡回路に見なされ、トランジスタを順番につ
なぐ伝送線に沿った位相進行を実質的に除去する。本開
示は又、中央伝送線のまわりに配置した複数のユニット
トランジスタを含み、伝送線に沿った無効補償を特徴と
して一般的に位相を合わせて加算されるユニットトラン
ジスタの出力に信号を供給する高周波信号を増幅するト
ランジスタを含む。

Description

【発明の詳細な説明】

【０００１】本願は米国特許出願第０８／２９０、２６
４号（テキサス・インストラメント社文書番号第ＴＩ−
１８１５４号）に関係する項目を含んでいる。

【０００２】

【産業上の利用分野】本発明は一般的に半導体素子に関
し、特に高周波電力トランジスタに関する。

【０００３】

【従来の技術】高周波電力トランジスタはモノリシック
集積回路で利用可能な大量の区域を伝統的に占有してい
た。高出力電力の必要性は、トランジスタ増幅器の出力
段が非常に大きなゲート又はエミッタ外周を有すること
を一般的に必要とする。ＭＥＳＦＥＴのゲート又はヘテ
ロ接合バイポーラ・トランジスタ（ＨＢＴ）のエミッタ
はしばしば全外周が１ミリメータを超え、集積回路の全
幅に渡って延びる。例えば、１９８９年ＩＥＥＥマイク
ロ波及びミリメータ波モノリシック回路シンポジウム論
文ダイジェスト２５−２８頁のエム・アバサラーラ他
（Ｍ．Ａｖａｓａｒａｌａ ｅｔ ａｌ）の「２．５ワ
ット高効率Ｘ帯域ＭＭＩＣ」や１９９０年ＩＥＥＥマイ
クロ波及びミリメータ波モノリシック回路シンポジウム
論文ダイジェスト３５−３８頁のジェイ・ジェイ・コミ
アク（Ｊ．Ｊ．Ｋｏｍｉａｋ）の「オクターブ帯域１１
ワット電力増幅器ＭＭＩＣ」を参照されたい。

【０００４】別の困難として、高周波応用例では、電力
トランジスタへの全ての信号路に沿った位相速度が相対
的に一定であることを一般的に補償しなければならず、
こうしないと、トランジスタの異なる部分によって増幅
された信号が部分的に互いにキャンセルし、減少出力電
力を生じる。図１は電力増幅器の出力段に使用されるよ
うな標準的な従来技術の電力トランジスタ１８を図示す
る。入力ポート２０に入る信号はマイクロストリップ伝
送線回路２２によりトランジスタ・ユニットセル２６の
入力端子２４（この場合ＭＥＳＦＥＴのゲート端子）に
分配される。増幅された信号はトランジスタ・ユニット
セル２６の出力端子２８（すなわちドレイン端子）を出
る。トランジスタ１８のユニットセル２６の各々からの
信号はマイクロストリップ伝送線回路３０により組み合
わされ、出力ポート３２で引き出される。この配置は、
トランジスタ・ユニットセル２６から、またそこへの路
の各々に沿った位相速度を等しくすることを保証する。
伝送線回路の出力で組み合わされた電力は位相を合わせ
てあり、与えられたバイアス条件と周波数に対してトラ
ンジスタ１８から得られる最大電力を表している。この
配置は位相速度を等価するには有効であるが、これは集
積回路上で大きな空間を占有する。大きなトランジスタ
の必要性と大規模な位相等価回路の組み合わせは高周波
電力トランジスタ増幅器を高価なものにする。これらの
素子の寸法と関連コストを減少させる必要性が業界には
存在する。

【０００５】これらの問題に緊密に関係しているのは非
常に大きいトランジスタの物理的配置と寸法である。
「ｐｉ（π）構成」として知られている中央注入のトラ
ンジスタは中央入力線路に沿った位相差を受けることが
知られている。これはいわゆる「分散効果」で、それが
ゲート供給であれベース供給であれ中央供給線に沿った
位相の効果に適用される。図１１に示すトランジスタは
標準的な中央供給トランジスタの例で、この場合はバイ
ポーラ・トランジスタである。１９９０年ＩＥＥＥマイ
クロ波及びミリメータ波モノリシック回路シンポジウム
論文ダイジェスト４３−４６頁のビー・ベイラクタログ
ル他（Ｂ．Ｂａｙｒａｋｔａｒｏｇｌｕｅｔ ａｌ）の
「広帯域Ｘ帯応用の５ワットモノリシックＨＢＴ増幅
器」も参照されたい。図１１で、増幅される信号はベー
ス・パッド１２０に入射し、入力伝送線１２２に沿って
伝搬する。信号はベース指部１２４に沿ってトランジス
タに入る。この例では、トランジスタのエミッタは、エ
ミッタ・パッド１２８で基板の裏側から接地され、この
パッドはまたエミッタ指部１２６によりユニットトラン
ジスタに結合される。増幅信号は、出力伝送線を形成す
るコレクタ・バス１３０に沿ってユニットトランジスタ
を出る。増幅出力信号は出力端子１３２で利用可能であ
る。

【０００６】

【発明が解決しようとする課題】従来技術の配置は、よ
り長い入力伝送線１２２に沿ってより多くのユニットト
ランジスタを追加することによりトランジスタの寸法が
明らかに増大する点以外は良好に機能している。信号の
波長よりトランジスタが非常に小さい限り、全体のトラ
ンジスタを含むユニットトランジスタの各々の信号の位
相は大体等しい。しかしながら、トランジスタの寸法
（すなわち、入力伝送線に沿った長さ）が増幅される信
号の案内波長の約１６分の１に近づくと、入力伝送線に
沿った信号の位相進行がトランジスタの出力電力に不利
に影響する。この位相制限が、マイクロ波周波数で高電
力レベルを与える大トランジスタの設計に対する障害で
ある。本発明の方向はこれらの問題を解決しようとする
ものである。

【０００７】

【課題を解決するための手段】本発明の原理によると、
入力伝送線、出力伝送線、複数個のトランジスタを含む
高周波増幅用回路が本明細書に開示されている。トラン
ジスタの各々は入力端子と出力端子とを含み、トランジ
スタの入力端子が入力伝送線に沿って連続的に入力伝送
線に結合されるように順番に配置されている。出力端子
は出力伝送線に沿って前記出力伝送線に順番に結合され
ている。この回路は又順列の第１のトランジスタの端子
の１つに結合された無効素子も含む。

【０００８】本発明の１実施例によると、トランジスタ
は電界効果トランジスタで、無効素子は第１のトランジ
スタの出力端子と基準電位との間に接続されたコンデン
サである。本発明の他の実施例によると、トランジスタ
はバイポーラ・トランジスタで、無効素子は第１のトラ
ンジスタの出力端子と基準電位との間に接続されたコン
デンサである。また、本発明の原理によると、入力伝送
線、出力伝送線、および複数個のトランジスタを含む高
周波増幅用回路が開示されている。トランジスタの各々
は入力端子と出力端子を含む。トランジスタの入力端子
が入力伝送線に沿って連続的に入力伝送線に結合される
ように複数個のトランジスタが順番に配置されている。
出力端子は出力伝送線に沿って出力伝送線に順番に結合
されている。この回路は又２つの入力端子の間に結合さ
れた直列共振素子も含む。共振回路は入力伝送線と、入
力伝送線のギャップ上で結合されたコンデンサとを含
む。この回路はさらに２つの出力端子の間に結合された
直列共振素子を含み、共振回路は出力伝送線と、出力伝
送線のギャップ上で結合されたコンデンサとを含む。

【０００９】さらに本発明の原理によると、複数個のユ
ニットトランジスタを含む高周波信号を増幅するための
トランジスタが本明細書に開示されている。ユニットト
ランジスタの各々は入力端子と出力端子を含む。入力伝
送線は入力端子の各々を互いにかつ無効終端に結合す
る。入力伝送線に沿った第１のユニットトランジスタか
ら最後のユニットトランジスタへの長さは高周波信号の
波長より短い。トランジスタは又出力端子の各々を互い
に結合する出力伝送線も含む。

【００１０】本発明の１実施例によると、無効終端はコ
ンデンサである。他の実施例では、コンデンサは、底板
をアースに、上板を入力伝送線に結合した金属−絶縁体
−金属構造体である。

【００１１】更に本発明の原理によると、高周波信号を
増幅するトランジスタを製造する方法が開示される。本
方法は、複数個のユニットトランジスタを形成する段階
を含み、各々のユニットトランジスタは入力端子と出力
端子を含む。他の段階は、入力伝送線を入力端子の各々
と無効終端に結合する段階である。入力伝送線に沿った
第１のユニットトランジスタから最後のユニットトラン
ジスタへの長さは高周波信号の波長より短い。本方法は
又出力伝送線を出力端子の各々に結合する段階も含む。

【００１２】

【実施例】図１の従来技術の回路により与えられる寸法
の問題に対する１つの方法は図２に示すようにトランジ
スタを折り曲げることである。図２の回路では、入力ポ
ート４０に入射した信号は、入力伝送線４２に沿ってト
ランジスタ入力端子４４（この場合電界効果トランジス
タ４８のゲート端子）の第１対へ伝搬し、次いでさらに
線路４２に沿って第２対の入力端子４６へ伝搬する。増
幅信号は出力（ドレーン）端子５１、５２でトランジス
タ４８、５０を出て、出力伝送線５４に沿って出力ポー
ト５６へ伝搬する。図１の回路と図２の回路との間の主
要な差は、信号が入力ポート４０と出力ポート５６との
間で異なるルートに沿って伝搬する点である。図１の回
路は回路中の各ルートが長さと位相速度を等しくするこ
とを保証するよう配置されている。逆に、図２の回路は
トランジスタを小さな区域に詰め込むよう配置されてい
る。入力ポート４０から第１のトランジスタ対４８の入
力端子４４へのルートは入力ポート４０と第２のトラン
ジスタ対５０の入力端子４６との間のルートと異なる。
同様に、第１トランジスタ対４８の出力端子４４と第２
トランジスタ対の出力端子５２との間のルートも出力ポ
ート５６へ異なっている。第１トランジスタ対４８又は
第２トランジスタ対５０のどちらかを通るルートの各々
に沿って信号が走行する物理的距離は同一であることに
注意されたい。しかしながら、これらのルートの各々に
沿った位相速度は同じではない。位相速度は次式で定義
される。

【数１】 ここでＬとＣは各々線路又はルートに沿ったインダクタ
ンスと線路又はルートをシャントする容量である。ＭＥ
ＳＦＥＴのような電界効果トランジスタは出力容量より
高い入力容量を有する。従って、入力ポート４０からト
ランジスタ４８を介して出力ポート５６へのルートはト
ランジスタ５０を介したルートとは異なる組み合わせの
入出力インダクタンスと容量を有する。これにより２ル
ート間の位相速度差が生じる。図２の回路の最大電力と
利得は、トランジスタ対４８、５０の出力の信号が位相
を合わせて組み合わせた時に発生する。第１トランジス
タ４８と第２トランジスタ５０を介したルート間で位相
速度が異なるため、トランジスタ対の組み合わせ利得は
組み合わせ信号が位相を合わせている場合に可能なもの
より少ない。バイポーラ・トランジスタを含む回路も同
様な問題に出会うことが認められるが、バイポーラ・ト
ランジスタでは入力容量は通常出力容量より低い。

【００１３】本発明によると、位相速度差の問題はルー
トの一方を無効保証することにより克服される。図３は
図２の回路の修正した概略図である。図３で、図２のマ
イクロストリップ伝送線の幅と長さはミル単位（１イン
チの１０００分の１）で示されている。例えば、入力ポ
ート４０から第１対のトランジスタ４８の入力端子４４
への線路は幅３ミルで長さ２８ミルである。入力ポート
４０から出力ポート５６へのルート間の位相速度差は追
加により処理され、静電容量６０が第１対のトランジス
タ４８の出力上のシャントで追加される。

【００１４】図４は回路性能に対する無効補償の効果を
図示する。周波数に対する最大安定利得と最大可能利得
が「理想的４セル」配置６２、「補償」構成６４、「未
補償」構成６６に対してプロットされている。理想的４
セル配置は図３の回路であるが、線路長をゼロに設定し
て回路中の路間の位相差を除いてある。これは最良の理
論的性能を表すが、従来の集積回路技術では物理的に実
現不能である。未補償プロットは図２の回路、すなわち
無効補償のない場合である。補償プロットは図３の回路
で、コンデンサ６０が無効補償として使用されている。
この特定の実施例の問題の周波数帯域はＸ帯（８．０か
ら１２．５ＧＨｚ）である。図４のプロットを検査する
と、無効補償の回路はＸ帯の利得性能にピークを有して
いる。従って、図２の小さな配置の路間の位相差はコン
デンサ６０を追加することによりＸ帯周波数で有効に補
償される。

【００１５】図５では、図３の容量６０は小さな金属−
絶縁体−金属コンデンサ７０により実装される。この実
施例ではコンデンサはトランジスタ対４８のメッキ出力
端子５１上に形成されている。出力端子を形成するため
に用いられる金属化は、例えばＡｕメッキした蒸着Ｔｉ
／Ｐｔ／Ａｕのような金属化合物を含む。コンデンサ配
置の断面図は図６に図示されている。トランジスタ出力
端子５１はコンデンサの底板としての役割を果たす。例
えばＳｉ₃ Ｎ₄ のような誘電体７４が次いで底板上にパ
ターン化される。コンデンサ７０の値は、誘電体７４の
厚さと誘電体７４によって覆われる面積と、コンデンサ
をソース端子７２に接続する役割を果たすエアーブリッ
ジ７６によって形成される上板とに依存することは明ら
かである。エアーブリッジ７６は、まずＳｉ₃ Ｎ₄ のよ
うなパターン化スペーサ層を蒸着してブリッジのアーチ
を設け、次いでスペーサ層上にＡｕの層をメッキするこ
とにより形成される。本実施例は共通のソース構成で、
従ってソース・パッド７２は、孔８２を介してメッキさ
れることにより回路が製造される半導体基板の背面のア
ース面に接続される。

【００１６】本実施例では誘電体はＳｉ₃ Ｎ₄ で、厚さ
は約２０００Åである。この誘電体厚の平方ミル当たり
の容量値は約０．１９２ｐＦである。図４に示す性能を
発生するために用いられる容量値は線幅と長さを指示し
て約０．８ｐＦである。それ故、コンデンサは約４ｍｉ
ｌ² の面積を占有する。図５に示す配置は容量を２個の
約２．０ｍｉｌ² コンデンサ７０に分割する。図７に示
す別の配置は約４ｍｉｌ² の単一のコンデンサ８０を含
む。本実施例ではコンデンサはソース・パッド７２上に
構築される。コンデンサ８０の上板からのエアーブリッ
ジは第１対のトランジスタ４８の出力端子５１に接続さ
れる。接地ソース端子７２は貫通孔８２を収容するため
標準的には出力端子５１より面積が大きい。このことは
また図５に示す実装より大きなコンデンサ８０を可能に
する。

【００１７】バイポーラトランジスタ、特にヘテロ接合
のバイポーラトランジスタは、出力容量より低い入力容
量を特徴とする。これはＭＥＳＦＥＴで上述したものと
は反対の状況である。出力の代わりに、バイポーラ回路
の第１対のトランジスタ４８の入力端子に無効補償が追
加される点を除いて、バイポーラ回路の補償はＦＥＴ回
路のものと同じである。さらに、２個の回路分岐間の位
相速度を等価させるのに必要な無効補償は容量性ではな
く誘導性である例もある。

【００１８】本発明の他の実施例では、トランジスタ回
路のルート間の位相速度差の問題は直列共振回路の使用
により解決される。図８は、直列共振回路１００、１０
２が第１及び第２対のトランジスタ４８、５０の入力４
４と出力５１端子を接続する伝送線路を置き換えている
点以外は図２の回路の概略図である。直列共振回路の利
点は、共振回路の入出力間で大きな位相変化がないこと
である。言い換えると、この回路は回路網の共振周波数
の信号に対しては短絡回路を表す。例えば、３ｍｉｌ
幅、２０ｍｉｌ長のマイクロストリップ線路１０４と図
８の１ｐＦコンデンサ１０６を含む回路網は約９．０Ｇ
Ｈｚで直列共振する。それ故、位相変化に関しては、全
回路網は９．０ＧＨｚの短絡回路としてみなせる。同様
の状況が他の共振回路網１００にも発生する。これらの
回路は図２の回路の性能を阻害する位相差の原因を基本
的には除去する。位相差を除去すると（少なくとも共振
周波数とこの周波数の付近の狭い帯域で）、トランジス
タの出力の信号は位相を合わせて組み合わせて、与えら
れたバイアス条件と周波数に対して可能な最大電力を回
路出力ポート１０９に発生する。直列共振回路は直列コ
ンデンサを含むため、直流バイパス線１０８が本実施例
では設けられてトランジスタ対４８、５０のゲートとド
レインへ共通のバイアス供給を可能とする。

【００１９】実施例「補償」回路１１５のモデル化結果
は図９に図示され、上述の「理想４セル」回路１１６と
「未補償」回路１１７と比較される。第１の実施例のよ
うに、直列共振回路は周波数の狭い帯域の渡って２つの
トランジスタ対間の位相速度の差を基本的に除去する。
コンデンサ１０６の値と伝送線１０４の幅と長さを調節
して所要の周波数で回路に性能ピークを出させる。

【００２０】図１０は直列共振回路網機能の実装を図示
する。ギャップ１１０、１１２が入力及び出力伝送線回
路網に形成される。このギャップは、線路金属化の蒸着
とメッキの間に線路金属化のパターン作成によって、ま
たは線路を形成した後の金属化の除去により形成され
る。コンデンサ１０６はギャップ１１０又は１１２に隣
接する出力伝送線回路の部分上に形成される。コンデン
サ１０６の上板は上述したようにエアーブリッジ１１４
により伝送線１０４に接続される。コンデンサ１０６と
の伝送線１０４の共振はトランジスタの入力と出力端子
の間に明白な短絡回路を形成する。直列回路の共振周波
数は伝送線１０４のインダクタンスとコンデンサ１０６
の値に依存することが認められる。線路１０４のインダ
クタンスはまたその幅と長さに依存する。共振回路は、
マイクロストリップ伝送線と金属−絶縁体−金属コンデ
ンサ以外の回路要素から形成可能であることにも注意す
べきである。例えば、集積回路に接続可能なワイヤ・コ
イル・インダクタとコンデンサのようなチップ外の素子
も使用可能である。

【００２１】現代の高性能マイクロ波電力トランジスタ
は一般に並列接続した多数のユニットトランジスタの使
用を必要とする。ここで図１１を参照すると、ユニット
トランジスタは、エミッタ・パッド１２８から能動域１
２７（破線で表示）へ延びるエミッタ指部と、中央の入
力伝送線１２２から延びる２本のベース指部と、各ベー
ス指部１２４に隣接する能動域１２７のコレクタ域に接
触するコレクタバス１３０とを標準的に含む。前記指部
（ヘテロ接合バイポーラトランジスタではエミッタ／ベ
ース／コレクタ指部、ＦＥＴではソース／ゲート／ドレ
イン指部）の最大数は、インピーダンス・レベル、接合
温度上昇、特に「分布効果」によって制限される。ホッ
トスポッティングや電流ホッギングのような電気的及び
熱的考慮は、ヘテロ接合バイポーラトランジスタのユニ
ットエミッタ長をＸ帯域操作に対して約３０−４０ｍｍ
に一般的に制限する。実験とシミュレーションの結果か
ら、ユニットセルに詰め込み可能な全エミッタ周辺長は
約３００−ｍｍ（約１０個の３０−ｍｍ長エミッタ指
部）であることが示されている。このことが前記トラン
ジスタの出力電力をＸ帯域で約１ワットに概して制限す
る。

【００２２】図１１のトランジスタの動作は一般的に以
下の通りである。入力ポート１２０に入射する信号は入
力線路１２２に沿って伝搬する。信号はベース指部を介
してこの例で図示されている１０個のユニットトランジ
スタ（入力線路の両側に５個ずつ）に入る。バイアス電
流は、エミッタ端子１２８の下の裏側接地面へ貫通孔
（図示せず）を介して接地されたエミッタ指部１２６
と、入力線路に沿って配置したユニットトランジスタの
各々のコレクタ接点（図示せず）との間に設定される。
エミッタ・コレクタバイアス電流はベース指部１２４の
信号によって変調され、これが入力信号の増幅を生じ
る。増幅された信号は、ユニットトランジスタのコレク
タ接点に結合されている出力伝送線１３０に沿ってユニ
ットトランジスタを出る。増幅信号は出力伝送線１３０
に沿って出力ポート１３２に伝搬する。

【００２３】図１１に図示する中央供給の、すなわちｐ
ｉトランジスタ構成はバイポーラトランジスタと電界効
果トランジスタ（図示せず）の両方に使用される。中央
供給構成の問題点は、入力線路１２２の長さが波長の相
当部分になると（信号の案内波長の約１６分の１又はそ
れ以上）、位相相互作用がトランジスタの利得を減少さ
せる。これがいわゆる「分布効果」である。従って、伝
統的な設計哲学によると、トランジスタは最適な位相と
利得条件を保存するため寸法を小さく保たなければなら
ない。しかしながら、これは高出力電力を発生するため
に必要な大きなトランジスタの必要性と直接矛盾する。

【００２４】バイポーラトランジスタに対する分布効果
の衝撃の例は図１３の性能プロットに図示されている。
「分布」と記された曲線１３４は４０ｍｍユニットエミ
ッタ指部長と４８０ｍｍの全体エミッタ周辺長を有する
トランジスタのモデル化性能である。対照的に、「完全
縮尺」と記した曲線１３６は図１１に図示した４８０ｍ
ｍトランジスタでその性能が完全に寸法に比例した場合
のモデル化性能である。大トランジスタの分布効果は１
０ＧＨｚで約４ｄＢの利得減少を生じることは明らかで
ある。Ｘ帯域より相当低い周波数では、トランジスタは
集中素子のように振る舞い、より理想的な素子縮尺が期
待できるため分布効果は無視できることが認められる。
電極間の伝送線路長１２２、１３０を変更することによ
り分布増幅器に一般的に使用されるものと同様な限定利
得補償（限定された帯域に対して）が得られる。しかし
ながら、このような方式はトランジスタの寸法を増加さ
せる傾向がある。別の方法は図１２に概略的に図示さ
れ、ここで図１１の回路はユニットトランジスタを接続
する役割を果たす伝送線部分１２２、１３０としてモデ
ル化される。簡単な無効素子、この場合はベース供給線
１２２の開放端とアース間に結合した約８ｐＦのコンデ
ンサを使用することにより、分布効果による利得の劣化
は２０から３０％帯域にわたって最小化可能である。図
１３の「補償」と記した曲線１３８は、入力線路１２２
の終端として８ｐＦコンデンサを使用した４８０ｍｍト
ランジスタに対する１０ＧＨｚでの利得のモデル化３ｄ
Ｂ改良を図示する。

【００２５】無効終端はトランジスタの入力線路の終わ
りで電力の一部を反射する効果を有しており、従って増
大トランジスタ利得を生じる。コンデンサは上述した金
属−絶縁体−金属技術を用いて製造される。金属−絶縁
体金属コンデンサ１４０の実装の配置は図１４に示され
ている。コンデンサ１４０の底板は、トランジスタを製
造する半導体基板の背面の接地面に底板が貫通孔１４２
を介して接続されている、貫通孔上に蒸着された金属を
含む。コンデンサの上面１４４は本実施例ではＳｉ₃ Ｎ
₄ の２０００Å層である誘電体の層上に形成される。コ
ンデンサ上面から入力線路１２２への接点はメッキエア
ーブリッジ１４６により行われる。良好な利得性能を生
じる容量値は素子寸法（すなわち指部の数）と問題の周
波数帯域に依存することが認められる。

【００２６】いくつかの望ましい実施例を以上に詳細に
説明してきた。本発明の範囲はこれらの説明したものと
は異なるが、請求の範囲内の実施例も含むことを理解す
べきである。

【００２７】内部及び外部接続は、抵抗性、容量性、誘
導性、直接または間接、介在回路又は他のものを介した
ものも可能である。実装は離散素子またはシリコン、ガ
リウム砒素又は他の電子材料族の完全集積回路ととも
に、光学ベースの又は他の技術ベースの形式と実施例も
考慮している。

【００２８】本発明は図示実施例を参照して説明してき
たが、この説明は限定する意味で解釈される意図のもの
ではない。図示実施例の各種の修正や組み合わせととも
に本発明の他の実施例は説明を参照して当業者には明ら
かである。例えば、以上の実施例では共通エミッタ及び
共通ソース回路構成を使用してきたが、共通ベース、共
通コレクタ、共通ゲート、共通ドレインのような他の構
成も本発明から利益を得られることが認められる。加え
て、実施例は接地されているものとして説明してきた
が、アース接地以外の基準電位も考慮していることが認
められる。さらに、本発明の範囲は、回路を製造する基
板上に集積される金属−絶縁体−金属コンデンサを含む
のみならず、チップ外のコンデンサも含んでいることを
認めるべきである。それ故、添付の請求の範囲はこれら
の及び他のこのような変更又は実施例を含む意図のもの
である。

【００２９】以上の説明に関して更に以下の項を開示す
る。 （１）高周波増幅用の回路において入力伝送線と、出力
伝送線と、複数個のトランジスタであって、前記トラン
ジスタの各々は入力端子と出力端子とを有し、前記トラ
ンジスタの前記入力端子は前記入力伝送線に沿って順番
に前記入力伝送線に結合され、前記出力端子は前記出力
伝送線に沿って順番に前記出力伝送線に結合されるよう
に、順番に配置されている前記複数個のトランジスタ
と、前記順列の第１のトランジスタの前記端子の一方に
結合した無効素子と、を含む高周波増幅用回路。 （２）第１項記載の回路において、前記入出力伝送線路
間に前記複数個のトランジスタと並列に配置した第２の
複数個のトランジスタを更に含む回路。 （３）第１項記載の回路において、前記トランジスタは
電界効果トランジスタであり、前記無効素子は前記第１
トランジスタの出力端子と基準電位との間に結合したコ
ンデンサである回路。 （４）第１項記載の回路において、前記トランジスタは
バイポーラトランジスタであり、前記無効素子は前記第
１トランジスタの入力端子と基準電位との間に結合した
コンデンサである回路。 （５）第１項記載の回路において、前記無効素子は前記
入力伝送線と直列の第１のコンデンサを含み、前記第１
のコンデンサは前記入力伝送線と直列共振を発生し、前
記無効素子は前記出力伝送線と直列の第２のコンデンサ
を含み、前記第２のコンデンサは前記出力伝送線と直列
共振を発生する回路。

【００３０】（６）高周波増幅用の回路において入力伝
送線と、出力伝送線と、複数個のトランジスタであっ
て、前記トランジスタの各々は入力端子と出力端子とを
有し、前記トランジスタの前記入力端子は前記入力伝送
線に沿って順番に前記入力伝送線に結合され、前記出力
端子は前記出力伝送線に沿って順番に前記出力伝送線に
結合されるように、順番に配置されている前記複数個の
トランジスタと、前記順列の第１のトランジスタの前記
端子の一方と基準電位との間に結合したコンデンサと、
を含む高周波増幅用回路。 （７）第６項記載の回路において、前記トランジスタは
電界効果トランジスタであり、前記コンデンサは前記出
力端子と接地電位との間に結合されている回路。 （８）第６項記載の回路において、前記トランジスタは
バイポーラトランジスタであり、前記コンデンサは前記
入力端子と接地電位との間に結合されている回路。 （９）第６項記載の回路において、前記トランジスタの
前記入出力端子は金属化のパッドであり、前記コンデン
サの底板は前記金属化のパッドの１つを含み、前記コン
デンサの上板は前記基準電位に結合された前記トランジ
スタの端子に結合されている回路。 （１０）第６項記載の回路において、前記トランジスタ
は更に前記基準電位に結合した端子を含み、前記トラン
ジスタの入出力端子は金属化のパッドであり、前記コン
デンサの底板は前記基準電位に結合した前記端子を含
み、前記コンデンサの上板は前記金属化のパッドの１つ
に結合されている回路。

【００３１】（１１）高周波信号を増幅するためのトラ
ンジスタにおいて、前記トランジスタは、各々が入力端
子と出力端子を含む複数個のユニットトランジスタと、
前記入力端子の各々を互いにかつ無効終端に結合する入
力伝送線であって、前記入力伝送線に沿った第１のユニ
ットトランジスタから最後のユニットトランジスタまで
の長さが前記高周波信号の波長より小さい前記入力伝送
線と、前記出力端子の各々を互いに結合する出力伝送線
と、を含む高周波信号を増幅するためのトランジスタ。 （１２）第１１項記載のトランジスタにおいて、前記終
端がコンデンサであるトランジスタ。 （１３）第１２項記載のトランジスタにおいて、前記コ
ンデンサは底板を接地に、上板を前記入力伝送線に結合
させた金属−絶縁体−金属構造体であるトランジスタ。 （１４）第１１項記載のトランジスタにおいて、前記ユ
ニットトランジスタの各々は周辺長を有するゲート端子
を含み、前記複数個のユニットトランジスタの全ゲート
周辺長は３００ｍｍ以下であるトランジスタ。 （１５）第１１項記載のトランジスタにおいて、前記ユ
ニットトランジスタの各々は周辺長を有するエミッタ端
子を含み、前記複数個のユニットトランジスタの全エミ
ッタ周辺長は３００ｍｍ以下であるトランジスタ。 （１６）第１１項記載のトランジスタにおいて、前記入
力伝送線に沿った第１のユニットトランジスタから最後
のユニットトランジスタへの長さは前記高周波信号の波
長の約１６分の１より大きいトランジスタ。

【００３２】（１７）高周波信号を増幅するためのトラ
ンジスタにおいて、前記トランジスタは、各々が入力端
子と出力端子を含む複数個のユニットトランジスタと、
前記入力端子の各々を互いにかつ前記入力伝送線の端部
のシャントコンデンサとに結合する入力伝送線であっ
て、前記入力伝送線に沿った第１のユニットトランジス
タから最後のユニットトランジスタまでの長さが前記高
周波信号の波長より小さい前記入力伝送線と、前記出力
端子の各々を互いに結合する出力伝送線と、を含む高周
波信号を増幅するためのトランジスタ。 （１８）第１７項記載のトランジスタにおいて、前記ト
ランジスタは半導体基板上で製造され、前記シャントコ
ンデンサは、底板から前記半導体基板の背面の接地面へ
の結合を与える貫通孔上に形成された前記底板と、前記
底板を上板から分離する誘電体材料の層と、前記上板を
前記入力伝送線へ結合するエアーブリッジと、を含むト
ランジスタ。 （１９）第１７項記載のトランジスタにおいて、前記ユ
ニットトランジスタは電界効果トランジスタであり、前
記入力端子はゲート端子であるトランジスタ。 （２０）第１７項記載のトランジスタにおいて、前記ユ
ニットトランジスタはバイポーラトランジスタであり、
前記入力端子はベース端子であるトランジスタ。

【００３３】（２１）高周波トランジスタ回路の配置に
より生じる位相速度差を補償する回路は、入力４２と出
力５４伝送線の間に配置した一連のトランジスタの第１
トランジスタ４８の入力又は出力端子５１に結合したシ
ャント無効素子７０を含む。シャント無効素子は、回路
中の各ルートを流れる信号が回路出力で位相を合わせて
加算するように位相の調節を行う。この回路は又前記順
序のトランジスタの入力端子間及び前記順序のトランジ
スタの出力端子間に直列共振回路を含んでも良い。直列
共振回路は特定の周波数で短絡回路に見なされ、トラン
ジスタを順番につなぐ伝送線に沿った位相進行を実質的
に除去する。本開示はまた、中央伝送線のまわりに配置
した複数のユニットトランジスタを含み、伝送線に沿っ
た無効補償を特徴として一般的に位相を合わせて加算さ
れるユニットトランジスタの出力に信号を供給する高周
波信号を増幅するトランジスタを含む。

【図面の簡単な説明】

【図１】従来技術の電力増幅器回路の平面図。

【図２】コンパクトな電力増幅器回路の図。

【図３】本発明の第１の実施例による無効補償の電力増
幅器の概略図。

【図４】図３の実施例と２個の他の電力増幅器回路構成
の利得対周波数のプロット図。

【図５】図３の実施例回路の集積回路実装の平面図。

【図６】図５の回路のコンデンサの断面図。

【図７】図３の実施例の第２の集積回路実装の平面図。

【図８】本発明の第２の実施例による無効補償の電力増
幅器回路概略図。

【図９】図８の実施例と２個の他の電力増幅器回路構成
の利得対周波数のプロット図。

【図１０】図８の実施例の集積回路実装の平面図。

【図１１】従来技術のヘテロ接合バイポーラ・トランジ
スタの平面図。

【図１２】本発明の第３の実施例による無効補償のトラ
ンジスタの概略図。

【図１３】図１２の実施例と２個の他の電力増幅器回路
構成の利得対周波数のプロット図。

【図１４】図１２の実施例の集積回路実装の平面図。

【符号の説明】

１８ 電力トランジスタ ２０ 入力ポート ２２、３０ 伝送線 ２４ 入力端子 ２６ ユニットセル ２８ 出力セル ３２ 出力ポート ４０ 入力ポート ４２ 入力伝送線 ４４、４６ 入力端子 ４８、５０ トランジスタ ５１、５２ 出力端子 ５４ 出力伝送線 ５６ 出力ポート ６０ 静電容量

Claims (1)

【特許請求の範囲】
1. 【請求項１】 高周波増幅用の回路において入力伝送線
   と、 出力伝送線と、 複数個のトランジスタであって、前記トランジスタの各
   々は入力端子と出力端子とを有し、前記トランジスタの
   前記入力端子は前記入力伝送線に沿って順番に前記入力
   伝送線に結合され、前記出力端子は前記出力伝送線に沿
   って順番に前記出力伝送線に結合されるように、順番に
   配置されている前記複数個のトランジスタと、 前記順列の第１のトランジスタの前記端子の一方に結合
   した無効素子と、を含む高周波増幅用回路。