JPH0879059A - 基準クロック発生回路 - Google Patents
基準クロック発生回路Info
- Publication number
- JPH0879059A JPH0879059A JP6207665A JP20766594A JPH0879059A JP H0879059 A JPH0879059 A JP H0879059A JP 6207665 A JP6207665 A JP 6207665A JP 20766594 A JP20766594 A JP 20766594A JP H0879059 A JPH0879059 A JP H0879059A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- reference clock
- pulse
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 abstract description 18
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 abstract description 12
- 101100328957 Caenorhabditis elegans clk-1 gene Proteins 0.000 abstract 3
- 238000005259 measurement Methods 0.000 abstract 1
- 238000001514 detection method Methods 0.000 description 39
- 238000006243 chemical reaction Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 14
- 230000003111 delayed effect Effects 0.000 description 13
- 230000000630 rising effect Effects 0.000 description 7
- 102100040615 Homeobox protein MSX-2 Human genes 0.000 description 6
- 101000967222 Homo sapiens Homeobox protein MSX-2 Proteins 0.000 description 6
- 208000015842 craniosynostosis 2 Diseases 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000007493 shaping process Methods 0.000 description 4
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
- G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
- G11B27/28—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
- G11B27/30—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording
- G11B27/3027—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording used signal is digitally coded
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/181—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a numerical count result being used for locking the loop, the counter counting during fixed time intervals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/042—Detectors therefor, e.g. correlators, state machines
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】入力ディジタル信号が短期間の信号であっても
容易に入力ディジタル信号に基づいた基準クロック信号
を発生できると共に入力ディジタル信号の周期が変化し
ても容易に追従できる基準クロック発生回路を提供す
る。 【構成】パルス間隔時間計測器７６に同期信号ＳＣと抵
抗値制御発振器７８からの基準クロック信号ＣＬＫ１を
供給し、信号ＳＣのパルス時間間隔を信号ＣＬＫ１でカ
ウントする。カウントデータをラッチすると共にコンバ
ータ７７に供給して、データに基づいて抵抗値を生成す
る。この抵抗値に基づき発振器７８から発生される信号
ＣＬＫ１の周波数を信号ＳＣの所定の倍数に制御する。
ラッチされたデータは次の信号ＳＣのデータで更新する
まで保持する。信号ＳＣが短期間であっても周期が変化
しても、自動的にパルス時間間隔が計測されて信号ＣＬ
Ｋ１の周波数を信号ＳＣの所定の倍数とすることができ
る。
容易に入力ディジタル信号に基づいた基準クロック信号
を発生できると共に入力ディジタル信号の周期が変化し
ても容易に追従できる基準クロック発生回路を提供す
る。 【構成】パルス間隔時間計測器７６に同期信号ＳＣと抵
抗値制御発振器７８からの基準クロック信号ＣＬＫ１を
供給し、信号ＳＣのパルス時間間隔を信号ＣＬＫ１でカ
ウントする。カウントデータをラッチすると共にコンバ
ータ７７に供給して、データに基づいて抵抗値を生成す
る。この抵抗値に基づき発振器７８から発生される信号
ＣＬＫ１の周波数を信号ＳＣの所定の倍数に制御する。
ラッチされたデータは次の信号ＳＣのデータで更新する
まで保持する。信号ＳＣが短期間であっても周期が変化
しても、自動的にパルス時間間隔が計測されて信号ＣＬ
Ｋ１の周波数を信号ＳＣの所定の倍数とすることができ
る。
Description
【０００１】
【産業上の利用分野】この発明は、例えば入力ディジタ
ル信号に基づく基準クロック信号を生成する基準クロッ
ク発生回路に関する。
ル信号に基づく基準クロック信号を生成する基準クロッ
ク発生回路に関する。
【０００２】
【従来の技術】従来、フロッピーディスク装置、あるい
はハードディスクのバックアップに用いられるデータ・
ストリーマ装置等では、磁気記録媒体であるフロッピー
ディスクやテープカートリッジに例えば図７に示すよう
なフォーマット構成でディジタルデータが記録される。
はハードディスクのバックアップに用いられるデータ・
ストリーマ装置等では、磁気記録媒体であるフロッピー
ディスクやテープカートリッジに例えば図７に示すよう
なフォーマット構成でディジタルデータが記録される。
【０００３】このような磁気記録媒体では、１トラック
中に１以上のセグメントが形成されている場合が多く、
図７Ａは磁気記録媒体の１つのセグメントの構成を示す
ものである。セグメントは「ヘッダ」と複数の「セク
タ」および「ＧＡＰ」から構成される。この「ヘッダ」
はセクタのデータを正しく読み出すために設けられた領
域であり、「セクタ」はデータを記録する領域である。
また「ＧＡＰ」は次のセグメントとの空き領域である。
中に１以上のセグメントが形成されている場合が多く、
図７Ａは磁気記録媒体の１つのセグメントの構成を示す
ものである。セグメントは「ヘッダ」と複数の「セク
タ」および「ＧＡＰ」から構成される。この「ヘッダ」
はセクタのデータを正しく読み出すために設けられた領
域であり、「セクタ」はデータを記録する領域である。
また「ＧＡＰ」は次のセグメントとの空き領域である。
【０００４】ヘッダは図７Ｂに示す構成とされており、
図７Ｂにおいて「ＧＡＰ」は空き領域であり「ＳＹＮ
Ｃ」は同期信号である。また「ＩＡＭ」はヘッダである
ことを示すインデックス・アドレスマークである。
図７Ｂにおいて「ＧＡＰ」は空き領域であり「ＳＹＮ
Ｃ」は同期信号である。また「ＩＡＭ」はヘッダである
ことを示すインデックス・アドレスマークである。
【０００５】セクタは図７Ｃに示すようにＩＤ部とデー
タ部とから構成される。このＩＤ部にはセクタの属性等
が記録され、データ部にはデータが記録される。ＩＤ部
およびデータ部の「ＧＡＰ」および「ＳＹＮＣ」はそれ
ぞれ空き領域および同期信号である。ＩＤ部の「ＩＤＡ
Ｍ」はＩＤ部であることを示すＩＤ・アドレスマークで
あり、「ＩＤ情報」の領域にセクタ番号やデータ長等の
ＩＤ情報が記録される。また「ＣＲＣ」は誤り検出のた
めの巡回符号である。データ部の「ＤＡＭ」はデータ部
であることを示すデータ・アドレスマークであり、「Ｄ
ＡＴＡ」の領域にデータが記録される。
タ部とから構成される。このＩＤ部にはセクタの属性等
が記録され、データ部にはデータが記録される。ＩＤ部
およびデータ部の「ＧＡＰ」および「ＳＹＮＣ」はそれ
ぞれ空き領域および同期信号である。ＩＤ部の「ＩＤＡ
Ｍ」はＩＤ部であることを示すＩＤ・アドレスマークで
あり、「ＩＤ情報」の領域にセクタ番号やデータ長等の
ＩＤ情報が記録される。また「ＣＲＣ」は誤り検出のた
めの巡回符号である。データ部の「ＤＡＭ」はデータ部
であることを示すデータ・アドレスマークであり、「Ｄ
ＡＴＡ」の領域にデータが記録される。
【０００６】このようなフォーマット構成でデータ信号
が磁気記録媒体に記録される場合、例えばＦＭ方式やＭ
ＦＭ方式でデータ信号が変調されて磁気記録媒体に記録
される。
が磁気記録媒体に記録される場合、例えばＦＭ方式やＭ
ＦＭ方式でデータ信号が変調されて磁気記録媒体に記録
される。
【０００７】データ信号の１つのビットは、ビットセル
と呼ばれる単位で信号が生成されて、ＦＭ方式では各ビ
ットセルの先頭にクロックパルスが記録されると共に各
ビットセルの中央でデータパルスが記録される。また、
ＭＦＭ方式では各ビットセルの中央でデータパルスが記
録されると共に、直前および現在の両ビットセルにデー
タがない場合（データが「０」である場合）に現在のビ
ットセルの先頭にクロックパルスが記録される。
と呼ばれる単位で信号が生成されて、ＦＭ方式では各ビ
ットセルの先頭にクロックパルスが記録されると共に各
ビットセルの中央でデータパルスが記録される。また、
ＭＦＭ方式では各ビットセルの中央でデータパルスが記
録されると共に、直前および現在の両ビットセルにデー
タがない場合（データが「０」である場合）に現在のビ
ットセルの先頭にクロックパルスが記録される。
【０００８】ここで、図８にＦＭ方式およびＭＦＭ方式
で変調されたデータ信号を示す。図８Ａに示すデータ信
号ＤＴは、ＦＭ方式では図８Ｂに示す記録信号ＦＷＳと
される。なお、記録信号ＦＷＳのパルス上の「C」はク
ロックパルスであり、「D」はデータパルスであること
を示している。またＭＦＭ記録方式では図８Ｃに示す記
録信号ＭＷＳとされる。この記録信号ＭＷＳにおいて
も、「C」はクロックパルスであり「D」はデータパルス
であることを示している。
で変調されたデータ信号を示す。図８Ａに示すデータ信
号ＤＴは、ＦＭ方式では図８Ｂに示す記録信号ＦＷＳと
される。なお、記録信号ＦＷＳのパルス上の「C」はク
ロックパルスであり、「D」はデータパルスであること
を示している。またＭＦＭ記録方式では図８Ｃに示す記
録信号ＭＷＳとされる。この記録信号ＭＷＳにおいて
も、「C」はクロックパルスであり「D」はデータパルス
であることを示している。
【０００９】なお、ＭＦＭ方式では、図８Ｃに示す記録
信号ＭＷＳのビットセルの時間間隔を半分にした場合に
ＦＭ方式と同じパルス時間間隔とされるので、ＦＭ方式
に対して倍の密度でデータを記録することができる。こ
のため、ディジタルデータを高密度で記録する場合に
は、ＭＦＭ方式でデータが記録されることが多い。
信号ＭＷＳのビットセルの時間間隔を半分にした場合に
ＦＭ方式と同じパルス時間間隔とされるので、ＦＭ方式
に対して倍の密度でデータを記録することができる。こ
のため、ディジタルデータを高密度で記録する場合に
は、ＭＦＭ方式でデータが記録されることが多い。
【００１０】ここで、データ信号が記録された磁気記録
媒体を再生して再生信号を得る磁気記録媒体再生装置の
構成を図９に示す。なお、データ信号は例えばデータ転
送速度＝１Ｍビット／ｓｅｃ（ビットセル間隔＝１μ
ｓ）で記録するものとする。
媒体を再生して再生信号を得る磁気記録媒体再生装置の
構成を図９に示す。なお、データ信号は例えばデータ転
送速度＝１Ｍビット／ｓｅｃ（ビットセル間隔＝１μ
ｓ）で記録するものとする。
【００１１】データ信号ＤＴが変調された記録信号ＷＤ
は、フリップフロップ１に供給される。フリップフロッ
プ１では、記録信号ＷＤの信号の立ち上がりに同期して
信号の論理レベルが反転される記録電流制御信号ＲＣが
生成される。この記録電流制御信号ＲＣはライトアンプ
２に供給される。ライトアンプ２では記録電流制御信号
ＲＣに基づく記録電流ＷＩが生成されて磁気ヘッド３に
供給される。この磁気ヘッド３によって、図示しない磁
気記録媒体に記録電流ＷＩに基づく残留磁束が形成され
て信号が記録される。
は、フリップフロップ１に供給される。フリップフロッ
プ１では、記録信号ＷＤの信号の立ち上がりに同期して
信号の論理レベルが反転される記録電流制御信号ＲＣが
生成される。この記録電流制御信号ＲＣはライトアンプ
２に供給される。ライトアンプ２では記録電流制御信号
ＲＣに基づく記録電流ＷＩが生成されて磁気ヘッド３に
供給される。この磁気ヘッド３によって、図示しない磁
気記録媒体に記録電流ＷＩに基づく残留磁束が形成され
て信号が記録される。
【００１２】このデータ信号ＤＴが記録された磁気記録
媒体を再生する場合、図示しない磁気記録媒体を磁気ヘ
ッド３で再生することでプリアンプ４から再生信号ＲＳ
が出力される。この再生信号ＲＳは、微分器５と積分器
６および直流信号発生器７に供給される。
媒体を再生する場合、図示しない磁気記録媒体を磁気ヘ
ッド３で再生することでプリアンプ４から再生信号ＲＳ
が出力される。この再生信号ＲＳは、微分器５と積分器
６および直流信号発生器７に供給される。
【００１３】微分器５では再生信号ＲＳが微分されて微
分信号ＤＲＳが生成される。積分器６および直流信号発
生器７では、後述するピークシフトを打ち消すために再
生信号ＲＳが積分器６で積分されて積分信号ＩＲＳが生
成されると共に再生信号ＲＳに基づき直流信号発生器７
で直流信号ＤＣＲが生成される。
分信号ＤＲＳが生成される。積分器６および直流信号発
生器７では、後述するピークシフトを打ち消すために再
生信号ＲＳが積分器６で積分されて積分信号ＩＲＳが生
成されると共に再生信号ＲＳに基づき直流信号発生器７
で直流信号ＤＣＲが生成される。
【００１４】積分信号ＩＲＳと直流信号ＤＣＲは、加算
器８に供給されて加算信号ＭＩＤとされたのち減算器９
に供給される。減算器９には微分器５から微分信号ＤＲ
Ｓが供給されており、微分信号ＤＲＳから加算信号ＭＩ
Ｄが減算されて合成信号ＭＲＳが形成される。この合成
信号ＭＲＳはゼロボルトコンパレータ１０に供給され
る。
器８に供給されて加算信号ＭＩＤとされたのち減算器９
に供給される。減算器９には微分器５から微分信号ＤＲ
Ｓが供給されており、微分信号ＤＲＳから加算信号ＭＩ
Ｄが減算されて合成信号ＭＲＳが形成される。この合成
信号ＭＲＳはゼロボルトコンパレータ１０に供給され
る。
【００１５】ゼロボルトコンパレータ１０では、合成信
号ＭＲＳが「０Ｖ」を超えている場合にはハイレベル
「Ｈ」の比較信号ＣＲＳが出力され、「０Ｖ」を超えて
いない場合にはローレベル「Ｌ」の比較信号ＣＲＳが出
力される。この比較信号ＣＲＳはパルス整形回路１１に
供給される。
号ＭＲＳが「０Ｖ」を超えている場合にはハイレベル
「Ｈ」の比較信号ＣＲＳが出力され、「０Ｖ」を超えて
いない場合にはローレベル「Ｌ」の比較信号ＣＲＳが出
力される。この比較信号ＣＲＳはパルス整形回路１１に
供給される。
【００１６】パルス整形回路１１では、比較信号ＣＲＳ
の信号レベルの反転に同期してパルス信号が生成されて
読出信号ＲＤが形成される。
の信号レベルの反転に同期してパルス信号が生成されて
読出信号ＲＤが形成される。
【００１７】次に、図１０を参照して磁気記録媒体再生
装置の動作を説明する。図１０において、図１０Ａは記
録信号ＷＤを示す。時点ｔ1で記録信号ＷＤがハイレベ
ル「Ｈ」に立ち上がると、図１０Ｂに示すフリップフロ
ップ１から出力される記録電流制御信号ＲＣは、記録信
号ＷＤの立ち上がりに同期してハイレベル「Ｈ」からロ
ーレベル「Ｌ」に反転される。この記録電流制御信号Ｒ
Ｃに基づき、図１０Ｃに示すように「−Ｉ」の記録電流
ＷＩが磁気ヘッド３に供給されて、磁気記録媒体に信号
が記録される。
装置の動作を説明する。図１０において、図１０Ａは記
録信号ＷＤを示す。時点ｔ1で記録信号ＷＤがハイレベ
ル「Ｈ」に立ち上がると、図１０Ｂに示すフリップフロ
ップ１から出力される記録電流制御信号ＲＣは、記録信
号ＷＤの立ち上がりに同期してハイレベル「Ｈ」からロ
ーレベル「Ｌ」に反転される。この記録電流制御信号Ｒ
Ｃに基づき、図１０Ｃに示すように「−Ｉ」の記録電流
ＷＩが磁気ヘッド３に供給されて、磁気記録媒体に信号
が記録される。
【００１８】次に１ビットセル期間経過後の時点ｔ2で
再び記録信号ＷＤがハイレベル「Ｈ」に立ち上がると、
記録電流制御信号ＲＣはハイレベル「Ｈ」とされて、
「＋Ｉ」の記録電流ＷＩが磁気ヘッド３に供給されて、
磁気記録媒体に信号が記録される。
再び記録信号ＷＤがハイレベル「Ｈ」に立ち上がると、
記録電流制御信号ＲＣはハイレベル「Ｈ」とされて、
「＋Ｉ」の記録電流ＷＩが磁気ヘッド３に供給されて、
磁気記録媒体に信号が記録される。
【００１９】その後も同様に、記録信号ＷＤの立ち上が
りに同期して記録電流制御信号ＲＣの信号レベルが反転
されて、「＋Ｉ」あるいは「−Ｉ」の記録電流ＷＩが磁
気ヘッド３に供給されることにより磁気記録媒体に信号
が記録される。
りに同期して記録電流制御信号ＲＣの信号レベルが反転
されて、「＋Ｉ」あるいは「−Ｉ」の記録電流ＷＩが磁
気ヘッド３に供給されることにより磁気記録媒体に信号
が記録される。
【００２０】このように信号が記録された磁気記録媒体
を磁気ヘッド３で再生すると、図１０Ｄに示す再生信号
ＲＳがプリアンプ４から出力される。例えば時点ｔ1の
磁気記録媒体の位置を再生すると時点ｔ5に示す再生信
号ＲＳが出力され、時点ｔ2の位置を再生すると時点ｔ6
に示す再生信号ＲＳが出力される。
を磁気ヘッド３で再生すると、図１０Ｄに示す再生信号
ＲＳがプリアンプ４から出力される。例えば時点ｔ1の
磁気記録媒体の位置を再生すると時点ｔ5に示す再生信
号ＲＳが出力され、時点ｔ2の位置を再生すると時点ｔ6
に示す再生信号ＲＳが出力される。
【００２１】この再生信号ＲＳは、微分器５に供給され
て図１０Ｅに示す微分信号ＤＲＳが生成される。また積
分器６および直流信号発生器７からの積分信号ＩＲＳと
直流信号ＤＣＲが加算器８で加算されて図１０Ｆに示す
加算信号ＭＩＤが形成される。減算器９では微分信号Ｄ
ＲＳから加算信号ＭＩＤが減算されて、図１０Ｇに示す
合成信号ＭＲＳが形成される。
て図１０Ｅに示す微分信号ＤＲＳが生成される。また積
分器６および直流信号発生器７からの積分信号ＩＲＳと
直流信号ＤＣＲが加算器８で加算されて図１０Ｆに示す
加算信号ＭＩＤが形成される。減算器９では微分信号Ｄ
ＲＳから加算信号ＭＩＤが減算されて、図１０Ｇに示す
合成信号ＭＲＳが形成される。
【００２２】この合成信号ＭＲＳは、ゼロボルトコンパ
レータ１０で「０Ｖ」と比較されて、例えば時点ｔ5か
ら時点ｔ6までの合成信号ＭＲＳが「０Ｖ」を超えてい
る場合には、図１０Ｇに示すようにハイレベル「Ｈ」の
比較信号ＣＲＳがゼロボルトコンパレータ１０から出力
される。また時点ｔ6から時点ｔ7までの「０Ｖ」を超え
ていない期間では、ローレベル「Ｌ」の比較信号ＣＲＳ
が出力される。
レータ１０で「０Ｖ」と比較されて、例えば時点ｔ5か
ら時点ｔ6までの合成信号ＭＲＳが「０Ｖ」を超えてい
る場合には、図１０Ｇに示すようにハイレベル「Ｈ」の
比較信号ＣＲＳがゼロボルトコンパレータ１０から出力
される。また時点ｔ6から時点ｔ7までの「０Ｖ」を超え
ていない期間では、ローレベル「Ｌ」の比較信号ＣＲＳ
が出力される。
【００２３】この比較信号ＣＲＳがパルス整形回路１１
に供給されて、比較信号ＣＲＳの信号レベルの反転に同
期して所定の時間幅を有するパルス信号が生成されて読
出信号ＲＤが形成される。
に供給されて、比較信号ＣＲＳの信号レベルの反転に同
期して所定の時間幅を有するパルス信号が生成されて読
出信号ＲＤが形成される。
【００２４】なお、時点ｔ3の磁気記録媒体の位置を再
生すると、後述するピークシフトによって時点ｔ3と対
応する時点ｔ9よりも前の時点ｔ8で再生信号ＲＳの信号
レベルがピークとされる。
生すると、後述するピークシフトによって時点ｔ3と対
応する時点ｔ9よりも前の時点ｔ8で再生信号ＲＳの信号
レベルがピークとされる。
【００２５】ここで、図１１を参照してピークシフトつ
いて説明する。図１１において図１１Ａに示す記録信号
ＷＤ１が「ａ」のパルス信号のみの場合には、「ａ」の
パルス信号の立ち上がりに同期して図１１Ｂに示す記録
電流ＷＩ１が「＋Ｉ」から「−Ｉ」に切り換えられて信
号が磁気記録媒体に記録される。この磁気記録媒体を再
生してプリアンプ４から出力される再生信号ＲＳ１は、
図１１Ｃに示す破線ａの信号とされる。
いて説明する。図１１において図１１Ａに示す記録信号
ＷＤ１が「ａ」のパルス信号のみの場合には、「ａ」の
パルス信号の立ち上がりに同期して図１１Ｂに示す記録
電流ＷＩ１が「＋Ｉ」から「−Ｉ」に切り換えられて信
号が磁気記録媒体に記録される。この磁気記録媒体を再
生してプリアンプ４から出力される再生信号ＲＳ１は、
図１１Ｃに示す破線ａの信号とされる。
【００２６】また、記録信号ＷＤ１が「ｂ」のパルスｂ
信号のみの場合には、「ｂ」のパルス信号の立ち上がり
に同期して記録電流ＷＩ１が「−Ｉ」から「＋Ｉ」に切
り換えられて信号が磁気記録媒体に記録される。この磁
気記録媒体を再生して得られる再生信号ＲＳ１は、破線
ｂに示す信号とされる。
信号のみの場合には、「ｂ」のパルス信号の立ち上がり
に同期して記録電流ＷＩ１が「−Ｉ」から「＋Ｉ」に切
り換えられて信号が磁気記録媒体に記録される。この磁
気記録媒体を再生して得られる再生信号ＲＳ１は、破線
ｂに示す信号とされる。
【００２７】ここで、記録信号ＷＤ１が「ａ」および
「ｂ」のパルス信号である場合には、「ａ」のパルス信
号の立ち上がりに同期して記録電流ＷＩ１が「＋Ｉ」か
ら「−Ｉ」に切り換えられ、その後「ｂ」のパルス信号
の立ち上がりに同期して記録電流ＷＩ１が「−Ｉ」から
「＋Ｉ」に切り換えられることにより信号が磁気記録媒
体に記録される。この磁気記録媒体を再生して得られる
再生信号ＲＳ１は、破線ａに示す信号と破線ｂに示す信
号が重畳された実線ｃで示す信号とされる。このため、
再生信号ＲＳの信号レベルのピークは、「ａ」のパルス
信号のみの場合の時点ｔaから時点ｔcにシフトされると
共に「ｂ」のパルス信号のみの場合の時点ｔbから時点
ｔdにシフトされる。このため、この再生信号ＲＳ１の
信号レベルのピーク値から読出信号ＲＤ１を得るものと
すると、読出信号ＲＤ１は図１１Ｄに示すように記録信
号ＷＤ１の「ａ」および「ｂ」のパルス信号が「ａ’」
および「ｂ’」のパルス信号とされて記録信号ＷＤ１を
正しく再生することができない。
「ｂ」のパルス信号である場合には、「ａ」のパルス信
号の立ち上がりに同期して記録電流ＷＩ１が「＋Ｉ」か
ら「−Ｉ」に切り換えられ、その後「ｂ」のパルス信号
の立ち上がりに同期して記録電流ＷＩ１が「−Ｉ」から
「＋Ｉ」に切り換えられることにより信号が磁気記録媒
体に記録される。この磁気記録媒体を再生して得られる
再生信号ＲＳ１は、破線ａに示す信号と破線ｂに示す信
号が重畳された実線ｃで示す信号とされる。このため、
再生信号ＲＳの信号レベルのピークは、「ａ」のパルス
信号のみの場合の時点ｔaから時点ｔcにシフトされると
共に「ｂ」のパルス信号のみの場合の時点ｔbから時点
ｔdにシフトされる。このため、この再生信号ＲＳ１の
信号レベルのピーク値から読出信号ＲＤ１を得るものと
すると、読出信号ＲＤ１は図１１Ｄに示すように記録信
号ＷＤ１の「ａ」および「ｂ」のパルス信号が「ａ’」
および「ｂ’」のパルス信号とされて記録信号ＷＤ１を
正しく再生することができない。
【００２８】なお、ＭＦＭ方式の場合にピークシフトを
生じる信号パターンは図１２に示すように図１２Ａ〜Ｆ
の６種類の場合であり矢印はピークシフトによってパル
ス信号がシフトする方向を示している。また、図に示す
時間値はデータ転送速度＝１Ｍビット／ｓｅｃ（ビット
セル間隔＝１μｓ）の場合である。
生じる信号パターンは図１２に示すように図１２Ａ〜Ｆ
の６種類の場合であり矢印はピークシフトによってパル
ス信号がシフトする方向を示している。また、図に示す
時間値はデータ転送速度＝１Ｍビット／ｓｅｃ（ビット
セル間隔＝１μｓ）の場合である。
【００２９】図１０に示す時点ｔ8で信号レベルがピー
クとされる再生信号ＲＳは、微分信号ＤＲＳから加算信
号ＭＩＤが減算されることによってピークシフト補正が
行われる。このため、合成信号ＭＲＳは時点ｔ3と対応
する時点ｔ9で「０Ｖ」とされて、記録信号ＷＤと同一
の読出信号ＲＤを得ることができる。このように、再生
信号ＲＳの信号レベルのピークを検出すると共にピーク
シフト補正によって、再生信号ＲＳから記録信号ＷＤと
同じ読出信号ＲＤが得られる。
クとされる再生信号ＲＳは、微分信号ＤＲＳから加算信
号ＭＩＤが減算されることによってピークシフト補正が
行われる。このため、合成信号ＭＲＳは時点ｔ3と対応
する時点ｔ9で「０Ｖ」とされて、記録信号ＷＤと同一
の読出信号ＲＤを得ることができる。このように、再生
信号ＲＳの信号レベルのピークを検出すると共にピーク
シフト補正によって、再生信号ＲＳから記録信号ＷＤと
同じ読出信号ＲＤが得られる。
【００３０】次に、読出信号ＲＤからデータ信号ＤＴを
復調する場合には、読出信号ＲＤのクロックパルスとデ
ータパルスを分離して、得られたデータパルス信号ＤＰ
に基づきデータ信号ＤＴが生成される。ここで、読出信
号ＲＤからクロックパルスとデータパルスを分離するデ
ータセパレータ部の構成を図１３に示す。
復調する場合には、読出信号ＲＤのクロックパルスとデ
ータパルスを分離して、得られたデータパルス信号ＤＰ
に基づきデータ信号ＤＴが生成される。ここで、読出信
号ＲＤからクロックパルスとデータパルスを分離するデ
ータセパレータ部の構成を図１３に示す。
【００３１】図１３において、読出信号ＲＤはＰＬＬ回
路２０の位相検出器２１とデータセパレータ３０に供給
される。位相検出器２１には後述する電圧制御発振器２
３から出力される基準クロック信号ＣＬＫが供給されて
おり、読出信号ＲＤのうち図７に示すフォーマット構成
のデータ信号の同期信号と基準クロック信号ＣＬＫの位
相が比較されて、位相差信号がフィルタ２２と介して電
圧制御発振器２３に供給される。電圧制御発振器２３で
は、供給された位相差信号に基づき基準クロック信号Ｃ
ＬＫの周波数が制御される。このように、基準クロック
信号ＣＬＫは同期信号に基づいて制御される。
路２０の位相検出器２１とデータセパレータ３０に供給
される。位相検出器２１には後述する電圧制御発振器２
３から出力される基準クロック信号ＣＬＫが供給されて
おり、読出信号ＲＤのうち図７に示すフォーマット構成
のデータ信号の同期信号と基準クロック信号ＣＬＫの位
相が比較されて、位相差信号がフィルタ２２と介して電
圧制御発振器２３に供給される。電圧制御発振器２３で
は、供給された位相差信号に基づき基準クロック信号Ｃ
ＬＫの周波数が制御される。このように、基準クロック
信号ＣＬＫは同期信号に基づいて制御される。
【００３２】読出信号ＲＤが供給されたデータセパレー
タ３０には、電圧制御発振器２３から基準クロック信号
ＣＬＫが供給される。この基準クロック信号ＣＬＫは、
読出信号ＲＤからクロックパルスとデータパルスを分離
するためのデータウィンドウ信号ＷＰとして用いられ
る。ここで図１４を参照してデータセパレータ３０の動
作を説明する。
タ３０には、電圧制御発振器２３から基準クロック信号
ＣＬＫが供給される。この基準クロック信号ＣＬＫは、
読出信号ＲＤからクロックパルスとデータパルスを分離
するためのデータウィンドウ信号ＷＰとして用いられ
る。ここで図１４を参照してデータセパレータ３０の動
作を説明する。
【００３３】図１４において図１４Ａは読出信号ＲＤで
ある。なお読出信号ＲＤのパルス上の「C」はクロック
パルスであり、「D」はデータパルスであることを示し
ている。時点ｔ11で読出信号ＲＤのデータパルスがデー
タセパレータ３０に供給されると、図１４Ｂに示すデー
タウィンドウ信号ＷＰ（＝基準クロック信号ＣＬＫ）が
ハイレベル「Ｈ」であるので、データパルスは有効とさ
れる。また時点ｔ12で読出信号ＲＤのクロックパルスが
データセパレータ３０に供給されると、データウィンド
ウ信号ＷＰはローレベル「Ｌ」であるので、クロックパ
ルスは無効とされる。このように処理されて、有効とさ
れた読出信号ＲＤのデータパルスから図１４Ｃに示すデ
ータパルス信号ＤＰが形成される。またこのデータパル
ス信号ＤＰに基づきデータ信号ＤＴが生成される。
ある。なお読出信号ＲＤのパルス上の「C」はクロック
パルスであり、「D」はデータパルスであることを示し
ている。時点ｔ11で読出信号ＲＤのデータパルスがデー
タセパレータ３０に供給されると、図１４Ｂに示すデー
タウィンドウ信号ＷＰ（＝基準クロック信号ＣＬＫ）が
ハイレベル「Ｈ」であるので、データパルスは有効とさ
れる。また時点ｔ12で読出信号ＲＤのクロックパルスが
データセパレータ３０に供給されると、データウィンド
ウ信号ＷＰはローレベル「Ｌ」であるので、クロックパ
ルスは無効とされる。このように処理されて、有効とさ
れた読出信号ＲＤのデータパルスから図１４Ｃに示すデ
ータパルス信号ＤＰが形成される。またこのデータパル
ス信号ＤＰに基づきデータ信号ＤＴが生成される。
【００３４】
【発明が解決しようとする課題】ところで、従来のＰＬ
Ｌ回路では、入力ディジタル信号と電圧制御発振器から
出力される基準クロック信号が位相比較され、位相差信
号が電圧制御発振器に帰還されることにより入力ディジ
タル信号に基づいた基準クロック信号が発生されてい
た。しかし、入力ディジタル信号として図７に示すフォ
ーマット構成のデータ信号の同期信号を使用する場合、
同期信号はＩＤ情報やデータ等が出力される前の短い期
間中に出力されるものであるため、短期間の同期信号に
基づいて基準クロック信号を電圧制御発振器から発生さ
せることは容易に出来なかった。
Ｌ回路では、入力ディジタル信号と電圧制御発振器から
出力される基準クロック信号が位相比較され、位相差信
号が電圧制御発振器に帰還されることにより入力ディジ
タル信号に基づいた基準クロック信号が発生されてい
た。しかし、入力ディジタル信号として図７に示すフォ
ーマット構成のデータ信号の同期信号を使用する場合、
同期信号はＩＤ情報やデータ等が出力される前の短い期
間中に出力されるものであるため、短期間の同期信号に
基づいて基準クロック信号を電圧制御発振器から発生さ
せることは容易に出来なかった。
【００３５】また、例えばフロッピーディスク装置では
フロッピーディスクの回転速度の変動が大きく同期信号
の周期が変化するので、ＰＬＬ回路のキャプチャレンジ
やロックレンジの周波数範囲が広いことが要求される
が、キャプチャレンジやロックレンジの周波数範囲を充
分広くすることは容易でなかった。
フロッピーディスクの回転速度の変動が大きく同期信号
の周期が変化するので、ＰＬＬ回路のキャプチャレンジ
やロックレンジの周波数範囲が広いことが要求される
が、キャプチャレンジやロックレンジの周波数範囲を充
分広くすることは容易でなかった。
【００３６】そこで、この発明では、入力ディジタル信
号が短期間の信号であっても容易に入力ディジタル信号
に基づいた基準クロック信号を発生できると共に入力デ
ィジタル信号の周期が変化しても基準クロック信号の周
期を容易に追従できる基準クロック発生回路を提供する
ものである。
号が短期間の信号であっても容易に入力ディジタル信号
に基づいた基準クロック信号を発生できると共に入力デ
ィジタル信号の周期が変化しても基準クロック信号の周
期を容易に追従できる基準クロック発生回路を提供する
ものである。
【００３７】
【課題を解決するための手段】この発明に係る基準クロ
ック発生回路は、基準クロック信号を発生する抵抗値制
御発振器と、入力ディジタル信号のパルス間隔を基準ク
ロック信号に基づいて計測する時間計測手段と、時間計
測手段で計測されたパルス間隔に基づき抵抗値制御発振
器の抵抗値を可変する抵抗値可変手段とを有し、基準ク
ロック信号の周波数を入力ディジタル信号の周波数の所
定の倍数に制御するものである。
ック発生回路は、基準クロック信号を発生する抵抗値制
御発振器と、入力ディジタル信号のパルス間隔を基準ク
ロック信号に基づいて計測する時間計測手段と、時間計
測手段で計測されたパルス間隔に基づき抵抗値制御発振
器の抵抗値を可変する抵抗値可変手段とを有し、基準ク
ロック信号の周波数を入力ディジタル信号の周波数の所
定の倍数に制御するものである。
【００３８】
【作用】この発明においては、入力ディジタル信号のパ
ルス間隔が抵抗値制御発振器からの基準クロック信号に
基づいて計測されると共に計測されたパルス間隔に基づ
き抵抗値制御発振器の抵抗値が可変されて、基準クロッ
ク信号の周波数が入力ディジタル信号の周波数の所定の
倍数とされる。
ルス間隔が抵抗値制御発振器からの基準クロック信号に
基づいて計測されると共に計測されたパルス間隔に基づ
き抵抗値制御発振器の抵抗値が可変されて、基準クロッ
ク信号の周波数が入力ディジタル信号の周波数の所定の
倍数とされる。
【００３９】このため、入力ディジタル信号が短い期間
であってもあるいは周期が変化しても、自動的にパルス
間隔が計測されて基準クロック信号の周波数を入力ディ
ジタル信号の周波数の所定の倍数に容易に制御すること
が可能となる。
であってもあるいは周期が変化しても、自動的にパルス
間隔が計測されて基準クロック信号の周波数を入力ディ
ジタル信号の周波数の所定の倍数に容易に制御すること
が可能となる。
【００４０】
【実施例】以下、図１を参照しながら、この発明に係る
ピーク検出回路の一実施例について説明する。なお図１
はピーク検出回路を磁気記録媒体再生装置に使用した場
合を示しており、図９と対応する部分については同一符
号を付しその詳細な説明は省略する。
ピーク検出回路の一実施例について説明する。なお図１
はピーク検出回路を磁気記録媒体再生装置に使用した場
合を示しており、図９と対応する部分については同一符
号を付しその詳細な説明は省略する。
【００４１】プリアンプ４から出力される再生信号ＲＳ
は、遅延アンプ４１、上限ノイズ比較器４２、下限ノイ
ズ比較器４４およびコンパレータ４６に供給される。遅
延アンプ４１では、再生信号ＲＳが所定時間τ遅延され
て遅延再生信号ＲＳＤとされる。この遅延再生信号ＲＳ
Ｄはコンパレータ４６に供給される。
は、遅延アンプ４１、上限ノイズ比較器４２、下限ノイ
ズ比較器４４およびコンパレータ４６に供給される。遅
延アンプ４１では、再生信号ＲＳが所定時間τ遅延され
て遅延再生信号ＲＳＤとされる。この遅延再生信号ＲＳ
Ｄはコンパレータ４６に供給される。
【００４２】コンパレータ４６では、再生信号ＲＳと遅
延再生信号ＲＳＤの信号レベルが比較される。この比較
結果を示す比較信号ＣＲＳ２は、パルス調整回路４７に
供給される。
延再生信号ＲＳＤの信号レベルが比較される。この比較
結果を示す比較信号ＣＲＳ２は、パルス調整回路４７に
供給される。
【００４３】上限ノイズ比較器４２では、再生信号ＲＳ
と上限しきい値発生部４３から供給される上限しきい値
信号ＵＬが比較される。この比較結果を示す上限比較信
号ＵＥはパルス調整回路４７に供給される。
と上限しきい値発生部４３から供給される上限しきい値
信号ＵＬが比較される。この比較結果を示す上限比較信
号ＵＥはパルス調整回路４７に供給される。
【００４４】同様に、下限ノイズ比較器４４では再生信
号ＲＳと下限しきい値発生部４５から供給される下限し
きい値信号ＬＬが比較される。この比較結果を示す下限
比較信号ＬＥはパルス調整回路４７に供給される。
号ＲＳと下限しきい値発生部４５から供給される下限し
きい値信号ＬＬが比較される。この比較結果を示す下限
比較信号ＬＥはパルス調整回路４７に供給される。
【００４５】パルス調整回路４７では、コンパレータ４
６から供給される比較信号ＣＲＳ２の信号レベルの反転
に同期してピーク検出信号ＰＣが生成される。このピー
ク検出信号ＰＣは、上限比較信号ＵＥおよび下限比較信
号ＬＥに基づき再生信号ＲＳの信号レベルが上限しきい
値信号ＵＬと下限しきい値信号ＬＬの範囲内である場合
に無効とされる。このため、再生信号ＲＳの信号レベル
が上限しきい値信号ＵＬの信号レベルよりも大きい場
合、あるいは下限しきい値信号ＬＬの信号レベルよりも
小さい場合に有効とされたピーク検出信号ＰＣに基づき
読出信号ＲＤが生成されてパルス調整回路４７から出力
される。
６から供給される比較信号ＣＲＳ２の信号レベルの反転
に同期してピーク検出信号ＰＣが生成される。このピー
ク検出信号ＰＣは、上限比較信号ＵＥおよび下限比較信
号ＬＥに基づき再生信号ＲＳの信号レベルが上限しきい
値信号ＵＬと下限しきい値信号ＬＬの範囲内である場合
に無効とされる。このため、再生信号ＲＳの信号レベル
が上限しきい値信号ＵＬの信号レベルよりも大きい場
合、あるいは下限しきい値信号ＬＬの信号レベルよりも
小さい場合に有効とされたピーク検出信号ＰＣに基づき
読出信号ＲＤが生成されてパルス調整回路４７から出力
される。
【００４６】ここで図２を参照しながらピーク検出回路
の動作について説明する。図２Ａは再生信号ＲＳと遅延
再生信号ＲＳＤを示しており、遅延再生信号ＲＳＤは再
生信号ＲＳよりも所定時間τ遅延されている。
の動作について説明する。図２Ａは再生信号ＲＳと遅延
再生信号ＲＳＤを示しており、遅延再生信号ＲＳＤは再
生信号ＲＳよりも所定時間τ遅延されている。
【００４７】時点ｔ21で再生信号ＲＳの信号レベルが遅
延再生信号ＲＳＤの信号レベルよりも小さくなると、図
２Ｂに示すコンパレータ４６からの比較信号ＣＲＳ２は
ハイレベル「Ｈ」からローレベル「Ｌ」に反転される。
この比較信号ＣＲＳ２の反転に同期して図２Ｃに示すピ
ーク検出信号ＰＣが生成される。このとき、再生信号Ｒ
Ｓの信号レベルは上限しきい値信号ＵＬよりも大きいた
めに、ピーク検出信号ＰＣは有効とされる。
延再生信号ＲＳＤの信号レベルよりも小さくなると、図
２Ｂに示すコンパレータ４６からの比較信号ＣＲＳ２は
ハイレベル「Ｈ」からローレベル「Ｌ」に反転される。
この比較信号ＣＲＳ２の反転に同期して図２Ｃに示すピ
ーク検出信号ＰＣが生成される。このとき、再生信号Ｒ
Ｓの信号レベルは上限しきい値信号ＵＬよりも大きいた
めに、ピーク検出信号ＰＣは有効とされる。
【００４８】また、時点ｔ22で再生信号ＲＳの信号レベ
ルが遅延再生信号ＲＳＤの信号レベルよりも大きくなる
と、図２Ｂに示すコンパレータ４６からの比較信号ＣＲ
Ｓ２はローレベル「Ｌ」からハイレベル「Ｈ」に反転さ
れる。この比較信号ＣＲＳ２の反転に同期してピーク検
出信号ＰＣが生成される。このとき、再生信号ＲＳの信
号レベルは下限しきい値信号ＬＬよりも小さいために、
ピーク検出信号ＰＣは有効とされる。
ルが遅延再生信号ＲＳＤの信号レベルよりも大きくなる
と、図２Ｂに示すコンパレータ４６からの比較信号ＣＲ
Ｓ２はローレベル「Ｌ」からハイレベル「Ｈ」に反転さ
れる。この比較信号ＣＲＳ２の反転に同期してピーク検
出信号ＰＣが生成される。このとき、再生信号ＲＳの信
号レベルは下限しきい値信号ＬＬよりも小さいために、
ピーク検出信号ＰＣは有効とされる。
【００４９】次に、時点ｔ23でノイズ等の影響によって
再生信号ＲＳの信号レベルが遅延再生信号ＲＳＤの信号
レベルがよりも小さいとコンパレータ４６で誤判定され
ると、比較信号ＣＲＳ２はハイレベル「Ｈ」からローレ
ベル「Ｌ」に反転されてピーク検出信号ＰＣが生成され
る。このとき、再生信号ＲＳの信号レベルは上限しきい
値信号ＵＬと下限しきい値信号ＬＬの範囲内であるた
め、ピーク検出信号ＰＣは無効とされる。
再生信号ＲＳの信号レベルが遅延再生信号ＲＳＤの信号
レベルがよりも小さいとコンパレータ４６で誤判定され
ると、比較信号ＣＲＳ２はハイレベル「Ｈ」からローレ
ベル「Ｌ」に反転されてピーク検出信号ＰＣが生成され
る。このとき、再生信号ＲＳの信号レベルは上限しきい
値信号ＵＬと下限しきい値信号ＬＬの範囲内であるた
め、ピーク検出信号ＰＣは無効とされる。
【００５０】この有効とされたピーク検出信号ＰＣに基
づいて、図２Ｄに示す読出信号ＲＤが形成される。
づいて、図２Ｄに示す読出信号ＲＤが形成される。
【００５１】このように本例によれば、微分器の特性を
最適な状態にする調整作業が必要なく容易にピーク検出
信号ＰＣを生成することができる。また再生信号ＲＳと
遅延再生信号ＲＳＤが比較されるので再生信号ＲＳの信
号レベルや周波数の変動の影響を受けることなくピーク
検出信号ＰＣを生成することができる。さらに再生信号
ＲＳの信号レベルが上限しきい値信号ＵＬと下限しきい
値信号ＬＬの範囲内である場合には、ノイズ等によって
再生信号ＲＳと遅延再生信号ＲＳＤの信号レベルの比較
結果が誤って反転されても発生されるピーク検出信号Ｐ
Ｃは無効とされるので、パルス調整回路４７からは誤り
のない読出信号ＲＤを出力することができる。
最適な状態にする調整作業が必要なく容易にピーク検出
信号ＰＣを生成することができる。また再生信号ＲＳと
遅延再生信号ＲＳＤが比較されるので再生信号ＲＳの信
号レベルや周波数の変動の影響を受けることなくピーク
検出信号ＰＣを生成することができる。さらに再生信号
ＲＳの信号レベルが上限しきい値信号ＵＬと下限しきい
値信号ＬＬの範囲内である場合には、ノイズ等によって
再生信号ＲＳと遅延再生信号ＲＳＤの信号レベルの比較
結果が誤って反転されても発生されるピーク検出信号Ｐ
Ｃは無効とされるので、パルス調整回路４７からは誤り
のない読出信号ＲＤを出力することができる。
【００５２】なお、上述の実施例において、全波整流さ
れた再生信号ＲＳを遅延アンプ４１およびコンパレータ
４６に供給するものとすれば、下限ノイズ比較器４４お
よび下限しきい値発生部４５を必要とすることなくピー
ク検出回路を構成することができる。また遅延再生信号
ＲＳＤを上限ノイズ比較器４２と下限ノイズ比較器４４
に供給したり、全波整流された再生信号ＲＳあるいはこ
の信号を遅延アンプ４１に供給して得られる信号を上限
ノイズ比較器４２に供給することでピーク検出信号ＰＣ
が無効であるか否かを判別してもよく、これらの信号を
用いることは再生信号ＲＳの信号レベルが所定のレベル
の範囲であるか否かを検出するものである。
れた再生信号ＲＳを遅延アンプ４１およびコンパレータ
４６に供給するものとすれば、下限ノイズ比較器４４お
よび下限しきい値発生部４５を必要とすることなくピー
ク検出回路を構成することができる。また遅延再生信号
ＲＳＤを上限ノイズ比較器４２と下限ノイズ比較器４４
に供給したり、全波整流された再生信号ＲＳあるいはこ
の信号を遅延アンプ４１に供給して得られる信号を上限
ノイズ比較器４２に供給することでピーク検出信号ＰＣ
が無効であるか否かを判別してもよく、これらの信号を
用いることは再生信号ＲＳの信号レベルが所定のレベル
の範囲であるか否かを検出するものである。
【００５３】さらに、ピーク検出回路に供給される信号
は磁気記録媒体を再生して得られる再生信号に限られる
ものではなく、例えば光ディスクを再生して得られる再
生信号であっても良いことは勿論であり、ピーク検出回
路は磁気記録媒体再生装置だけでなく他の記録媒体再生
装置にも容易に適用できる。
は磁気記録媒体を再生して得られる再生信号に限られる
ものではなく、例えば光ディスクを再生して得られる再
生信号であっても良いことは勿論であり、ピーク検出回
路は磁気記録媒体再生装置だけでなく他の記録媒体再生
装置にも容易に適用できる。
【００５４】このようにして得られたピーク検出信号Ｐ
Ｃに基づく読出信号ＲＤは上述したピークシフトを補正
するためのピークシフト補正回路に供給される。ここ
で、図３を参照しながらピークシフト補正回路の一実施
例の構成について説明する。
Ｃに基づく読出信号ＲＤは上述したピークシフトを補正
するためのピークシフト補正回路に供給される。ここ
で、図３を参照しながらピークシフト補正回路の一実施
例の構成について説明する。
【００５５】読出信号ＲＤはデータパルス幅補正部５１
に供給されて、後述する基準クロック発生回路７５から
供給される基準クロック信号ＣＬＫ１に基づき、所定の
パルス間隔（例えば６２．５ｎｓ）を有する信号に変換
される。この変換読出信号ＲＤＣは、８ビットのシフト
レジスタ５２に供給される。なお、以下に述べるシフト
レジスタ５３〜６３も同様に８ビットのシフトレジスタ
である。また基準クロック信号ＣＬＫ１は、図示せずも
データパルス幅補正部５１だけでなくシフトレジスタ５
２〜６３やパターン補正部７０，７１およびデータセパ
レータ７３に供給される。
に供給されて、後述する基準クロック発生回路７５から
供給される基準クロック信号ＣＬＫ１に基づき、所定の
パルス間隔（例えば６２．５ｎｓ）を有する信号に変換
される。この変換読出信号ＲＤＣは、８ビットのシフト
レジスタ５２に供給される。なお、以下に述べるシフト
レジスタ５３〜６３も同様に８ビットのシフトレジスタ
である。また基準クロック信号ＣＬＫ１は、図示せずも
データパルス幅補正部５１だけでなくシフトレジスタ５
２〜６３やパターン補正部７０，７１およびデータセパ
レータ７３に供給される。
【００５６】データパルス幅補正部５１から供給された
変換読出信号ＲＤＣは、基準クロック信号ＣＬＫ１に基
づきシフトレジスタ５２からシフトレジスタ５５に順次
転送されると共に変換読出信号ＲＤＣは８ビットの並列
データとしてそれぞれのシフトレジスタから出力され
る。なお、シフトレジスタ５４で順次転送された変換読
出信号ＲＤＣは、シフトレジスタ５５に供給されると共
にパターン補正部７０に供給される。またシフトレジス
タ５２〜５５から出力される並列データはパターン検出
部７２に供給される。
変換読出信号ＲＤＣは、基準クロック信号ＣＬＫ１に基
づきシフトレジスタ５２からシフトレジスタ５５に順次
転送されると共に変換読出信号ＲＤＣは８ビットの並列
データとしてそれぞれのシフトレジスタから出力され
る。なお、シフトレジスタ５４で順次転送された変換読
出信号ＲＤＣは、シフトレジスタ５５に供給されると共
にパターン補正部７０に供給される。またシフトレジス
タ５２〜５５から出力される並列データはパターン検出
部７２に供給される。
【００５７】パターン補正部７０では、シフトレジスタ
５２〜５５と同様に基準クロック信号ＣＬＫ１に基づい
て変換読出信号ＲＤＣが順次転送されてシフトレジスタ
５６に供給される。
５２〜５５と同様に基準クロック信号ＣＬＫ１に基づい
て変換読出信号ＲＤＣが順次転送されてシフトレジスタ
５６に供給される。
【００５８】シフトレジスタ５６に供給された変換読出
信号ＲＤＣは、基準クロック信号ＣＬＫ１に基づきシフ
トレジスタ５６〜６０で順次転送されると共に８ビット
の並列データとしてそれぞれのシフトレジスタから出力
される。なお、シフトレジスタ５９で順次転送された変
換読出信号ＲＤＣは、シフトレジスタ６０に供給される
と共にパターン補正部７１に供給される。またシフトレ
ジスタ５６〜６０から出力される並列データはパターン
検出部７２に供給される。
信号ＲＤＣは、基準クロック信号ＣＬＫ１に基づきシフ
トレジスタ５６〜６０で順次転送されると共に８ビット
の並列データとしてそれぞれのシフトレジスタから出力
される。なお、シフトレジスタ５９で順次転送された変
換読出信号ＲＤＣは、シフトレジスタ６０に供給される
と共にパターン補正部７１に供給される。またシフトレ
ジスタ５６〜６０から出力される並列データはパターン
検出部７２に供給される。
【００５９】パターン補正部７１では、基準クロック信
号ＣＬＫ１に基づいて変換読出信号ＲＤＣが順次転送さ
れてシフトレジスタ６１に供給される。この変換読出信
号ＲＤＣは、シフトレジスタ６１〜６３で順次転送され
ると共に８ビットの並列データとしてそれぞれのシフト
レジスタから出力されてパターン検出部７２に供給され
る。
号ＣＬＫ１に基づいて変換読出信号ＲＤＣが順次転送さ
れてシフトレジスタ６１に供給される。この変換読出信
号ＲＤＣは、シフトレジスタ６１〜６３で順次転送され
ると共に８ビットの並列データとしてそれぞれのシフト
レジスタから出力されてパターン検出部７２に供給され
る。
【００６０】パターン検出部７２では、シフトレジスタ
５２〜５９から供給された並列データに基づき、変換読
出信号ＲＤＣがピークシフトを生じる信号パターンであ
るか否かが検出される。ここで信号パターンがピークシ
フトを生じる信号パターンであることが検出された場合
には、補正信号ＰＡ１がパターン補正部７０に供給され
る。
５２〜５９から供給された並列データに基づき、変換読
出信号ＲＤＣがピークシフトを生じる信号パターンであ
るか否かが検出される。ここで信号パターンがピークシ
フトを生じる信号パターンであることが検出された場合
には、補正信号ＰＡ１がパターン補正部７０に供給され
る。
【００６１】パターン補正部７０では、補正信号ＰＡ１
に基づきシフトレジスタ５４から供給され変換読出信号
ＲＤＣが時間間隔の補正された信号に置き換えられる。
置き換えられた信号は補正された変換読出信号ＲＤＣと
して順次転送されてシフトレジスタ５６に供給される。
に基づきシフトレジスタ５４から供給され変換読出信号
ＲＤＣが時間間隔の補正された信号に置き換えられる。
置き換えられた信号は補正された変換読出信号ＲＤＣと
して順次転送されてシフトレジスタ５６に供給される。
【００６２】また、パターン検出部７２では、シフトレ
ジスタ５６〜６３から供給された並列データに基づき、
変換読出信号ＲＤＣがピークシフトを生じる信号パター
ンであるか否かが検出される。ここで信号パターンがピ
ークシフトを生じるパターンであることが検出された場
合には、補正信号ＰＡ２がパターン補正部７１に供給さ
れる。
ジスタ５６〜６３から供給された並列データに基づき、
変換読出信号ＲＤＣがピークシフトを生じる信号パター
ンであるか否かが検出される。ここで信号パターンがピ
ークシフトを生じるパターンであることが検出された場
合には、補正信号ＰＡ２がパターン補正部７１に供給さ
れる。
【００６３】パターン補正部７１では、補正信号ＰＡ２
に基づきシフトレジスタ５９から供給された変換読出信
号ＲＤＣが時間間隔の補正された信号に置き換えられ
る。置き換えられた信号は補正された変換読出信号ＲＤ
Ｃとして順次転送されてシフトレジスタ６１およびデー
タセパレータ７３に供給される。
に基づきシフトレジスタ５９から供給された変換読出信
号ＲＤＣが時間間隔の補正された信号に置き換えられ
る。置き換えられた信号は補正された変換読出信号ＲＤ
Ｃとして順次転送されてシフトレジスタ６１およびデー
タセパレータ７３に供給される。
【００６４】さらに、パターン検出部７２では、シフト
レジスタ５２〜５９から供給された並列データに基づ
き、変換読出信号ＲＤＣが図７に示すフォーマット構成
の同期信号の信号パターンであるか否かが検出される。
ここで、同期信号の信号パターンであることが検出され
ると、同期信号ＳＣが復調されて基準クロック発生回路
７５に供給される。なお、基準クロック発生回路７５に
ついては後述する。
レジスタ５２〜５９から供給された並列データに基づ
き、変換読出信号ＲＤＣが図７に示すフォーマット構成
の同期信号の信号パターンであるか否かが検出される。
ここで、同期信号の信号パターンであることが検出され
ると、同期信号ＳＣが復調されて基準クロック発生回路
７５に供給される。なお、基準クロック発生回路７５に
ついては後述する。
【００６５】次に、図４および図５を参照してピークシ
フト補正回路の動作を説明する。
フト補正回路の動作を説明する。
【００６６】図４および図５において、図４Ａおよび図
５Ａはシフトレジスタ５２〜６３とパターン補正部７
０，７１を示している。磁気記録媒体が再生されると基
準クロック信号ＣＬＫ１に同期して変換読出信号ＲＤＣ
がシフトレジスタ５２からシフトレジスタ６３に順次転
送される。なおシフトレジスタ５２〜６３は８ビットの
シフトレジスタであることから、基準クロック信号ＣＬ
Ｋ１が６２．５ｎｓである場合には、１つのシフトレジ
スタで０．５μｓの期間の変換読出信号ＲＤＣのデータ
が並列データとして出力される。
５Ａはシフトレジスタ５２〜６３とパターン補正部７
０，７１を示している。磁気記録媒体が再生されると基
準クロック信号ＣＬＫ１に同期して変換読出信号ＲＤＣ
がシフトレジスタ５２からシフトレジスタ６３に順次転
送される。なおシフトレジスタ５２〜６３は８ビットの
シフトレジスタであることから、基準クロック信号ＣＬ
Ｋ１が６２．５ｎｓである場合には、１つのシフトレジ
スタで０．５μｓの期間の変換読出信号ＲＤＣのデータ
が並列データとして出力される。
【００６７】変換読出信号ＲＤＣが順次転送されて、例
えば図４Ｂに示すようにシフトレジスタ５２の５段目出
力がハイレベル「Ｈ」とされたときに、シフトレジスタ
５４，５６，５８のそれぞれシフトレジスタの並列デー
タの出力に対してハイレベル「Ｈ」の信号が検出され
て、シフトレジスタ５３，５５，５７，５９のそれぞれ
のシフトレジスタの並列データにハイレベル「Ｈ」の信
号がないことが、パターン検出部７２で検出されたとき
には、変換読出信号ＲＤＣが同期信号の信号パターンで
あることが検出される。このとき、変換読出信号ＲＤＣ
から同期信号ＳＣが復調されて基準クロック発生回路７
５に供給される。
えば図４Ｂに示すようにシフトレジスタ５２の５段目出
力がハイレベル「Ｈ」とされたときに、シフトレジスタ
５４，５６，５８のそれぞれシフトレジスタの並列デー
タの出力に対してハイレベル「Ｈ」の信号が検出され
て、シフトレジスタ５３，５５，５７，５９のそれぞれ
のシフトレジスタの並列データにハイレベル「Ｈ」の信
号がないことが、パターン検出部７２で検出されたとき
には、変換読出信号ＲＤＣが同期信号の信号パターンで
あることが検出される。このとき、変換読出信号ＲＤＣ
から同期信号ＳＣが復調されて基準クロック発生回路７
５に供給される。
【００６８】次に図４Ｃに示すように、シフトレジスタ
５３の５段目出力がハイレベル「Ｈ」とされたときにシ
フトレジスタ５３から１μｓ前方に相当するシフトレジ
スタ５５と、シフトレジスタ５５から２μｓ前方に相当
するシフトレジスタ５９のそれぞれのシフトレジスタの
並列データの出力に対してハイレベル「Ｈ」の信号があ
り、シフトレジスタ５２，５４，５６，５７，５８のそ
れぞれのシフトレジスタの並列データにハイレベル
「Ｈ」の信号がないことが、パターン検出部７２で検出
されたとき（上述したピークシフトを生ずる信号パター
ンの図１２Ａに相当）には、パターン補正部７０の信号
が図４Ｄに示すように時間間隔の補正された信号に変更
される。この変更された信号はシフトレジスタ５６に順
次転送される。
５３の５段目出力がハイレベル「Ｈ」とされたときにシ
フトレジスタ５３から１μｓ前方に相当するシフトレジ
スタ５５と、シフトレジスタ５５から２μｓ前方に相当
するシフトレジスタ５９のそれぞれのシフトレジスタの
並列データの出力に対してハイレベル「Ｈ」の信号があ
り、シフトレジスタ５２，５４，５６，５７，５８のそ
れぞれのシフトレジスタの並列データにハイレベル
「Ｈ」の信号がないことが、パターン検出部７２で検出
されたとき（上述したピークシフトを生ずる信号パター
ンの図１２Ａに相当）には、パターン補正部７０の信号
が図４Ｄに示すように時間間隔の補正された信号に変更
される。この変更された信号はシフトレジスタ５６に順
次転送される。
【００６９】同様に、図４Ｅはピークシフトを生ずる信
号パターンの図１２Ｂに相当する場合である。シフトレ
ジスタ５３の５段目出力がハイレベル「Ｈ」とされたと
きにシフトレジスタ５５，５８のそれぞれのシフトレジ
スタの並列データの出力に対してハイレベル「Ｈ」の信
号があり、シフトレジスタ５２，５４，５６，５７，５
９のそれぞれのシフトレジスタの並列データにハイレベ
ル「Ｈ」の信号がないことが、パターン検出部７２で検
出されたときには、パターン補正部７０の信号が図４Ｆ
に示すように時間間隔の補正された信号に変更される。
号パターンの図１２Ｂに相当する場合である。シフトレ
ジスタ５３の５段目出力がハイレベル「Ｈ」とされたと
きにシフトレジスタ５５，５８のそれぞれのシフトレジ
スタの並列データの出力に対してハイレベル「Ｈ」の信
号があり、シフトレジスタ５２，５４，５６，５７，５
９のそれぞれのシフトレジスタの並列データにハイレベ
ル「Ｈ」の信号がないことが、パターン検出部７２で検
出されたときには、パターン補正部７０の信号が図４Ｆ
に示すように時間間隔の補正された信号に変更される。
【００７０】図４Ｇはピークシフトを生ずる信号パター
ンの図１２Ｃに相当する場合である。シフトレジスタ５
２の５段目出力がハイレベル「Ｈ」とされたときにシフ
トレジスタ５５，５９のそれぞれのシフトレジスタの並
列データの出力に対してハイレベル「Ｈ」の信号があ
り、シフトレジスタ５３，５４，５６，５７，５８のそ
れぞれのシフトレジスタの並列データにハイレベル
「Ｈ」の信号がないことが、パターン検出部７２で検出
されたときには、パターン補正部７０の信号が図４Ｈに
示すように時間間隔の補正された信号に変更される。
ンの図１２Ｃに相当する場合である。シフトレジスタ５
２の５段目出力がハイレベル「Ｈ」とされたときにシフ
トレジスタ５５，５９のそれぞれのシフトレジスタの並
列データの出力に対してハイレベル「Ｈ」の信号があ
り、シフトレジスタ５３，５４，５６，５７，５８のそ
れぞれのシフトレジスタの並列データにハイレベル
「Ｈ」の信号がないことが、パターン検出部７２で検出
されたときには、パターン補正部７０の信号が図４Ｈに
示すように時間間隔の補正された信号に変更される。
【００７１】図５Ｂはピークシフトを生ずる信号パター
ンの図１２Ｄに相当する場合である。シフトレジスタ６
２の５段目出力がハイレベル「Ｈ」とされたときにシフ
トレジスタ５６，６０のそれぞれのシフトレジスタの並
列データの出力に対してハイレベル「Ｈ」の信号があ
り、シフトレジスタ５７，５８，５９，６１のそれぞれ
のシフトレジスタの並列データにハイレベル「Ｈ」の信
号がないことが、パターン検出部７２で検出されたとき
には、パターン補正部７１の信号が図５Ｃに示すように
時間間隔の補正された信号に変更される。この変更され
た信号はシフトレジスタ６１およびデータセパレータ７
３に順次転送される。
ンの図１２Ｄに相当する場合である。シフトレジスタ６
２の５段目出力がハイレベル「Ｈ」とされたときにシフ
トレジスタ５６，６０のそれぞれのシフトレジスタの並
列データの出力に対してハイレベル「Ｈ」の信号があ
り、シフトレジスタ５７，５８，５９，６１のそれぞれ
のシフトレジスタの並列データにハイレベル「Ｈ」の信
号がないことが、パターン検出部７２で検出されたとき
には、パターン補正部７１の信号が図５Ｃに示すように
時間間隔の補正された信号に変更される。この変更され
た信号はシフトレジスタ６１およびデータセパレータ７
３に順次転送される。
【００７２】図５Ｄはピークシフトを生ずる信号パター
ンの図１２Ｅに相当する場合である。シフトレジスタ６
２の５段目出力がハイレベル「Ｈ」とされたときにシフ
トレジスタ５７，６０のそれぞれのシフトレジスタの並
列データの出力に対してハイレベル「Ｈ」の信号があ
り、シフトレジスタ５６，５８，５９，６１のそれぞれ
のシフトレジスタの並列データにハイレベル「Ｈ」の信
号がないことが、パターン検出部７２で検出されたとき
には、パターン補正部７１のデータが図５Ｅに示すよう
に時間間隔の補正された信号に変更される。
ンの図１２Ｅに相当する場合である。シフトレジスタ６
２の５段目出力がハイレベル「Ｈ」とされたときにシフ
トレジスタ５７，６０のそれぞれのシフトレジスタの並
列データの出力に対してハイレベル「Ｈ」の信号があ
り、シフトレジスタ５６，５８，５９，６１のそれぞれ
のシフトレジスタの並列データにハイレベル「Ｈ」の信
号がないことが、パターン検出部７２で検出されたとき
には、パターン補正部７１のデータが図５Ｅに示すよう
に時間間隔の補正された信号に変更される。
【００７３】図５Ｆはピークシフトを生ずる信号パター
ンの図１２Ｆに相当する場合である。シフトレジスタ６
３の５段目出力がハイレベル「Ｈ」とされたときにシフ
トレジスタ５６，６０のそれぞれのシフトレジスタの並
列データの出力に対してハイレベル「Ｈ」の信号があ
り、シフトレジスタ５７，５８，５９，６１，６２のそ
れぞれのシフトレジスタの並列データにハイレベル
「Ｈ」の信号がないことが、パターン検出部７２で検出
されたときには、パターン補正部７１の信号が図５Ｇに
示すように時間間隔の補正された信号に変更される。
ンの図１２Ｆに相当する場合である。シフトレジスタ６
３の５段目出力がハイレベル「Ｈ」とされたときにシフ
トレジスタ５６，６０のそれぞれのシフトレジスタの並
列データの出力に対してハイレベル「Ｈ」の信号があ
り、シフトレジスタ５７，５８，５９，６１，６２のそ
れぞれのシフトレジスタの並列データにハイレベル
「Ｈ」の信号がないことが、パターン検出部７２で検出
されたときには、パターン補正部７１の信号が図５Ｇに
示すように時間間隔の補正された信号に変更される。
【００７４】このように、ピーク検出信号ＰＣに基づく
変換読出信号ＲＤＣをシフトレジスタ５２〜６３で順次
転送して、シフトレジスタ５２〜６３から出力される並
列データに基づき信号パターンをパターン検出部７２で
検出し、パターン検出部７２で信号パターンがピークシ
フトを生ずる信号パターンであることが検出されたとき
には、パターン補正部７０，７１でピーク検出信号の時
間間隔が正規の時間間隔に自動的に補正されるので、微
分器５と積分器６および直流信号発生器７が不要となり
ピークシフトを安価な構成で容易に補正することができ
る。
変換読出信号ＲＤＣをシフトレジスタ５２〜６３で順次
転送して、シフトレジスタ５２〜６３から出力される並
列データに基づき信号パターンをパターン検出部７２で
検出し、パターン検出部７２で信号パターンがピークシ
フトを生ずる信号パターンであることが検出されたとき
には、パターン補正部７０，７１でピーク検出信号の時
間間隔が正規の時間間隔に自動的に補正されるので、微
分器５と積分器６および直流信号発生器７が不要となり
ピークシフトを安価な構成で容易に補正することができ
る。
【００７５】また、パターン検出部７２ではピークシフ
トを生じる信号パターンを信号が前方にシフトする信号
パターンと後方にシフトする信号パターンにグループ分
けして検出し、各々のグループ毎にパターン補正部７
０，７１で信号の時間間隔が補正されるので、ピークシ
フトを生じる信号パターン毎にパターン補正部を設ける
必要がなく、構成を簡易とすることができる。
トを生じる信号パターンを信号が前方にシフトする信号
パターンと後方にシフトする信号パターンにグループ分
けして検出し、各々のグループ毎にパターン補正部７
０，７１で信号の時間間隔が補正されるので、ピークシ
フトを生じる信号パターン毎にパターン補正部を設ける
必要がなく、構成を簡易とすることができる。
【００７６】さらに、パターン補正部７０，７１がシフ
トレジスタ５２〜６３の途中に設けられており信号の転
送中に信号の時間間隔が補正されるので、信号を遅延さ
せることなく信号の時間間隔を補正することができる。
トレジスタ５２〜６３の途中に設けられており信号の転
送中に信号の時間間隔が補正されるので、信号を遅延さ
せることなく信号の時間間隔を補正することができる。
【００７７】なお、上述した実施例では、シフトレジス
タ５２，５３，６２，６３の５段目出力のハイレベル
「Ｈ」の信号を基準として信号パターンを検出するもの
としたが、基準とする信号は５段目の出力に限られるも
のではない。また信号はＭＦＭ方式で変調された信号に
限られるものではなく、パターン検出部７２で検出され
る信号パターンの変更等を行うことによりその他の方式
の信号であっても容易に時間間隔を補正できることは勿
論である。
タ５２，５３，６２，６３の５段目出力のハイレベル
「Ｈ」の信号を基準として信号パターンを検出するもの
としたが、基準とする信号は５段目の出力に限られるも
のではない。また信号はＭＦＭ方式で変調された信号に
限られるものではなく、パターン検出部７２で検出され
る信号パターンの変更等を行うことによりその他の方式
の信号であっても容易に時間間隔を補正できることは勿
論である。
【００７８】次に、基準クロック発生回路７５の一実施
例の構成を図６に示す。図６において７６はパルス間隔
時間計測器である。パルス間隔時間計測器７６にはパタ
ーン検出部７２から同期信号ＳＣが供給されると共に後
述する抵抗値制御発振器７８から基準クロック信号ＣＬ
Ｋ１が供給されて、同期信号ＳＣのパルス時間間隔が基
準クロック信号ＣＬＫ１でカウントされる。このカウン
トデータはラッチされると共にコンバータ７７に供給さ
れる。なおラッチされたカウントデータは、例えば次の
セクタの同期信号ＳＣに基づくカウントデータで更新さ
れるまで保持される。
例の構成を図６に示す。図６において７６はパルス間隔
時間計測器である。パルス間隔時間計測器７６にはパタ
ーン検出部７２から同期信号ＳＣが供給されると共に後
述する抵抗値制御発振器７８から基準クロック信号ＣＬ
Ｋ１が供給されて、同期信号ＳＣのパルス時間間隔が基
準クロック信号ＣＬＫ１でカウントされる。このカウン
トデータはラッチされると共にコンバータ７７に供給さ
れる。なおラッチされたカウントデータは、例えば次の
セクタの同期信号ＳＣに基づくカウントデータで更新さ
れるまで保持される。
【００７９】コンバータ７７ではカウントデータに基づ
いて抵抗値が生成される。抵抗値制御発振器７８では、
このコンバータ７７の抵抗値に基づいて基準クロック信
号ＣＬＫ１の周波数が制御されて、例えば同期信号ＳＣ
の１６倍の周波数となるように基準クロック信号ＣＬＫ
１の周波数が制御される。
いて抵抗値が生成される。抵抗値制御発振器７８では、
このコンバータ７７の抵抗値に基づいて基準クロック信
号ＣＬＫ１の周波数が制御されて、例えば同期信号ＳＣ
の１６倍の周波数となるように基準クロック信号ＣＬＫ
１の周波数が制御される。
【００８０】このため、同期信号ＳＣが短い期間であっ
てもあるいは周期が変化しても、自動的にパルス間隔が
計測されて基準クロック信号ＣＬＫ１の周波数を同期信
号ＳＣの周波数の所定の倍数に容易に制御することがで
きる。
てもあるいは周期が変化しても、自動的にパルス間隔が
計測されて基準クロック信号ＣＬＫ１の周波数を同期信
号ＳＣの周波数の所定の倍数に容易に制御することがで
きる。
【００８１】なお、基準クロック発生回路に供給される
信号は、磁気記録媒体を再生して得られた同期信号に限
られるものではなく、ディジタル信号であれば良いこと
は勿論である。
信号は、磁気記録媒体を再生して得られた同期信号に限
られるものではなく、ディジタル信号であれば良いこと
は勿論である。
【００８２】次に、図３に示すパターン補正部７１から
変換読出信号ＲＤＣが供給されたデータセパレータ７３
では、基準クロック発生回路７５から供給される基準ク
ロック信号ＣＬＫ１に基づきデータウィンドウ信号ＷＰ
が生成される。このデータウィンドウ信号ＷＰに基づき
変換読出信号ＲＤＣからデータパルスが分離されてデー
タパルス信号ＤＰが形成され、このデータパルス信号Ｄ
Ｐに基づきデータ信号ＤＴが生成される。
変換読出信号ＲＤＣが供給されたデータセパレータ７３
では、基準クロック発生回路７５から供給される基準ク
ロック信号ＣＬＫ１に基づきデータウィンドウ信号ＷＰ
が生成される。このデータウィンドウ信号ＷＰに基づき
変換読出信号ＲＤＣからデータパルスが分離されてデー
タパルス信号ＤＰが形成され、このデータパルス信号Ｄ
Ｐに基づきデータ信号ＤＴが生成される。
【００８３】このように、上述したピーク検出回路およ
びピークシフト補正回路を記録倍再生装置あるいは磁気
記録媒体再生装置に使用することで、煩雑な調整作業を
必要とすることなく、また再生信号の信号レベルや周波
数の変動あるいはノイズ等に依らず容易に精度よく再生
ディジタル信号を得ることができる。
びピークシフト補正回路を記録倍再生装置あるいは磁気
記録媒体再生装置に使用することで、煩雑な調整作業を
必要とすることなく、また再生信号の信号レベルや周波
数の変動あるいはノイズ等に依らず容易に精度よく再生
ディジタル信号を得ることができる。
【００８４】
【発明の効果】この発明によれば、入力ディジタル信号
のパルス間隔が抵抗値制御発振器からの基準クロック信
号に基づいて計測されると共に計測されたパルス間隔に
基づき抵抗値制御発振器の抵抗値が可変されて、基準ク
ロック信号の周波数が入力ディジタル信号の周波数の所
定の倍数とされる。
のパルス間隔が抵抗値制御発振器からの基準クロック信
号に基づいて計測されると共に計測されたパルス間隔に
基づき抵抗値制御発振器の抵抗値が可変されて、基準ク
ロック信号の周波数が入力ディジタル信号の周波数の所
定の倍数とされる。
【００８５】このため、入力ディジタル信号が短い期間
であってもあるいは周期が変化しても、自動的にパルス
間隔が計測されて基準クロック信号の周波数を入力ディ
ジタル信号の周波数の所定の倍数に容易に制御すること
ができる。
であってもあるいは周期が変化しても、自動的にパルス
間隔が計測されて基準クロック信号の周波数を入力ディ
ジタル信号の周波数の所定の倍数に容易に制御すること
ができる。
【図１】ピーク検出回路を使用した記録媒体再生装置の
構成を示す図である。
構成を示す図である。
【図２】ピーク検出回路の動作を示す図である。
【図３】ピークシフト補正回路の構成を示す図である。
【図４】ピークシフト補正回路の動作を示す図である。
【図５】ピークシフト補正回路の動作を示す図である。
【図６】この発明に係る基準クロック発生回路の一実施
例の構成を示す図である。
例の構成を示す図である。
【図７】フォーマットの構成を示す図である。
【図８】ＦＭ方式およびＭＦＭ方式のデータ信号を示す
図である。
図である。
【図９】従来の磁気記録媒体再生装置の構成を示す図で
ある。
ある。
【図１０】従来の磁気記録媒体再生装置の動作を示す図
である。
である。
【図１１】ピークシフトを示す図である。
【図１２】ピークシフトを生じる信号パターンを示す図
である。
である。
【図１３】データセパレータ部の構成を示す図である。
【図１４】データセパレータの動作を示す図である。
１ フリップフロップ ２ ライトアンプ ３ 磁気ヘッド ４ プリアンプ ５ 微分器 ６ 積分器 ７ 直流信号発生器 ８ 加算器 ９ 減算器 １０ ゼロボルトコンパレータ １１ パルス整形回路 ２０ ＰＬＬ回路 ２１ 位相検出器 ２２ フィルタ ２３ 電圧制御発振器 ３０，７３ データセパレータ ５１ データパルス幅補正部 ５２〜６３ シフトレジスタ ７０，７１ パターン補正部 ７２ パターン検出部 ７５ 基準クロック発生回路 ７６ パルス間隔時間計測器 ７７ コンバータ ７８ 抵抗値制御発振器
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｌ 7/095 Ｈ０３Ｌ 7/08 Ｂ
Claims (1)
- 【請求項１】 基準クロック信号を発生する抵抗値制御
発振器と、 入力ディジタル信号のパルス間隔を上記基準クロック信
号に基づいて計測する時間計測手段と、 上記時間計測手段で計測された上記パルス間隔に基づき
上記抵抗値制御発振器の抵抗値を可変する抵抗値可変手
段とを有し、 上記基準クロック信号の周波数を上記入力ディジタル信
号の周波数の所定の倍数に制御することを特徴とする基
準クロック発生回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6207665A JPH0879059A (ja) | 1994-08-31 | 1994-08-31 | 基準クロック発生回路 |
| EP95113606A EP0700045A3 (en) | 1994-08-31 | 1995-08-30 | Reference clock generation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6207665A JPH0879059A (ja) | 1994-08-31 | 1994-08-31 | 基準クロック発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0879059A true JPH0879059A (ja) | 1996-03-22 |
Family
ID=16543534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6207665A Pending JPH0879059A (ja) | 1994-08-31 | 1994-08-31 | 基準クロック発生回路 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0700045A3 (ja) |
| JP (1) | JPH0879059A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006526188A (ja) * | 2003-05-27 | 2006-11-16 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | アクセス制御バス・システム |
| JP2006331547A (ja) * | 2005-05-26 | 2006-12-07 | Sony Corp | 周波数制御装置および情報再生装置 |
| KR101579474B1 (ko) * | 2014-08-08 | 2015-12-22 | 아주대학교산학협력단 | 펄스 생성 장치 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004025836A1 (de) * | 2002-08-26 | 2004-03-25 | Infineon Technologies Ag | Verfahren und vorrichtung zum erfassen von periodendauerschwankungen periodischer signale |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5360152A (en) * | 1976-11-10 | 1978-05-30 | Fujitsu Ltd | Phase synchronous oscillator |
| GB2267617B (en) * | 1985-04-15 | 1994-04-27 | Int Standard Electric Corp | A digital sample and hold phase detector |
| DE3604965C1 (de) * | 1986-02-17 | 1987-09-10 | Nixdorf Computer Ag | Verfahren und Schaltungsanordnung zum Synchronisieren eines insbesondere einer Vermittlungseinrichtung zugehoerigen spannungsgesteuerten Oszillators |
| US4872155A (en) * | 1987-03-13 | 1989-10-03 | Pioneer Electronic Corporation | Clock generator circuit and a synchronizing signal detection method in a sampled format system and a phase comparator circuit suited for generation of the clock |
| US4864253A (en) * | 1987-12-22 | 1989-09-05 | Siemens Aktiengesellschaft | Phase locked loop wherein phase comparing and filtering are performed by microprocessor |
-
1994
- 1994-08-31 JP JP6207665A patent/JPH0879059A/ja active Pending
-
1995
- 1995-08-30 EP EP95113606A patent/EP0700045A3/en not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006526188A (ja) * | 2003-05-27 | 2006-11-16 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | アクセス制御バス・システム |
| JP2006331547A (ja) * | 2005-05-26 | 2006-12-07 | Sony Corp | 周波数制御装置および情報再生装置 |
| KR101579474B1 (ko) * | 2014-08-08 | 2015-12-22 | 아주대학교산학협력단 | 펄스 생성 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0700045A2 (en) | 1996-03-06 |
| EP0700045A3 (en) | 1997-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3345515B2 (ja) | ピークシフト補正回路およびそれを使用した磁気記録媒体再生装置 | |
| US5233589A (en) | Method for recording/reproducing information having a function of correcting variations in the interval in reproduced data and apparatus for realizing same | |
| JPH07264057A (ja) | 位相同期回路および記録再生装置 | |
| JPH09139025A (ja) | 位相検出器及びこれを用いた磁気ディスク装置 | |
| JPH0339352B2 (ja) | ||
| US6255911B1 (en) | PLL circuit protected against noise and missing pulses in a reference signal | |
| EP0205305B1 (en) | Data transmission and detection method | |
| EP0734020B1 (en) | Apparatus and method for detecting a sync pattern and an address mark within data provided from a recording medium | |
| JPH0879059A (ja) | 基準クロック発生回路 | |
| JPH0877503A (ja) | ピーク検出回路およびそれを使用した記録媒体再生装置 | |
| US20010005405A1 (en) | Phase synchronization method for extended partial response, and phase synchronization circuit and read channel circuit using this method | |
| US5381397A (en) | Data recording medium, method of recording data thereon, and apparatus for and method of reproducing it | |
| JPH0158579B2 (ja) | ||
| JPS59167813A (ja) | 位相同期回路 | |
| JP3492713B2 (ja) | タイミング再生装置 | |
| JPS6260747B2 (ja) | ||
| JPS6356871A (ja) | デジタルデ−タ生成装置 | |
| JP3620411B2 (ja) | 位相エラー検出装置 | |
| KR100339347B1 (ko) | 디브이씨알(dvcr)의데이타복원장치 | |
| JPS6285513A (ja) | スライスレベル自動設定回路 | |
| JP2940406B2 (ja) | 位相比較回路及びｐｌｌ回路 | |
| JP3381266B2 (ja) | クロック再生装置 | |
| JP2572383B2 (ja) | 磁気デイスク装置 | |
| JP2675739B2 (ja) | データ復調回路 | |
| JPH0465470B2 (ja) |