JPH0880042A

JPH0880042A - 電源装置

Info

Publication number: JPH0880042A
Application number: JP7146611A
Authority: JP
Inventors: Hideaki Abe; 秀明安倍; Shosuke Akisada; 昭輔秋定; Takio Maekawa; 多喜夫前川; Hideki Tamura; 秀樹田村; Satoru Inakagata; 悟田舎片; Hiroyasu Kitamura; 浩康北村
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 1994-06-27
Filing date: 1995-06-13
Publication date: 1996-03-22
Anticipated expiration: 2018-06-16
Also published as: JP3416863B2

Abstract

(57)【要約】【目的】安定して発振を行い、かつ低コストにする。【構成】電源端子Ａ，Ｂ間に、抵抗Ｒ８及びコンデン
サＣ２を接続し、その接続点を帰還巻線Ｌ３を介してＦ
ＥＴ１のゲートに接続する。ＦＥＴ１のドレインと電源
端子Ｂとの間に、抵抗Ｒ３，Ｒ４を直列接続する。ＦＥ
Ｔ１のゲートと電源端子Ｂとの間に、ダイオードＤ４及
びトランジスタＱ１を接続し、トランジスタＱ１のベー
スは、抵抗Ｒ３，Ｒ４の接続点に接続する。そして、Ｆ
ＥＴ１に流れる電流Ｉ_Dが増大すると、抵抗Ｒ４の両端
電圧によりトランジスタＱ１がオンするので、電流Ｉ_S3
によってコンデンサＣ２が放電し、バイアス電圧が過大
になることなく安定に保持される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、直流電源より、半導体
素子を利用して交流電圧を発生させ、小型の高周波トラ
ンスまたは、結合用コイル等を介して負荷側に電力を供
給する電源装置に係り、特に、テレビ、ビデオ等のＡＶ
機器、コードレス電話、通信機などの通信機器、電動歯
ブラシ、電動シェーバなど小物家電品、電動工具やアウ
トドア商品、車載機器などに応用して好適な電源装置に
関するものである。

【０００２】

【従来の技術】

従来例（特開平４−２９５２８４号公報）図６０に示すように、電源３より抵抗Ｒ８を通してコン
デンサＣ２を充電し、この電圧をＦＥＴ１の閾値電圧以
上にして発振を開始させ、ＦＥＴ１が導通に近い期間、
コンデンサＣ２の電荷を抵抗Ｒ２１０、ダイオードＤ１
１０、ＦＥＴ１を通して放電させることにより、電源３
の電圧、結合コイルまたは変圧器Ｔのギャップ等が変化
しても常にＣ級自励発振動作を安定に行わせるようにし
ている。これによって、従来の商用電源の変圧、整流、
平滑化による直流出力などの方式に比して、高周波で自
励発振動作のため、簡単かつ少ない部品点数で小型の電
源装置が実現されている。

【０００３】従来例（特開平６−７０４６１号公報）図６１に示すように、図６０の従来例の回路におい
て、更に、ＦＥＴ１のソース、アースライン間に抵抗Ｒ
３１０，Ｒ３２０を直列接続し、ＦＥＴ１のゲートとア
ースライン間にトランジスタＱ１を接続するとともに、
トランジスタＱ１のベースを抵抗Ｒ３１０，Ｒ３２０の
接続点に接続している。従来例においては、電源投入
時にＦＥＴ１のオン時間が長くなり、その間に流れる励
磁電流Ｉ_Dも大きくなるため、ＦＥＴ１がオフした時
に、１次巻線Ｌ１に蓄積されるエネルギーによって高レ
ベルのフライバック電圧が発生してＦＥＴ１が破壊され
る虞れがある。しかし、上記構成によって、これを防止
している。

【０００４】従来例の動作について説明する。コンデ
ンサＣ２の充電により得られるバイアス電圧がＦＥＴ１
のスレショルド電圧に達するとＦＥＴ１をオンさせる。
抵抗Ｒ２１０及びダイオードＤ１１０の直列回路からな
るバイアス制御回路は、ＦＥＴ１のオン期間中にバイア
ス電圧Ｖ_G2がＦＥＴ１のドレイン電圧Ｖ_Fより高くなる
と、バイアス制御回路、ＦＥＴ１を通してコンデンサＣ
２の電荷を放電させてバイアス電圧Ｖ_G2を安定させ、発
振動作を安定させるようになっている。また、励磁電流
Ｉ_Dにより抵抗Ｒ３１０，Ｒ３２０間の電圧が上昇して
トランジスタＱ１にベース電流が供給されると、トラン
ジスタＱ１がオンし、これにより、ＦＥＴ１のゲート電
圧Ｖ_Gが低下して、ＦＥＴ１がオフにされる。このよう
に、電源投入時におけるＦＥＴ１のオン時間を大幅に短
縮できるので、励磁電流Ｉ_Dによる蓄積エネルギーを適
量に抑制し、ＦＥＴ１のオフ後に発生するフライバック
電圧を低減することができる。

【０００５】

【発明が解決しようとする課題】

従来例の課題バイアス電圧Ｖ_G2は、電圧Ｖ_Fよりレベルが高いとき
に、抵抗Ｒ２１０、ダイオードＤ１１０を通して放電さ
れることによって、制御されている。電源投入時や負荷
レベルの急変等の過渡時には、共振回路に蓄積されるエ
ネルギー量が大きく変化するため、電圧Ｖ_Fのレベルが
大きく変化するが、電圧Ｖ_Fは制御されていないため、
バイアス電圧Ｖ_G2のレベルも、これに伴って大きく変化
する。従って、バイアス電圧Ｖ_G2が低下し過ぎてＦＥＴ
１をオンすることができなくなり、共振が持続できなく
なって、間欠発振となってしまう場合がある。

【０００６】例えば、電源投入時の初回のＦＥＴ１のオ
ン期間は、バイアス電圧Ｖ_G2が抵抗Ｒ２１０、ダイオー
ドＤ１１０を通して放電され、帰還巻線Ｌ３に誘起され
た電圧Ｖ_GがＦＥＴ１のスレショルド電圧Ｖ_th以下にな
るまでＦＥＴ１のオンが継続する。このオン期間が長い
ために、図６２に示すように、バイアス電圧Ｖ_G2が低下
し過ぎて、次回のＦＥＴ１のオン時に、電圧Ｖ_Gが十分
に上昇せず、電圧Ｖ_Fが減衰してしまい、安定した発振
が持続できなくなる。また、入力電源として商用電源を
使用した場合には、電圧Ｖ_Fのピーク電圧が、数百ボル
ト〜一千ボルト程度になるために、ダイオードＤ１１０
には、高耐圧素子を用いる必要があり、素子が高価にな
ってしまう。

【０００７】また、図６０に示した従来例の回路は、
電圧、電流共振型の自励発振回路になっているため、電
源電圧の変化に対して出力が大きく変化するという問題
を有している。しかしながら、一般的な電気機器では、
ほぼ一定の出力が得られることが望ましい。商用電源電
圧は、１００Ｖ、１２０Ｖ、２００Ｖ、２４０Ｖという
ように世界各国でその電圧値が大きく異なっている。従
って、商用電源を整流平滑して直流電圧を得るようにし
た電源装置を用いた電気機器を世界で使用可能とするた
めには、通常、電源の変動幅を±１０％として設計する
ので、これらの電圧安定化回路等を追加しなければなら
ず、生産コストの大幅な増加を招くことになり、上記簡
易回路のメリットが失われてしまう。また、近年、接触
不良を改善するためや、水廻りで使用するために、無接
点で電磁誘導によって電力を伝送するようにした電動歯
ブラシ等が実用化されている。このような、非接触で分
離着脱して使うような電気機器は、特に簡易な回路構成
による小型化及び出力の安定化が望まれている。

【０００８】従来例の課題電源投入時に過大な励磁電流Ｉ_Dが流れてＦＥＴ１が破
壊されないように、励磁電流Ｉ_Dが所定レベル以下でト
ランジスタＱ１がオンするように抵抗Ｒ３２の抵抗値が
設定されている。従って、定常状態での発振期間中に
は、トランジスタＱ１は動作しないようになっている。
一方、上記バイアス制御回路によってバイアス電圧Ｖ_G2
を安定させるようにしているが、従来例の場合と同様
に、ドレイン電圧Ｖ_Fが変化すると、これに伴ってバイ
アス電圧Ｖ_G2も変化するため、ＦＥＴ１をオンできなく
なり、共振状態を持続できずに、発振が不安定になると
いう問題があった。

【０００９】ところで、非接触で分離着脱して使用可能
な電気機器においては、負荷の有無や、正規の負荷が置
かれた場合と異物が置かれた場合とを判別し、確実かつ
低コストで電力電送を行なわせることが望まれるととも
に、異物が置かれた場合には異常発熱に対する防止策を
講じる必要もある。

【００１０】本発明は、上記問題を解決するもので、安
定して発振を行い、かつ低コストの電源装置を提供する
ことを目的とする。

【００１１】また、本発明は、小型で、部品点数を削減
し、低コストで、入力電圧が大幅に変化しても出力をほ
ぼ一定に保つ電源装置を提供することを目的とする。

【００１２】また、本発明は、温度変動や、負荷の変化
等に関しても、発振振幅を一定にし、スイッチング素子
の耐圧を超えないようにする電源装置を提供することを
目的とする。

【００１３】また、本発明は、負荷の有無乃至は正規の
負荷と異物とを判別し、適正な電力電送と電力損失の防
止を可能にする非接触式の電源装置を提供することを目
的とする。

【００１４】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、スイッチング素子と帰還巻線を有し、上
記スイッチング素子に直列接続されたトランスの１次巻
線とコンデンサとで構成される共振回路を自励発振させ
る自励発振回路と、上記帰還巻線を介して上記スイッチ
ング素子のスイッチング制御端に接続されるバイアス電
圧発生回路とを備え、電源が接続されるとトランスの２
次側に接続された負荷に電力を供給する電源装置におい
て、上記スイッチング素子に流れる電流が所定レベルに
達するとオンして、上記バイアス電圧発生回路のバイア
ス電圧を安定電圧に保持するスイッチング手段を備えた
ものである（請求項１）。

【００１５】また、上記バイアス電圧発生回路はコンデ
ンサからなり、上記スイッチング手段は、オンしたとき
に上記コンデンサに蓄積された電荷を放電させるもので
ある（請求項２）。

【００１６】また、上記スイッチング手段は、上記スイ
ッチング素子のスイッチング制御端に接続されている
（請求項３）。

【００１７】また、本発明は、請求項３記載の電源装置
において、１の回路における電気信号からフィードバッ
ク信号を生成し、上記スイッチング手段に出力するフィ
ードバック回路を備えたものである（請求項４）。

【００１８】また、上記フィードバック回路は、上記電
源の電圧レベルに応じたフィードバック信号を生成する
ものである（請求項５）。

【００１９】また、上記フィードバック回路は、上記ト
ランスの１次側に生じる電気信号に応じたフィードバッ
ク信号を生成するものである（請求項６）。

【００２０】また、上記フィードバック回路は、上記ト
ランスの２次側に生じる電気信号に応じたフィードバッ
ク信号を生成するものである（請求項７）。

【００２１】また、上記フィードバック回路は、抵抗と
定電圧素子の少なくとも一方で構成されている（請求項
８）。

【００２２】また、本発明は、請求項４記載の電源装置
において、上記スイッチング素子に流れる電流を検出す
る電流検出抵抗と、この電流検出抵抗と上記スイッチン
グ手段のスイッチング制御端との間に介設された抵抗と
を備え、上記フィードバック回路は、そのフィードバッ
ク信号が、上記スイッチング手段のスイッチング制御端
と上記抵抗との間に出力されるように構成されている
（請求項９）。

【００２３】また、上記フィードバック回路は、上記共
振回路の共振電圧を一定にするものである（請求項１
０）。

【００２４】また、上記フィードバック回路は、比例制
御と積分制御とを組み合わせた自動制御回路である（請
求項１１）。

【００２５】また、上記フィードバック回路は、上記１
次巻線に磁気結合された検出巻線と、この検出巻線の誘
起電圧を平滑するコンデンサと、このコンデンサに並列
に接続された抵抗とからなるものである（請求項１
２）。

【００２６】また、上記フィードバック回路は、上記１
次巻線に磁気結合された検出巻線を備え、上記フィード
バック信号は、上記検出巻線のオン側から出力されてい
る（請求項１３）。

【００２７】また、本発明は、請求項１記載の電源装置
において、電流制御回路を具備し、出力をほぼ一定にす
るべく装置の一部の情報をフィードバックする回路を上
記電流制御回路に具備したものである（請求項１４）。

【００２８】また、本発明は、請求項１４記載の電源装
置において、負荷側の状態信号を検出する検出回路と、
検出された信号に信号処理を施して上記フィードバック
する回路に導く信号処理回路とを備えたものである（請
求項１５）。

【００２９】また、上記信号処理回路は、検出された信
号を上記トランスを経由して１次側に伝達するものであ
る（請求項１６）。

【００３０】また、上記検出回路は、２次側負荷への出
力電流を検出したり（請求項１７）、２次側負荷への出
力電圧を検出したり（請求項１８）、あるいは２次側負
荷への出力を検出してもよい（請求項１９）。

【００３１】また、上記信号処理回路は、上記検出回路
で検出された検出信号を電圧−周波数変換する回路と、
上記トランスを経由して伝達されてきた信号を周波数−
電圧変換する回路とを備えたものである（請求項２
０）。

【００３２】また、上記検出信号のトランスを経由して
行われる信号伝達は、トランスを介して行われる電力伝
送と並行して行われる（請求項２１）。

【００３３】また、本発明は、請求項１６記載の電源装
置において、上記検出信号のトランスを経由して行われ
る信号伝達の期間と、トランスを介して行われる電力伝
送の期間とを交互に切り換える切換回路を備えたもので
ある（請求項２２）。

【００３４】また、上記トランスは、１次側と、負荷を
有する２次側とで着脱が可能であって、非接触で電力伝
送するものである（請求項２３）。

【００３５】また、本発明は、請求項２３記載の電源装
置において、置かれた負荷が正規のものであるか否かを
検出する判別回路を備え、正規の負荷が置かれたときの
み２次側への電力供給を行うようになっている（請求項
２４）。

【００３６】また、上記判別回路は、負荷の判別を１次
側の情報で行ってもよく（請求項２５）、あるいは負荷
の判別を２次側からの情報で行ってもよい（請求項２
６）。

【００３７】また、上記１次側の情報は、インダクタン
スの変化（請求項２７）を利用したものが好ましく、共
振周波数の変化（請求項２８）、電流の変化（請求項２
９）、あるいは電圧の変化などである（請求項３０）。

【００３８】また、上記スイッチング素子をトランジス
タで構成し、上記トランジスタのベース、グランド間に
自己バイアスを与える自己バイアス回路を備えたもので
ある（請求項３１）。

【００３９】また、上記自己バイアス回路は、上記トラ
ンジスタのエミッタと、このエミッタに接続された電流
検出抵抗との間に介設されたものである（請求項３
２）。

【００４０】また、上記自己バイアス回路は、上記トラ
ンジスタのベースに直列に接続されたものである（請求
項３３）。

【００４１】また、上記自己バイアス回路は、定電圧素
子である（請求項３４）。

【００４２】また、上記定電圧素子は、定電圧ダイオー
ドである（請求項３５）。

【００４３】また、上記定電圧素子は、ダイオードを複
数直列接続したものである（請求項３６）。

【００４４】また、本発明は、上記スイッチング素子を
トランジスタで構成し、上記トランジスタのオン期間を
上記自励発振回路のバイアス回路の充電電流の制御によ
り行うものである（請求項３７）。

【００４５】また、上記バイアス回路の充電電流の制御
は、抵抗値を切り換えることにより行うものである（請
求項３８）。

【００４６】また、上記バイアス回路の充電電流の制御
は、このバイアス回路に直列に挿入された電流制御素子
で行うものである（請求項３９）。

【００４７】また、上記電流制御素子は、外部制御電源
により充電電流の制御を行うようになされている（請求
項４０）。

【００４８】また、上記外部制御電源は、上記トランス
の誘導起電力で生成されるものである（請求項４１）。

【００４９】また、上記フィードバック回路は、電源投
入時に上記スイッチング手段への過大な電流の流入を阻
止するフィードバック信号を生成するものである（請求
項４２）。

【００５０】また、上記フィードバック回路は、負荷オ
ープンの間、上記スイッチング素子の発振を間欠動作さ
せるフィードバック信号を生成するものである（請求項
４３）。

【００５１】

【作用】請求項１記載の発明によれば、電源が接続さ
れ、スイッチング素子のスイッチング制御端にバイアス
電圧が印加されると、自励発振が開始され、トランスの
２次側に接続された負荷に電力が供給される。そして、
スイッチング素子に流れる電流が所定レベルに達する
と、スイッチング手段がオンし、バイアス電圧発生回路
のバイアス電圧が安定電圧に保持される。

【００５２】また、請求項２記載の発明によれば、スイ
ッチング手段がオンすると、コンデンサに蓄積された電
荷が放電されて、バイアス電圧が安定電圧に保持され
る。

【００５３】また、請求項３記載の発明によれば、スイ
ッチング手段がオンすると、スイッチング素子がオフに
されるので、スイッチング素子に流れる電流は、所定レ
ベルを超えることがない。

【００５４】また、請求項４記載の発明によれば、１の
回路における電気信号からフィードバック信号が生成さ
れ、スイッチング手段に出力される。

【００５５】また、請求項５記載の発明によれば、電源
の電圧レベルに応じたフィードバック信号がスイッチン
グ手段に出力されるので、電源の電圧レベルの変動に関
わりなく一定の電力が出力される。

【００５６】また、請求項６記載の発明によれば、トラ
ンスの１次側に生じる電気信号に応じたフィードバック
信号がスイッチング手段に出力されるので、電源電圧や
負荷のレベル変動に関わりなく一定の電力が出力され
る。

【００５７】また、請求項７記載の発明によれば、トラ
ンスの２次側に生じる電気信号に応じたフィードバック
信号がスイッチング手段に出力されるので、電源電圧や
負荷のレベル変動に関わりなく一定の電力が出力され
る。

【００５８】また、請求項８記載の発明によれば、フィ
ードバック回路は、抵抗と定電圧素子の少なくとも一方
で構成されているので、簡易な回路構成の電源装置が得
られる。

【００５９】また、請求項９記載の発明によれば、スイ
ッチング素子に流れる電流による電流検出抵抗の両端電
圧が抵抗を介してスイッチング手段のスイッチング制御
端に印加され、この印加電圧が所定レベルを超えると、
スイッチング手段がオンしてスイッチング素子がオフに
される。一方、フィードバック信号が、スイッチング手
段のスイッチング制御端と抵抗との間に出力されるの
で、フィードバック信号により、スイッチング手段のオ
ン、オフが制御される。

【００６０】また、請求項１０記載の発明によれば、共
振回路の共振電圧が一定にされるので、電源電圧や負荷
のレベル変動に関わりなく一定の電力が出力される。

【００６１】また、請求項１１記載の発明によれば、共
振回路の共振電圧に比例する出力が積分されて、スイッ
チング手段に出力される。例えば、共振回路の共振電圧
に比例した電圧が出力されると、この比例出力と基準値
とを比較してその差が出力され、この比較手段の出力が
積分されて、スイッチング手段に出力されるようにして
もよい。

【００６２】また、請求項１２記載の発明によれば、１
次巻線の誘起電圧に比例した電圧が検出巻線に誘起さ
れ、この検出巻線の誘起電圧がコンデンサで平滑され
る。このとき、負荷レベルの上昇などによって１次巻線
の誘起電圧が低下すると、コンデンサの電荷は抵抗によ
って放電される。従って、１次巻線の誘起電圧の低下に
遅延することなく、１次巻線の誘起電圧に応じたレベル
のフィードバック信号がスイッチング手段に出力され
る。

【００６３】また、請求項１３記載の発明によれば、１
次巻線の誘起電圧に比例した電圧が検出巻線に誘起され
る。この誘起電圧は、検出巻線のオン側からスイッチン
グ手段に出力されるので、スイッチング素子がオンした
ときに検出巻線の誘起電圧がスイッチング手段に出力さ
れる。従って、電源投入時には、検出巻線のオフ側から
出力する場合よりも、スイッチング手段が早くオンする
ことから、スイッチング素子のオン時間が長期化しな
い。これにより、安定した発振が持続されることとな
る。

【００６４】また、請求項１４記載の発明によれば、電
源装置の一部の情報が検出され、この検出情報がフィー
ドバックされて電流制御回路へ導かれ、これにより出力
がほぼ一定にされる。

【００６５】また、請求項１５記載の発明によれば、負
荷側の状態信号が検出回路で検出され、検出された信号
に信号処理回路で信号処理が施されてから上記フィード
バックする回路に導かれる。

【００６６】また、請求項１６記載の発明によれば、検
出回路で検出された信号は上記トランスを経由して１次
側に伝達される。

【００６７】また、請求項１７〜１９記載の発明によれ
ば、上記検出回路では２次側負荷への出力電流が検出さ
れたり、２次側負荷への出力電圧が検出されたり、ある
いは２次側負荷への出力が検出され、それらの検出結果
がフィードバックされることにより電流、電圧及び出力
がそれぞれ一定化される。

【００６８】また、請求項２０記載の発明によれば、２
次側の検出回路で検出された検出信号は電圧−周波数変
換された後、トランスを経由して１次側に伝達され、そ
して１次側で周波数−電圧変換されて元に戻されること
で、トランスを介しての検出信号の伝達が行われる。

【００６９】また、請求項２１記載の発明によれば、ト
ランスの１次側から２次側への電力伝送と、トランスの
２次側から１次側への検出信号の信号伝達とが同時に行
われる。

【００７０】また、請求項２２記載の発明によれば、ト
ランスの１次側から２次側への電力伝送と、トランスの
２次側から１次側への検出信号の信号伝達とは切換回路
による切り換えに応じて交互に行われる。

【００７１】また、請求項２３記載の発明によれば、上
記トランスは、電源部や１次巻線を有する１次側と、２
次巻線と負荷を有する２次側とが着脱可能であり、２次
側の筐体が１次側の筐体の所定位置上に置かれることに
より非接触でも電力伝送が可能になる。

【００７２】また、請求項２４記載の発明によれば、１
次側の筐体の所定位置上に置かれた物が正規の負荷かど
うかが判別され、正規の負荷であれば２次側への電力供
給が行われる。

【００７３】また、請求項２５，２６記載の発明によれ
ば、負荷の判別は、１次側の情報に基づいて行われ、あ
るいは２次側からの情報に基づいて行われる。

【００７４】また、請求項２７記載の発明によれば、上
記１次側の情報としてインダクタンスの変化に関する情
報、具体的には、請求項２８〜３０記載の発明のよう
に、共振周波数の変化、電流の変化、あるいは電圧の変
化に関する情報が採用され、これらの情報に基づいて適
正な負荷か否かの判別が行われる。

【００７５】また、請求項３１記載の発明によれば、上
記スイッチング素子としてトランジスタが採用される。
この場合、上記トランジスタのベース、グランド間に設
けられた自己バイアス回路から与えられる自己バイアス
により、動作電圧が高くされてＦＥＴと等価となり、ス
イッチング素子として機能する。

【００７６】また、請求項３２記載の発明によれば、自
己バイアス回路がトランジスタのエミッタと、このエミ
ッタに接続された電流検出抵抗との間に介設されるの
で、トランジスタの動作電圧が高くなる。

【００７７】また、請求項３３記載の発明によれば、自
己バイアス回路がトランジスタのベースに直列に接続さ
れるので、トランジスタの動作電圧が高くなる。

【００７８】また、請求項３４記載の発明によれば、定
電圧素子の電圧分だけトランジスタの動作電圧が高くな
る。

【００７９】また、請求項３５記載の発明によれば、定
電圧ダイオードの電圧分だけトランジスタの動作電圧が
高くなる。

【００８０】また、請求項３６記載の発明によれば、複
数のダイオードの順方向電圧を加算した電圧分だけトラ
ンジスタの動作電圧が高くなる。

【００８１】また、請求項３７記載の発明によれば、自
励発振回路に設けられたバイアス回路からの充電電流が
制御されることによりスイッチング素子として採用され
るトランジスタのオン期間が設定される。

【００８２】また、請求項３８記載の発明によれば、バ
イアス回路を流れる充電電流は、電流量を規制する抵抗
値を切り換えることにより制御され、これによりトラン
ジスタのオン期間が設定される。

【００８３】また、請求項３９記載の発明によれば、バ
イアス回路を流れる充電電流は、このバイアス回路に直
列に挿入された電流制御素子により制御され、これによ
りトランジスタのオン期間が設定される。

【００８４】また、請求項４０記載の発明によれば、上
記電流制御素子は外部制御電源に基づいて充電電流の制
御が行われ、これによりトランジスタのオン期間が設定
される。

【００８５】また、請求項４１記載の発明によれば、ト
ランスの誘導起電力を利用して外部制御電源が生成さ
れ、これにより充電電流の制御が行われる。

【００８６】また、請求項４２記載の発明によれば、電
源投入（電源ＯＮ）時に生成されるフィードバック信号
によって、その間のスイッチング手段への過大な電流の
流入（スイッチング手段への過電圧の印加）が防止され
る。

【００８７】また、請求項４３記載の発明によれば、負
荷オープンの間は、フィードバック信号によってスイッ
チング素子の発振が間欠動作される。

【００８８】

【実施例】以下、本発明に係る電源装置の第１実施例に
ついて、図１、図２を用いて説明する。図１は電源装置
の第１実施例を示す回路図である。

【００８９】電源Ｅは、例えば商用電源からの交流入力
を整流して、この電源装置に直流電源を供給するもの
で、電源端子Ａ，Ｂ間に接続されるようになっている。
この電源装置は、自励発振のためにトランスの１次巻線
Ｌ１及びコンデンサＣ１からなる共振回路、スイッチン
グ用のＦＥＴ１及び１次巻線Ｌ１と同一磁気回路上に巻
回され、相互インダクタンスＭ３で結合する帰還巻線Ｌ
３等を備えてなり、２次巻線Ｌ２に出力を送出するよう
になっている。

【００９０】電源端子Ａ，Ｂ間には、１次巻線Ｌ１及び
コンデンサＣ１からなる共振回路、ダイオード及び抵抗
からなる並列回路、スイッチング用のＦＥＴ１及び抵抗
Ｒ３，Ｒ４が直列に接続されている。そして、ＦＥＴ１
のオン、オフにより１次巻線Ｌ１に流入する電流がスイ
ッチングされ、これにより２次巻線Ｌ２及び帰還巻線Ｌ
３に電圧が誘起されるようになっている。

【００９１】また、電源端子Ａ，Ｂ間には、起動用の抵
抗Ｒ８とバイアス電圧発生用のコンデンサＣ２とが直列
に接続され、抵抗Ｒ８を介して電源Ｅによりコンデンサ
Ｃ２が充電されるようになっている。抵抗Ｒ８とコンデ
ンサＣ２との接続点は、帰還巻線Ｌ３を介してＦＥＴ１
のゲートに接続されており、コンデンサＣ２の充電電圧
によるバイアス電圧がＦＥＴ１のスレショルド電圧に達
すると、ＦＥＴ１をオンさせるようになっている。

【００９２】また、トランジスタＱ１は、ベースが抵抗
Ｒ３，Ｒ４の接続点に、エミッタが電源端子Ｂに、コレ
クタがダイオードＤ４のカソードに接続され、ダイオー
ドＤ４のアノードがＦＥＴ１のゲートに接続されてい
る。

【００９３】一方、トランスの２次巻線Ｌ２には、ダイ
オードＤ１，Ｄ２を介して負荷Ｅ２が接続されており、
２次巻線Ｌ２に誘起された電力をダイオードＤ１，Ｄ２
により全波整流して、負荷Ｅ２に直流電源を供給するよ
うになっている。例えば、負荷Ｅ２が２次電池であれ
ば、充電電流が供給される。

【００９４】次に、上記のように構成された回路の動作
について図２の波形図を用いて説明する。

【００９５】電源Ｅが電源端子Ａ，Ｂに接続されると、
まず、電圧Ｖ_G、Ｖ_G2が上昇し、電圧Ｖ_GがＦＥＴ１の閾
値に達すると、ＦＥＴ１はオンし始め、電流Ｉ_Dが流れ
始める。電流Ｉ_Dは、最初はコンデンサＣ１の充電電流
として流れ、その後コイル電流Ｉ_L1に等しくなり、しだ
いに増加する。このとき、１次巻線Ｌ１と帰還巻線Ｌ３
間の相互インダクタンスＭ３により、帰還巻線Ｌ３にＭ
３・ｄＩ_L1／ｄｔの起電力が発生して、電圧Ｖ_Gは急激に
上昇し、ＦＥＴ１が完全にオンになって、電流Ｉ_Dは更
に増加する。

【００９６】そして、抵抗Ｒ４（抵抗値をＲ₄とする）
の両端電圧Ｉ_D・Ｒ₄がトランジスタＱ１の閾値を超える
と、トランジスタＱ１がオンし、期間Ｔ１間に電流Ｉ_S3
が流れる。これにより、電圧Ｖ_Gのレベルが低下し、Ｆ
ＥＴ１の閾値以下になると、ＦＥＴ１がオフし始め、コ
イル電流Ｉ_L1も減少し始める。これによって、帰還巻線
Ｌ３に誘起される電圧により、電圧Ｖ_Gは急激に低下
し、ＦＥＴ１は完全にオフになる。

【００９７】ＦＥＴ１がオフになると、コンデンサＣ１
及び１次巻線Ｌ１からなる共振回路によって、コイル電
流Ｉ_L1とトランス１次側の電圧Ｖ_Cとは、自由振動とな
るので、電圧Ｖ_Gも、コイル電流Ｉ_L1によって再びＦＥ
Ｔ１の閾値を超え始める。

【００９８】このようにして、ＦＥＴ１のオン、オフが
繰り返され、コンデンサＣ２のバイアス電圧Ｖ_G2が、電
流Ｉ_S1による充電電流と、トランジスタＱ１がオンした
ときに流れる電流Ｉ_S3による放電電流とで平衡状態に達
したときに、安定発振状態になる。

【００９９】ところで、トランジスタＱ１は、ベース電
圧Ｖ_Bが抵抗Ｒ４の両端電圧Ｉ_D・Ｒ₄に等しいため、この
電圧がトランジスタＱ１の閾値に達するとオンし、ＦＥ
Ｔ１は、トランジスタＱ１がオンした直後にオフする。

【０１００】すなわち、電流Ｉ_Dのピーク値がほぼ一定
のＩ_DMAX2でオフする。電流Ｉ_Dは、コイル電流Ｉ_L1にほ
ぼ等しいため、ＦＥＴ１がオフした直後に１次巻線Ｌ１
に蓄積されるエネルギーＰ_Lは、

【０１０１】

【数１】Ｐ_L＝１／２Ｌ₁・Ｉ_DMAX2 ² で表される。但し、１次巻線Ｌ１のインダクタンスをＬ
₁とする。

【０１０２】一方、ＦＥＴ１がオフする直前におけるコ
ンデンサＣ１に蓄積されるエネルギーＰ_Cは、ほぼ、

【０１０３】

【数２】Ｐ_C＝１／２Ｃ₁・Ｅ₀ ² で表される。但し、コンデンサＣ１の容量をＣ₁、電源
Ｅの電圧をＥ₀とする。

【０１０４】従って、ＦＥＴ１がオフした後のコンデン
サＣ１及び１次巻線Ｌ１からなる共振回路における共振
による自由振動は、エネルギーＰ＝Ｐ_L＋Ｐ_Cにより行わ
れる。このエネルギーＰは、自由振動中に、トランス２
次側の負荷Ｅ２へ伝達される分と損失で熱に変化する分
とで消費されるため、次にＦＥＴ１がオンになるときに
は、減少している。しかし、ＦＥＴ１がオンになると、
再び電流Ｉ_DMAX2により１次巻線Ｌ１にエネルギーが補
充されるため、エネルギーの安定供給が実現できる。

【０１０５】このように、第１実施例によれば、ＦＥＴ
１のオフは、抵抗Ｒ４の両端電圧Ｉ_D・Ｒ₄、すなわち電
流Ｉ_Dで決定されるために、過渡時においても過大な電
流Ｉ_Dが流れることがない。従って、バイアス電圧Ｖ_G2
が低下し過ぎることもなく安定しており、発振を安定し
て持続することができる。

【０１０６】また、トランジスタＱ１などをＦＥＴ１の
ゲート周辺で使用するために、安価で小型の低耐圧素子
を使用することができる。

【０１０７】次に、本発明に係る電源装置の第２実施例
について図３、図４を用いて説明する。図３は電源装置
の第２実施例を示す回路図である。なお、第２実施例以
下では、第１実施例と同一物については同一符号を付し
説明を省略する。

【０１０８】第２実施例は、電源Ｅの電圧変化をフィー
ドバックすることにより、電流Ｉ_DMAX2のレベルを変化
させるもので、電源端子Ａ，Ｂ間に直列に抵抗Ｒ１９，
Ｒ２０が接続されるとともに、抵抗Ｒ１９，Ｒ２０の接
続点がトランジスタＱ１のベースに接続されている。ま
た、トランジスタＱ１のベースと抵抗Ｒ３，Ｒ４の接続
点との間に抵抗Ｒ５が介設されている。

【０１０９】次に、動作について図４の波形図を用いて
説明する。電流Ｉ_Dが０の状態において、電圧Ｖ_Bは、電
源Ｅの電圧レベルに比例した電圧、すなわち電源Ｅの電
圧が、抵抗Ｒ２０と抵抗Ｒ４，Ｒ５との並列接続による
合成抵抗と、抵抗Ｒ１９とによって分圧される電圧値Ｖ
_B1になっている。この電圧値Ｖ_B1がトランジスタＱ１の
閾値以下であれば、トランジスタＱ１はオフが維持され
る。そして、ＦＥＴ１がオンし、電流Ｉ_Dが流れ始める
と、電圧Ｖ_B＝Ｖ_B1＋Ｉ_D・Ｒ₄になる。この電圧Ｖ_Bがト
ランジスタＱ１の閾値に達すると、トランジスタＱ１が
オンする。

【０１１０】電圧値Ｖ_B1は、電源Ｅの電圧レベルに比例
しているので、電源Ｅの電圧レベルが高くなると電圧値
Ｖ_B1が増大するため、より小さい電流Ｉ_Dでトランジス
タＱ１がオンし、電源Ｅの電圧レベルが低くなると電圧
値Ｖ_B1が低減するため、より大きい電流Ｉ_Dでオンす
る。従って、Ｐ_Cが増大すれば、Ｐ_Lを低減するように動
作する。抵抗Ｒ１９，Ｒ２０，Ｒ４，Ｒ５の各抵抗値を
適切な値に設定することにより、エネルギーＰ＝Ｐ_L＋
Ｐ_Cをほぼ一定にすることができ、その結果、出力電流
Ｉ_Oもほぼ一定にすることができる。

【０１１１】このように、第２実施例によれば、電源Ｅ
の電圧レベルが変化しても、トランス２次側の出力レベ
ルをほぼ一定にすることができる。

【０１１２】なお、図５に示すように、電源端子Ａと抵
抗Ｒ１９との間に、ツェナーダイオードＺ１２を接続す
るようにしてもよい。この場合には、電源Ｅの電圧レベ
ルの変化に対して電圧値Ｖ_B1の変化量を大きくすること
ができる。従って、電源Ｅの電圧レベルが高い場合に、
出力レベルを抑制することが容易にできる。

【０１１３】また、図６に示すように、ダイオードＤ４
のアノードを、ＦＥＴ１のゲートに代えて、抵抗Ｒ８と
コンデンサＣ２との接続点に接続するようにしてもよ
い。この場合にも、図３の場合と同様の動作を行い、同
様の効果が得られる。

【０１１４】ここで、トランスの形状について説明す
る。第２実施例では、図３に示すように、それぞれＵ型
コアからなる１次コアＫ１、２次コアＫ２にコイルを巻
いて１次側、２次側を構成し、それぞれ異なる機器の内
部に配設されている。そして、１次コアＫ１と２次コア
Ｋ２とが対向するように互いに装着すると、各機器の筐
体などの絶縁物や空気、水を介して、電磁誘導によって
１次側から２次側に電力伝達が可能になっている。

【０１１５】次に、本発明に係る電源装置の第３実施例
について図７、図８を用いて説明する。図７は電源装置
の第３実施例を示す回路図である。

【０１１６】第３実施例は、トランス１次側の電圧、す
なわち共振電圧Ｖ_Cを一定に保つものである。この回路
は、第１実施例に加えて、トランスの１次巻線Ｌ１と同
一磁路上に新たに巻線Ｌ４を形成するとともに、この巻
線Ｌ４の誘起電圧を整流、平滑するダイオードＤ９及び
コンデンサＣ７１と、この整流、平滑された直流電圧を
分圧する抵抗Ｒ１，Ｒ２とを備え、抵抗Ｒ１，Ｒ２の接
続点がトランジスタＱ１のベースに接続されている。

【０１１７】次に、動作について図８の波形図を用いて
説明する。巻線Ｌ４の誘起電圧は、共振電圧Ｖ_Cに比例
する。また、トランジスタＱ１のベースに印加される電
圧Ｖ_B1は、巻線Ｌ４の誘起電圧に比例した電圧、すなわ
ち巻線Ｌ４の誘起電圧が、抵抗Ｒ２と抵抗Ｒ４，Ｒ５と
の並列接続による合成抵抗と、抵抗Ｒ１とによって分圧
される値になっている。従って、電圧Ｖ_B1も共振電圧Ｖ
_Cに比例する。

【０１１８】電源Ｅが電圧Ｅ₀₁のとき、電流Ｉ_Dのピー
ク値をＩ_D1とする。この場合に、電源Ｅの電圧がＥ₀₁か
らＥ₀₂に増大すると、共振電圧Ｖ_Cが増大し、電圧Ｖ_B1
も増大する。従って、より小さい電流Ｉ_Dでトランジス
タＱ１がオンするので、電流Ｉ_Dのピーク値は、Ｉ_D1か
らＩ_D2へ減少する。電流Ｉ_Dのピーク値が減少すると、
１次巻線Ｌ１に蓄積されるエネルギーが低下するので、
共振電圧Ｖ_Cが抑えられ、共振電圧Ｖ_Cのレベルがほぼ一
定に保持される。

【０１１９】また、この状態で、負荷Ｅ２のレベルが定
格負荷から無負荷に低下すると、共振回路からトランス
を介して負荷Ｅ２に伝達されるエネルギーが減少するの
で共振電圧Ｖ_Cの減衰も低下し、それまでよりも共振電
圧Ｖ_Cが増大する。共振電圧Ｖ_Cが増大すると、電圧Ｖ_B1
も増大するので、電流Ｉ_Dのピーク値がＩ_D3に低下し、
１次巻線Ｌ１に蓄積されるエネルギーが低下して、共振
電圧Ｖ_Cの増大が抑えられ、共振電圧Ｖ_Cのレベルがほぼ
一定に保持される。

【０１２０】このように、第３実施例によれば、電源Ｅ
の電圧レベルが変動しても、共振電圧Ｖ_Cを一定にする
ことができる。従って、負荷Ｅ２のレベルが一定の場合
には、出力電流Ｉ₀のレベルの安定化が図れる。

【０１２１】また、負荷Ｅ２のレベルが変動した場合で
も、共振電圧Ｖ_Cを一定にすることができるので、ＦＥ
Ｔ１等の耐圧レベルを超えないようにすることができ
る。従って、部品の電圧破壊や寿命の劣化などを防止で
きる。

【０１２２】また、共振電圧Ｖ_Cを一定にできるので、
例えば温度変化等により回路部品の定数が変化したり、
部品定数のばらつきが大きい場合でも、出力をほぼ一定
にすることができる。

【０１２３】また、本実施例のように、トランスの１次
側と２次側とが着脱式で、装着した状態で電磁誘導によ
り非接触で電力を伝送する場合に、装着状態によって共
振回路のインダクタンスが変化しても、共振電圧Ｖ_Cを
一定にできるので、伝送する電力をほぼ一定にすること
ができる。

【０１２４】なお、図９に示すように、抵抗Ｒ２を取り
外し、整流、平滑された巻線Ｌ４の誘起電圧をツェナー
ダイオードＺ２０及び抵抗Ｒ１を介して、トランジスタ
Ｑ１のベースに接続するようにしてもよい。この場合に
も、図７の場合と同様の動作を行うとともに、同様の効
果を得ることができる。

【０１２５】また、図１０に示すように、図９のコンデ
ンサＣ７１に並列に抵抗Ｒ７１を接続するようにしても
よい。図１０の回路において、無負荷状態から急に負荷
が接続された場合の動作について、図１１の電圧波形図
を用いて説明する。

【０１２６】負荷が接続された瞬間に、トランスの２次
側にエネルギーが伝達されるために、共振電圧は減衰
し、巻線Ｌ４に誘起される電圧も低下する。このとき、
抵抗Ｒ７１が接続されていない場合には、コンデンサＣ
７１は徐々に放電するので、巻線Ｌ４の誘起電圧が整
流、平滑された電圧Ｖ_Xは、図１１の破線で示すよう
に、徐々に低下する。この電圧Ｖ_Xの低下スピードが遅
いために、次にＦＥＴ１がオンする時に、トランジスタ
Ｑ１のベースに印加される電圧がまだ高く、十分に電流
Ｉ_Dを流すことができなくなる。従って、共振電圧がさ
らに減衰して、結果的に間欠発振となってしまう虞れが
ある。

【０１２７】しかし、抵抗Ｒ７１をコンデンサＣ７１に
並列接続すれば、放電ループができるので、共振電圧が
減衰し、巻線Ｌ４の誘起電圧が低下すると、電圧Ｖ_Xは
抵抗Ｒ７１を通して放電される。従って、負荷が急に接
続された場合でも、図１１の実線で示すように、電圧Ｖ
_Xがすばやく低下するので、次のＦＥＴ１のオン時に
は、トランジスタＱ１のベースに印加される電圧が低下
しているために、電流Ｉ_Dを十分に流すことができ、安
定した発振を継続することができる。

【０１２８】また、図１２に示すように、図９におい
て、巻線Ｌ４は、オン側から出力を取り出すように、そ
の極性を設定するようにしてもよい。電源投入時の動作
について図１３、図１４の電圧波形図を用いて説明す
る。

【０１２９】まず、図１２の場合とは逆に巻線Ｌ４をオ
フ側から出力を取り出すように、その極性を設定した場
合について図１３を用いて説明する。

【０１３０】電源投入後、電圧Ｖ_Gが上昇し、ＦＥＴ１
の閾値電圧を超えるとＦＥＴ１がオンする。ＦＥＴ１が
オンすると、電圧Ｖ_FはＧＮＤまで低下するが、巻線Ｌ
４はオフ側から出力を取り出しているために、ＦＥＴ１
がオンの期間には電圧Ｖ_Xは発生しない。ＦＥＴ１は、
電流Ｉ_Dが増大し、抵抗Ｒ４の両端電圧がトランジスタ
Ｑ１の閾値を超えてトランジスタＱ１がオンすると、オ
フになる。このＦＥＴ１のオフ期間に電圧Ｖ_Xが発生す
る。

【０１３１】ここで、電源投入時には、巻線Ｌ４からト
ランジスタＱ１のベースに印加される電圧が発生してい
ないので、オン期間が長くなるために、１次巻線Ｌ１に
蓄積されたエネルギーが大きくなり、電圧Ｖ_Fは大きく
跳ね上がる。従って、オフ期間の電圧Ｖ_Fに比例する巻
線Ｌ４の誘起電圧による電圧Ｖ_Xは大きくなり、トラン
ジスタＱ１のベースに印加される電圧が大きくなり過ぎ
て、次のＦＥＴ１のオン時に、十分な電流Ｉ_Dを流すこ
とができなくなり、間欠発振になる虞れがある。

【０１３２】次に、巻線Ｌ４をオン側から出力を取り出
すように、その極性を設定した場合について図１４を用
いて説明する。

【０１３３】電源投入後、電圧Ｖ_Gが上昇し、ＦＥＴ１
の閾値電圧を超えるとＦＥＴ１がオンする。ＦＥＴ１が
オンすると、巻線Ｌ４はオン側から出力を取り出してい
るために、電圧Ｖ_Xも同時に発生する。従って、抵抗Ｒ
４に発生する電圧と、電圧Ｖ_XによるトランジスタＱ１
のベースに印加される電圧とによって、図１３の場合に
比べて、ＦＥＴ１は早くオフになる。

【０１３４】また、電圧Ｖ_Xは、電源ＥとＧＮＤレベル
の電位差の割合で発生するために、図１３のように、電
圧Ｖ_Fのピーク電圧とＧＮＤレベルの電位差による場合
よりも、電圧レベルが低くなる。

【０１３５】従って、トランジスタＱ１のベースに印加
される電圧も適切なレベルになり、次回のＦＥＴ１のオ
ン時にも、十分なレベルの電流Ｉ_Dを流せるため、発振
を安定して持続することができる。

【０１３６】また、図１５に示すように、図９と図７と
を組み合わせてもよい。図１５は、図９において、電源
端子ＢとトランジスタＱ１のベースとの間に、抵抗Ｒ２
を接続したものである。この場合は、電圧Ｖ_Xの変化に
対して電圧Ｖ_B1の変化量を大きくすることができる。従
って、電圧Ｖ_Eのより大きいレベル変動に対応して、電
圧Ｖ_Cをほぼ一定に保持できる。

【０１３７】また、図１６に示すように、図９と図３と
を組み合わせてもよい。図１６は、図９において、電源
端子Ａ，Ｂ間に直列に抵抗Ｒ１９，Ｒ２０を接続し、抵
抗Ｒ１９，Ｒ２０の接続点をトランジスタＱ１のベース
に接続したものである。この場合は、電源Ｅのレベル変
動に直接対応するとともに、負荷Ｅ２のレベルが変動し
た場合でも、共振電圧Ｖ_Cを一定にすることができる。
従って、負荷Ｅ２のレベルが一定の場合には、出力電流
Ｉ₀のレベルの安定化が図れる。また、ＦＥＴ１の耐圧
レベルを超えないようにすることができる。

【０１３８】次に、本発明に係る電源装置の第４実施例
について図１７を用いて説明する。図１７は電源装置の
第４実施例を示す回路図である。

【０１３９】第４実施例も、トランス１次側の電圧
Ｖ_C、すなわち共振電圧を一定に保つものである。この
回路は、第１実施例に加えて、トランスの１次巻線Ｌ１
と同一の磁気回路上に形成された巻線Ｌ５と、この巻線
Ｌ５の誘起電圧を整流、平滑するダイオードＤ５及びコ
ンデンサＣ３と、この整流、平滑された直流電圧を分圧
する抵抗Ｒ６，Ｒ７とを備えている。

【０１４０】また、オペアンプＯＰ１及び抵抗Ｒ８１，
Ｒ９からなる非反転増幅回路を備え、オペアンプＯＰ１
の−入力端子には、抵抗Ｒ１０及びツェナーダイオード
Ｚ３０からなる基準電圧生成回路で生成された基準電圧
Ｖ_Yが抵抗Ｒ９を介して入力され、＋入力端子には、抵
抗Ｒ６，Ｒ７で分圧された電圧が入力されている。オペ
アンプＯＰ１の出力端子には、抵抗Ｒ１１及びコンデン
サＣ４からなる積分回路が接続され、この積分回路の出
力は、抵抗Ｒ１２を介してトランジスタＱ１のベースに
接続されている。

【０１４１】次に、動作について説明する。動作中は、
オペアンプＯＰ１によって、共振電圧Ｖ_Cに比例した電
圧Ｖ_Xが抵抗Ｒ６，Ｒ７により分圧された電圧Ｖ_X1と、
基準電圧Ｖ_Yから抵抗Ｒ９を介して入力された電圧Ｖ_X2
とが比較されるとともに、その差が増幅され、積分回路
を介してトランジスタＱ１のベースに電圧Ｖ_B1が印加さ
れる。

【０１４２】そして、安定状態から、負荷レベルの低下
などによって電圧Ｖ_Cが増大すると、電圧Ｖ_Xも増大し、
オペアンプＯＰ１の入力電圧Ｖ_X1と、入力電圧Ｖ_X2との
間に電圧差が生じ、オペアンプＯＰ１からは、この入力
差が０になるように上昇する出力電圧Ｖ_X3が出力され
る。

【０１４３】積分回路の出力電圧Ｖ_X4は、抵抗Ｒ１１と
コンデンサＣ４の積分作用により、電圧Ｖ_X3の上昇に比
して緩慢に増大する。従って、電圧Ｖ_B1のレベルは徐々
に増大するので、電流Ｉ_Dは徐々に低下し、電圧Ｖ_Cが低
下することとなる。

【０１４４】このように、第４実施例によれば、比例、
積分制御により、共振電圧Ｖ_Cが、常に基準電圧Ｖ_Yに対
して等しい倍率の電圧になるように自動制御されるの
で、電圧Ｖ_Cを一定に保持することができる。

【０１４５】なお、図１８に示すように、巻線Ｌ５を除
去するとともに、ダイオードＤ５のアノードをＦＥＴ１
のソースに接続して、共振電圧Ｖ_Cに比例する電圧の代
用として、電圧Ｖ_C1＝Ｖ_DS＋Ｉ_D・Ｒ₄を利用するように
してもよい。但し、Ｖ_DSはＦＥＴ１のドレイン−ソース
電圧である。この場合にも、図１７と同様の動作によっ
て、同様の効果を得ることができる。

【０１４６】次に、本発明に係る電源装置の第５実施例
について図１９を用いて説明する。図１９は電源装置の
第５実施例を示す回路図である。

【０１４７】第５実施例は、トランス２次側の出力電流
Ｉ_Oを一定に保つものである。この回路は、第１実施例
に加えて、トランスの２次巻線Ｌ２と同一磁路上に形成
された巻線Ｌ６と、この巻線Ｌ６に抵抗Ｒ１５を介して
接続された１次巻線Ｌ７及び２次巻線Ｌ８からなり、巻
線Ｌ６の誘起電圧を伝達するトランスＴＬ７と、この２
次巻線Ｌ８の誘起電圧を整流、平滑するダイオードＤ７
及びコンデンサＣ５とを備え、この整流、平滑された直
流電圧は、ツェナーダイオードＺ２０及び抵抗Ｒ１を介
して、トランジスタＱ１のベースに入力されるようにな
っている。また、電源端子Ａ，Ｂ間に直列に抵抗Ｒ１
９，Ｒ２０が接続されるとともに、抵抗Ｒ１９，Ｒ２０
の接続点がトランジスタＱ１のベースに接続されてい
る。

【０１４８】次に、動作について説明する。動作中は、
トランスの２次巻線Ｌ２の誘起電圧によって巻線Ｌ６に
電圧が誘起され、この電圧がトランスＴＬ７を介して２
次巻線Ｌ８に誘起され、この誘起電圧がダイオードＤ７
及びコンデンサＣ５によって整流、平滑される。そし
て、この直流電圧がツェナーダイオードＺ２０及び抵抗
Ｒ１を介してトランジスタＱ１のベースに印加される。
また、トランジスタＱ１のベースには、電源Ｅが抵抗Ｒ
１９，Ｒ２０によって分圧された電圧が印加されてい
る。

【０１４９】そして、安定状態から、負荷レベルの低下
などによって、トランス２次側のダイオードＤ１，Ｄ２
に流れる電流Ｉ_L2，Ｉ_L3が増大すると、巻線Ｌ６に誘起
される電圧も増大するため、トランスＴＬ７の２次巻線
Ｌ８に誘起される電圧も増大する。従って、トランジス
タＱ１のベースに印加される電圧Ｖ_B1が増大し、より早
くトランジスタＱ１がオンするので、ＦＥＴ１がより早
くオフになり、電流Ｉ_Dが低下するため、電圧Ｖ_Cが低下
して、２次側の電流Ｉ_L2，Ｉ_L3が一定に保たれる。

【０１５０】また、電源Ｅの電圧レベルが上昇すると、
抵抗Ｒ１９，Ｒ２０によって分圧された電圧が上昇す
る。従って、トランジスタＱ１のベースに印加される電
圧Ｖ_B1が増大し、より早くトランジスタＱ１がオンする
ので、ＦＥＴ１がより早くオフになり、電流Ｉ_Dが低下
するため、電圧Ｖ_Cが低下して、２次側の電流Ｉ_L2，Ｉ
_L3が一定に保たれる。

【０１５１】このように、第５実施例によれば、２次側
の電流Ｉ_L2，Ｉ_L3の変動を検出し、これに応じて共振電
圧Ｖ_Cを一定に保持するようにしたので、電源Ｅの電圧
や負荷Ｅ２のレベルが変動しても、出力電流Ｉ_Oの安定
化を図ることができる。

【０１５２】また、共振電圧Ｖ_Cを一定にすることによ
り、ＦＥＴ１等の耐圧レベルを超えないようにすること
ができるので、部品の電圧破壊や寿命の劣化などを防止
できる。

【０１５３】また、共振電圧Ｖ_Cを一定にできるので、
例えば温度変化等により回路部品の定数が変化したり、
部品定数のばらつきが大きい場合でも、出力をほぼ一定
にすることができる。

【０１５４】また、本実施例のように、トランスの１次
側と２次側とが着脱式で、装着した状態で電磁誘導によ
り非接触で電力を伝送する場合に、装着状態によって共
振回路のインダクタンスが変化しても、２次側の電流Ｉ
_L2，Ｉ_L3の変動を検出して共振電圧Ｖ_Cを一定にするの
で、出力電流Ｉ_Oの安定化が図れる。

【０１５５】次に、本発明に係る電源装置の第６実施例
について図２０を用いて説明する。図２０は電源装置の
第６実施例を示す回路図である。

【０１５６】第６実施例は、第５実施例と同様に、トラ
ンス２次側の出力電流Ｉ_Oを一定に保つものである。こ
の回路は、第１実施例に加えて、トランスの２次巻線Ｌ
２と同一磁路上に形成された巻線Ｌ６と、この巻線Ｌ６
の誘起電圧を整流、平滑するダイオードＤ８及びコンデ
ンサＣ６と、コンデンサＣ６に並列接続された抵抗Ｒ１
２及び発光素子ＬＤの直列回路とを備えている。発光素
子ＬＤは、発光ダイオード等からなり、整流、平滑され
た直流電圧により電流が供給されると、電流レベルに応
じた光量で発光するものである。

【０１５７】また、電源端子Ａ，Ｂ間に直列に、受光素
子Ｐ１及び抵抗Ｒ１９，Ｒ２０が接続されるとともに、
抵抗Ｒ１９，Ｒ２０の接続点がトランジスタＱ１のベー
スに接続され、抵抗Ｒ２０に並列に抵抗Ｒ１３が接続さ
れている。受光素子Ｐ１は、例えばフォトトランジスタ
からなり、発光素子ＬＤの光を受光するように構成さ
れ、受光量に応じた導電率で導通するものである。

【０１５８】次に、動作について説明する。動作中は、
トランスの２次巻線Ｌ２の誘起電圧によって巻線Ｌ６に
電圧が誘起され、この電圧が整流、平滑され、電流が供
給されて発光素子ＬＤが発光し、その光が受光素子Ｐ１
に受光される。受光素子Ｐ１は、受光量に応じた導電率
で導通するので、トランジスタＱ１のベースに印加され
る電圧Ｖ_B1は、電源Ｅの電圧から受光素子Ｐ１のコレク
タ−エミッタ電圧Ｖ_CEだけ減算した値が、抵抗Ｒ１９と
抵抗Ｒ１３，Ｒ２０の合成抵抗とで分圧された値にな
る。

【０１５９】そして、安定状態から、負荷レベルの低下
などによって、２次側のダイオードＤ１，Ｄ２に流れる
電流Ｉ_L2，Ｉ_L3が増大すると、巻線Ｌ６に誘起される電
圧が上昇するので、発光素子ＬＤに流れる電流が増大
し、その発光強度が上昇する。従って、受光素子Ｐ１の
コレクタ−エミッタ電圧Ｖ_CEが低下するので、トランジ
スタＱ１のベースに印加される電圧Ｖ_B1が上昇する。こ
のため、トランジスタＱ１がより早くオンし、ＦＥＴ１
がより早くオフになる。従って、電流Ｉ_Dが低減し、共
振電圧Ｖ_Cが低減するので、２次側の電流Ｉ_L2，Ｉ_L3が
低下して、出力電流Ｉ_Oが安定化される。

【０１６０】このように、第６実施例によれば、２次側
の電流Ｉ_L2，Ｉ_L3の変動を検出し、これに応じて共振電
圧Ｖ_Cを一定に保持するようにしたので、電源Ｅの電圧
や負荷Ｅ２のレベルが変動しても、出力電流Ｉ_Oの安定
化を図ることができる。

【０１６１】また、共振電圧Ｖ_Cを一定にすることによ
り、ＦＥＴ１等の耐圧レベルを超えないようにすること
ができるので、部品の電圧破壊や寿命の劣化などを防止
できる。

【０１６２】また、共振電圧Ｖ_Cを一定にできるので、
例えば温度変化等により回路部品の定数が変化したり、
部品定数のばらつきが大きい場合でも、出力をほぼ一定
にすることができる。

【０１６３】また、本実施例のように、トランスの１次
側と２次側とが着脱式で、装着した状態で電磁誘導によ
り非接触で電力を伝送する場合に、装着状態によって共
振回路のインダクタンスが変化しても、２次側の電流Ｉ
_L2，Ｉ_L3の変動を検出して共振電圧Ｖ_Cを一定にするの
で、出力電流Ｉ_Oの安定化が図れる。

【０１６４】次に、非接触式の電源装置に対する周辺保
護回路について説明する。図２１は、周辺保護回路の概
略を示す電源装置のブロック図である。全体構成につい
て説明すると、本装置は電源部と負荷部とが分離着脱可
能に構成されており、電源部は、接続可能にされた電源
Ｅ、自励発振回路部としての電流制御回路１１、ＦＥＴ
１等のスイッチング素子１２、共振回路１３、１次コア
Ｋ１、１次コアＫ１に巻かれた１次巻線Ｌ１及びフィー
ドバック回路１４を有するとともに、後述する信号処理
回路１５を備える。負荷部側は、２次コアＫ２、２次コ
アＫ２に巻かれた２次巻線Ｌ２及び図略の整流平滑回
路、負荷Ｅ２を有するとともに、後述する信号検出回路
２１及び信号処理回路２２を備える。

【０１６５】なお、図２１のブロック図は信号検出回路
２１、信号処理回路１５，２２を除いて、例えば図３に
示す回路をブロックで表わしたものである。また、図２
１〜図３２において、太線は電力の流れを示し、細線は
負荷状態信号の流れを示す。

【０１６６】信号検出回路２１は出力電流Ｉ₀のライン
に設けられ、負荷の状態を検出するものである。信号処
理回路２２は信号検出回路２１と２次巻線Ｌ２間に介設
され、検出された負荷状態を示す信号をトランスを経て
１次側に伝達可能な信号形態に変換するべく信号処理を
施すものである。信号処理回路１５は、１次巻線Ｌ１と
フィードバック回路１４間に介設され、２次側から伝達
されてきた負荷状態信号をフィードバックのための信号
に変換するものである。かかる周辺保護回路を設けるこ
とにより、負荷の状態が検出され、その検出信号が１次
側に伝達されて自励発振をフィードバック制御し、負荷
Ｅ２への出力の安定化が図れるようにしている。

【０１６７】図２２は、図２１に示す信号処理回路１
５，２２をより具体的に示す電源装置のブロック図で、
電力伝送と負荷状態信号の伝達を同時に行わせるもので
ある。

【０１６８】図において、信号処理回路２２はＶ−ｆ変
換回路２２１及び波形整形回路２２２から構成されてい
る。Ｖ−ｆ変換回路２２１は負荷側で負荷の状態信号と
して検出した電圧情報をＶＣＯ（電圧制御発振）等を利
用して電圧レベルに応じた、少なくとも電源側の共振周
波数とは異なる所要周波数帯の周波数信号に変換するも
のである。波形整形回路２２２はバンドパスフィルタ等
からなり、波形整形してトランスを通過容易な正弦波に
変換するものである。そして、得られた正弦波信号を２
次巻線Ｌ２から１次巻線Ｌ１に伝達させる。また、信号
処理回路１５はリミッタ回路１５１、波形整形回路１５
２及びｆ−Ｖ変換回路１５３から構成されている。１次
巻線Ｌ１に発生する電圧は正弦波状の電力波と２次側か
らの正弦波状の信号波との複合波となるため、リミッタ
回路１５１によって１次巻線電圧から上記信号波のみを
取り出す。波形整形回路１５２は取り出された正弦波信
号を矩形波に整形するものである。ｆ−Ｖ変換回路１５
３は矩形波のパルス周波数に応じた電圧信号に変換する
ものである。そして、得られた電圧信号はフィードバッ
ク回路１４に導かれ、ここで、負荷の状態変化に応じて
２次側への出力が安定化するようにフィードバック制御
される。

【０１６９】図２３は、図２２に示す電源装置の他のブ
ロック図を示すもので、電力伝送と負荷状態信号の伝達
とを切り換えて行わせるもので、図２２に示す構成に加
えて、切換回路ＳＷが設けられている。切換回路ＳＷ
は、スイッチング素子１２が動作して電力が１次側から
２次側へ伝送され期間は電力ラインに接続され、他の期
間は負荷状態信号ライン側に接続されるように交互乃至
は所要期間毎に切換えられるようになっている。

【０１７０】図２４〜図２６は、図２１において、信号
検出回路２１で検出される信号の形態毎のブロック図を
示すものである。図２４は、出力電流Ｉ₀を２次巻線Ｌ
２に直列接続された低抵抗等の電流検出回路２１ａから
検出するもので、これにより負荷側の出力電流を安定化
することができる。図２５は、２次巻線Ｌ２の両端ある
いは負荷Ｅ２の両端電圧を電圧検出回路２１ｂで検出す
るもので、これにより負荷側の出力電圧を安定化するこ
とができる。図２６は電流と電圧の双方を検出し、かつ
その積を得る、あるいは公知の電力計等の原理による電
力検出回路２１ｃで電力を検出するもので、これにより
負荷に安定した電力を出力供給することができる。

【０１７１】図２７は、図２４に示す出力電流Ｉ₀の安
定化を図る電源装置の更に詳細なブロック構成図を示す
ものである。なお、図中、図２２と同一物については同
一符号を付し説明を省略する。

【０１７２】負荷Ｅ２には、出力電流Ｉ₀を検出する電
流検出回路としての抵抗Ｒ２１及びコンデンサＣ１０か
らなる並列回路が直列に接続されている。出力電流Ｉ₀
は抵抗Ｒ２１の両端電圧Ｖ１として検出され、上記Ｖ−
ｆ変換回路２２１に入力された後、バンドパスフィルタ
等の波形整形回路２２２及びコンデンサＣ１１を経て、
所定レベルＶ２の正弦波に変換されて２次巻線Ｌ２に導
かれる。コンデンサＣ１２は１次巻線Ｌ１に対して直列
に接続され、２次側から伝達されてくる負荷状態信号で
ある正弦波信号を抽出するものである。増幅回路１５０
は抽出された正弦波信号を所要レベルに増幅するもの
で、増幅された正弦波信号は、前述のリミッタ回路１５
１に導かれた後、波形整形回路１５２でレベルＶ３の矩
形波に整形され、更にｆ−Ｖ変換回路１５３で電圧Ｖ４
に変換されてフィードバック回路１４に出力される。

【０１７３】フィードバック回路１４はオペアンプＯＰ
２，ＯＰ３が２段接続された構成を有し、オペアンプＯ
Ｐ２の−入力端子はｆ−Ｖ変換回路１５３の出力側に接
続され、出力端子はオペアンプＯＰ３の−入力端子に接
続されている。一方、電源端子Ａ，Ｂ間には抵抗Ｒ１９
及びツェナーダイオードＺ４０の直列回路が接続されて
おり、基準電圧としてのツェナー電圧をオペアンプＯＰ
２，ＯＰ３の＋入力端子に導いている。そして、オペア
ンプＯＰ３の出力端子はトランジスタＱ１のベースに接
続され、フィードバックのためのバイアスとしての出力
電圧Ｖ５を出力するようにしている。

【０１７４】次に、動作について図２８の波形図を用い
て説明する。今、負荷Ｅ２の状態、例えば負荷抵抗が小
さくなったとすると（Ｔ１時点）、この負荷抵抗の低下
は出力電流Ｉ₀の増大として表われ、検出電圧Ｖ１がそ
れに応じて高くなる。このため、Ｖ−ｆ変換回路２２１
及び波形整形回路２２２を経て得られる正弦波信号Ｖ２
は周波数の増加として表われる（信号Ｖ２参照）。そし
て、この正弦波信号Ｖ２が２次側から１次側に伝達さ
れ、コンデンサＣ１２で抽出された後、波形整形回路１
５２で矩形波信号Ｖ３に整形され、更にｆ−Ｖ変換回路
１５３で電圧Ｖ４として出力される。そして、正弦波信
号Ｖ２の周波数の増加は電圧Ｖ４の上昇として表われ
る。電圧Ｖ４が上昇すると、オペアンプＯＰ２の出力が
低下するので、オペアンプＯＰ３では出力電圧Ｖ５は上
昇することとなる。出力電圧Ｖ５が上昇すると、トラン
ジスタＱ１のベース電圧が上昇し、より小さい電流Ｉ_D
でトランジスタＱ１がオンするので、その分、ＦＥＴ１
が早くオフになって電流Ｉ_Dのピーク値がＩ_DMAX2からＩ
_DMAX1へ低下することとなる。この結果、１次巻線Ｌ１
に蓄積されるエネルギーが低下するので、出力電流Ｉ₀
は減少することとなる。逆に負荷Ｅ２の負荷抵抗が大き
くなった場合には、その変化分に応じて出力電圧Ｖ５が
低下し、ＦＥＴ１のオフが遅くなるので、１次巻線Ｌ１
に蓄積されるエネルギーが増大し、出力電流Ｉ₀が増大
することとなる。このように、負荷Ｅ２の大きな変化に
対して、出力電流Ｉ₀の変化をきわめて小さくする定電
流化機能が実現される。

【０１７５】次に、非接触で着脱分離式の電源装置に対
する他の周辺保護回路について説明する。この周辺保護
回路は、この種の電源装置においてトランスの２次側に
置かれた物が正規の負荷か否かを判断し、異物が置かれ
た場合には、あるいは無負荷の場合に、エネルギー供給
を停止乃至は極力小さくすることを目的とするものであ
る。すなわち、着脱分離型の電源装置の場合、トランス
の２次巻線Ｌ２と負荷Ｅ２とが一体となっている場合が
多い。従って、正規の負荷という場合には、２次巻線Ｌ
２の有無や負荷の有無に起因した影響を考慮すればよ
い。

【０１７６】ところで、トランスのインダクタンスは磁
気抵抗や巻線の巻数の関数として表わされる。また、こ
の種の電源装置では、トランスの２次コアＫ２や２次巻
線Ｌ２の位置が固定され難いため、１次コアＫ１や１次
巻線Ｌ１との相対載置位置によって磁気抵抗が変化す
る。また、２次側に正規の負荷が置かれた場合と、無負
荷や金属等の異物が置かれた場合でも、この磁気抵抗が
大きく異なり、１次側からみたインダクタンスの値が大
きく変化することとなる。このインダクタンス変化を利
用すると、簡易な検出手段で、それらの判別が可能とな
る。そこで、共振回路を１次側からみたインダクタンス
とコンデンサ容量とを利用して上記判別を行うようにし
た。今、インダクタンスをＬ₀、コンデンサ容量をＣ₀と
すると、その周波数ｆは１／２π√（Ｌ₀・Ｃ₀）で示さ
れる。そこで、この周波数変化を検出する方法が考えら
れる。

【０１７７】また、この種の電源装置では、共振回路に
蓄積されたエネルギーが負荷Ｅ２へエネルギー伝送され
るが、正規の負荷に対して無負荷や金属異物では、イン
ダクタンスの差からエネルギーの伝送量が大きく異なる
ことから、共振電圧や共振電流の変化としても表われ
る。以下、かかるインダクタンスの差に起因する特質を
利用した種々の周辺保護回路について、図２９〜図３１
を用いて説明する。なお、各図中、図２１と同一物につ
いては同一符号を付し説明を省略する。

【０１７８】図２９は、共振周波数変化を利用した周辺
保護回路の概略を示す電源装置のブロック図である。周
波数検出回路１７は共振回路に接続され、ｆ−Ｖ変換回
路等を利用してその共振周波数を検出するものである。

【０１７９】図３０は、共振電流変化を利用した周辺保
護回路の概略を示す電源装置のブロック図である。電流
検出回路１８は共振回路に低抵抗を介在させ、その両端
に得られる電圧レベルから共振電流を検出するものであ
る。

【０１８０】図３１は、共振電圧変化を利用した周辺保
護回路の概略を示す電源装置のブロック図である。電圧
検出回路１９は共振回路の両端電圧を抽出可能になされ
たものである。

【０１８１】そして、検出されたインダクタンス、共振
周波数、共振電流あるいは共振電圧が、正規の負荷が接
続されている場合におけるそれらの適正な値の範囲内か
どうかを比較判別し、範囲内であれば正規の負荷である
として、自励発振動作を継続させ、適正範囲外であれ
ば、無負荷あるいは金属異物が置かれたと判断して自励
発振動作を停止させ、あるいは動作をオンオフさせる図
略のスイッチをオフにするようにする。適正な値は予め
設定記憶しておいてもよいし、あるいは比較手段に対す
る基準側の入力信号として発生可能にされているもので
もよい。

【０１８２】また、図３２は、負荷側からの情報を利用
した周辺保護回路の概略を示す電源装置のブロック図で
ある。着脱分離型の電源装置は、電源部の筐体の上面適
所に負荷部の筐体を載置することで電磁結合可能にする
ものであることから、負荷信号検出回路２０は、電源部
の筐体に負荷部の筐体が適正に載置されたときに対向す
る位置であって、負荷部筐体に磁石を、電源部側筐体に
マグネットスイッチを配設してなるものである。この構
成により、適正な負荷が置かれたときだけ、負荷信号検
出回路２０のマグネットスイッチがオンすることで、適
正な負荷が載置されたことを確実に確認することができ
るようにしている。負荷信号検出回路２０のマグネット
スイッチは自励発振動作をオンオフさせる図略のスイッ
チに接続されており、このマグネットスイッチがオンす
ると電源との接続を遮断して発振動作を停止するように
している。

【０１８３】図３３は、図２９に示す周波数検出回路１
７を用いた電源回路の１次側の詳細を示す回路ブロック
図である。なお、図中、図２９と同一物については同一
符号を付し説明を省略する。

【０１８４】共振回路Ｃ１，Ｌ１の負極側とアース間に
は直列の分圧抵抗Ｒ２２，Ｒ２３が並列接続されてい
る。この抵抗Ｒ２２，Ｒ２３の接続点にはｆ−Ｖ変換回
路１７１が接続され、共振波形信号Ｖ１１を分圧して取
り込み、その周波数に応じた電圧信号Ｖ１２を出力す
る。比較回路１７２は正規の負荷が電源部の所定載置位
置にに適正に置かれた際に、共振回路の共振周波数の範
囲を電圧の設定範囲データＶ_Sとして持ち、この設定範
囲データＶ_Sと電圧信号Ｖ１２とを比較し、設定範囲デ
ータＶ_S外のときのみハイレベル信号Ｖ１３を出力する
ものである。パルス発生回路１７３は比較回路１７２か
らハイレベル信号が入力される間、所定周期のパルス信
号Ｖ１４を出力するものである。また、トランジスタＱ
２はコンデンサＣ２の両端に並列接続され、ベース抵抗
Ｒ２４を介してパルス発生回路１７３の出力側に接続さ
れている。

【０１８５】次に動作について、図３４の波形図を用い
て説明する。今、正規の負荷が接続されたとすると、ｆ
−Ｖ変換回路１７１からの出力電圧Ｖ１２は設定範囲デ
ータＶ_Sの範囲内にあるから、比較回路１７２からは出
力されない。従って、パルス発生回路１７３からの出力
はローレベル状態にあり、この結果、トランジスタＱ２
がオフのままとなる。トランジスタＱ２がオフである
と、コンデンサＣ２の充電電圧とフィードバック回路１
４からのフィードバック信号とによって発振動作が継続
され、出力電流Ｉ₀が負荷Ｅ２へ供給される。

【０１８６】一方、この状態で、正規の負荷Ｅ２が電源
部から取り外されたとすると、トランスの１次側からみ
たインダクタンスが低下するので、発振周波数が高くな
り、ｆ−Ｖ変換回路１７１からの出力電圧Ｖ１２が設定
範囲データＶ_Sの範囲を超える。このため、比較回路１
７２から出力信号Ｖ１３が送出され、パルス発生回路１
７３からハイレベルのパルス信号Ｖ１４が出力される。
この結果、トランジスタＱ２はパルス出力期間中だけオ
ンとなって、コンデンサＣ２の充電電荷を放電するの
で、ＦＥＴ１のオンオフ動作が停止され、負荷への出力
電流Ｉ₀の供給が停止される。また、パルス発生回路１
７３の出力パルスの休止期間に、コンデンサＣ２は充電
されて、その間に発振が再開されるが、直ぐにパルス信
号Ｖ１４が送出され、この結果、間欠発振動作が繰り返
される。従って、負荷がない場合や取り外された場合
に、１次側の電力損失を極力小さく抑える（省電力）こ
とができる。

【０１８７】次に、金属異物が置かれた場合、トランス
の１次側からみたインダクタンスの値が正規の負荷が置
かれた場合に比して大きくなると、発振周波数は低くな
って出力電圧Ｖ１２は設定範囲データＶ_Sの範囲を下回
る。このため、比較回路１７２から出力信号Ｖ１３が送
出され、パルス発生回路１７３からハイレベルのパルス
信号Ｖ１４が出力される。この結果、トランジスタＱ２
はパルス信号の送出期間と休止期間で、発振動作を間欠
駆動させるため、金属異物が置かれた場合でも、１次側
の電力損失を極力抑制（省電力）することができ、これ
によって金属異物の発熱が防止される。

【０１８８】次に、スイッチング素子を電圧駆動型のＦ
ＥＴ１に代えて電流駆動型のトランジスタを採用するた
めの回路構成について図３５〜図３９を用いて説明す
る。なお、これらの図中、図１と同一物については同一
符号を付し説明を省略する。

【０１８９】図３５は、ＦＥＴ１を電流駆動型のトラン
ジスタＱ３に置き換えた回路図である。電圧駆動型のＦ
ＥＴを用いた場合、バイアス電圧Ｖ_G2を抵抗Ｒ８とコン
デンサＣ２による充電電流Ｉ_S1と放電電流Ｉ_S3により得
るようにし、トランジスタＱ１がオンした後にＦＥＴ１
がオフすることを利用して、トランジスタＱ１のオンタ
イミングがドレイン電流Ｉ_Dの値に連動できるようにし
て１次巻線Ｌ１を流れる電流を制御している。

【０１９０】一方、電流駆動型のトランジスタＱ３を用
いた場合、図３５に示すように、トランジスタＱ３がオ
ンしている間、ベース電流Ｉ_S2が流れ続けるため、トラ
ンジスタＱ１でのベース制御機能が低下してくることに
なる。また、トランジスタＱ３は入力電圧が約０．７Ｖ
と低い電圧でオンする。これに対し、トランジスタＱ１
も同じ電圧でオンするものであるためトランジスタＱ１
の機能が充分発揮できない。従って、トランジスタＱ１
の機能を満足するためには、トランジスタＱ３をＦＥＴ
１の場合と等価な回路構成にする必要がある。この等価
とは、入力インピーダンスを大きくすることと、動作電
圧をＦＥＴ１なみの数Ｖ程度にあげることである。

【０１９１】そこで、動作電圧を大きくするための対策
として、図３６〜図３９に示すように、トランジスタＱ
３の入力に抵抗を挿入し、ベースやエミッタに自己バイ
アス電圧を与えるようにした。

【０１９２】図３６は、第１対策例を示す回路図で、ト
ランジスタＱ３のベースとダイオードＤ４のアノード間
に抵抗Ｒ２５を挿入するとともに、図３５に示す抵抗Ｒ
３に代えて定電圧素子としての定電圧ダイオードＺ４１
（自己バイアス回路）を設けたものである。この第１対
策例では、抵抗Ｒ２５によりトランジスタＱ３の入力イ
ンピーダンスを上げてベース電流Ｉ_S2を抑制してベース
制御機能を確保するとともに、定電圧ダイオードＺ４１
によりトランジスタＱ３の動作電圧を持ち上げて所望の
動作電圧を得るようにしてトランジスタＱ１によるトラ
ンジスタＱ３のオンオフ制御の確保を図っている。

【０１９３】図３７は、第２対策例を示す回路図で、ト
ランジスタＱ３のベースとダイオードＤ４のアノード間
に抵抗Ｒ２５を挿入するとともに、図３５に示す抵抗Ｒ
３に代えて定電圧素子としてのダイオードＤ１０をトラ
ンジスタＱ３のエミッタ側がアノードとなるように複数
個直列接続したものである。この第２対策例では、抵抗
Ｒ２５によりトランジスタＱ３の入力インピーダンスを
上げてベース電流Ｉ_Ｓ２を抑制してベース制御機能を確
保するとともに、ダイオードＤ１０の各順方向電圧分だ
けトランジスタＱ３の動作電圧を持ち上げるようにして
いる。ダイオードＤ１０を２個乃至は所要個数設けるこ
とで所望の動作電圧を得ることができる。

【０１９４】図３８は、第３対策例を示す回路図で、ト
ランジスタＱ３のベースとダイオードＤ４のアノード間
に、抵抗Ｒ２５と、定電圧素子としてのダイオードＤ１
１を抵抗Ｒ２５側がアノードとなるように複数個直列し
た回路とを直列接続したものである。この第３対策例で
は、抵抗Ｒ２５によりトランジスタＱ３の入力インピー
ダンスを上げてベース電流Ｉ_Ｓ２を抑制してベース制御
機能を確保するとともに、ダイオードＤ１１の各順方向
電圧分だけトランジスタＱ３の動作電圧をトランジスタ
Ｑ１に対して相対的に持ち上げるようにしている。ダイ
オードＤ１１を２個乃至は所要個数設けることで所望の
動作電圧を得ることができる。

【０１９５】図３９は、第４対策例を示す回路図で、ト
ランジスタＱ３のベースとダイオードＤ４のアノード間
に、抵抗Ｒ２５と、この抵抗Ｒ２５側にアノードを接続
した定電圧素子としての定電圧ダイオードＺ４２とを直
列接続したものである。この第４対策例では、抵抗Ｒ２
５によりトランジスタＱ３の入力インピーダンスを上げ
てベース電流Ｉ_S2を抑制してベース制御機能を確保する
とともに、定電圧ダイオードＺ４２の定電圧分だけトラ
ンジスタＱ３の動作電圧をトランジスタＱ１に対して相
対的に持ち上げるようにしている。

【０１９６】図３６〜図３９に示す回路構成を採用する
ことで、ＦＥＴ１を用いた装置と同一の機能を得ること
ができ、コストダウンが図れる。また、ＭＯＳ入力型の
トランジスタであるＩＧＢＴ（アイソレートゲートバイ
ポーラトランジスタ）はＦＥＴ１と等価であるため、そ
のまま使用することができる。このように、スイッチン
グ素子が種類で限定されず、ＦＥＴ、ＩＧＢＴあるいは
トランジスタといった電圧駆動型素子も電流駆動型素子
も使用できるため、用途に応じて最適な素子を選択でき
るという利点がある。

【０１９７】ところで、スイッチング素子としてトラン
ジスタＱ３を用いる場合、自励発振で定出力制御を行う
構成として、トランジスタＱ３のオン時に流れるベース
電流Ｉ_S2を積極的に利用することができる。

【０１９８】図４０は、トランジスタＱ３を用いて自励
発振動作を行う電源装置の回路図である。この回路は、
図３５の回路からトランジスタＱ１、ダイオードＤ４、
抵抗Ｒ５及び抵抗Ｒ３，Ｒ４を取り除いたものである。
この回路では、充電電流Ｉ_S1と放電電流Ｉ_S2とによって
トランジスタＱ３のベースへのバイアス電圧Ｖ_Bが安定
するため自励発振が継続される。また、電源Ｅへの非回
生のためのダイオードＤ１２がなくても自励発振は継続
する。

【０１９９】ところで、図４０の回路では、充電電流Ｉ
_S1が大きいほどバイアス電圧Ｖ_Bが上昇し、トランジス
タＱ３のオン期間が長くなり、このオン期間が長くなる
と、１次巻線Ｌ１に蓄積されるエネルギーも増加する。
従って、この現象を利用してフィードバック回路１４か
らこの充電電流Ｉ_S1を制御することで出力制御を行うこ
とが可能となる。

【０２００】図４１〜図４３は、図４０の回路において
充電電流Ｉ_S1を制御することにより１次巻線Ｌ１を流れ
る電流Ｉ_L1、すなわち出力制御を行う電源装置の回路例
を示している。

【０２０１】図４１の回路において、直列接続された抵
抗Ｒ８ａ〜Ｒ８ｄは図４０の抵抗Ｒ８に相当するもの
で、この抵抗値をスイッチＳＷ１で選択可能にすること
で、電源Ｅからの充電電流Ｉ_S1を変化するようにしたも
のである。スイッチＳＷ１は隣り合う抵抗との各接続点
に接続された固定接片ｓ１〜ｓ３と、コンデンサＣ２の
正極側に接続された可動接片ｓ０とから構成され、フィ
ードバック回路１４ａからの選択信号によって切換え変
更されるようになされている。可動接片ｓ０が固定接片
ｓ１と接続されたときは、充電路は抵抗Ｒ８ａのみとな
り、固定接片ｓ２と接続されたときは、充電路は抵抗Ｒ
８ａと抵抗Ｒ８ｂとなり、固定接片ｓ３と接続されたと
きは、充電路は抵抗Ｒ８ａ，Ｒ８ｂ及びＲ８ｃとなる。
なお、抵抗Ｒ８ｄは切換え時の保護用である。

【０２０２】上記構成において、信号検出回路２１は負
荷の状態である出力電流Ｉ₀を検出し、１次側のフィー
ドバック回路１４ａに帰還させる。フィードバック回路
１４ａは帰還量に応じたスイッチ選択信号を出力するよ
うになされており、出力電流Ｉ₀が増大すると、充電路
の抵抗値を大きくするように、スイッチＳＷ１の可動接
片ｓ０を、例えば固定接片ｓ１から固定接片ｓ２に切り
換え、抵抗がＲ８ａのみから抵抗Ｒ８ａとＲ８ｂとにな
るようにして、放電電流Ｉ_S1を減少させることにより１
次巻線Ｌ１を流れる電流Ｉ_L1、すなわち出力電流Ｉ₀の
増大を抑制するようにしている。逆に、出力電流Ｉ₀が
減少すると、充電路の抵抗値を小さくするように、スイ
ッチＳＷ１の可動接片ｓ０を、例えば固定接片ｓ３から
固定接片ｓ２に切り換え、抵抗がＲ８ａ，Ｒ８ｂ及びＲ
８ｃから抵抗Ｒ８ａとＲ８ｂとになるようにして、放電
電流Ｉ_S1を増大させることにより１次巻線Ｌ１を流れる
電流Ｉ_L1、すなわち出力電流Ｉ₀の減少を抑制するよう
にしている。

【０２０３】図４２の回路において、トランジスタＱ４
は抵抗Ｒ８とコンデンサＣ２の間に介設されている。ト
ランジスタＱ４のベースはベース抵抗Ｒ２６及びベース
電流調整用の可変抵抗Ｒ２７を経てフィードバック回路
１４ｂに接続されている。上記構成において、信号検出
回路２１は負荷の状態である出力電流Ｉ₀を検出し、１
次側のフィードバック回路１４ｂに帰還させる。フィー
ドバック回路１４ｂは帰還量に応じたレベル信号であっ
て、トランジスタＱ４の能動領域レベルの信号を出力す
るようになされており、出力電流Ｉ₀が増大すると、フ
ィードバック回路１４ｂからの出力レベルを低下させて
トランジスタＱ４の電圧降下分を大きくし、充電電流Ｉ
_S1を減少させ、逆の場合には、フィードバック回路１４
ｂからの出力レベルを上昇させてトランジスタＱ４の電
圧降下分を小さくし、充電電流Ｉ_S1を増大させ、かかる
充電電流Ｉ_S1の増減制御によって１次巻線Ｌ１を流れる
電流Ｉ_L1、すなわち出力電流Ｉ₀の増減変動を抑制する
ようにしている。

【０２０４】図４３の回路は、コンデンサＣ２への充電
電流として、充電電流Ｉ_S1とは異なる別電源から電流Ｉ
_S4を供給するようにして、トランス１次側の電圧を安定
化するようにしたものである。

【０２０５】この回路は、トランスの１次巻線Ｌ１と同
一磁路上に外部制御電源としての巻線Ｌ１０を形成する
とともに、この巻線Ｌ１０の誘起電圧を整流、平滑する
ダイオードＤ１２及びコンデンサＣ１３からなる１次側
の電圧を検出する手段を備えるとともに、この誘起され
た電圧が検出値として導かれるフィードバック回路１４
ｃを備える。このフィードバック回路１４ｃは以下の構
成を有している。すなわち、コンデンサＣ１３の両端に
は定電圧ダイオードＺ４３と抵抗Ｒ２８の直列回路が接
続されており定電圧ダイオードＺ４３のカソードに基準
電圧が得られるようにしている。電流制限素子としての
オペアンプＯＰ４の＋入力端子には、この定電圧が入力
され、−入力端子には、巻線Ｌ１０の誘起電圧を平滑、
整流し、更に抵抗Ｒ２９及びＲ３０で分圧された分圧電
圧が入力されて、反転増幅器を構成している。オペアン
プＯＰ４の出力端子からは、両入力端子の入力電圧差に
応じた電圧が出力Ｖ_OPとして送出され、抵抗Ｒ３１を経
てコンデンサＣ２の正極に充電電流Ｉ_S4として入力され
るようになっている。なお、充電電流Ｉ_S4は巻線Ｌ１０
の誘起起電力を利用している。

【０２０６】上記構成において、次に、図４４により動
作を説明する。今、電源投入後、電圧Ｖ_Cが一定になっ
た状態の、Ｔ１０時点で電源Ｅの電圧がＥ₀₁からＥ₀₂に
上昇したとすると、充電電流Ｉ_S1が多少増加し、これに
伴って増大したＩ_DMAX1により１次巻線Ｌ１に蓄積され
る電磁エネルギーが増大し、更に、コンデンサＣ１に蓄
積される静電エネルギーも増加するため、共振電圧Ｖ_C
が上昇するとともに電流Ｉ_L1も増大する。このため、巻
線Ｌ１０に誘起される電圧が上昇してオペアンプＯＰ４
の−入力端子の入力電圧が上昇するので、反転増幅器の
出力端子からの出力Ｖ_OPが低下して充電電流Ｉ_S4が減少
し、この結果、バイアス電圧Ｖ_B2の上昇が抑制される。

【０２０７】逆に、電源Ｅの電圧が低下したときは、充
電電流Ｉ_S1が多少減少し、これに伴って減少したＩ
_DMAX1により１次巻線Ｌ１に蓄積される電磁エネルギー
が減少し、更に、コンデンサＣ１に蓄積される静電エネ
ルギーも減少するため、共振電圧Ｖ_Cが低下するととも
に電流Ｉ_L1も減少する。このため、巻線Ｌ１０に誘起さ
れる電圧が低下してオペアンプＯＰ４の−入力端子の入
力電圧が低下するので、反転増幅器の出力端子からの出
力Ｖ_OPが上昇して充電電流Ｉ_S4が増大し、この結果、バ
イアス電圧Ｖ_B2の低下が抑制され、このようにして電圧
Ｖ_Cが一定値に保持される。

【０２０８】次に、図１７の電源装置の第４実施例を示
す回路の変形実施例について図４５〜図５１を用いて説
明する。図４５は、第１変形実施例を示す回路図であ
る、なお、図中、図１７と同一符号が付されたものは同
一物を示し説明は省略する。

【０２０９】この回路は、図１７と同様、トランスの１
次巻線Ｌ１と同一の磁気回路上に形成された巻線Ｌ５
と、この巻線Ｌ５の誘起電圧を整流、平滑するダイオー
ドＤ５及びコンデンサＣ３と、この整流、平滑された直
流電圧を分圧する抵抗Ｒ６，Ｒ７とを備えている。ま
た、オペアンプＯＰ１及び抵抗Ｒ８１，Ｒ９からなる非
反転増幅回路を備え、オペアンプＯＰ１の−入力端子に
は、抵抗Ｒ１０及びツェナーダイオードＺ３０からなる
基準電圧生成回路で生成された基準電圧Ｖ_Yが抵抗Ｒ９
を介して入力され、＋入力端子には、抵抗Ｒ６，Ｒ７で
分圧された電圧が抵抗Ｒ９’を介して入力されている。
オペアンプＯＰ１の出力端子は、抵抗Ｒ１２を介してト
ランジスタＱ１のベースに接続されている。

【０２１０】次に、動作について説明する。動作中は、
オペアンプＯＰ１によって、共振電圧Ｖ_Cに比例した電
圧Ｖ_Xが抵抗Ｒ６，Ｒ７により分圧され、抵抗Ｒ９’を
介して入力された電圧Ｖ_X1と、基準電圧Ｖ_Yから抵抗Ｒ
９を介して入力された電圧Ｖ_X2とが比較されるととも
に、その差が増幅されてトランジスタＱ１のベースに電
圧Ｖ_B1が印加される。

【０２１１】今、負荷レベルの低下などによって電圧Ｖ
_Cが上昇すると、電圧Ｖ_Xが上昇してオペアンプＯＰ２の
入力電圧Ｖ_X1が上昇するためオペアンプＯＰ１の出力電
圧Ｖ_X3が上昇する。このため、トランジスタＱ１のベー
ス電圧が上昇し、ＥＦＥＴ１がより早くオフとなるため
電圧Ｖ_Cが低下することとなる。逆に電圧Ｖ_Cが低下する
と、電圧Ｖ_Xが低下してオペアンプＯＰ１の入力電圧Ｖ
_X1が低下するためオペアンプＯＰ１の出力電圧Ｖ_X3が低
下する。このため、トランジスタＱ１のベース電圧が低
下し、ＥＦＥＴ１がより遅くオフとなるため電圧Ｖ_Cが
上昇し、このようにして電圧Ｖ_Cを一定に保持すること
ができる。

【０２１２】ところで、この回路では、電源投入時にＦ
ＥＴ１に過大電圧が発生する。図４６は、この過大電圧
の発生を説明するための波形図である。図４６におい
て、電源ＯＮによって電圧Ｖ_Xが過渡的に立ち上がる
と、この電圧Ｖ_Xを抵抗Ｒ６，Ｒ７により分圧して得ら
れる電圧Ｖ_X1も電圧Ｖ_Xの分圧比に応じた上昇カーブで
立ち上がる一方、−入力端子に印加される電圧Ｖ_X2は電
圧Ｖ_Xがツェナー電圧に達した早い時点で得られる。と
ころで、オペアンプＯＰ１の出力電圧Ｖ_X3は、Ｖ_X1＞Ｖ
_X2となるτ１時点まで得られないため、電圧Ｖ_X1が上昇
カーブを有している分、その出力タイミングが遅れるこ
ととなり、この間、共振電圧Ｖ_Cが制御されず、過大電
圧を発生する。

【０２１３】図４７は、巻線方向を異にする巻線Ｌ５の
働きを説明するための図で、（ａ），（ｂ）はＦＥＴ１
のオンで電圧を誘起する回路図及びその電圧波形図、
（ｃ），（ｄ）はＦＥＴ１のオフで電圧を誘起する回路
図及びその電圧波形図である。

【０２１４】（ａ）では、（ｂ）の電圧波形に示すよう
に、電源突入後、ＦＥＴ１が最初にオンした時点Ｔ１か
ら巻線Ｌ５に電圧Ｖ_Xが誘起される。これに対し、
（ｃ）では、（ｄ）の電圧波形に示すように、電源突入
後、ＦＥＴ１の最初のオンからオフに変化した時点Ｔ２
から巻線Ｌ５に電圧Ｖ_Xが誘起される。従って、（ａ）
に示す巻線方向の回路の方が、（ｃ）に示す回路に比し
て電圧Ｖ_Xの立上りがより早いことが分かる。従って、
（ａ）の回路の方が電圧突入時の過大電圧の発生をより
効果的に防止できる。

【０２１５】図４８は、第２変形実施例を示す回路図で
ある。なお、図中、図４５と同一符号が付されたものは
同一物を示し説明は省略する。この回路は、図４５に示
すツェナーダイオードＺ３０に並列にコンデンサＣ１４
を接続したものである。

【０２１６】次に、図４９を用いて、動作について説明
する。電源ＯＮによって電圧Ｖ_Xが過渡的に立ち上がる
と、この電圧Ｖ_Xを抵抗Ｒ６，Ｒ７により分圧して得ら
れる電圧Ｖ_X1も電圧Ｖ_Xの分圧比に応じた上昇カーブで
立ち上がる。−入力端子に印加される電圧Ｖ_X2も抵抗１
０とコンデンサＣ１４からなる充電回路によって過渡的
に立ち上がる。この充電回路は電圧Ｖ_X2の立上り時点か
らＶ_X1＞Ｖ_X2となるような時定数に設定されている。従
って、オペアンプＯＰ２からはＦＥＴ１の最初のオン時
点から出力電圧Ｖ_X3が発生するため、トランジスタＱ１
にフィードバックが働いて電圧Ｖ_Cが過電圧となること
が防止される。

【０２１７】図５０は、第３変形実施例を示す回路図で
ある。なお、図中、図４５と同一符号が付されたものは
同一物を示し説明は省略する。この回路は、図４５に示
す抵抗Ｒ１０とツェナーダイオードＺ３０の直列回路内
の抵抗Ｒ１０側にツェナーダイオードＺ３１を挿入接続
したものである。このツェナーダイオードＺ３１は、ツ
ェナーダイオードＺ３０とＺ３１とのツェナー電圧の和
がオペアンプＯＰ２の電源電圧に近い値になるようなツ
ェナー電圧を有するものが採用されている。

【０２１８】次に、図５１を用いて動作について説明す
る。電源ＯＮによって電圧Ｖ_Xが過渡的に立ち上がる
と、この電圧Ｖ_Xを抵抗Ｒ６，Ｒ７により分圧して得ら
れる電圧Ｖ_X1も電圧Ｖ_Xの分圧比に応じた上昇カーブで
立ち上がる。一方、−入力端子に印加される電圧Ｖ
_X2は、電圧Ｖ_XがツェナーダイオードＺ３０とＺ３１と
のツェナー電圧の和のレベルに達するτ１時点までは出
力が得られず、この間、Ｖ_X2の立ち上りが遅れることと
なる。従って、電圧Ｖ_X1は、その立上り時点からＶ_X1＞
Ｖ_X2となるため、オペアンプＯＰ２からはＦＥＴ１の最
初のオン時点から出力電圧Ｖ_X3が発生することになるの
で、トランジスタＱ１にフィードバックが働いて電圧Ｖ
_Cが過電圧となることが防止される。

【０２１９】図５２は、第４変形実施例を示す回路図で
ある。なお、図中、図４５と同一符号が付されたものは
同一物を示し説明は省略する。この回路は、図４５に示
すオペアンプＯＰ２に対し、これと並列にオペアンプＯ
Ｐ２０を接続するとともに、オペアンプＯＰ２とは逆
に、オペアンプＯＰ２０の−入力端子に電圧Ｖ_X1を、＋
入力端子に電圧Ｖ_X2を導くようにしている。また、オペ
アンプＯＰ２の出力端子の抵抗Ｒ１２とトランジスタＱ
１間に、そのベースにカソードが接続されるようにダイ
オードＤ１３を挿入するとともに、オペアンプＯＰ２０
の出力端子に抵抗Ｒ１２０とダイオードＤ１４とを直列
接続し、このダイオードＤ１４のカソードをトランジス
タＱ１のベースに接続したものである。

【０２２０】以下、動作について説明する。図４５に示
す回路では、図４６の電圧波形図に示すように、オペア
ンプＯＰ２からの出力電圧Ｖ_X3は電源ＯＮ後のτ１時点
から得られるため、この立ち上がりの間に共振電圧Ｖ_C
が過大となる問題がある。そこで、−入力端子への電圧
Ｖ_X1が＋入力端子への入力電圧Ｖ_X2以下である期間中、
オペアンプＯＰ２０から出力電圧Ｖ_X3’を得るようにし
て、この出力電圧Ｖ_X3’で電源ＯＮからτ１時点までの
立ち上がり期間のフィードバック制御を行わせること
で、この間における電圧Ｖ_Cが過大となるのを防止して
いる。なお、ダイオードＤ１３，Ｄ１４は、オペアンプ
の一方から出力された出力電圧Ｖ_X3、Ｖ_X3’による電流
が、他方のオペアンプの出力端子側に流れ込むのを互い
に阻止するためのものである。

【０２２１】ところで、図４８の回路は、前述したとお
り電源ＯＮの立ち上がりから出力電圧Ｖ_X3が得られるも
のであるが、瞬間的な停電（以下、瞬停という）が発生
した時には出力電圧Ｖ_X3が直ちに得られず、電圧Ｖ_Cが
過電圧になるという問題がある。

【０２２２】図５３は、その動作を説明するための波形
図である。今、瞬停により電源ＯＦＦになり、共振電圧
Ｖ_Cが低下すると、これに伴って電圧Ｖ_X1，Ｖ_X2も低下
するが、このとき、電圧Ｖ_X1は電圧Ｖ_Xの減少に比例し
て急激に低下する一方、電圧Ｖ_X2はコンデンサＣ１４が
設けられているため過渡的に低下して電源ＯＦＦ後の時
点τ２で、Ｖ_X1＜Ｖ_X2の状態となる。そして、この状態
で、電源が復帰すると、瞬停時のＶ_X1＜Ｖ_X2の状態か
ら、各電圧Ｖ_X1，Ｖ_X2がコンデンサＣ３，Ｃ１４により
過渡的に上昇することとなる。従って、電源復帰後、直
ぐにはＶ_X1＞Ｖ_X2の状態にはなり得ず、その間、出力電
圧Ｖ_X3が得られないこととなって電圧Ｖ_Cが過電圧とな
り、ＦＥＴ１に過電圧が印加されるという不都合が生じ
る。

【０２２３】以下、図５４〜図５７を用いて、上記瞬停
保護を図る電源装置の実施例について説明する。

【０２２４】図５４は、その第１実施例を示す回路図で
ある。なお図中、図４８の同一符号が付されたものは同
一物を示し説明は省略する。

【０２２５】この第１実施例は、図４８の回路に示す抵
抗Ｒ９と抵抗Ｒ９’間に、アノードが抵抗Ｒ９側に向く
ようにしてダイオードＤ１５を接続したものである。こ
のダイオードＤ１５は、電圧Ｖ_X2が電圧Ｖ_X1に比してそ
の順方向電圧分以上には高くならないようにするもので
ある。

【０２２６】以下、動作について図５５を用いて説明す
る。

【０２２７】瞬停により電源ＯＦＦになり、共振電圧Ｖ
_Cが低下すると、これに伴って電圧Ｖ_X1が比例的に低下
するとともに、電圧Ｖ_X2もダイオードＤ１５が設けられ
ているため電圧Ｖ_X1に追随して低下することとなる。そ
して、瞬停が終了して電源が復帰すると、電圧Ｖ_X1、Ｖ
_X2はほぼ等しいレベルから立ち上がっていくため、図５
３の場合に比し、より短時間でＶ_X1＞Ｖ_X2となり（τ４
時点）、この結果、電源復帰後の短時間で、出力電圧Ｖ
_X3が得られ、電圧Ｖ_Cが過電圧となることが防止され
る。

【０２２８】図５６は、第２実施例を示す回路図であ
る。なお図中、図４８の同一符号が付されたものは同一
物を示し説明は省略する。

【０２２９】この第２実施例は、図４８の回路に、電源
の電圧Ｅの低下を検出し、この電圧低下を検出してコン
デンサＣ１４の電圧を低下させる検出制御回路を設けた
ものである。この検出制御回路は、電源の電圧Ｅを分圧
する直列接続された抵抗Ｒ３２，Ｒ３３、その接続点に
ベースが接続され、電源Ｅに抵抗Ｒ３４を介してコレク
タが接続されたトランジスタＱ５及びトランジスタＱ５
のコレクタにベースが接続され、コンデンサＣ１４の正
極にコレクタが接続されたトランジスタＱ６とから構成
されている。分圧抵抗Ｒ３２，Ｒ３３は電源の電圧Ｅが
瞬停と見做せる程度の、あるレベルまで低下したときト
ランジスタＱ５がオフに変化するような抵抗値を有する
ものである。

【０２３０】以下、動作について図５７を用いて説明す
る。

【０２３１】瞬停により電源ＯＦＦとなって共振電圧Ｖ
_Cが低下し始め、あるレベルまで低下すると、トランジ
スタＱ５がオフに変化する。トランジスタＱ５がオフに
変化すると、トランジスタＱ６がオンし、コンデンサＣ
１４から電荷が放電されるため、電圧Ｖ_X2は電圧Ｖ_X1の
低下カーブに比して急激に低下することとなる。従っ
て、瞬停の期間中も、Ｖ_X1＞Ｖ_X2の状態にあるため、出
力電圧Ｖ_X3は引き続いて出力されている。そして、瞬停
が終了して電源が復帰しても、電圧Ｖ_X1、Ｖ_X2はＶ_X1＞
Ｖ_X2の状態から立ち上がるため、そのまま出力電圧Ｖ_X3
が得られており、電圧Ｖ_Cが過電圧となることが防止さ
れる。

【０２３２】なお、図４８、図５０では、電流Ｉ_Dによ
る抵抗Ｒ４両端の電圧に更に電圧Ｖ_X3を加えた、いわば
両方の電圧でトランジスタＱ１をオンタイミング制御す
るようにしているが、逆に、抵抗Ｒ４両端の電圧を基本
とし、これから電圧Ｖ_X3を差し引く態様でトランジスタ
Ｑ１のオンタイミングを制御する方式も採用可能であ
る。例えば、トランジスタＱ１のベース、エミッタ間に
トランジスタ等を介在するとともに、出力電圧Ｖ_X3が電
源ＯＮ時点のように巻線Ｌ５に電圧が発生していない時
や、巻線Ｌ５に大きな電圧が誘起される場合に零乃至は
低下するように、いわば負帰還動作させ、この零乃至は
低下した出力電圧Ｖ_X3によって上記介在されたトランジ
スタをオフにするようにして、トランジスタＱ１のオン
タイミングを抵抗Ｒ４の両端電圧によってＦＥＴ１が最
も早くオフとなるようにするものである。逆に、巻線Ｌ
５に誘起される電圧が低下してきた場合には出力電圧Ｖ
_X3が上昇して上記介在されたトランジスタが能動領域で
オンに近づく方に変化するようにすることでトランジス
タＱ１のベース電圧を引き下げるように作用させればＥ
ＦＥＴ１がより遅くオフとなることで、電圧Ｖ_Cが上昇
し、このようにして電圧Ｖ_Cを一定に保持することがで
きる。

【０２３３】次に、図５８は、図９に示す電源装置の回
路において電源投入時にスイッチング素子に過電圧が印
加されるのを防止するための回路図である。なお、図
中、図９と同一符号が付されたものは同一物を示し説明
は省略する。

【０２３４】この回路は、図９に示す回路において、抵
抗Ｒ４とアース間に介設された抵抗Ｒ４１、この抵抗Ｒ
４１に並列接続されたトランジスタＱ８及びこのトラン
ジスタＱ８のベースとアース間に接続されたコンデンサ
Ｃ４１を設けるとともに、トランジスタＱ８のベースを
抵抗Ｒ４２を介して電源に接続したものである。

【０２３５】動作について説明すると、定常動作時に
は、電源Ｅからの電圧を受けてトランジスタＱ８はオン
しており、抵抗Ｒ４１は機能していない。この状態で、
スイッチング素子であるＦＥＴ１を流れる電流Ｉ_Dによ
って抵抗Ｒ４に発生する電圧と巻線Ｌ４に誘起されたフ
ィードバック電圧とが得られ、これらの電圧によってト
ランジスタＱ１のオン時点が決定され、この後にＦＥＴ
１がオフになることで、ＦＥＴ１に印加される電圧Ｖ_D
が設定される。ところが、電源ＯＮ時は、フィードバッ
ク分の電圧が存在しないため、上述のようにトランジス
タＱ８がオンの状態のままであると、トランジスタＱ１
のオン時点は、抵抗Ｒ４で発生する電圧のみで決定され
こととなるが、フィードバック電圧がない分、トランジ
スタＱ１のオン時点が遅れることになり、この間、ＦＥ
Ｔ１に過電圧が印加される。このＦＥＴ１に印加される
過電圧は、巻線Ｌ４の巻数や抵抗Ｒ１，Ｒ４，Ｒ５等の
抵抗値等の設定により左右されるため、その設定値の選
定には注意する必要がある。

【０２３６】そこで、図５８の回路に示すように、トラ
ンジスタＱ８のベースにコンデンサＣ４１を設けること
で、電源ＯＮ時に、このコンデンサＣ４１への充電時間
を利用し、トランジスタＱ８が直ちにオンとならないよ
うにしている。すなわち、電源の立上り期間中、コンデ
ンサＣ４１によってトランジスタＱ８がオフに維持され
るため、抵抗Ｒ４１が抵抗Ｒ４に直列に介入することと
なってトランジスタＱ１が最も早くオンする状態とな
り、この結果、ＦＥＴ１に過電圧は印加されるのが防止
される。なお、図５８に追加された回路構成は、図１７
に示す回路にも適用可能であり、このようにすることで
電源ＯＮ時におけるＦＥＴ１への過電圧の印加を防止す
ることができる。

【０２３７】次に、図５９は、図９に示す電源装置の回
路において負荷がオープンになった場合に発振を停止さ
せるための回路図である。なお、図中、図９と同一符号
が付されたものは同一物を示し説明は省略する。

【０２３８】この回路は、ツェナーダイオードＺ２２０
及び抵抗Ｒ１の直列回路からなるフィードバック路に対
して、並列にツェナーダイオードＺ５０を接続して第２
のフィードバック路を設けたものである。

【０２３９】動作について説明すると、定常動作時は、
図５８に示す回路の動作で説明したように、巻線Ｌ４に
誘起されたフィードバック電圧によってトランジスタＱ
１のオン時点が決定され、この後にＦＥＴ１がオフにな
ることで、ＦＥＴ１に印加される電圧Ｖ_Dが設定され
る。ところで、負荷が開いた場合、非接触の場合あるい
は２次側負荷が取り除かれた場合等（負荷オープン）に
は、共振電圧Ｖ_Cが上昇し、巻線Ｌ４に誘起される電圧
レベルが上昇する。この巻線Ｌ４の上昇電圧はツェナー
ダイオードＺ２２０及び抵抗Ｒ１を経てベース電流を供
給し、トランジスタＱ１のオンタイミングを早め、ＦＥ
Ｔ１のオフ時点をより早くして電圧Ｖ_Cのレベルを抑制
する。しかし、上記負荷オープンのような場合、ＦＥＴ
１の発振を停止する必要がある。

【０２４０】そこで、図５９の回路に示すように、第２
のフィードバック路としてツェナーダイオードＺ５０を
設けるとともに、そのツェナー電圧として、上記負荷オ
ープン時に巻線Ｌ４に誘起される高電圧より多少低いレ
ベルを有するものが採用される。そして、負荷オープン
の状態になると、ツェナーダイオードＺ５０がオンし
て、巻線Ｌ４に誘起された高い電圧から直接（抵抗Ｒ１
のような抵抗が介在することなく）、ベース電流が供給
されるのでトランジスタＱ１が完全にオンし、この結
果、ＦＥＴ１がオフ状態に維持される。ＦＥＴ１の発振
が停止すると、電圧Ｖ_Cが減衰して巻線Ｌ４の誘起電圧
が低下してくる一方、抵抗Ｒ８を経てコンデンサＣ２が
徐々に充電されてくるため、発振が再開されるが、発振
が再開されても、負荷オープンの状態が継続している
と、電圧Ｖ_Cが再び高レベルとなるため、前述と同様に
ＦＥＴ１のオフが維持され、かかる動作を繰り返すこと
で負荷オープンの状態にある期間中、間欠発振動作を行
わせ、１次電流を低減させ、損失を極力抑制することが
できる。なお、図５９に追加された回路構成は、図１７
に示す回路にも適用可能であり、このようにすることで
負荷オープン時における電力損失を抑制することが可能
となる。

【０２４１】なお、本発明は、更に、以下の変形例を採
用することができる。

【０２４２】（１）上記各実施例では、トランスは、１
次側と２次側に分けたものを用いて説明しているが、高
次の巻線を有するものを用いても、同様の効果を得るこ
とができる。

【０２４３】（２）トランスは、コアが１次側と２次側
とで共通の一体型、１次側と２次側間でギャップを有す
るもの、１次側コアと２次側コアとが完全に分離された
非接触の電磁誘導によるもののいずれを用いても、同様
の効果を得ることができる。

【０２４４】（３）トランスの２次側の負荷Ｅ２は、２
次電池に限られず、モータなどの他の負荷であっても、
同様の効果を得ることができる。また、２次巻線Ｌ２の
出力は、ダイオードＤ１，Ｄ２を用いてセンタタップに
より全波整流しているが、コイルやコンデンサ等を用い
る他の整流平滑手段により整流、平滑するようにして
も、同様の効果を得ることができる。

【０２４５】（４）上記各実施例において、トランスの
同一磁路に形成された巻線Ｌ４，Ｌ５や、巻線Ｌ８，Ｌ
１０は、ダイオード１個の半波整流とコンデンサインプ
ット型の平滑回路を用いて整流平滑を行っているが、全
波整流などの他の整流平滑方式を用いても、同様の効果
を得ることができる。

【０２４６】（５）上記各実施例において、コア分離型
のトランスはＵ−Ｕコア形状を用いたが、分離着脱して
使用するものであれば、ポットコア型、Ｃ−Ｃコア型、
コアレス型や、その他の形状であっても、同様の効果を
得ることができる。

【０２４７】（６）上記各実施例では、各回路素子を単
純化された構成で説明したが、同様の動作をするもので
あれば、これらの素子の配置や順序を変更したり、他の
素子を直列や並列に接続して組み合わせたものであって
も、同様の効果を得ることができる。

【０２４８】

【発明の効果】以上説明したように、請求項１の発明に
よれば、スイッチング素子に流れる電流が所定レベルに
達するとオンして、バイアス電圧発生回路のバイアス電
圧を安定電圧に保持するスイッチング手段を備えたの
で、バイアス電圧発生回路のバイアス電圧を安定電圧に
保持することができる。

【０２４９】また、請求項２の発明によれば、スイッチ
ング手段がオンしたときにコンデンサに蓄積された電荷
を放電するようにしたので、バイアス電圧を安定電圧に
保持することができる。

【０２５０】また、請求項３の発明によれば、スイッチ
ング手段は、スイッチング素子のスイッチング制御端に
接続されているので、スイッチング素子に流れる電流が
所定レベルに達すると、スイッチング素子がオフにされ
るため、スイッチング素子に流れる電流の制御を行うこ
とができ、スイッチング素子に過大な電流が流れること
を防止することができる。

【０２５１】また、請求項４の発明によれば、１の回路
における電気信号から生成されたフィードバック信号に
基づいてスイッチング手段を制御するようにしたので、
出力をほぼ一定に保つことができる。

【０２５２】また、請求項５の発明によれば、電源の電
圧レベルに応じたフィードバック信号を生成するように
したので、電源の異なる電圧レベルに対しても、出力を
ほぼ一定に保つことができる。

【０２５３】また、請求項６の発明によれば、トランス
の１次側に生じる電気信号に応じたフィードバック信号
を生成するようにしたので、負荷や電源電圧のレベル等
が変動しても、トランスの１次側の出力をほぼ一定に保
つことができる。従って、スイッチング素子への過電圧
の印加などを防止できるので、素子の電圧破壊や寿命の
短縮化などを防止することができる。また、負荷への出
力をほぼ一定に保つことができる。

【０２５４】また、請求項７の発明によれば、トランス
の２次側に生じる電気信号に応じたフィードバック信号
を生成するようにしたので、負荷や電源電圧のレベル等
が変動しても、トランスの２次側の出力をほぼ一定に保
つことができる。従って、負荷に対して常に一定の電力
を供給することができる。

【０２５５】また、請求項９の発明によれば、１の回路
における電気信号から生成されたフィードバック信号に
基づいて、スイッチング手段のオン、オフを制御するよ
うにしたので、出力をほぼ一定に保つことができる。

【０２５６】また、請求項１０の発明によれば、共振回
路の共振電圧を一定にするようにしたので、負荷や電源
電圧のレベル等が変動しても、共振電圧をほぼ一定に保
つことができる。従って、スイッチング素子への過電圧
の印加などを防止できるので、素子の電圧破壊や寿命の
短縮化などを防止することができる。

【０２５７】また、請求項１１の発明によれば、比例制
御と積分制御とを組み合わせた自動制御回路により共振
回路の共振電圧を一定にするようにしたので、負荷や電
源電圧のレベル等が変動しても、共振電圧をほぼ一定に
保つことができる。

【０２５８】また、請求項１２の発明によれば、負荷レ
ベルの上昇等によりトランスの１次側の出力が低下した
ときに、コンデンサの電荷を抵抗を通して放電するよう
にしたので、フィードバック回路の検出巻線は、出力低
下から遅延することなく、トランスの１次巻線の出力に
応じた信号を出力することができる。従って、負荷や電
源電圧等のレベル変動に対応して、トランスの１次側の
出力をほぼ一定に保つことができる。

【０２５９】また、請求項１３の発明によれば、フィー
ドバック信号を検出巻線のオン側から出力するようにし
たので、電源投入の直後からスイッチング手段にフィー
ドバック信号を出力することができる。従って、発振を
安定に継続できる。

【０２６０】また、請求項１４の発明によれば、電流制
御回路を具備し、出力をほぼ一定にするべく装置の一部
の情報をフィードバックする回路を上記電流制御回路に
具備したので、負荷の状態によらず、出力をほぼ一定に
することができる。

【０２６１】また、請求項１５の発明によれば、負荷側
の状態信号を検出する検出回路と、検出された信号に信
号処理を施して上記フィードバックする回路に導く信号
処理回路とを備えたので、２次側の負荷の状態を直接検
出することにより、一層的確に出力のほぼ一定化が可能
となる。

【０２６２】また、請求項１６の発明によれば、検出さ
れた信号をトランスを経由して１次側に伝達する構成と
したので、伝達回路を別途設ける必要が無く、装置の小
型化とコストダウンが図れる。

【０２６３】また、請求項１７〜１９の発明によれば、
検出回路として、２次側負荷への出力電流を検出するも
の、２次側負荷への出力電圧を検出するもの、また２次
側負荷への出力を検出するものを設けるようにしたの
で、それぞれ一定化する対象、用途に応じた回路を構成
することができる。

【０２６４】また、請求項２０の発明によれば、検出信
号を電圧−周波数変換する回路と、トランスを経由して
伝達されてきた信号を周波数−電圧変換する回路とを備
えたので、トランスを電力伝送用と共に検出信号伝達用
として兼用できる。

【０２６５】また、請求項２１の発明によれば、検出信
号の伝達と電力伝送とを並行して行い得る構成とするこ
とで、迅速的確な負荷状態の検出が可能となる。

【０２６６】また、請求項２２の発明によれば、検出信
号の伝達の期間と電力伝送の期間とを交互に切り換える
切換回路を備えたので、検出信号を１次側で、より確実
に得ることができる。

【０２６７】また、請求項２３の発明によれば、トラン
スを、１次側と、負荷を有する２次側とで着脱可能であ
って、非接触で電力伝送する構成としたので、本装置を
幅広い応用機器に適用させることができる。

【０２６８】また、請求項２４の発明によれば、置かれ
た負荷が正規のものであるか否かを検出する判別回路を
備え、正規の負荷が置かれたときのみ２次側への電力供
給を行うようにしたので、負荷無しや異物が置かれた際
の電力損失を防止し、さらに異物の不測の発熱を確実に
防止できる。

【０２６９】また、請求項２５の発明によれば、負荷の
判別を１次側の情報で行うようにしたので、負荷側との
情報の授受を行う構成を付設する必要がなく、構成が簡
素化される。

【０２７０】また、請求項２６の発明によれば、負荷の
判別を２次側からの情報で行うようにしたので、確実な
判別が可能となる。

【０２７１】また、請求項２７〜３０の発明によれば、
１次側の情報として、インダクタンス変化の情報、すな
わち共振周波数の変化、電流の変化、あるいは電圧の変
化を利用し得ることで、負荷の判別方法を適用装置、用
途に応じて、また種々の制約条件に対して選択的採用が
可能となる。

【０２７２】また、請求項３１〜３３の発明によれば、
トランジスタのベース、グランド間に自己バイアスを与
える自己バイアス回路を備えることで、スイッチング素
子に代えてトランジスタをも採用可能にしたので、スイ
ッチング素子の選択性を広げ、またコストダウンが可能
となる。

【０２７３】また、請求項３４〜３６の発明によれば、
上記自己バイアス回路を簡易な素子で実現することがで
きる。

【０２７４】また、請求項３７の発明によれば、スイッ
チング素子に代えてトランジスタをも採用可能にすると
ともに、このトランジスタのオン期間を自励発振回路の
バイアス回路の充電電流の制御により行うようにしたの
で、負荷の変動に対しても出力をほぼ一定に保ことがで
きる。

【０２７５】また、請求項３８の発明によれば、抵抗値
の切り換えによりバイアス回路の充電電流の制御を行う
ようにしたので、簡易な構成で充電電流の制御が可能と
なる。

【０２７６】また、請求項３９の発明によれば、バイア
ス回路に直列に挿入された電流制御素子でバイアス回路
の充電電流の制御を行うようにしたので、簡易な構成で
充電電流の制御が可能となる。

【０２７７】また、請求項４０の発明によれば、上記電
流制御素子による充電電流の制御を外部制御電源で行う
ようしたので、確実な制御が可能となる。

【０２７８】また、請求項４１の発明によれば、上記外
部制御電源をトランスの誘導起電力で生成するようにし
たので別途の電源を付設する必要が無く、装置の小型化
とコストダウンが図れる。

【０２７９】また、請求項４２の発明によれば、上記フ
ィードバック回路により、電源投入時に上記スイッチン
グ手段への過大な電流の流入を阻止するフィードバック
信号を生成するようにしたので、スイッチング手段の確
実な保護が図れる。

【０２８０】また、請求項４３の発明によれば、上記フ
ィードバック回路により、負荷オープンの間、スイッチ
ング素子の発振を間欠動作させるフィードバック信号を
生成するようにしたので、この間の電力損失の防止が図
れる。

【図面の簡単な説明】

【図１】本発明に係る電源装置の第１実施例を示す回路
図である。

【図２】第１実施例の動作を示す波形図である。

【図３】本発明に係る電源装置の第２実施例を示す回路
図である。

【図４】第２実施例の動作を示す波形図である。

【図５】第２実施例の変形例を示す回路図である。

【図６】第２実施例の別の変形例を示す回路図である。

【図７】本発明に係る電源装置の第３実施例を示す回路
図である。

【図８】第３実施例の動作を示す波形図である。

【図９】第３実施例の変形例を示す回路図である。

【図１０】第３実施例の別の変形例を示す回路図であ
る。

【図１１】図１０の回路の動作を示す電圧波形図であ
る。

【図１２】図９の変形例を示す回路図である。

【図１３】図１２の回路の動作を説明する波形図であ
る。

【図１４】図１２の回路の動作を説明する波形図であ
る。

【図１５】第３実施例の別の変形例を示す回路図であ
る。

【図１６】第３実施例の別の変形例を示す回路図であ
る。

【図１７】本発明に係る電源装置の第４実施例を示す回
路図である。

【図１８】第４実施例の変形例を示す回路図である。

【図１９】本発明に係る電源装置の第５実施例を示す回
路図である。

【図２０】本発明に係る電源装置の第６実施例を示す回
路図である。

【図２１】周辺保護回路の概略を示す電源装置のブロッ
ク図である。

【図２２】図２１に示す信号処理回路をより具体的に示
す電源装置のブロック図で、電力伝送と負荷状態信号の
伝達を同時に行わせるものである。

【図２３】図２２に示す電源装置の他のブロック図で、
電力伝送と負荷状態信号の伝達とを切り換えて行わせる
ものである。

【図２４】信号検出回路で検出される信号の形態毎のブ
ロック図を示すもので、出力電流を検出するものであ
る。

【図２５】信号検出回路で検出される信号の形態毎のブ
ロック図を示すもので、電圧を検出するものである。

【図２６】信号検出回路で検出される信号の形態毎のブ
ロック図を示すもので、電力を検出するものである。

【図２７】図２４に示す出力電流の安定化を図る電源装
置の更に詳細なブロック構成図を示すものである。

【図２８】動作を説明するための波形図である。

【図２９】共振周波数変化を利用した周辺保護回路の概
略を示す電源装置のブロック図である。

【図３０】共振電流変化を利用した周辺保護回路の概略
を示す電源装置のブロック図である。

【図３１】共振電圧変化を利用した周辺保護回路の概略
を示す電源装置のブロック図である。

【図３２】負荷側からの情報を利用した周辺保護回路の
概略を示す電源装置のブロック図である。

【図３３】図２９に示す周波数検出回路を用いた電源回
路の１次側の詳細を示す回路ブロック図である。

【図３４】動作を説明するための波形図である。

【図３５】ＦＥＴを電流駆動型のトランジスタに置き換
えた回路図である。

【図３６】第１対策例を示す回路図である。

【図３７】第２対策例を示す回路図である。

【図３８】第３対策例を示す回路図である。

【図３９】第４対策例を示す回路図である。

【図４０】トランジスタを用いて自励発振動作を行う電
源装置の回路図である。

【図４１】図４０の回路において充電電流Ｉ_S1を制御す
ることにより１次巻線を流れる電流、すなわち出力制御
を行う電源装置の回路図である。

【図４２】図４０の回路において充電電流Ｉ_S1を制御す
ることにより１次巻線を流れる電流、すなわち出力制御
を行う電源装置の他の回路図である。

【図４３】図４０の回路において充電電流Ｉ_S1を制御す
ることにより１次巻線を流れる電流、すなわち出力制御
を行う電源装置の更に他の回路図例である。

【図４４】動作を説明するための波形図である。

【図４５】図１７の電源装置の第４実施例を示す回路の
第１変形実施例を示す回路図である。

【図４６】過大電圧の発生を説明するための波形図であ
る。

【図４７】巻線方向を異にする巻線Ｌ５の働きを説明す
るための図で、（ａ），（ｂ）はＦＥＴ１のオンで電圧
を誘起する回路図及びその電圧波形図、（ｃ），（ｄ）
はＦＥＴ１のオフで電圧を誘起する回路図及びその電圧
波形図である。

【図４８】図１７の電源装置の第４実施例を示す回路の
第２変形実施例を示す回路図である。

【図４９】動作を説明するための波形図である。

【図５０】図１７の電源装置の第４実施例を示す回路の
第３変形実施例を示す回路図である。

【図５１】動作を説明するための波形図である。

【図５２】図１７の電源装置の第４実施例を示す回路の
第４変形実施例を示す回路図である。

【図５３】電圧Ｖ_Cが過電圧になる動作を説明するため
の波形図である。

【図５４】瞬停保護を図る電源装置の第１実施例を示す
回路図である。

【図５５】動作を説明するための波形図である。

【図５６】瞬停保護を図る電源装置の第２実施例を示す
回路図である。

【図５７】動作を説明するための波形図である。

【図５８】図９に示す電源装置の回路において電源投入
時にスイッチング素子に過電圧が印加されるのを防止す
るための回路図である。

【図５９】図９に示す電源装置の回路において負荷がオ
ープンになった場合に発振を停止させるための回路図で
ある。

【図６０】従来の電源装置の例を示す回路図である。

【図６１】従来の電源装置の例を示す回路図である。

【図６２】従来例の動作を示す波形図である。

【符号の説明】

１ＦＥＴ（スイッチング素子）ＯＰ１〜ＯＰ４，ＯＰ２０オペアンプＡ，Ｂ電源端子Ｃ１〜Ｃ６，Ｃ１０〜Ｃ１４，Ｃ４１，Ｃ７１コンデ
ンサＤ１，Ｄ２，Ｄ４，Ｄ５，Ｄ７〜Ｄ１５ダイオードＥ電源Ｅ２負荷Ｌ１１次巻線Ｌ２２次巻線Ｌ３帰還巻線Ｌ４，Ｌ５，Ｌ６巻線（検出巻線）Ｌ７，Ｌ８，Ｌ１０巻線Ｋ１１次コアＫ２２次コアＬＤ発光素子Ｐ１受光素子Ｑ１，Ｑ２トランジスタ（スイッチング手段）Ｑ３トランジスタ（スイッチング素子）Ｑ４〜Ｑ６，Ｑ８トランジスタＲ１〜Ｒ１４，Ｒ１９，Ｒ２０〜Ｒ３４，Ｒ４１，Ｒ４
２，Ｒ７１，Ｒ８１，Ｒ１２０，Ｒ８ａ〜Ｒ８ｄ抵抗Ｚ１２，Ｚ２０，Ｚ３０，Ｚ３１，Ｚ４０〜Ｚ４２，Ｚ
５０，Ｚ２２０ツェナーダイオード１１電流制御回路１２スイッチング素子１３共振回路１４，１４ａ〜１４ｃフィードバック回路１５信号処理回路１５０増幅回路１５１リミッタ回路１５２波形整形回路１５３ｆ−Ｖ変換回路ＳＷ切換回路１７周波数検出回路１７１ｆ−Ｖ変換回路１７２比較回路１７３パルス発生回路１８電流検出回路１９電圧検出回路２０負荷信号検出回路２１信号検出回路２１ａ電流検出回路２１ｂ電圧検出回路２１ｃ出力検出回路２２信号処理回路２２１Ｖ−ｆ変換回路２２２波形整形回路ＳＷ１スイッチ

───────────────────────────────────────────────────── フロントページの続き (72)発明者田村秀樹大阪府門真市大字門真1048番地松下電工株式会社内 (72)発明者田舎片悟大阪府門真市大字門真1048番地松下電工株式会社内 (72)発明者北村浩康大阪府門真市大字門真1048番地松下電工株式会社内

Claims

【特許請求の範囲】

【請求項１】スイッチング素子と帰還巻線を有し、上
記スイッチング素子に直列接続されたトランスの１次巻
線とコンデンサとで構成される共振回路を自励発振させ
る自励発振回路と、上記帰還巻線を介して上記スイッチ
ング素子のスイッチング制御端に接続されるバイアス電
圧発生回路とを備え、電源が接続されるとトランスの２
次側に接続された負荷に電力を供給する電源装置におい
て、上記スイッチング素子に流れる電流が所定レベルに
達するとオンして、上記バイアス電圧発生回路のバイア
ス電圧を安定電圧に保持するスイッチング手段を備えた
ことを特徴とする電源装置。
【請求項２】上記バイアス電圧発生回路はコンデンサ
からなり、上記スイッチング手段は、オンしたときに上
記コンデンサに蓄積された電荷を放電させるものである
ことを特徴とする請求項１記載の電源装置。
【請求項３】上記スイッチング手段は、上記スイッチ
ング素子のスイッチング制御端に接続されていることを
特徴とする請求項１記載の電源装置。
【請求項４】請求項３記載の電源装置において、１の
回路における電気信号からフィードバック信号を生成
し、上記スイッチング手段に出力するフィードバック回
路を備えたことを特徴とする電源装置。
【請求項５】上記フィードバック回路は、上記電源の
電圧レベルに応じたフィードバック信号を生成するもの
であることを特徴とする請求項４記載の電源装置。
【請求項６】上記フィードバック回路は、上記トラン
スの１次側に生じる電気信号に応じたフィードバック信
号を生成するものであることを特徴とする請求項４記載
の電源装置。
【請求項７】上記フィードバック回路は、上記トラン
スの２次側に生じる電気信号に応じたフィードバック信
号を生成するものであることを特徴とする請求項４記載
の電源装置。
【請求項８】上記フィードバック回路は、抵抗と定電
圧素子の少なくとも一方で構成されていることを特徴と
する請求項５〜７のいずれかに記載の電源装置。
【請求項９】請求項４記載の電源装置において、上記
スイッチング素子に流れる電流を検出する電流検出抵抗
と、この電流検出抵抗と上記スイッチング手段のスイッ
チング制御端との間に介設された抵抗とを備え、上記フ
ィードバック回路は、そのフィードバック信号が、上記
スイッチング手段のスイッチング制御端と上記抵抗との
間に出力されるように構成されていることを特徴とする
電源装置。
【請求項１０】上記フィードバック回路は、上記共振
回路の共振電圧を一定にするものであることを特徴とす
る請求項６記載の電源装置。
【請求項１１】上記フィードバック回路は、比例制御
と積分制御とを組み合わせた自動制御回路であることを
特徴とする請求項１０記載の電源装置。
【請求項１２】上記フィードバック回路は、上記１次
巻線に磁気結合された検出巻線と、この検出巻線の誘起
電圧を平滑するコンデンサと、このコンデンサに並列に
接続された抵抗とからなるものであることを特徴とする
請求項６記載の電源装置。
【請求項１３】上記フィードバック回路は、上記１次
巻線に磁気結合された検出巻線を備え、上記フィードバ
ック信号は、上記検出巻線のオン側から出力されている
ことを特徴とする請求項６記載の電源装置。
【請求項１４】請求項１記載の電源装置において、電
流制御回路を具備し、出力をほぼ一定にするべく装置の
一部の情報をフィードバックする回路を上記電流制御回
路に具備していることを特徴とする電源装置。
【請求項１５】請求項１４記載の電源装置において、
負荷側の状態信号を検出する検出回路と、検出された信
号に信号処理を施して上記フィードバックする回路に導
く信号処理回路とを備えたことを特徴とする電源装置。
【請求項１６】上記信号処理回路は、検出された信号
を上記トランスを経由して１次側に伝達するものである
ことを特徴とする請求項１５記載の電源装置。
【請求項１７】上記検出回路は、２次側負荷への出力
電流を検出するものであることを特徴とする請求項１５
記載の電源装置。
【請求項１８】上記検出回路は、２次側負荷への出力
電圧を検出するものであることを特徴とする請求項１５
記載の電源装置。
【請求項１９】上記検出回路は、２次側負荷への出力
を検出するものであることを特徴とする請求項１５記載
の電源装置。
【請求項２０】上記信号処理回路は、上記検出回路で
検出された検出信号を電圧−周波数変換する回路と、上
記トランスを経由して伝達されてきた信号を周波数−電
圧変換する回路とを備えることを特徴とする請求項１６
記載の電源装置。
【請求項２１】上記検出信号のトランスを経由して行
われる信号伝達は、トランスを介して行われる電力伝送
と並行して行われることを特徴とする請求項１６記載の
電源装置。
【請求項２２】請求項１６記載の電源装置において、
上記検出信号のトランスを経由して行われる信号伝達の
期間と、トランスを介して行われる電力伝送の期間とを
交互に切り換える切換回路を備えたことを特徴とする電
源装置。
【請求項２３】上記トランスは、１次側と、負荷を有
する２次側とで着脱が可能であって、非接触で電力伝送
するものであることを特徴とする請求項１記載の電源装
置。
【請求項２４】請求項２３記載の電源装置において、
置かれた負荷が正規のものであるか否かを検出する判別
回路を備え、正規の負荷が置かれたときのみ２次側への
電力供給を行うようになっていることを特徴とする電源
装置。
【請求項２５】上記判別回路は、負荷の判別を１次側
の情報で行うものであることを特徴とする請求項２４記
載の電源装置。
【請求項２６】上記判別回路は、負荷の判別を２次側
からの情報で行うものであることを特徴とする請求項２
４記載の電源装置。
【請求項２７】上記１次側の情報は、インダクタンス
の変化であることを特徴とする請求項２５記載の電源装
置。
【請求項２８】上記１次側の情報は、共振周波数の変
化であることを特徴とする請求項２７記載の電源装置。
【請求項２９】上記１次側の情報は、電流の変化であ
ることを特徴とする請求項２７記載の電源装置。
【請求項３０】上記１次側の情報は、電圧の変化であ
ることを特徴とする請求項２７記載の電源装置。
【請求項３１】上記スイッチング素子をトランジスタ
で構成し、上記トランジスタのベース、グランド間に自
己バイアスを与える自己バイアス回路を備えたものであ
ることを特徴とする請求項１記載の電源装置。
【請求項３２】上記自己バイアス回路は、上記トラン
ジスタのエミッタと、このエミッタに接続された電流検
出抵抗との間に介設されたことを特徴とする請求項３１
記載の電源装置。
【請求項３３】上記自己バイアス回路は、上記トラン
ジスタのベースに直列に接続されたことを特徴とする請
求項３１記載の電源装置。
【請求項３４】上記自己バイアス回路は、定電圧素子
であることを特徴とする請求項３２又は３３記載の電源
装置。
【請求項３５】上記定電圧素子は、定電圧ダイオード
であることを特徴とする請求項３４記載の電源装置。
【請求項３６】上記定電圧素子は、ダイオードを複数
直列接続したものであることを特徴とする請求項３４記
載の電源装置。
【請求項３７】上記スイッチング素子をトランジスタ
で構成し、上記トランジスタのオン期間を上記自励発振
回路のバイアス回路の充電電流の制御により行うもので
あることを特徴とする請求項１記載の電源装置。
【請求項３８】上記バイアス回路の充電電流の制御
は、抵抗値を切り換えることにより行うものであること
を特徴とする請求項３７記載の電源装置。
【請求項３９】上記バイアス回路の充電電流の制御
は、このバイアス回路に直列に挿入された電流制御素子
で行うものであることを特徴とする請求項３７記載の電
源装置。
【請求項４０】上記電流制御素子は、外部制御電源に
より充電電流の制御を行うようになされていることを特
徴とする請求項３９記載の電源装置。
【請求項４１】上記外部制御電源は、上記トランスの
誘導起電力で生成されるものであることを特徴とする請
求項４０記載の電源装置。
【請求項４２】上記フィードバック回路は、電源投入
時に上記スイッチング手段への過大な電流の流入を阻止
するフィードバック信号を生成するものであることを特
徴とする請求項６記載の電源装置。
【請求項４３】上記フィードバック回路は、負荷オー
プンの間、上記スイッチング素子の発振を間欠動作させ
るフィードバック信号を生成するものであることを特徴
とする請求項６記載の電源装置。