JPH088209A - 半導体装置の製造のための除去されるポストの処理方法 - Google Patents
半導体装置の製造のための除去されるポストの処理方法Info
- Publication number
- JPH088209A JPH088209A JP7017425A JP1742595A JPH088209A JP H088209 A JPH088209 A JP H088209A JP 7017425 A JP7017425 A JP 7017425A JP 1742595 A JP1742595 A JP 1742595A JP H088209 A JPH088209 A JP H088209A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- posts
- post
- openings
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/069—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/069—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs
- H10W20/0696—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs by using sacrificial placeholders, e.g. using sacrificial plugs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
- H10W20/084—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures
- H10W20/085—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures involving intermediate temporary filling with material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
- H10W20/084—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures
- H10W20/0884—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures involving forming vias by burying sacrificial pillars in the dielectric parts and removing the pillars
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
- H10W20/084—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures
- H10W20/0886—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures involving forming a via in a via-level dielectric prior to deposition of a trench-level dielectric
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】半導体装置の製造ためにより簡単な自己整列接
点処理を行うことができる可処分ポストの処理方法を提
供することを目的とする。 【構成】可処分ポストの処理は、例えば、自己整列接点
を形成するために半導体ウエハ上に形成される層に開口
が形成されることを可能にする。材料層は、半導体ウエ
ハ上に形成され、その後に形成されたプレーナ層に形成
されるべき開口の位置及び形状を規定するポストにその
後パターン化される。プレーナ層がポストを囲むように
形成された後、ポストはプレーナ層に開口を形成するた
めに取り除かれる。次に、これらの開口は、適当な接点
を形成するために使用される。
点処理を行うことができる可処分ポストの処理方法を提
供することを目的とする。 【構成】可処分ポストの処理は、例えば、自己整列接点
を形成するために半導体ウエハ上に形成される層に開口
が形成されることを可能にする。材料層は、半導体ウエ
ハ上に形成され、その後に形成されたプレーナ層に形成
されるべき開口の位置及び形状を規定するポストにその
後パターン化される。プレーナ層がポストを囲むように
形成された後、ポストはプレーナ層に開口を形成するた
めに取り除かれる。次に、これらの開口は、適当な接点
を形成するために使用される。
Description
【０００１】
【産業上の利用分野】本発明は、一般に半導体装置の製
造分野、特に半導体装置の製造のために層に開口を形成
する分野に関するものである。
造分野、特に半導体装置の製造のために層に開口を形成
する分野に関するものである。
【０００２】
【従来の技術】一般に、半導体装置の製造プロセスで
は、接点開口は、半導体基板上に形成される誘電体層に
形成され、その後、基板における種々の拡散領域に電気
的に接続するために金属で充てんされる。一般的な接点
処理では、これらの開口は誘電体層をエッチングして形
成する。接点は半導体ウエハにおける種々の半導体装置
の構造体及び層から絶縁される必要があるので、エッチ
ングによってこれらの構造体又は層を不注意にも露出す
るかもしれないので、これらの装置の構造体及び層がど
こに形成されるかを考慮に入れてエッチングされなけれ
ばならない。もし開口で構造体又は層が露出され、その
開口が金属で充てんされるならば、その露出された構造
体又は層は充てんされた金属で接触されて電気的短絡が
形成される。
は、接点開口は、半導体基板上に形成される誘電体層に
形成され、その後、基板における種々の拡散領域に電気
的に接続するために金属で充てんされる。一般的な接点
処理では、これらの開口は誘電体層をエッチングして形
成する。接点は半導体ウエハにおける種々の半導体装置
の構造体及び層から絶縁される必要があるので、エッチ
ングによってこれらの構造体又は層を不注意にも露出す
るかもしれないので、これらの装置の構造体及び層がど
こに形成されるかを考慮に入れてエッチングされなけれ
ばならない。もし開口で構造体又は層が露出され、その
開口が金属で充てんされるならば、その露出された構造
体又は層は充てんされた金属で接触されて電気的短絡が
形成される。
【０００３】電気的短絡の形成を避けるために、接点開
口は、一般に下部にある構造体又は層から離間されてい
る。エッチングマスクにおけるなんらかのミスアライメ
ントが、エッチング中下部にある構造体又は層を露出さ
せて電気的短絡を引き起こすことがあるので、所望の開
口と下部にある構造体又は層との間に間隔を設けて、こ
のようなミスアライメントを補償しなければならない。
しかしながら、接点は下部にある半導体装置の構造体及
び層から充分離れて位置決めされなければならないの
で、この間隔を設けることの要求は、製造される装置の
密度を制限することになる。装置の密度を増加するとと
もに電気的短絡を避けるためには接点開口の大きさはで
きるだけ小さく形成することが望ましいが、接点開口の
大きさを小さくすることは、開口をパターン化するとき
リソグラフィ分解能によって制限される。
口は、一般に下部にある構造体又は層から離間されてい
る。エッチングマスクにおけるなんらかのミスアライメ
ントが、エッチング中下部にある構造体又は層を露出さ
せて電気的短絡を引き起こすことがあるので、所望の開
口と下部にある構造体又は層との間に間隔を設けて、こ
のようなミスアライメントを補償しなければならない。
しかしながら、接点は下部にある半導体装置の構造体及
び層から充分離れて位置決めされなければならないの
で、この間隔を設けることの要求は、製造される装置の
密度を制限することになる。装置の密度を増加するとと
もに電気的短絡を避けるためには接点開口の大きさはで
きるだけ小さく形成することが望ましいが、接点開口の
大きさを小さくすることは、開口をパターン化するとき
リソグラフィ分解能によって制限される。
【０００４】自己整列接点技術は、前記の一般的な接点
処理の密度制限及びミスアライメント制限を克服するた
めに開発された。自己整列接点処理では、エッチング停
止層を最初に堆積させ、誘電体層を堆積させる前に種々
の半導体装置の構造体及び層の上部及び側部を覆わねば
ならない。装置の構造体及び層がエッチング停止層によ
って保護されているので、装置の構造体及び層を露出す
る危険なく誘電体層をエッチングして開口を形成するこ
とができる。次に、異方性エッチングで接触されるべき
接点開口の領域を覆うエッチング停止層を除去する。接
点開口が金属で充てんされる場合、装置の構造体及び層
は、構造体及び層を覆うエッチング停止層及び何らかの
絶縁層によって金属から絶縁されるので電気的短絡を避
けることができる。したがって、この自己整列接点処理
は、電気的短絡の危険なしに高密度の装置を製造すると
ききわめて有用であることがわかる。実際は、接点エッ
チングマスクにおける何らかのミスアライメントにもか
かわらず、電気的短絡は避けられる。
処理の密度制限及びミスアライメント制限を克服するた
めに開発された。自己整列接点処理では、エッチング停
止層を最初に堆積させ、誘電体層を堆積させる前に種々
の半導体装置の構造体及び層の上部及び側部を覆わねば
ならない。装置の構造体及び層がエッチング停止層によ
って保護されているので、装置の構造体及び層を露出す
る危険なく誘電体層をエッチングして開口を形成するこ
とができる。次に、異方性エッチングで接触されるべき
接点開口の領域を覆うエッチング停止層を除去する。接
点開口が金属で充てんされる場合、装置の構造体及び層
は、構造体及び層を覆うエッチング停止層及び何らかの
絶縁層によって金属から絶縁されるので電気的短絡を避
けることができる。したがって、この自己整列接点処理
は、電気的短絡の危険なしに高密度の装置を製造すると
ききわめて有用であることがわかる。実際は、接点エッ
チングマスクにおける何らかのミスアライメントにもか
かわらず、電気的短絡は避けられる。
【０００５】自己整列接点処理は前述の利点を有するに
もかかわらず、これらの処理は、それでも多くの欠点が
ある。例えば、接点開口エッチングは、エッチング停止
層をエッチングしないで誘電体層だけを確実にエッチン
グするために高度選択性エッチング化学作用を必要とす
る。これらのエッチング化学作用のために必要とされる
高度選択性は達成することが困難である。エッチング技
術の他の欠点は、エッチング停止層で停止されるとき接
点開口で不所望のポリマーが形成されるということであ
る。接点開口からこのようなポリマーを洗浄すること
は、特に接点開口は高アスペクト比を有しているので困
難である。
もかかわらず、これらの処理は、それでも多くの欠点が
ある。例えば、接点開口エッチングは、エッチング停止
層をエッチングしないで誘電体層だけを確実にエッチン
グするために高度選択性エッチング化学作用を必要とす
る。これらのエッチング化学作用のために必要とされる
高度選択性は達成することが困難である。エッチング技
術の他の欠点は、エッチング停止層で停止されるとき接
点開口で不所望のポリマーが形成されるということであ
る。接点開口からこのようなポリマーを洗浄すること
は、特に接点開口は高アスペクト比を有しているので困
難である。
【０００６】さらに、一般的な自己整列接点処理のウエ
ハの装置の構造体及び層は、エッチング停止層で封じら
れていなければならない。このエッチング停止層は、接
点エッチング中この構造体及び層が露出することを十分
保護するばかりでなく、これらを接点金属から絶縁する
ために装置の構造体及び層のそれぞれを覆うエッチング
停止材のキャップ並びに側壁スペーサを形成することを
含んでいる。接点が２つの近接している装置の構造体間
に形成されるとき、下部にある拡散領域に至る接点領域
は、エッチング停止側壁スペーサのため著しく減少す
る。接点領域が減少すれば接点の実効抵抗が増加する。
これらの側壁スペーサは接点開口のために高アスペクト
を形成する。したがって、より少なく接点を充てんする
方法が信頼性のある接点を形成するのに要求されるステ
ップカバレージを有するので、自己整列接点に使用され
る使用可能な接点充てん法は制限される。
ハの装置の構造体及び層は、エッチング停止層で封じら
れていなければならない。このエッチング停止層は、接
点エッチング中この構造体及び層が露出することを十分
保護するばかりでなく、これらを接点金属から絶縁する
ために装置の構造体及び層のそれぞれを覆うエッチング
停止材のキャップ並びに側壁スペーサを形成することを
含んでいる。接点が２つの近接している装置の構造体間
に形成されるとき、下部にある拡散領域に至る接点領域
は、エッチング停止側壁スペーサのため著しく減少す
る。接点領域が減少すれば接点の実効抵抗が増加する。
これらの側壁スペーサは接点開口のために高アスペクト
を形成する。したがって、より少なく接点を充てんする
方法が信頼性のある接点を形成するのに要求されるステ
ップカバレージを有するので、自己整列接点に使用され
る使用可能な接点充てん法は制限される。
【０００７】
【発明が解決しようとする課題】したがって、必要とさ
れることは、半導体装置の製造のためにより簡単な自己
整列接点処理である。また、必要とされることは、信頼
性のある接点を形成するために要求される、より大きな
接点領域を設けることができ、かつステップカバレージ
を改善させることができる減少されたアスペクト比を有
する自己整列接点を形成する半導体装置の製造プロセス
である。
れることは、半導体装置の製造のためにより簡単な自己
整列接点処理である。また、必要とされることは、信頼
性のある接点を形成するために要求される、より大きな
接点領域を設けることができ、かつステップカバレージ
を改善させることができる減少されたアスペクト比を有
する自己整列接点を形成する半導体装置の製造プロセス
である。
【０００８】本発明は、自己整列接点ための接点開口を
エッチングする高度選択性エッチング化学作用を使用す
る必要性を取り除くことによって半導体装置の製造のた
めの一般的な自己整列処理を簡単にすることを目的とす
る。本発明はまた、エッチング停止側壁スペーサを設け
る必要性を取り除くことによって自己整列接点ためにア
スペクト比を減少せ、信頼性のある接触を行うために要
求される大きな接点領域を確保し、ステップカバレージ
を改善させることを目的とする。
エッチングする高度選択性エッチング化学作用を使用す
る必要性を取り除くことによって半導体装置の製造のた
めの一般的な自己整列処理を簡単にすることを目的とす
る。本発明はまた、エッチング停止側壁スペーサを設け
る必要性を取り除くことによって自己整列接点ためにア
スペクト比を減少せ、信頼性のある接触を行うために要
求される大きな接点領域を確保し、ステップカバレージ
を改善させることを目的とする。
【０００９】
【課題を解決するための手段】本発明によれば、第１の
材料層は半導体ウエハに形成される。この第１の材料層
は、ウエハにポストを形成するためにパターン化され
る。第２の材料層は、ウエハ上で、かつポストの周りに
形成される。このポストは、第２の材料層に開口を形成
するために取り除かれる。第１の材料層は感光材、ポリ
シリコン又は他の材料を含む。第２の材料層における開
口は第３の材料で充てんされる。第２の材料層は絶縁材
を含み、一方、第３の材料は導電材を含む。第１の材料
層はポストを形成するために第１の材料をエッチングす
ることによってパターン化される。また、第２の材料は
平面化される。
材料層は半導体ウエハに形成される。この第１の材料層
は、ウエハにポストを形成するためにパターン化され
る。第２の材料層は、ウエハ上で、かつポストの周りに
形成される。このポストは、第２の材料層に開口を形成
するために取り除かれる。第１の材料層は感光材、ポリ
シリコン又は他の材料を含む。第２の材料層における開
口は第３の材料で充てんされる。第２の材料層は絶縁材
を含み、一方、第３の材料は導電材を含む。第１の材料
層はポストを形成するために第１の材料をエッチングす
ることによってパターン化される。また、第２の材料は
平面化される。
【００１０】本発明の前述の利点は記載されているが一
方、本発明の他の付随する利点、目的、及び使用は、添
付図面を参照して本発明の下記の詳細な説明に基づいた
当業者に明かになる。
方、本発明の他の付随する利点、目的、及び使用は、添
付図面を参照して本発明の下記の詳細な説明に基づいた
当業者に明かになる。
【００１１】
【実施例】半導体装置の製造用除去されるポストの処理
のための本発明による特定の実施例又は複数の実施例が
記載されている。下記の説明では、多くの特定の細部、
例えば特定の厚さ、材料、処理シーケンス、デポジショ
ン法、半導体装置等が本発明を完全に理解するために記
載されている。しかしながら、本発明が、これらの特定
の細部なしで実施されることは当業者に明らかである。
他の例では、周知の処理ステップ、装置等は、本発明が
不必要に不明瞭でないように特に詳細に記載されていな
い。
のための本発明による特定の実施例又は複数の実施例が
記載されている。下記の説明では、多くの特定の細部、
例えば特定の厚さ、材料、処理シーケンス、デポジショ
ン法、半導体装置等が本発明を完全に理解するために記
載されている。しかしながら、本発明が、これらの特定
の細部なしで実施されることは当業者に明らかである。
他の例では、周知の処理ステップ、装置等は、本発明が
不必要に不明瞭でないように特に詳細に記載されていな
い。
【００１２】図１は、本発明による半導体装置の製造用
除去されるポストの処理ための典型的な方法をフロー図
の形で示している。図１の方法をより良く説明するため
に、図２〜図６が図１の方法で実行される各ステップを
説明するために使用される。図２〜図６に部分的に示さ
れている半導体ウエハの除去されるポストの処理のため
に、図２に示される基板２００のような半導体基板が用
意されている。この基板は、シリコン基板であるが、種
々の他のタイプの半導体基板が、製造されるべき半導体
装置に対する特定の設計要求及び／又は機能要求により
使用できることが理解されるべきある。
除去されるポストの処理ための典型的な方法をフロー図
の形で示している。図１の方法をより良く説明するため
に、図２〜図６が図１の方法で実行される各ステップを
説明するために使用される。図２〜図６に部分的に示さ
れている半導体ウエハの除去されるポストの処理のため
に、図２に示される基板２００のような半導体基板が用
意されている。この基板は、シリコン基板であるが、種
々の他のタイプの半導体基板が、製造されるべき半導体
装置に対する特定の設計要求及び／又は機能要求により
使用できることが理解されるべきある。
【００１３】基板のタイプにかかわらず、種々の処理ス
テップが、本発明による除去されるポストの処理以前に
実行される。種々の分離構造体及び半導体装置は、図２
に示されるように本発明による除去されるポストの処理
以前に基板に形成される。すなわち、拡散領域２０１、
フィールド酸化膜領域２０２、及び外側の絶縁二酸化シ
リコン（ＳｉＯ２）層２１１によって囲まれる多結晶シ
リコン（ポリシリコン）ゲート２１０を含むＭＯＳトラ
ンジスタが形成される。本発明による除去されるポスト
の処理法は、他の半導体構造体及び種々のレベルの半導
体構造体が基板に形成された後に使用されることを理解
すべきである。例えば、本発明による除去されるポスト
の処理法は、接点開口及び／又はバイアを形成するため
に任意の接点またはバイアレベルで使用される。さら
に、実行される特定の処理ステップは、製造されるべき
半導体装置に対するその特定の設計要求及び／又は機能
要求に依存することを理解すべきである。
テップが、本発明による除去されるポストの処理以前に
実行される。種々の分離構造体及び半導体装置は、図２
に示されるように本発明による除去されるポストの処理
以前に基板に形成される。すなわち、拡散領域２０１、
フィールド酸化膜領域２０２、及び外側の絶縁二酸化シ
リコン（ＳｉＯ２）層２１１によって囲まれる多結晶シ
リコン（ポリシリコン）ゲート２１０を含むＭＯＳトラ
ンジスタが形成される。本発明による除去されるポスト
の処理法は、他の半導体構造体及び種々のレベルの半導
体構造体が基板に形成された後に使用されることを理解
すべきである。例えば、本発明による除去されるポスト
の処理法は、接点開口及び／又はバイアを形成するため
に任意の接点またはバイアレベルで使用される。さら
に、実行される特定の処理ステップは、製造されるべき
半導体装置に対するその特定の設計要求及び／又は機能
要求に依存することを理解すべきである。
【００１４】図１のステップ１００では、感光材が半導
体ウエハに形成される。図２では、感光材層２２０が半
導体ウエハに形成されて示されている。この感光材は、
例えば、ホトレジスト又は感光性ポリイミドを含む。こ
のホトレジストは、後述されるように後でエッチングさ
れるので、好ましくは、ウエハに被覆される感光材は、
ウエハの最高のトポロジーを考慮する厚さ、ウエハのト
ポロジーに関して必要とされる最小絶縁厚さを有し、か
つ随意にエッチバックマージンを有する。例えば、図２
に示されるウエハに感光材を被覆する時、感光材２２０
の厚さは、好ましくは、その後のエッチングを考慮する
ためにポリシリコンゲート２１０の厚さ＋ポリシリコン
ゲート２１０に対する酸化絶縁層２１１の厚さ＋ポリシ
リコンゲート２１０及び酸化絶縁層２１１によって形成
されるＭＯＳトランジスタに対して必要とされる最小絶
縁厚さ＋任意のエッチバックマージンより大きくない場
合と同様な大きさである。この例では、感光材２２０の
厚さはおよそ１０，０００オングストローム（Å）であ
る一方、他の厚さもまた使用される。
体ウエハに形成される。図２では、感光材層２２０が半
導体ウエハに形成されて示されている。この感光材は、
例えば、ホトレジスト又は感光性ポリイミドを含む。こ
のホトレジストは、後述されるように後でエッチングさ
れるので、好ましくは、ウエハに被覆される感光材は、
ウエハの最高のトポロジーを考慮する厚さ、ウエハのト
ポロジーに関して必要とされる最小絶縁厚さを有し、か
つ随意にエッチバックマージンを有する。例えば、図２
に示されるウエハに感光材を被覆する時、感光材２２０
の厚さは、好ましくは、その後のエッチングを考慮する
ためにポリシリコンゲート２１０の厚さ＋ポリシリコン
ゲート２１０に対する酸化絶縁層２１１の厚さ＋ポリシ
リコンゲート２１０及び酸化絶縁層２１１によって形成
されるＭＯＳトランジスタに対して必要とされる最小絶
縁厚さ＋任意のエッチバックマージンより大きくない場
合と同様な大きさである。この例では、感光材２２０の
厚さはおよそ１０，０００オングストローム（Å）であ
る一方、他の厚さもまた使用される。
【００１５】図１のステップ１１０では、この感光材
が、ポスト２２１が基板２００に形成された図３に示さ
れるようにポストにパターン化される。感光材は、マス
クによる放射線、例えば、紫外線の露光及びその後の感
光材の現像によってポストにパターン化される。感光材
がホトレジストを含んでいる一つの実施例では、ネガテ
ィブトーンマスク又はポジティブトーンマスクを使用す
る像反転処理が使用される。さらに、マスクによってホ
トレジストを露光するとき、ポストの種々の部分のプロ
フィル又は断面は、例えば、露光エネルギーを制御する
ことによって変えられる。パターン化された後、好まし
くは、これらのホトレジストポストは、ポストのホトレ
ジストを硬化するために強度の紫外線露光を使用して硬
化される。ここで、ホトレジストのポリマーは、高めら
れた温度にさらされたとき、ホトレジストポストが後で
流れ又は縮まないようにするために強度紫外線の硬化中
交差結合される。後述で分かるように、これは、その後
の処理ステップでポストが耐えるために必要とされる。
が、ポスト２２１が基板２００に形成された図３に示さ
れるようにポストにパターン化される。感光材は、マス
クによる放射線、例えば、紫外線の露光及びその後の感
光材の現像によってポストにパターン化される。感光材
がホトレジストを含んでいる一つの実施例では、ネガテ
ィブトーンマスク又はポジティブトーンマスクを使用す
る像反転処理が使用される。さらに、マスクによってホ
トレジストを露光するとき、ポストの種々の部分のプロ
フィル又は断面は、例えば、露光エネルギーを制御する
ことによって変えられる。パターン化された後、好まし
くは、これらのホトレジストポストは、ポストのホトレ
ジストを硬化するために強度の紫外線露光を使用して硬
化される。ここで、ホトレジストのポリマーは、高めら
れた温度にさらされたとき、ホトレジストポストが後で
流れ又は縮まないようにするために強度紫外線の硬化中
交差結合される。後述で分かるように、これは、その後
の処理ステップでポストが耐えるために必要とされる。
【００１６】感光材は、現像後の残りの感光材がウエハ
の表面に形成されるべき層に対する開口の所望の形状及
び位置を決めるようにパターン化される。すなわち、感
光材は、ポストを決めるためにパターン化される。この
ポストはその後に取り除かれることによって、その部分
が、例えば、ウエハに形成される上部にある層に開口と
なる。その開口部で適当な接点及び相互接続が形成され
る。ポストはどんな形でもよいし、かつポストの用語
は、意味が限定されることを意味しないし、むしろ例え
ばその後に形成された層に対する開口の位置及び形状を
形成するために使用される任意の材料を含むことを理解
すべきである。例えば、ポストの用語は、長く細い開口
を形成するために長く細い材料ラインを含む。
の表面に形成されるべき層に対する開口の所望の形状及
び位置を決めるようにパターン化される。すなわち、感
光材は、ポストを決めるためにパターン化される。この
ポストはその後に取り除かれることによって、その部分
が、例えば、ウエハに形成される上部にある層に開口と
なる。その開口部で適当な接点及び相互接続が形成され
る。ポストはどんな形でもよいし、かつポストの用語
は、意味が限定されることを意味しないし、むしろ例え
ばその後に形成された層に対する開口の位置及び形状を
形成するために使用される任意の材料を含むことを理解
すべきである。例えば、ポストの用語は、長く細い開口
を形成するために長く細い材料ラインを含む。
【００１７】図３に示すように、感光材２２０は拡散領
域２０１にポスト２２１を形成するためにパターン化さ
れ、後にウエハの表面に形成されるべき絶縁層に接点開
口を形成する。この接点開口を使って、基板２００の下
部にある拡散層２０１に電気的接続が形成される。この
図のポスト２２１は、ＭＯＳトランジスタの上部に近接
し、かつ一部は重なっていることが望ましい。
域２０１にポスト２２１を形成するためにパターン化さ
れ、後にウエハの表面に形成されるべき絶縁層に接点開
口を形成する。この接点開口を使って、基板２００の下
部にある拡散層２０１に電気的接続が形成される。この
図のポスト２２１は、ＭＯＳトランジスタの上部に近接
し、かつ一部は重なっていることが望ましい。
【００１８】次に、図１のステップ１２０で、プレーナ
層が、基板上のポストの周りに形成される。これは、プ
レーナ層２３０が基板２００上のポスト２２１の周りに
形成された図４に示されている。この層は、例えば、Ｃ
ＶＤ二酸化シリコン（ＳｉＯ2 ）、窒化シリコン（Ｓｉ
3Ｎ4）、ほうリンケイ酸塩ガラス（ＢＰＳＧ）、低温酸
化物（ＬＴＯ）、酸素窒化物、ポリイミド、又は適当な
方法を使用する任意の他の適当な誘電体材料を形成して
形成される絶縁層である。このような絶縁層はまた、２
つ以上の適当な誘電体材層の組み合わせを使用すること
によっても形成される。ポストを囲むことができる層の
形成並びに上部にある層の何らかのエッチバック、研
磨、及び／又はリフローはウエハを高温に加熱すること
を伴うことを理解すべきである。したがって、ポストを
形成するために使用される感光材はホトレジストを含ん
でおり、このような処理ステップ中、ポストを保護する
ために強度紫外線硬化を使用してポストが前述のように
硬化されることが好ましい。さらに、ポストを囲む層の
厚さは、例えば、下部にある層とその後に形成される層
間に必要とされる何らかの電気的分離、何らかの構造上
の要求、又はプレーナ化を提供するための要求量、並び
に任意の設計要求又は機能要求による任意の厚さであ
る。
層が、基板上のポストの周りに形成される。これは、プ
レーナ層２３０が基板２００上のポスト２２１の周りに
形成された図４に示されている。この層は、例えば、Ｃ
ＶＤ二酸化シリコン（ＳｉＯ2 ）、窒化シリコン（Ｓｉ
3Ｎ4）、ほうリンケイ酸塩ガラス（ＢＰＳＧ）、低温酸
化物（ＬＴＯ）、酸素窒化物、ポリイミド、又は適当な
方法を使用する任意の他の適当な誘電体材料を形成して
形成される絶縁層である。このような絶縁層はまた、２
つ以上の適当な誘電体材層の組み合わせを使用すること
によっても形成される。ポストを囲むことができる層の
形成並びに上部にある層の何らかのエッチバック、研
磨、及び／又はリフローはウエハを高温に加熱すること
を伴うことを理解すべきである。したがって、ポストを
形成するために使用される感光材はホトレジストを含ん
でおり、このような処理ステップ中、ポストを保護する
ために強度紫外線硬化を使用してポストが前述のように
硬化されることが好ましい。さらに、ポストを囲む層の
厚さは、例えば、下部にある層とその後に形成される層
間に必要とされる何らかの電気的分離、何らかの構造上
の要求、又はプレーナ化を提供するための要求量、並び
に任意の設計要求又は機能要求による任意の厚さであ
る。
【００１９】一つの実施例では、スピンオンガラス（Ｓ
ＯＧ）層が最初にウエハに形成され、かつその後に、そ
の後の研磨に逆らうのに必要なように、例えば、およそ
３５０℃で硬化される。この第１のＳＯＧ層は、それが
液体のようにスピンオンされ、それゆえにウエハの表面
に完全に充てんされ、かつウエハの表面を覆うので、好
ましい。ホトレジストポストが使用されたので、その後
に、第１のＳＯＧ層がその後の研磨に抵抗するように、
例えば、およそ３５０℃又は他の温度で焼結される。ポ
ストのために使用される大抵のホトレジストに対して、
およそ４００℃、又はそれ以上の任意の高温は、ホトレ
ジストポストにかなりの焼結縮みを引き起こし、かつホ
トレジストポストを取り除くことを困難にするので、こ
の第１のＳＯＧ層は最終的には硬化されないことを理解
すべきである。次に、二酸化シリコン（ＳｉＯ2 ）塩基
のドープされたテトラエチルオルトけい酸塩（ＴＥＯ
Ｓ）層が、プラズマ強化化学蒸着法（ＰＥＣＶＤ）を使
用して第１のＳＯＧ層に堆積される。
ＯＧ）層が最初にウエハに形成され、かつその後に、そ
の後の研磨に逆らうのに必要なように、例えば、およそ
３５０℃で硬化される。この第１のＳＯＧ層は、それが
液体のようにスピンオンされ、それゆえにウエハの表面
に完全に充てんされ、かつウエハの表面を覆うので、好
ましい。ホトレジストポストが使用されたので、その後
に、第１のＳＯＧ層がその後の研磨に抵抗するように、
例えば、およそ３５０℃又は他の温度で焼結される。ポ
ストのために使用される大抵のホトレジストに対して、
およそ４００℃、又はそれ以上の任意の高温は、ホトレ
ジストポストにかなりの焼結縮みを引き起こし、かつホ
トレジストポストを取り除くことを困難にするので、こ
の第１のＳＯＧ層は最終的には硬化されないことを理解
すべきである。次に、二酸化シリコン（ＳｉＯ2 ）塩基
のドープされたテトラエチルオルトけい酸塩（ＴＥＯ
Ｓ）層が、プラズマ強化化学蒸着法（ＰＥＣＶＤ）を使
用して第１のＳＯＧ層に堆積される。
【００２０】他の実施例では、けい酸塩ＳＯＧはプレー
ナ層を形成するために使用される。このけい酸塩ＳＯＧ
層は、それが液体のようにスピンオンされ、それゆえに
ウエハの表面に完全に充てんされ、かつウエハの表面を
覆い、プレーナ面を残すので好ましい。ホトレジストポ
ストが使用されているので、次に、このけい酸塩ＳＯＧ
層は、例えば、その後のエッチング以前に溶媒を取り除
くために、およそ２５０℃又は他の適当な温度で又は後
述されるようにその後の研磨に抵抗するためにおよそ３
５０℃又は他の適当な温度でポスト焼結される。ポスト
のために使用される大抵のホトレジストに対して、およ
そ４００℃、又はそれ以上の任意の高温は、このような
ホトレジストポストのかなりの焼結縮みを引き起こし、
かつホトレジストポストを取り除くことを困難にするの
で、この第１のＳＯＧ層は最終的には硬化されないこと
を理解すべきである。
ナ層を形成するために使用される。このけい酸塩ＳＯＧ
層は、それが液体のようにスピンオンされ、それゆえに
ウエハの表面に完全に充てんされ、かつウエハの表面を
覆い、プレーナ面を残すので好ましい。ホトレジストポ
ストが使用されているので、次に、このけい酸塩ＳＯＧ
層は、例えば、その後のエッチング以前に溶媒を取り除
くために、およそ２５０℃又は他の適当な温度で又は後
述されるようにその後の研磨に抵抗するためにおよそ３
５０℃又は他の適当な温度でポスト焼結される。ポスト
のために使用される大抵のホトレジストに対して、およ
そ４００℃、又はそれ以上の任意の高温は、このような
ホトレジストポストのかなりの焼結縮みを引き起こし、
かつホトレジストポストを取り除くことを困難にするの
で、この第１のＳＯＧ層は最終的には硬化されないこと
を理解すべきである。
【００２１】一旦、ポストを囲むための層が形成される
と、例えば、プレーナ化するエッチバック又は研磨技術
とともに適当な方法を使用してプレーナ化される。一つ
の実施例では、研磨が、コロイド状のシリカを含む化学
的性質を有する磨き粉スラリーが使用される化学的機械
的研磨（ＣＭＰ）技術を使用して実行される。ポストを
囲む層をプレーナ化するとき、好ましくは、ポストは、
プレーナ層からそれらを後で取り除くのを容易にするた
めに、プレーナ化され、ウエハの表面に露出される。し
かしながら、ポストを囲む層は、例えば、スピンオン又
はリフローされているので、上部にある層の表面は既に
平面であり、プレーナ化するエッチバック又は研磨は必
要でないかもしれない。例えば、けい酸塩ＳＯＧが上部
にあるプレーナ層を形成するために使用される前述の実
施例では、フッ素塩基プラズマ酸化物エッチングが、ポ
ストの上部に残るＳＯＧから残留物を取り除くために使
用される。このように、ウエハ表面は平面のままである
一方、ポストは、後で取り除くために露出される。さら
に、上部にある層はスピンオンされ、リフローされ、又
は他の点では平面であるので、ポストを形成するために
使用される感光材の形成は、感光材の厚さに関して前述
のエッチバックマージンを考慮する必要がないことを理
解すべきである。
と、例えば、プレーナ化するエッチバック又は研磨技術
とともに適当な方法を使用してプレーナ化される。一つ
の実施例では、研磨が、コロイド状のシリカを含む化学
的性質を有する磨き粉スラリーが使用される化学的機械
的研磨（ＣＭＰ）技術を使用して実行される。ポストを
囲む層をプレーナ化するとき、好ましくは、ポストは、
プレーナ層からそれらを後で取り除くのを容易にするた
めに、プレーナ化され、ウエハの表面に露出される。し
かしながら、ポストを囲む層は、例えば、スピンオン又
はリフローされているので、上部にある層の表面は既に
平面であり、プレーナ化するエッチバック又は研磨は必
要でないかもしれない。例えば、けい酸塩ＳＯＧが上部
にあるプレーナ層を形成するために使用される前述の実
施例では、フッ素塩基プラズマ酸化物エッチングが、ポ
ストの上部に残るＳＯＧから残留物を取り除くために使
用される。このように、ウエハ表面は平面のままである
一方、ポストは、後で取り除くために露出される。さら
に、上部にある層はスピンオンされ、リフローされ、又
は他の点では平面であるので、ポストを形成するために
使用される感光材の形成は、感光材の厚さに関して前述
のエッチバックマージンを考慮する必要がないことを理
解すべきである。
【００２２】次に、図１のステップ１３０では、図５に
示されるように、ポスト２２１の除去によって層２３０
に開口２４０が形成されるようにプレーナ層の至る所で
それぞれの開口を残してポストが取り除かれる。ポスト
を取り除くために使用される技術は、ポストのために使
用される材料並びに上部にあるプレーナ層ために使用さ
れる材料に依存する。ポストを取り除くために使用され
る技術は、開口に形成される接点の抵抗を増加するイオ
ン損傷のような下部の表面の損傷をほとんど生じないこ
とが好ましい。さらに、この技術は、開口の内部から洗
浄されねばならない何らかの不所望のポリマー形成を生
じないことが好ましい。ホトレジストがポストを形成す
るために使用されたので、例えば、酸素プラズマエッチ
ングを使用してポストが灰化され、硫酸を使用してエッ
チングされ、有機溶媒を使用して溶解される。このよう
な技術は、下部にある基板を損傷しないし、かつ開口に
不所望のポリマーを形成しない。
示されるように、ポスト２２１の除去によって層２３０
に開口２４０が形成されるようにプレーナ層の至る所で
それぞれの開口を残してポストが取り除かれる。ポスト
を取り除くために使用される技術は、ポストのために使
用される材料並びに上部にあるプレーナ層ために使用さ
れる材料に依存する。ポストを取り除くために使用され
る技術は、開口に形成される接点の抵抗を増加するイオ
ン損傷のような下部の表面の損傷をほとんど生じないこ
とが好ましい。さらに、この技術は、開口の内部から洗
浄されねばならない何らかの不所望のポリマー形成を生
じないことが好ましい。ホトレジストがポストを形成す
るために使用されたので、例えば、酸素プラズマエッチ
ングを使用してポストが灰化され、硫酸を使用してエッ
チングされ、有機溶媒を使用して溶解される。このよう
な技術は、下部にある基板を損傷しないし、かつ開口に
不所望のポリマーを形成しない。
【００２３】ここで、ポストがホトレジストを含む場
合、プレーナ層はポストの除去に続いて最終的に硬化さ
れることを理解すべきである。例えば、ＳＯＧ層及びド
ープされたＴＥＯＳ ＳｉＯ2層がプレーナ層を形成する
ために使用され、かつＳＯＧがプレーナ層を形成するた
めに使用される前述の実施例では、これらの層は、他の
温度も使用されるが、およそ７００℃で最後に硬化され
る。
合、プレーナ層はポストの除去に続いて最終的に硬化さ
れることを理解すべきである。例えば、ＳＯＧ層及びド
ープされたＴＥＯＳ ＳｉＯ2層がプレーナ層を形成する
ために使用され、かつＳＯＧがプレーナ層を形成するた
めに使用される前述の実施例では、これらの層は、他の
温度も使用されるが、およそ７００℃で最後に硬化され
る。
【００２４】最後に、図１のステップ１４０では、図６
に示されているように、開口２４０が材料２５０で充て
んされている。例えば、開口は、開口を充てんするため
にブランケットＣＶＤタングステン（Ｗ）堆積及びエッ
チバック処理を使用して適当な接点又は相互接続を形成
するように充てんされる。他の方法並びに他の適当な導
電材、例えばアルミニウム（Ａｌ）及びポリシリコン
が、開口に適当な接点を形成するのに使用される。開口
が下部にある領域に適当な接点を形成するために完全に
充てんされる必要がなく、電気的接続が下部にある領域
に形成されるように、何らかの適当な導電材が開口に形
成されればよいことを理解すべきである。例えば、導電
材の層が、下部にある領域に適当な接点を形成するため
に接触されるべき下部にある領域の上の部分と、かつ開
口の側壁の一部に沿って形成されてもよい。
に示されているように、開口２４０が材料２５０で充て
んされている。例えば、開口は、開口を充てんするため
にブランケットＣＶＤタングステン（Ｗ）堆積及びエッ
チバック処理を使用して適当な接点又は相互接続を形成
するように充てんされる。他の方法並びに他の適当な導
電材、例えばアルミニウム（Ａｌ）及びポリシリコン
が、開口に適当な接点を形成するのに使用される。開口
が下部にある領域に適当な接点を形成するために完全に
充てんされる必要がなく、電気的接続が下部にある領域
に形成されるように、何らかの適当な導電材が開口に形
成されればよいことを理解すべきである。例えば、導電
材の層が、下部にある領域に適当な接点を形成するため
に接触されるべき下部にある領域の上の部分と、かつ開
口の側壁の一部に沿って形成されてもよい。
【００２５】図７は、本発明による半導体装置の製造用
の除去されるポストの処理のための他の例示方法をフロ
ー図の形で示している。図７の方法をより良く説明する
ために、図８〜図１２が図７の方法で実行されるステッ
プを示すために使用される。図１の方法における基板２
００に関する前述の記載は、図８〜図１２に示される図
７の方法における基板４００に同様に適用することを理
解すべきである。さらに、本発明による除去されるポス
トの処理以前に実行される種々の処理ステップに関する
前述の議論はまた、図７の方法にも適用される。図８に
示されるように、例えば、ドープされた領域４０１、フ
ィールド酸化膜領域４０２、外部の絶縁二酸化シリコン
（ＳｉＯ2）層４１１によって囲まれる多結晶シリコン
（ポリシリコン）ゲート４１０を含むＭＯＳトランジス
タは基板４００に形成される。
の除去されるポストの処理のための他の例示方法をフロ
ー図の形で示している。図７の方法をより良く説明する
ために、図８〜図１２が図７の方法で実行されるステッ
プを示すために使用される。図１の方法における基板２
００に関する前述の記載は、図８〜図１２に示される図
７の方法における基板４００に同様に適用することを理
解すべきである。さらに、本発明による除去されるポス
トの処理以前に実行される種々の処理ステップに関する
前述の議論はまた、図７の方法にも適用される。図８に
示されるように、例えば、ドープされた領域４０１、フ
ィールド酸化膜領域４０２、外部の絶縁二酸化シリコン
（ＳｉＯ2）層４１１によって囲まれる多結晶シリコン
（ポリシリコン）ゲート４１０を含むＭＯＳトランジス
タは基板４００に形成される。
【００２６】図７のステップ３００では、図８に示すよ
うに、エッチング停止層４０５が基板４００に形成され
てウエハの表面にエッチング停止層が形成される。一つ
の実施例では、このエッチング停止層が、ウエハの表面
上の露光されたシリコン（Ｓｉ）領域におよそ３０Å〜
２００Åの範囲の二酸化シリコン（ＳｉＯ2 ）を成長さ
せることによって形成される。その代わりに、この酸化
物エッチング停止層はウエハに堆積させてもよい。どち
らの例でも、他の酸化物が使用できる。さらに、他の材
料、例えば、ＣＶＤ蒸着の窒化シリコン（Ｓｉ3Ｎ4）は
このエッチング停止層を形成する際に使用される。この
エッチング停止ために選ばれた材料は、下記の理由のた
めの他の要因に依存することを理解すべきである。
うに、エッチング停止層４０５が基板４００に形成され
てウエハの表面にエッチング停止層が形成される。一つ
の実施例では、このエッチング停止層が、ウエハの表面
上の露光されたシリコン（Ｓｉ）領域におよそ３０Å〜
２００Åの範囲の二酸化シリコン（ＳｉＯ2 ）を成長さ
せることによって形成される。その代わりに、この酸化
物エッチング停止層はウエハに堆積させてもよい。どち
らの例でも、他の酸化物が使用できる。さらに、他の材
料、例えば、ＣＶＤ蒸着の窒化シリコン（Ｓｉ3Ｎ4）は
このエッチング停止層を形成する際に使用される。この
エッチング停止ために選ばれた材料は、下記の理由のた
めの他の要因に依存することを理解すべきである。
【００２７】図７のステップでは、図８に示すように材
料層４２０が半導体ウエハに堆積され、材料層が半導体
ウエハに形成される。この材料は、例えば、ポリシリコ
ン、アルミニウム、又はタングステンを含み、かつこの
議論のために“ポスト材料”と称される。好ましくは、
このポスト材料は、それが後でエッチングされることを
考慮して選択される。この点について、エッチング停止
材料よりもより高速にポスト材料をエッチングするエッ
チング技術が使用され、したがって、下部にある表面が
エッチングによって損傷するのを防止する。エッチング
停止層が二酸化シリコン（ＳｉＯ2 ）を含み、かつポリ
シリコン層がこのエッチング停止層に堆積される一つの
実施例では、酸化物に選択的である塩素プラズマエッチ
ングはポリシリコンをエッチングするために使用され
る。ここで、ポリシリコンポストを形成するために使用
される方法は、基板上にポリシリコンポストを形成する
ために一般に使用される方法と同様であることを理解す
べきである。好ましくは、ポスト材料層の厚さは、図１
の方法で使用されるべき感光材の厚さに関する前述の要
因を考慮に入れて選択される。要するに、好ましくは、
ウエハに形成されるポスト材料層は、ウエハの最高のト
ポロジー、最高のトポロジーに必要とされる何らかの最
小絶縁膜厚を考慮し、かつ後述の理由ためのエッチバッ
クマージンを任意に考慮する厚さを有する。
料層４２０が半導体ウエハに堆積され、材料層が半導体
ウエハに形成される。この材料は、例えば、ポリシリコ
ン、アルミニウム、又はタングステンを含み、かつこの
議論のために“ポスト材料”と称される。好ましくは、
このポスト材料は、それが後でエッチングされることを
考慮して選択される。この点について、エッチング停止
材料よりもより高速にポスト材料をエッチングするエッ
チング技術が使用され、したがって、下部にある表面が
エッチングによって損傷するのを防止する。エッチング
停止層が二酸化シリコン（ＳｉＯ2 ）を含み、かつポリ
シリコン層がこのエッチング停止層に堆積される一つの
実施例では、酸化物に選択的である塩素プラズマエッチ
ングはポリシリコンをエッチングするために使用され
る。ここで、ポリシリコンポストを形成するために使用
される方法は、基板上にポリシリコンポストを形成する
ために一般に使用される方法と同様であることを理解す
べきである。好ましくは、ポスト材料層の厚さは、図１
の方法で使用されるべき感光材の厚さに関する前述の要
因を考慮に入れて選択される。要するに、好ましくは、
ウエハに形成されるポスト材料層は、ウエハの最高のト
ポロジー、最高のトポロジーに必要とされる何らかの最
小絶縁膜厚を考慮し、かつ後述の理由ためのエッチバッ
クマージンを任意に考慮する厚さを有する。
【００２８】次に、図７のステップ３２０では、図９に
示されるように、ポスト４２１が基板４００上に形成さ
れ、ポスト材料層がポストにパターン化される。ここ
で、このポスト材料層が、ウエハの表面上にポストを残
してエッチングされる。ポスト材料層をエッチングする
とき、ハードマスク層４２５が層４２０上に形成されて
いる図８に示されているように任意のハードマスク層が
最初にポスト材料層に形成される。この任意のハードマ
スク層例えば、およそ５００Å〜１０００Åの範囲の厚
さを有する二酸化シリコン（ＳｉＯ2 ）をウエハに堆積
させる。しかしながら、他の酸化膜も使用できる。その
代わりに、ＳｉＯ2 を含むハードマスク層を、例えば、
ポスト材料がポリシリコンを含むウエハ面上に熱的に成
長させることもできる。次に、ホトレジスト層が、ハー
ドマスク層に堆積され、かつウエハ上のポストが形成さ
れる領域に重なるようにパターン化される。このウエハ
上の領域は、パターン化されたホトレジスト層４２６が
ハードマスク層４２５上に形成されている図８に示され
ている。ここで、図１の方法で使用されるポストの形状
及び位置に関する前述の記載は、図７の方法で形成され
たポストに同様に適用することを理解すべきである。次
に、ハードマスク層は、エッチングされ、続いてパター
ン化されたホトレジスト層４２６が取り除かれる。ポス
ト材料は、次に図９のハードマスク４２７のように残さ
れたハードマスクを使用してエッチングされ、ポストを
形成される。ハードマスクがＳｉＯ2 を含み、ポスト材
料がポリシリコンを含み、かつエッチング停止層がＳｉ
Ｏ2 を含んでいるので、下部にある酸化物エッチング停
止層で停止するように、ＳｉＯ2 に対して選択的である
塩素プラズマエッチングがポリシリコンをエッチングす
るために使用される。何らかのエッチング残留物は、例
えば、硫酸クリーン、又はドライクリーンのような標準
ウエットクリーンを使用してこのエッチングに続いて取
り除かれる。
示されるように、ポスト４２１が基板４００上に形成さ
れ、ポスト材料層がポストにパターン化される。ここ
で、このポスト材料層が、ウエハの表面上にポストを残
してエッチングされる。ポスト材料層をエッチングする
とき、ハードマスク層４２５が層４２０上に形成されて
いる図８に示されているように任意のハードマスク層が
最初にポスト材料層に形成される。この任意のハードマ
スク層例えば、およそ５００Å〜１０００Åの範囲の厚
さを有する二酸化シリコン（ＳｉＯ2 ）をウエハに堆積
させる。しかしながら、他の酸化膜も使用できる。その
代わりに、ＳｉＯ2 を含むハードマスク層を、例えば、
ポスト材料がポリシリコンを含むウエハ面上に熱的に成
長させることもできる。次に、ホトレジスト層が、ハー
ドマスク層に堆積され、かつウエハ上のポストが形成さ
れる領域に重なるようにパターン化される。このウエハ
上の領域は、パターン化されたホトレジスト層４２６が
ハードマスク層４２５上に形成されている図８に示され
ている。ここで、図１の方法で使用されるポストの形状
及び位置に関する前述の記載は、図７の方法で形成され
たポストに同様に適用することを理解すべきである。次
に、ハードマスク層は、エッチングされ、続いてパター
ン化されたホトレジスト層４２６が取り除かれる。ポス
ト材料は、次に図９のハードマスク４２７のように残さ
れたハードマスクを使用してエッチングされ、ポストを
形成される。ハードマスクがＳｉＯ2 を含み、ポスト材
料がポリシリコンを含み、かつエッチング停止層がＳｉ
Ｏ2 を含んでいるので、下部にある酸化物エッチング停
止層で停止するように、ＳｉＯ2 に対して選択的である
塩素プラズマエッチングがポリシリコンをエッチングす
るために使用される。何らかのエッチング残留物は、例
えば、硫酸クリーン、又はドライクリーンのような標準
ウエットクリーンを使用してこのエッチングに続いて取
り除かれる。
【００２９】他の材料がハードマスクを形成する際に使
用されることを理解すべきである。例えば、窒化シリコ
ン（Ｓｉ3Ｎ4）が使用される。やはり、ハードマスクた
めに選択された材料は、エッチング停止層ための材料、
ポスト材料の種類、ポストをパターン化するとき使用さ
れるべき選択エッチングの化学作用に互いに依存してい
ることを理解すべきである。前述のハードマスクの使用
は任意であるのに対して、ホトレジストそのものは、ポ
ストを形成するためにポスト材料をエッチングする際に
パターン化され、かつ使用されるポスト材料に直接被覆
されることをまた理解すべきである。
用されることを理解すべきである。例えば、窒化シリコ
ン（Ｓｉ3Ｎ4）が使用される。やはり、ハードマスクた
めに選択された材料は、エッチング停止層ための材料、
ポスト材料の種類、ポストをパターン化するとき使用さ
れるべき選択エッチングの化学作用に互いに依存してい
ることを理解すべきである。前述のハードマスクの使用
は任意であるのに対して、ホトレジストそのものは、ポ
ストを形成するためにポスト材料をエッチングする際に
パターン化され、かつ使用されるポスト材料に直接被覆
されることをまた理解すべきである。
【００３０】次に、図７のステップ３３０では、プレー
ナ層が基板上のポストの周りに形成される。これは、プ
レーナ層４３０が、基板４００上のポスト４２１の周り
に形成される図１０に示されている。図１の方法でプレ
ーナ層を形成するために使用される前記の方法及び材料
は、ポストを囲むプレーナ層が形成され、かつこのポス
トがウエハの表面で露出されるように図７の方法で同様
に使用されることを理解すべきである。ポストがポリシ
リコンを含んでいるので、上部にあるプレーナ層を形成
するために使用されるＳＯＧ層は、ポストの除去以前に
十分硬化されることをまた理解すべきである。高温はホ
トレジストポストのかなりの縮みを生じるので、これ
は、ＳＯＧ層が最終的に硬化されなかった前述の記載と
対照されるべきである。
ナ層が基板上のポストの周りに形成される。これは、プ
レーナ層４３０が、基板４００上のポスト４２１の周り
に形成される図１０に示されている。図１の方法でプレ
ーナ層を形成するために使用される前記の方法及び材料
は、ポストを囲むプレーナ層が形成され、かつこのポス
トがウエハの表面で露出されるように図７の方法で同様
に使用されることを理解すべきである。ポストがポリシ
リコンを含んでいるので、上部にあるプレーナ層を形成
するために使用されるＳＯＧ層は、ポストの除去以前に
十分硬化されることをまた理解すべきである。高温はホ
トレジストポストのかなりの縮みを生じるので、これ
は、ＳＯＧ層が最終的に硬化されなかった前述の記載と
対照されるべきである。
【００３１】次に、図７のステップ３４０では、ポスト
は、プレーナ絶縁層の至る所でそれぞれの開口を残すよ
うに取り除かれる。ポストを取り除くために使用される
技術は、ポストを形成するために使用される特定の材
料、ポストを囲む上部にあるプレーナ層及びエッチング
停止層に依存する。ポスト材料はポリシリコンを含み、
上部にある層はＳｉＯ2を含み、かつエッチング停止層
はＳｉＯ2を含んでいるので、例えば、酸化物に選択的
である塩素プラズマエッチングがポストを取り除くため
に使用される。
は、プレーナ絶縁層の至る所でそれぞれの開口を残すよ
うに取り除かれる。ポストを取り除くために使用される
技術は、ポストを形成するために使用される特定の材
料、ポストを囲む上部にあるプレーナ層及びエッチング
停止層に依存する。ポスト材料はポリシリコンを含み、
上部にある層はＳｉＯ2を含み、かつエッチング停止層
はＳｉＯ2を含んでいるので、例えば、酸化物に選択的
である塩素プラズマエッチングがポストを取り除くため
に使用される。
【００３２】一旦、ポスト材料が取り除かれると、ポス
ト４２１及びエッチング停止材を開口から取り除くいて
層４３０に開口４４０が形成された図１１に示されてい
るように、開口におけるエッチング停止層が図７のステ
ップ３５０で取り除かれる。開口におけるエッチング停
止材を取り除くために使用される技術は、エッチング停
止層ために使用される材料に依存する。エッチング停止
層を取り除くために使用される技術は、下部にある表面
に損傷をほとんど生じないか又は開口の内部から洗浄さ
れなければならない何らかの不所望のポリマーもほとん
ど形成しないことが望ましい。エッチング停止層がＳｉ
Ｏ2 を含んでいる実施例では、この酸化物は、短いゼロ
ポリマー、非選択エッチングを使用して開口からエッチ
ングで除かれる。この非選択エッチングは、下部にある
表面にイオン損傷をほとんど生じないし、かつ開口の内
部から洗浄されなければならない不所望のポリマーを形
成しない。その代わりに、この酸化物は、開口の何らか
の充てん以前にプリデップ技術を使用して開口からデッ
プされ除かれる。
ト４２１及びエッチング停止材を開口から取り除くいて
層４３０に開口４４０が形成された図１１に示されてい
るように、開口におけるエッチング停止層が図７のステ
ップ３５０で取り除かれる。開口におけるエッチング停
止材を取り除くために使用される技術は、エッチング停
止層ために使用される材料に依存する。エッチング停止
層を取り除くために使用される技術は、下部にある表面
に損傷をほとんど生じないか又は開口の内部から洗浄さ
れなければならない何らかの不所望のポリマーもほとん
ど形成しないことが望ましい。エッチング停止層がＳｉ
Ｏ2 を含んでいる実施例では、この酸化物は、短いゼロ
ポリマー、非選択エッチングを使用して開口からエッチ
ングで除かれる。この非選択エッチングは、下部にある
表面にイオン損傷をほとんど生じないし、かつ開口の内
部から洗浄されなければならない不所望のポリマーを形
成しない。その代わりに、この酸化物は、開口の何らか
の充てん以前にプリデップ技術を使用して開口からデッ
プされ除かれる。
【００３３】最後に、図７のステップ３６０では、開口
４４０が材料４５０で充てんされた図１２に示されてい
るように、一つの材料が開口に形成される。図１の方法
における開口からの接点の形成に関する前述の議論は同
様に図７の方法にも適用される。
４４０が材料４５０で充てんされた図１２に示されてい
るように、一つの材料が開口に形成される。図１の方法
における開口からの接点の形成に関する前述の議論は同
様に図７の方法にも適用される。
【００３４】したがって、本発明による除去されるポス
トの処理は、図６及び図１２に示されているように自己
整列接点を形成するために使用される。実際、これらの
図では、開口２４０及び４４０は、ポリシリコンゲート
２１０及び４１０をそれぞれ露出させないで、絶縁酸化
物層２１１及び４１１に近接して、かつ一部を絶縁酸化
物層２１１及び４１１の上に形成させている。開口２４
０及び４４０は、電気的短絡の危険なしに適当な接点を
形成するために使用される。したがって、本発明による
除去されるポスト処理は、接点が半導体装置にまさに近
接して安全に形成されるので、将来の高密度大規模集積
（ＶＬＳＩ）回路及び超大規模集積（ＵＬＳＩ）回路を
製造する際に有益であることが分かる。
トの処理は、図６及び図１２に示されているように自己
整列接点を形成するために使用される。実際、これらの
図では、開口２４０及び４４０は、ポリシリコンゲート
２１０及び４１０をそれぞれ露出させないで、絶縁酸化
物層２１１及び４１１に近接して、かつ一部を絶縁酸化
物層２１１及び４１１の上に形成させている。開口２４
０及び４４０は、電気的短絡の危険なしに適当な接点を
形成するために使用される。したがって、本発明による
除去されるポスト処理は、接点が半導体装置にまさに近
接して安全に形成されるので、将来の高密度大規模集積
（ＶＬＳＩ）回路及び超大規模集積（ＵＬＳＩ）回路を
製造する際に有益であることが分かる。
【００３５】従来の自己整列接点処理と対比すると、本
発明による除去されるポスト処理は、接点開口をエッチ
ングするために従来の自己整列接点処理に使用される高
度選択性エッチングの化学作用を必要としないことを理
解すべきである。さらに、エッチング停止層で停止する
高度選択性の接点開口エッチングを使用する結果として
接点開口に形成される不所望のポリマーは避けられる。
この点で、本発明による除去されるポストの処理は、従
来の自己整列接点処理をおおいに簡単にする。本発明に
よる除去されるポストの処理はまた、従来の自己整列接
点処理で必要とされるエッチング停止側壁スペーサは接
点開口を形成する際にもはや必要とされないので、接点
開口に対して減少されたアスペクト比を提供する。した
がって、２つの近接した間隔の装置構造体間の接点領域
は今ではより大きいので、接点の実効抵抗を減少する。
さらに、この減少されたアスペクト比はステップカバレ
ッジを改善し、開口に信頼性のある接点を形成する。
発明による除去されるポスト処理は、接点開口をエッチ
ングするために従来の自己整列接点処理に使用される高
度選択性エッチングの化学作用を必要としないことを理
解すべきである。さらに、エッチング停止層で停止する
高度選択性の接点開口エッチングを使用する結果として
接点開口に形成される不所望のポリマーは避けられる。
この点で、本発明による除去されるポストの処理は、従
来の自己整列接点処理をおおいに簡単にする。本発明に
よる除去されるポストの処理はまた、従来の自己整列接
点処理で必要とされるエッチング停止側壁スペーサは接
点開口を形成する際にもはや必要とされないので、接点
開口に対して減少されたアスペクト比を提供する。した
がって、２つの近接した間隔の装置構造体間の接点領域
は今ではより大きいので、接点の実効抵抗を減少する。
さらに、この減少されたアスペクト比はステップカバレ
ッジを改善し、開口に信頼性のある接点を形成する。
【００３６】前述の説明は、ＭＯＳトランジスタに接点
を整列するような本発明による除去されるポストの処理
を使用する自己整列接点の形成を示している一方、接点
がまた、本発明による除去されるポストの処理を使用し
て種々の他の半導体構造体に整列されることを理解すべ
きである。例えば、本発明により形成される接点はま
た、絶縁配線、他の種類の絶縁ゲート並びに電気的短絡
を生じないフィールド酸化膜領域に整列される。フィー
ルド酸化膜領域の例では、従来の自己整列接点処理は、
接点開口エッチング中バードビークの引き戻しを防止す
るためにエッチング停止層を必要とした。すなわち、フ
ィールド酸化膜領域に形成されたエッチング停止層は、
接点開口エッチングが、フィールド酸化膜領域端を引き
上げること、かつ下部にある基板を接点金属に露出する
ことを、かつ電気的短絡を形成することを防止する。他
の従来の自己整列接点処理に比べて、これはまた、接点
開口をエッチングするために高度選択性エッチングの化
学作用及び接点開口からのエッチング停止層の除去を必
要とした。本発明による除去されるポストの処理は、接
点開口エッチングための高度選択性エッチングの化学作
用又は接点開口からのエッチング停止層の除去を必要と
しなく、したがってフィールド酸化膜領域に接点を整列
するためにより単純な処理を提供する。
を整列するような本発明による除去されるポストの処理
を使用する自己整列接点の形成を示している一方、接点
がまた、本発明による除去されるポストの処理を使用し
て種々の他の半導体構造体に整列されることを理解すべ
きである。例えば、本発明により形成される接点はま
た、絶縁配線、他の種類の絶縁ゲート並びに電気的短絡
を生じないフィールド酸化膜領域に整列される。フィー
ルド酸化膜領域の例では、従来の自己整列接点処理は、
接点開口エッチング中バードビークの引き戻しを防止す
るためにエッチング停止層を必要とした。すなわち、フ
ィールド酸化膜領域に形成されたエッチング停止層は、
接点開口エッチングが、フィールド酸化膜領域端を引き
上げること、かつ下部にある基板を接点金属に露出する
ことを、かつ電気的短絡を形成することを防止する。他
の従来の自己整列接点処理に比べて、これはまた、接点
開口をエッチングするために高度選択性エッチングの化
学作用及び接点開口からのエッチング停止層の除去を必
要とした。本発明による除去されるポストの処理は、接
点開口エッチングための高度選択性エッチングの化学作
用又は接点開口からのエッチング停止層の除去を必要と
しなく、したがってフィールド酸化膜領域に接点を整列
するためにより単純な処理を提供する。
【００３７】図６及び図１２に示されているように、本
発明による除去されるポストの処理を使用して形成され
たプレーナ表面トポロジーは、多重レベル集積回路の連
続層の製造を助けることをまた理解すべきである。表面
トポロジーはリソグラフィ精細度の確度に影響するの
で、得られるプレーナ表面トポロジーは、将来の高密度
大規模集積（ＶＬＳＩ）回路及び超大規模集積（ＵＬＳ
Ｉ）回路を製造する際に有益であることが分かることを
理解すべきである。実際、種々の導電線は、例えば、メ
モリ及びマイクロプロセッサのような種々の機能バイポ
ーラ、ＢｉＣＭＯＳ、及びＣＭＯＳ集積回路を製造する
際に望まれるような適当な相互接続を形成するために接
点充てん２５０及び４５０並びに他の接点充てん上に後
でパターン化される。
発明による除去されるポストの処理を使用して形成され
たプレーナ表面トポロジーは、多重レベル集積回路の連
続層の製造を助けることをまた理解すべきである。表面
トポロジーはリソグラフィ精細度の確度に影響するの
で、得られるプレーナ表面トポロジーは、将来の高密度
大規模集積（ＶＬＳＩ）回路及び超大規模集積（ＵＬＳ
Ｉ）回路を製造する際に有益であることが分かることを
理解すべきである。実際、種々の導電線は、例えば、メ
モリ及びマイクロプロセッサのような種々の機能バイポ
ーラ、ＢｉＣＭＯＳ、及びＣＭＯＳ集積回路を製造する
際に望まれるような適当な相互接続を形成するために接
点充てん２５０及び４５０並びに他の接点充てん上に後
でパターン化される。
【００３８】さらに、図２〜図６及び図８〜図１２の半
導体ウエハのための除去されるポストの処理ための方法
の記載は、基板上の層に一つの開口を形成するために一
つのポストだけを形成するように示されているが、この
記載は、本発明を明瞭に理解するための単なる例示であ
ると理解されるべきである。図２〜図６及び図８〜図１
２の図は、より大きな半導体基板の単なる部分図であ
り、他のポスト及び開口はこの同一の基板を使用して形
成されることを理解すべきである。本発明は、これらの
他のポスト及び開口を形成する際に実施され、かつまた
基板上に形成される他の開口の幾つかだけを形成する際
に実施される。
導体ウエハのための除去されるポストの処理ための方法
の記載は、基板上の層に一つの開口を形成するために一
つのポストだけを形成するように示されているが、この
記載は、本発明を明瞭に理解するための単なる例示であ
ると理解されるべきである。図２〜図６及び図８〜図１
２の図は、より大きな半導体基板の単なる部分図であ
り、他のポスト及び開口はこの同一の基板を使用して形
成されることを理解すべきである。本発明は、これらの
他のポスト及び開口を形成する際に実施され、かつまた
基板上に形成される他の開口の幾つかだけを形成する際
に実施される。
【００３９】前述のように、本発明により形成されるポ
ストは、例えば、接点及び／又はバイア開口を形成する
ためにポストを囲む層の至る所に種々の形状の開口を形
成するために使用される。本発明による除去されるポス
トの処理ための前述の記載は、接点開口を形成するよう
に図２〜図６及び図８〜図１２に示されている一方、本
発明はまた、例えば、本発明による除去されるポストの
処理を使用して基板における２つ以上の下部にある領域
を接続する際並びに２つ以上の接点を接続する際に単一
のレベル相互接続構造体を形成するために、その他の目
的のために開口を形成するために使用されることを理解
すべきである。図１３〜図１７は、除去されるポストの
処理は、下記のような相互接続構造体を形成するために
いかに実行されるかを示している。
ストは、例えば、接点及び／又はバイア開口を形成する
ためにポストを囲む層の至る所に種々の形状の開口を形
成するために使用される。本発明による除去されるポス
トの処理ための前述の記載は、接点開口を形成するよう
に図２〜図６及び図８〜図１２に示されている一方、本
発明はまた、例えば、本発明による除去されるポストの
処理を使用して基板における２つ以上の下部にある領域
を接続する際並びに２つ以上の接点を接続する際に単一
のレベル相互接続構造体を形成するために、その他の目
的のために開口を形成するために使用されることを理解
すべきである。図１３〜図１７は、除去されるポストの
処理は、下記のような相互接続構造体を形成するために
いかに実行されるかを示している。
【００４０】図１３に示されるように、２つのポスト５
２１ａ及び５２１ｂが基板５００の上部にあるプレーナ
層５３０に形成された。ポスト５２１ａ及び５２１ｂを
含むこのプレーナ層５３０は、図１の方法又は図７の方
法のどちらかに従って形成される。材料層５６０が、ポ
スト５２１ａ及び５２１ｂを使用して２つの接点間相互
接続を形成するポストを形成するためにプレーナ層５３
０に形成される。層５３０上で実行されるこの除去され
るポスト処理はまた、図１の方法又は図７の方法のどち
らかに従って形成される。図１４に示されるように、層
５６０はポスト５６１を形成するためにパターン化され
る。ポスト５６１は、少なくとも一部はポスト５２１ａ
及び５２１ｂのそれぞれと重なり、ポスト５２１ａと５
２１ｂ間に延びることを理解すべきである。ポスト５６
１が図７の方法に従ってパターン化されるならば、下部
にある層５３０は、ポスト５６１を形成するために材料
５６０をパターン化する際にエッチング停止として使用
されることをまた理解すべきである。例えば、下部にあ
る層は絶縁酸化物を含む一方、材料５６０はポリシリコ
ンを含む。
２１ａ及び５２１ｂが基板５００の上部にあるプレーナ
層５３０に形成された。ポスト５２１ａ及び５２１ｂを
含むこのプレーナ層５３０は、図１の方法又は図７の方
法のどちらかに従って形成される。材料層５６０が、ポ
スト５２１ａ及び５２１ｂを使用して２つの接点間相互
接続を形成するポストを形成するためにプレーナ層５３
０に形成される。層５３０上で実行されるこの除去され
るポスト処理はまた、図１の方法又は図７の方法のどち
らかに従って形成される。図１４に示されるように、層
５６０はポスト５６１を形成するためにパターン化され
る。ポスト５６１は、少なくとも一部はポスト５２１ａ
及び５２１ｂのそれぞれと重なり、ポスト５２１ａと５
２１ｂ間に延びることを理解すべきである。ポスト５６
１が図７の方法に従ってパターン化されるならば、下部
にある層５３０は、ポスト５６１を形成するために材料
５６０をパターン化する際にエッチング停止として使用
されることをまた理解すべきである。例えば、下部にあ
る層は絶縁酸化物を含む一方、材料５６０はポリシリコ
ンを含む。
【００４１】次に、プレーナ層５７０が図１５に示すよ
うにポスト５６１を囲む層５３０に形成される。ポスト
５６１並びにポスト５２１ａ及び５２１ｂを形成するた
めに使用された材料は、その後にウエハの表面に開口５
８０を形成するために取り除かれる。ポスト５６１を形
成するために使用される材料は、ポスト５２１ａ及び５
２１ｂを形成するために使用される材料と同じかもしれ
ないし、違うかもしれないことを理解すべきである。材
料は同じであれば、やはり、全てのポストは、多分、好
ましくは単一の処理で取り除かれる。ポストが取り除か
れた後、開口５８０は適当な相互接続構造体５９０を形
成するために充てんされる。
うにポスト５６１を囲む層５３０に形成される。ポスト
５６１並びにポスト５２１ａ及び５２１ｂを形成するた
めに使用された材料は、その後にウエハの表面に開口５
８０を形成するために取り除かれる。ポスト５６１を形
成するために使用される材料は、ポスト５２１ａ及び５
２１ｂを形成するために使用される材料と同じかもしれ
ないし、違うかもしれないことを理解すべきである。材
料は同じであれば、やはり、全てのポストは、多分、好
ましくは単一の処理で取り除かれる。ポストが取り除か
れた後、開口５８０は適当な相互接続構造体５９０を形
成するために充てんされる。
【００４２】本発明はまた、相互接続構造体６１０を有
するプレーナ層６２０が基板６００の領域６０２及び６
０３を接続するために形成された図１８に示されるよう
に基板における２つ以上の下部にある領域を接続する際
に相互接続構造体のために使用される。領域６０２及び
６０３は、フィールド酸化膜領域６０１によって分離さ
れるように図１８に示されている。一方、領域６０２及
び６０３は、他の半導体構造体、例えば、ポリシリコン
ゲートによって分離されることを理解すべきである。本
発明はまた、直接に互いに隣接している基板の２つの領
域間の相互接続構造体を形成するために使用される。さ
らに、本発明は、下部にある層に形成される２つ以上の
接点を接続するために相互接続構造体を形成するために
使用される。このような接点は、本発明を使用して形成
されるかもしれないし、形成されないかもしれない。
するプレーナ層６２０が基板６００の領域６０２及び６
０３を接続するために形成された図１８に示されるよう
に基板における２つ以上の下部にある領域を接続する際
に相互接続構造体のために使用される。領域６０２及び
６０３は、フィールド酸化膜領域６０１によって分離さ
れるように図１８に示されている。一方、領域６０２及
び６０３は、他の半導体構造体、例えば、ポリシリコン
ゲートによって分離されることを理解すべきである。本
発明はまた、直接に互いに隣接している基板の２つの領
域間の相互接続構造体を形成するために使用される。さ
らに、本発明は、下部にある層に形成される２つ以上の
接点を接続するために相互接続構造体を形成するために
使用される。このような接点は、本発明を使用して形成
されるかもしれないし、形成されないかもしれない。
【００４３】相互接続構造体の形成のための前述の記載
は、２つの領域のみの間の相互接続を与えるために一つ
のポストだけを形成するように示されているが、この記
載は本発明をより明瞭に理解するための単なる例示であ
り、本発明による除去されるポストの処理は２つ以上の
領域間の相互接続構造体を形成するために使用されるこ
とを理解すべきである。図１３〜図１７及び図１８の図
はより大きな半導体基板の単なる部分図で、かつ他の相
互接続ポスト及び開口はこれらの同一の基板を使用して
形成されることを理解すべきである。本発明は、これら
の他のポスト及び開口を形成する際に実施され、また基
板上に形成される他の開口の幾つかのみを形成する際に
実施されることをまた理解すべきである。
は、２つの領域のみの間の相互接続を与えるために一つ
のポストだけを形成するように示されているが、この記
載は本発明をより明瞭に理解するための単なる例示であ
り、本発明による除去されるポストの処理は２つ以上の
領域間の相互接続構造体を形成するために使用されるこ
とを理解すべきである。図１３〜図１７及び図１８の図
はより大きな半導体基板の単なる部分図で、かつ他の相
互接続ポスト及び開口はこれらの同一の基板を使用して
形成されることを理解すべきである。本発明は、これら
の他のポスト及び開口を形成する際に実施され、また基
板上に形成される他の開口の幾つかのみを形成する際に
実施されることをまた理解すべきである。
【００４４】したがって、本発明による除去されるポス
トの処理が記載されている。前述のように、本発明によ
る除去されるポストの処理は自己整列接点を形成するた
めに使用される。この点で、有利なことには、本発明
は、自己整列接点ための接点開口をエッチングするため
に高度選択性エッチングの化学作用を使用する必要を除
くことによって半導体装置の製造のための一般的な自己
整列処理を簡単にする。本発明はまた、エッチング停止
側壁スペーサを有する必要を除くことによって自己整列
接点ための減少されたアスペクト比を提供し、したがっ
てより大きな接点領域を提供し、かつ開口から信頼性の
ある接点を形成するために必要なステップカバレッジを
改善させる。しかしながら、本発明はまた、種々の半導
体装置を製造するために他の方法で実施される。例え
ば、本発明は、種々の構造体、バイア又は相互接続構造
体に整列されない他の接点を形成するために使用され
る。
トの処理が記載されている。前述のように、本発明によ
る除去されるポストの処理は自己整列接点を形成するた
めに使用される。この点で、有利なことには、本発明
は、自己整列接点ための接点開口をエッチングするため
に高度選択性エッチングの化学作用を使用する必要を除
くことによって半導体装置の製造のための一般的な自己
整列処理を簡単にする。本発明はまた、エッチング停止
側壁スペーサを有する必要を除くことによって自己整列
接点ための減少されたアスペクト比を提供し、したがっ
てより大きな接点領域を提供し、かつ開口から信頼性の
ある接点を形成するために必要なステップカバレッジを
改善させる。しかしながら、本発明はまた、種々の半導
体装置を製造するために他の方法で実施される。例え
ば、本発明は、種々の構造体、バイア又は相互接続構造
体に整列されない他の接点を形成するために使用され
る。
【００４５】本発明は、半導体ウエハにおける種々の領
域のための適当な導電接続を与えるために絶縁層に開口
を形成することに関して上記に記載されているが、本発
明による除去されるポストの処理は、絶縁層又は誘電体
層に開口を形成するための使用に限定されないことを理
解すべきである。実際、本発明は、種々の半導体装置の
製造の際に他の種類の層、例えば金属層又は他の導電層
に開口を形成するために使用される。
域のための適当な導電接続を与えるために絶縁層に開口
を形成することに関して上記に記載されているが、本発
明による除去されるポストの処理は、絶縁層又は誘電体
層に開口を形成するための使用に限定されないことを理
解すべきである。実際、本発明は、種々の半導体装置の
製造の際に他の種類の層、例えば金属層又は他の導電層
に開口を形成するために使用される。
【００４６】本発明による詳細な記載は、発明者によっ
て考えられたベストモード及び好ましい実施例に関して
上記に記載されているが、本発明は前述の実施例に限定
されなく、種々の修正は、特許請求の範囲に規定された
ような本発明のより広い精神又は範囲から逸脱しないで
前述の実施例になされることを理解すべきである。した
がって、特定の実施例は限定的意味よりもむしろ実例の
意味に注意を払うべきである。
て考えられたベストモード及び好ましい実施例に関して
上記に記載されているが、本発明は前述の実施例に限定
されなく、種々の修正は、特許請求の範囲に規定された
ような本発明のより広い精神又は範囲から逸脱しないで
前述の実施例になされることを理解すべきである。した
がって、特定の実施例は限定的意味よりもむしろ実例の
意味に注意を払うべきである。
【図１】 本発明による半導体装置の製造用除去される
ポストの処理のための例示方法をフロー図の形で示す
図、
ポストの処理のための例示方法をフロー図の形で示す
図、
【図２】 本発明による感光材の形成後の半導体ウエハ
の部分断面図、
の部分断面図、
【図３】 感光材が本発明によりポストを形成するため
にパターン化された図２の半導体ウエハの断面図、
にパターン化された図２の半導体ウエハの断面図、
【図４】 プレーナ層が本発明によりポストの周りに形
成された図３の半導体ウエハの断面図、
成された図３の半導体ウエハの断面図、
【図５】 ポストが本発明により開口を形成するために
取り除かれた図４の半導体ウエハの断面図、
取り除かれた図４の半導体ウエハの断面図、
【図６】 開口が本発明により充てんされた図５の半導
体ウエハの断面図、
体ウエハの断面図、
【図７】 本発明による半導体装置の製造用除去される
ポストの処理のための他の例示方法をフロー図の形で示
す図、
ポストの処理のための他の例示方法をフロー図の形で示
す図、
【図８】 本発明によりエッチング停止層、ポスト材料
層、任意のハードマスク層及びパターン化されたホトレ
ジスト層の形成後の半導体ウエハの部分断面図、
層、任意のハードマスク層及びパターン化されたホトレ
ジスト層の形成後の半導体ウエハの部分断面図、
【図９】 ポスト材料が本発明によりポストを形成する
ためにパターン化された図８の半導体ウエハの断面図、
ためにパターン化された図８の半導体ウエハの断面図、
【図１０】 プレーナ層が本発明によりポストの周りに
形成された図９の半導体ウエハの断面図、
形成された図９の半導体ウエハの断面図、
【図１１】 ポストが本発明により開口を形成するため
に取り除かれた図１０の半導体ウエハの断面図、
に取り除かれた図１０の半導体ウエハの断面図、
【図１２】 開口が本発明により充てんされた図１１の
半導体ウエハの断面図、
半導体ウエハの断面図、
【図１３】 材料が本発明によりプレーナ層に形成され
た２つのポストを有するプレーナ層を持つ半導体ウエハ
の部分断面図、
た２つのポストを有するプレーナ層を持つ半導体ウエハ
の部分断面図、
【図１４】 材料が本発明によりポストを形成するため
にパターン化された図１３の半導体ウエハの断面図、
にパターン化された図１３の半導体ウエハの断面図、
【図１５】 プレーナ層が本発明によりポストの周りに
形成された図１４の半導体ウエハの断面図、
形成された図１４の半導体ウエハの断面図、
【図１６】 ポストが本発明により開口を形成するため
に取り除かれた図１５の半導体ウエハの断面図、
に取り除かれた図１５の半導体ウエハの断面図、
【図１７】 開口が本発明により充てんされた図１６の
半導体ウエハの断面図、
半導体ウエハの断面図、
【図１８】 相互接続構造体が本発明により形成された
半導体ウエハの部分断面図である。
半導体ウエハの部分断面図である。
２００、４００、５００、６００ 基板 ２０１ 拡散領域 ２０２、４０２ フィールド酸化膜領域 ２１０、４１０ ポリシリコンゲート ２１１、４１１ 二酸化シリコン層 ２２０ 感光材層 ２２１、４２１、５２１ａ、５２１ｂ、 ５６１ ポス
ト ２３０、４３０、５３０、５７０、６２０ プレーナ
層
ト ２３０、４３０、５３０、５７０、６２０ プレーナ
層
Claims (5)
- 【請求項１】 半導体ウエハ上の除去されるポストの処
理方法であって、（ａ）前記半導体ウエハ上に第１の材
料層を形成するステップと、（ｂ）前記半導体ウエハ上
にポストを形成するために前記第１の材料層をパターン
化するステップと、（ｃ）前記半導体ウエハ上及び前記
ポストの周りに第２の材料層を形成するステップと、
（ｄ）前記第２の材料層に開口を形成するために前記ポ
ストを取り除くステップとを含む除去されるポストの処
理方法。 - 【請求項２】 さらに、（ｅ）前記第２の材料層におけ
る開口に第３の材料を形成するステップを含む請求項１
に記載の除去されるポストの処理方法。 - 【請求項３】 接触されるべき領域を有する半導体ウエ
ハ上の除去されるポストの処理方法であって、（ａ）前
記半導体ウエハ上に第１の材料層を形成するステップ
と、（ｂ）少なくとも接触されるべき領域の一部にポス
トを形成するために前記第１の材料層をパターン化する
ステップと、（ｃ）前記半導体ウエハ上及び前記ポスト
の周りに絶縁材層を形成するステップと、（ｄ）少なく
とも接触されるべき領域の一部上の絶縁材層に開口を形
成するために前記ポストを取り除くステップと、（ｅ）
前記領域に接触するために前記絶縁材層における開口に
導電材を形成するステップとを含む半導体ウエハ上の除
去されるポストの処理方法。 - 【請求項４】（ａ）前記半導体ウエハ上に第１の材料層
を形成するステップと、（ｂ）前記半導体ウエハ上にポ
ストを形成するために前記第１の材料層をパターン化す
るステップと、（ｃ）前記半導体ウエハ上及び前記ポス
トの周りに第２の材料層を形成するステップと、（ｄ）
前記第２の材料層に開口を形成するために前記ポストを
取り除くステップとを含む半導体ウエハ上の除去される
ポストの処理方法によって製造された半導体装置。 - 【請求項５】 さらに、（ｅ）前記第２の材料層におけ
る開口に第３の材料を形成するステップを含む請求項４
に記載の半導体ウエハ上の除去されるポストの処理方法
によって製造された半導体装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US179615 | 1988-04-11 | ||
| US17961594A | 1994-01-10 | 1994-01-10 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH088209A true JPH088209A (ja) | 1996-01-12 |
Family
ID=22657288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7017425A Pending JPH088209A (ja) | 1994-01-10 | 1995-01-10 | 半導体装置の製造のための除去されるポストの処理方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5710061A (ja) |
| JP (1) | JPH088209A (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0179292B1 (ko) * | 1996-04-12 | 1999-04-15 | 문정환 | 반도체소자의 다층배선 형성방법 |
| US6562544B1 (en) * | 1996-11-04 | 2003-05-13 | Applied Materials, Inc. | Method and apparatus for improving accuracy in photolithographic processing of substrates |
| US6037244A (en) * | 1997-03-19 | 2000-03-14 | Advanced Microdevices, Inc. | Method of manufacturing a semiconductor device using advanced contact formation |
| US6033977A (en) * | 1997-06-30 | 2000-03-07 | Siemens Aktiengesellschaft | Dual damascene structure |
| US6004870A (en) * | 1997-08-26 | 1999-12-21 | Texas Instruments Incorporated | Method for forming a self-aligned contact |
| US6127721A (en) * | 1997-09-30 | 2000-10-03 | Siemens Aktiengesellschaft | Soft passivation layer in semiconductor fabrication |
| TW415060B (en) * | 1998-08-31 | 2000-12-11 | United Microelectronics Corp | Manufacturing method of self-aligned via hole in the multilevel interconnects |
| TW406369B (en) * | 1998-12-18 | 2000-09-21 | United Microelectronics Corp | Method for manufacturing damascene |
| US6329695B1 (en) * | 1999-01-06 | 2001-12-11 | Advanced Micro Devices, Inc. | Merged sidewall spacer formed between series-connected MOSFETs for improved integrated circuit operation |
| US6271142B1 (en) * | 1999-07-29 | 2001-08-07 | International Business Machines Corporation | Process for manufacture of trench DRAM capacitor buried plates |
| US6803318B1 (en) | 2000-09-14 | 2004-10-12 | Cypress Semiconductor Corp. | Method of forming self aligned contacts |
| US6403461B1 (en) * | 2001-07-25 | 2002-06-11 | Chartered Semiconductor Manufacturing Ltd. | Method to reduce capacitance between metal lines |
| KR100508538B1 (ko) * | 2003-02-04 | 2005-08-17 | 동부아남반도체 주식회사 | 반도체 금속 라인 제조 공정에서의 에어 갭 형성 방법 |
| US7070908B2 (en) * | 2003-04-14 | 2006-07-04 | Agilent Technologies, Inc. | Feature formation in thick-film inks |
| US7452804B2 (en) * | 2005-08-16 | 2008-11-18 | Infineon Technologies Ag | Single damascene with disposable stencil and method therefore |
| US8030215B1 (en) * | 2008-02-19 | 2011-10-04 | Marvell International Ltd. | Method for creating ultra-high-density holes and metallization |
| US8754530B2 (en) * | 2008-08-18 | 2014-06-17 | International Business Machines Corporation | Self-aligned borderless contacts for high density electronic and memory device integration |
| EP2951856B1 (en) * | 2013-01-29 | 2019-05-22 | Hewlett-Packard Development Company, L.P. | Interconnects through dielectric vias |
| US11215923B1 (en) * | 2020-08-03 | 2022-01-04 | Young Fast Optoelectronics Co., Ltd. | Method for manufacturing large-scale touch sensing pattern |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2233820A (en) * | 1989-06-26 | 1991-01-16 | Philips Nv | Providing an electrode on a semiconductor device |
| DE59009067D1 (de) * | 1990-04-27 | 1995-06-14 | Siemens Ag | Verfahren zur Herstellung einer Öffnung in einem Halbleiterschichtaufbau und dessen Verwendung zur Herstellung von Kontaktlöchern. |
| US5068207A (en) * | 1990-04-30 | 1991-11-26 | At&T Bell Laboratories | Method for producing a planar surface in integrated circuit manufacturing |
| US5219787A (en) * | 1990-07-23 | 1993-06-15 | Microelectronics And Computer Technology Corporation | Trenching techniques for forming channels, vias and components in substrates |
| US5158910A (en) * | 1990-08-13 | 1992-10-27 | Motorola Inc. | Process for forming a contact structure |
| US4997790A (en) * | 1990-08-13 | 1991-03-05 | Motorola, Inc. | Process for forming a self-aligned contact structure |
| JP2640174B2 (ja) * | 1990-10-30 | 1997-08-13 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| KR950002948B1 (ko) * | 1991-10-10 | 1995-03-28 | 삼성전자 주식회사 | 반도체 장치의 금속층간 절연막 형성방법 |
| US5187121A (en) * | 1991-12-18 | 1993-02-16 | International Business Machines Corporation | Process for fabrication of a semiconductor structure and contact stud |
| US5283208A (en) * | 1992-12-04 | 1994-02-01 | International Business Machines Corporation | Method of making a submicrometer local structure using an organic mandrel |
| KR100218726B1 (ko) * | 1992-12-30 | 1999-09-01 | 김영환 | 고집적 반도체 소자의 접속장치 및 그 제조방법 |
| US5275973A (en) * | 1993-03-01 | 1994-01-04 | Motorola, Inc. | Method for forming metallization in an integrated circuit |
| US5382545A (en) * | 1993-11-29 | 1995-01-17 | United Microelectronics Corporation | Interconnection process with self-aligned via plug |
-
1995
- 1995-01-10 JP JP7017425A patent/JPH088209A/ja active Pending
- 1995-08-17 US US08/515,675 patent/US5710061A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5710061A (en) | 1998-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5652182A (en) | Disposable posts for self-aligned non-enclosed contacts | |
| US5710061A (en) | Disposable post processing for semiconductor device fabrication | |
| US6140238A (en) | Self-aligned copper interconnect structure and method of manufacturing same | |
| US6573168B2 (en) | Methods for forming conductive contact body for integrated circuits using dummy dielectric layer | |
| US7012022B2 (en) | Self-patterning of photo-active dielectric materials for interconnect isolation | |
| US20070134917A1 (en) | Partial-via-first dual-damascene process with tri-layer resist approach | |
| US5929525A (en) | Process for creating vias using pillar technology | |
| US5861673A (en) | Method for forming vias in multi-level integrated circuits, for use with multi-level metallizations | |
| KR0179289B1 (ko) | 금속배선 형성방법 | |
| US5663108A (en) | Optimized metal pillar via process | |
| US5930672A (en) | Manufacture of semiconductor device having reliable and fine connection hole | |
| TW466683B (en) | Semiconductor device manufacturing method | |
| US5830804A (en) | Encapsulated dielectric and method of fabrication | |
| US20010016405A1 (en) | Unique via patterning scheme which utilizes hard mask cap for low dielectric constant materials | |
| US6716741B2 (en) | Method of patterning dielectric layer with low dielectric constant | |
| US6861376B1 (en) | Photoresist scum free process for via first dual damascene process | |
| JP2001118928A (ja) | 集積回路の製造方法 | |
| KR100367695B1 (ko) | 반도체소자의비아콘택형성방법 | |
| JPH10189709A (ja) | 集積回路装置の製造方法 | |
| KR100587036B1 (ko) | 반도체소자의 컨택 형성방법 | |
| KR100555486B1 (ko) | 심한단차가 있는 부분에 층간절연막을 형성하는 방법 | |
| KR100214848B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100604801B1 (ko) | 감광막 패턴을 사용하는 자기정렬 콘택 형성방법 | |
| KR100307272B1 (ko) | Mos소자제조방법 | |
| KR100244713B1 (ko) | 반도체 소자의 제조방법 |