JPH0883955A - 光アセンブリ - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、光素子チップと基板から成る光ア
センブリに関して、高精度且つ簡便なるインデクスアラ
イメント手段を提供する。 【構成】 光アセンブリ（１）を構成する光素子チップ
（１０）と基板（２０）の互いに向い合う表面（１１、
２１）に、傾斜面から成るインデクス（１２、２２）を
形成し、このインデクスを位置決め基準として画像計測
によるインデクスアライメントを行なうことにより達成
される。 【効果】 傾斜面から成るインデクスは、高精度且つ容
易にチップと基板に形成でき、しかも高精度且つ簡便に
画像計測処理を行なえるので、アライメント精度が向上
し、組立コストが低減される効果がある。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、光素子チップを基板に
組み立てた光アセンブリに係り、特に組立コストの削減
に好適なパッシヴアライメント方式に関する。

【０００２】

【従来の技術】光アセンブリでは、光素子チップと基板
の組立コストの削減が求められている。近年、従来のア
クティヴアライメント方式（光素子チップを動作させな
がらアライメントを行なう方式）に代わって、パッシヴ
アライメント方式（光素子チップを動作させない方式）
の研究が盛んである。

【０００３】パッシヴアライメント方式は、インデクス
アライメント方式とセルフアライメント方式に大別され
る。前者では、光素子チップと基板に設けたマークを画
像認識することにより、アライメントが行なわれる。後
者では、光素子チップと基板を接続する半田バンプの表
面張力により、基板水平方向のアライメントが自動的に
行なわれる。但し、基板垂直方向の高さバラツキを低減
するため、バンプの体積を高精度に制御する、または、
位置決めを行なうスタンドオフを基板に形成する等の方
策が必要である。したがって、現状では、インデクスア
ライメント方式の方が、セルフアライメント方式より有
利であると目されている。

【０００４】インデクスアライメント方式としては、例
えばプロシーディングス・オブ・４３・エレクトロニッ
ク・コンポーネンツ・アンド・テクノロジー・コンファ
レンス、第８０８頁から第８１７頁、１９９３年（Ｐｒ
ｏｃｅｅｄｉｎｇｓ ｏｆ４３ｒｄ Ｅｌｅｃｔｒｏｎ
ｉｃ Ｃｏｍｐｏｎｅｎｔｓ ａｎｄ Ｔｅｃｈｎｏｌ
ｏｇｙ Ｃｏｎｆｅｒｅｎｃｅ，ｐｐ．８０８−８１
７，１９９３）や、１９９４年電子情報通信学会春季大
会講演論文集、講演番号Ｃ−２９１に記載のものが知ら
れている。

【０００５】前者の文献の光アセンブリは、リッジ導波
路型レーザチップとファイバキャリア基板とアルミナ基
板から成り、これらとは別個にアライメントプレートが
用いられている。チップとキャリア基板とプレートに
は、それぞれ、十字形のリッジから成るインデクスと、
窒化シリコン膜上の十字形の凹みから成るインデクス
と、クロム膜を十字形に抜いたインデクスとが形成され
ている。チップとキャリア基板は、プレートを透過する
照明を当てながら十字形パターンを画像認識することに
より、アライメントされる。この後、チップとキャリア
基板はプレートに真空吸着され、基板に半田付けされ
る。

【０００６】後者の文献の光アセンブリは、レーザチッ
プとシリコン基板から成り、基板にはファイバを載置す
るＶ溝が設けられている。チップと基板には、それぞ
れ、電極を円形にパターニングしたインデクスと、電極
を円形に抜いたインデクスとが形成されている。チップ
は、基板とチップを透過する照明を当てながら円形パタ
ーンを画像認識することにより、アライメントされ、基
板上に半田付けされる。

【０００７】

【発明が解決しようとする課題】光アセンブリにとっ
て、当然のことながら、光素子チップと基板のアライメ
ント精度の向上が重要である。インデクスアライメント
方式では、特に、チップまたは基板の光軸に対するイン
デクスの高精度形成と、これらのインデクスの高精度画
像認識が主要な課題である。高精度画像認識を行なうた
めには、高コントラストの画像が得られるインデクスを
チップまたは基板に形成する必要がある。

【０００８】先述した前者の文献のレーザチップのイン
デクスでは、十字形のリッジの頂上面と、リッジ周辺の
表面とのコントラストを改善するために、頂上面と周辺
面に窒化シリコン膜と金反射膜を堆積している。窒化シ
リコン膜の厚さを１１０ｎｍに制御し、単色光で照明す
ることにより、光学干渉効果を利用している。また、フ
ァイバキャリア基板のインデクスでは、窒化シリコン膜
上の十字形の凹みの底面と頂上面とのコントラストを得
るために、窒化シリコン膜の厚さを１２０ｎｍに制御し
ている。

【０００９】このように、チップや基板の表面に平行で
あるリッジの頂上面や凹みの底面をインデクスとして用
いる場合、互いに平行であるから、高いコントラストを
得ることが容易ではない。量産時における膜厚や顕微鏡
光学系の照明等のバラツキを考慮すると、コントラスト
すなわちアライメント精度の変動が生じると推察され
る。したがって、前者の文献の技術は、光アセンブリの
組立歩留まりに対する配慮が十分ではない。

【００１０】後者の文献では、レーザチップやシリコン
基板の金属電極をインデクスとして用いている。チップ
のインデクスのパターニングは、活性層を形成するホト
リソグラフィプロセスとは別個に行なわれており、基板
のインデクスのパターニングは、ファイバＶ溝を形成す
るホトリソグラフィプロセスとは別個に行なわれる。

【００１１】金属パターンをインデクスとして用いる場
合、チップや基板を構成する材料と金属との透過率や反
射率には大きな差があり、高コントラスト像が容易に得
られる。しかしながら、活性層やＶ溝と金属とのパター
ニングは別個に行なわれるから、ホトマスクのアライメ
ント誤差により、活性層やＶ溝に対するインデクスのミ
スアライメントが生じる。したがって、後者の文献の技
術は、光アセンブリのアライメント精度に対する配慮が
足りない。

【００１２】以上述べたように、従来技術の光アセンブ
リは、何れも高精度かつ簡便なるインデクスアライメン
トを両立し得るものではない。そこで、本発明は、光ア
センブリにおいて、高精度に形成でき、且つ、容易に高
コントラスト画像を検出せしめるインデクスを実現する
ことを狙いとする。

【００１３】本発明の第１の目的は、光素子チップと基
板から構成され、高精度形成と高精度画像検出の両立を
可能にするインデクスアライメント手段を有した光アセ
ンブリを提供することにある。

【００１４】また、本発明の第２の目的は、上記アライ
メント手段に対応し、高精度形成に適したインデクスの
形状をより具体的に提供することにある。

【００１５】また、本発明の第３の目的は、形成と画像
計測に適したインデクスの基本的形状を提供することに
ある。

【００１６】また、本発明の第４の目的は、画像として
捉えたインデクスの形状を提供することにある。

【００１７】また、本発明の第５の目的は、チップまた
は基板が結晶から成る場合に適したインデクスの形成手
段を提供することにある。

【００１８】また、本発明の第６の目的は、上記のチッ
プまたは基板により適したインデクスの形成手段を提供
することにある。

【００１９】また、本発明の第７の目的は、インデクス
の高精度形成手段を提供することにある。

【００２０】また、本発明の第８の目的は、チップまた
は基板が光導波路素子を有する場合に適したインデクス
の形成手段を提供することにある。

【００２１】また、本発明の第９の目的は、チップまた
は基板が半導体光素子から成る場合に適したインデクス
の形成手段を提供することにある。

【００２２】また、本発明の第１０の目的は、チップま
たは基板に垂直な方向のアライメント精度の向上に寄す
るチップの配置手段を提供することにある。

【００２３】また、本発明の第１１の目的は、チップま
たは基板が面方位（１００）のシリコン結晶から成る場
合に適した光ファイバの配置手段を提供することにあ
る。

【００２４】

【課題を解決するための手段】本発明の光アセンブリ
は、上記第１の目的を達成するため、互いに向い合う光
素子チップの表面と、チップが配置される基板の表面の
少なくとも一方に、表面に対する傾斜面から成るアライ
メントインデクスを有するものである。

【００２５】また、上記第２の目的を達成するため、穴
または堀から成るインデクスを有するものである。

【００２６】また、上記第３の目的を達成するため、四
角錐を基本形とするインデクスを有するものである。

【００２７】また、上記第４の目的を達成するため、チ
ップや基板表面へのインデクスの傾斜面の投影像が額縁
形状を有するものである。

【００２８】また、上記第５の目的を達成するため、結
晶から成るチップまたは基板において、傾斜面を結晶面
とするインデクスを有するものである。

【００２９】また、上記第６の目的を達成するため、結
晶から成るチップまたは基板において、傾斜面を（１１
１）結晶面とするインデクスを有するものである。

【００３０】また、上記第７の目的を達成するため、チ
ップまたは基板に形成された素子部と同時にエッチング
された、または、前記素子部の少なくとも一部と同じ部
材をマスクとしてエッチングされたインデクスを有する
ものである。

【００３１】また、上記第８の目的を達成するため、光
導波路素子を有するチップまたは基板において、光導波
路素子のコアを定めるエッチングと同時にエッチングさ
れて成る、または、コア材をマスクとしてエッチングさ
れて成るインデクスを有するものである。

【００３２】また、上記第９の目的を達成するため、半
導体光素子を有するチップまたは基板において、半導体
光素子の活性領域または導波領域を定めるエッチングと
同時にエッチングされて成るインデクスを有するもので
ある。

【００３３】また、上記第１０の目的を達成するため、
チップを基板にフリップチップで配置するものである。

【００３４】また、上記第１１の目的を達成するため、
シリコン結晶から成るチップまたは基板に、（１１１）
面から成るインデクスと光ファイバ配置用のＶ溝を有す
るものである。

【００３５】

【作用】上記第１の手段において、傾斜面から成るアラ
イメントインデクスは、光素子チップや基板の表面に垂
直な方向から照明されて、画像認識される。インデクス
の透過／反射率は傾斜角度に依存しており、チップや基
板の表面とは明らかなる輝度差が生じるので、コントラ
ストの良い画像が得られる。インデクスの傾斜面はチッ
プや基板の素子部と同様にして精度良く形成することが
でき、傾斜角度はチップや基板の材料特性とエッチング
方法等によって一定に決まるので、コントラストやアラ
イメント精度のバラツキが少ない。したがって、平行な
面同士の画像認識を行なう従来技術のように、インデク
スの微小な膜厚を制御したり、わざわざ光学干渉効果を
用いる必要はない。また、金属パターンをインデクスと
して用いる従来技術のように、チップや基板の素子部に
対するホトリソグラフィのミスアライメントを誘起する
ことがない。

【００３６】また、上記第２の手段では、インデクスの
傾斜面は、チップや基板の素子部と同様にエッチングプ
ロセスを経て、穴またはＶ溝やＵ溝の堀の側面として形
成される。堆積プロセスにより突起の側面として傾斜面
を形成するより、容易に精度良く傾斜面を形成すること
が可能である。

【００３７】また、上記第３の手段では、インデクスの
傾斜面は、基本的に四角錐の側面として形成される。ホ
トリソグラフィに用いるホトマスクのパターンとして
は、従来技術のような曲線から成る円形に比べて、直線
から成る四角形の方が製作しやすい。四角錐の傾斜面は
画像として四角形に検出されるので、従来技術のような
十字形に比べて、重心座標計測等の画像処理が実施し易
くなる。また、チップまたは基板が結晶である場合に
は、等方性エッチングによって円錐等を形成するより、
異方性エッチングによって四角錐を形成する方が、傾斜
面を精度良く安定に形成することができる。

【００３８】また、上記第４の手段では、中空の額縁パ
ターンがインデクスの画像として検出され、画像処理が
行なわれる。従来技術のように円形や十字形の塗り潰し
パターンの全画素を演算するより、額縁パターンの方が
演算画素数が少なくなるので、処理時間が短縮される。

【００３９】また、上記第５の手段では、インデクスの
傾斜面は、エッチング速度の結晶方位依存性、すなわち
異方性を利用して形成される。エッチング速度が遅い結
晶面が傾斜面と残るので、プロセス条件に大きく左右さ
れることがなく、制御性が良い。

【００４０】また、上記第６の手段では、インデクスの
傾斜面として面方位（１１１）の結晶面が形成される。
チップまたは基板によく用いられる結晶では、通常（１
１１）面のエッチング速度が他の結晶面に比べて最も遅
いので、より精度良くインデクスが形成される。

【００４１】また、上記第７の手段では、インデクス
は、チップまたは基板上の素子部と同じホトマスクを用
いてエッチングされるか、または素子部と同じ部材をマ
スクとしてエッチングされる。したがって、インデクス
は素子部に対してセルフアライメントに形成されるの
で、従来技術のようにホトマスクのミスアライメントが
生じることがない。

【００４２】また、上記第８の手段では、インデクス
は、導波路型の半導体レーザやホトディテクタ、誘電体
導波路等の光導波路素子のコアに対してセルフアライメ
ントに形成される。

【００４３】また、上記第９の手段では、インデクス
は、レーザダイオード、ホトダイオード、光スイッチ等
の半導体光素子の活性領域や導波領域に対してセルフア
ライメントに形成される。

【００４４】また、上記第１０の手段では、チップは機
能層を基板側に向けてフリップチップボンディングされ
るので（チップが能動素子である場合はジャンクション
ダウンである）、基板の表面から機能層までの高さ精度
が向上する。チップ製作プロセスにおいては、機能層側
のチップ表面から機能層までの高さの方が、反対側のチ
ップ表面から機能層までの高さに比べて精度良く制御さ
れているからである。フリップチップボンディングを行
なわない従来技術のように、チップの機能層側をアライ
メントプレートに一旦吸着した後、反対側を基板に固定
するという、二つの工程を行なう必要はない。

【００４５】また、上記第１１の手段では、面方位（１
００）のシリコン結晶から成るチップまたは基板に、イ
ンデクスと共に（１１１）面から成る光ファイバ搭載用
のＶ溝が形成される。シリコン結晶は、ホトディテクタ
や誘電体光導波路等の母材として広範に使用されてい
る。その上、異方性が非常に大きいエッチングが可能で
あり、鉄鋼に比する機械強度を有しているので、ファイ
バ用のＶ溝として適している。また、Ｖ溝はインデクス
と同じマスクを用いてエッチングされるので、ミスアラ
イメントが生じることがない。

【００４６】

【実施例】以下、本発明による光アセンブリの一実施例
を図面と共に説明する。図１は、光アセンブリの概略構
造図である。右上に光アセンブリの平面図、左に縦断面
図、下に横断面図を示す。

【００４７】光アセンブリ１は、光素子チップ１０と基
板２０から構成されている。基板２０は光導波路素子２
３を有しており、光導波路素子２３と光結合するよう
に、光素子チップ１０が基板２０の表面２１にフリップ
チップボンディングされ、光ファイバ３０がＶ溝２６に
配置されている。

【００４８】光素子チップ１０は、１．３μｍ波長逆メ
サリッジ導波型半導体レーザから成る。チップ１０の中
央にあるリッジの底面に活性領域１３を有しており、リ
ッジの頂上面には電極が形成されている。レーザビーム
はリッジによって導波されて、チップ１０の端面から光
導波路素子２３へ出射される。基板２０と向い合ってい
る、チップ１０の活性層側の表面１１には、表面１１に
対して傾斜した面から成るアライメントインデクス１２
が形成されている。

【００４９】図２は、アライメントインデクス１２の形
成方法を説明する図である。右上に表面１１側から見た
チップ１０の平面図、左に縦断面図、右に横断面図を示
す。インデクス１２は、活性領域１３の位置を定めるリ
ッジ形成工程において、同じホトマスクを用いてリッジ
と同時に、異方性エッチングにより加工される。インデ
クス１２を構成する穴の外形は３０μｍ角、間隔は９０
μｍであり、深さはリッジと同じ５μｍとした。インデ
クス１２は四角錐を切り出した形をしており、その傾斜
面はリッジの側面と同じ結晶面から成る。本実施例では
チップ１０の基板として面方位（１００）基板を用いて
おり、インデクス１２とリッジの傾斜面の面方位は（１
１１）である。

【００５０】基板２０は、面方位（１００）のシリコン
結晶基板から成り、石英光導波路から成る光導波路素子
２３と光ファイバ３０が配置されるＶ溝２６とを有して
いる。光導波路素子２３は、断面約１０μｍ角のコア２
４と厚さ約２０μｍのクラッド２５から成る。導波路２
３は、チップ１０から出射されたレーザビームを導波
し、光ファイバ３０に光結合する。チップ１０と向い合
っている、基板２０の導波路２３側の表面２１には、表
面２１に対して傾斜した面から成るアライメントインデ
クス２２が形成されている。

【００５１】図３は、アライメントインデクス２２とＶ
溝２６の形成方法を説明する図である。右上に製作工程
途中の基板２０の平面図、左に縦断面図、右に横断面図
を示す。基板２０の製作工程では、先ず基板２０の凹み
にクラッド２５を堆積し、次に基準面と成る表面２１を
研磨により形成する。その後、クラッド２５と表面２１
の上にコア材２４を堆積し、ホトリソグラフィとドライ
エッチングによりコア２４をパターニングする。同時に
同じホトマスクを用いてインデクス２２とＶ溝２６に対
応する開口をパターニングする。コア材２４とクラッド
材２５をエッチングマスクとして、基板２０を異方性エ
ッチングすることにより、面方位（１１１）の傾斜面か
ら成る四角錐形のインデクス２２とＶ溝２６が形成され
る。インデクス２２を構成する穴の外形は１０μｍ角、
間隔は９０μｍ、Ｖ溝２６の幅は約１５０μｍとした。

【００５２】基板２０の製作工程では、上記の工程の
後、コア２４を覆うクラッド２５を堆積し、インデクス
２２とＶ溝２６の周辺の不要な部分のコア材２４とクラ
ッド材２５をエッチングにより除去する。表面２１に電
極を形成し、チップ１０が載る部分には半田薄膜を蒸着
する。インデクス２２の周囲は、アライメントを行なう
ためにメタライズされていない。Ｖ溝２６の先端の傾斜
面は、導波路２３のコア２４とファイバ３０（直径１２
５μｍ）のコア３１（直径１０μｍ）をバット結合する
ときに障害となるので、幅約１００μｍ、深さ約１５０
μｍの溝２７を加工する。以上のようにして、基板２０
が完成する。

【００５３】図４は、上述したチップ１０と基板２０の
インデクスアライメントを行なうアセンブリ設備の概略
構成図である。アセンブリ設備１００は、ベース１１０
とマニピュレータ１２０と顕微鏡１３０と、これらの制
御装置と、プロセスコントロールを行なうコンピュータ
１４０から成る。

【００５４】ベース１１０は、除振テーブル１１１とボ
ード１１２とプレート１１３から成る。除振テーブル１
１１には、ボード１１２と、顕微鏡１３０が堅固に取り
付けられている。ボード１１２は除振効果を有してお
り、その上にプレート１１３が取り付けられている。基
板２０を吸着するプレート１１３は、ステージコンロー
ラ２１４から制御されたＸＹステージ１１４により、Ｘ
軸とＹ軸方向に移動される。

【００５５】マニピュレータ１２０は、真空チャック１
２１とθｚステージ１２２とアーム１２３とＸＹＺステ
ージ１２４から成る。チップ１０を吸着する真空チャッ
ク１２１は、真空ポンプの振動等がのらないようにし
て、チャックコントローラ２２１により制御されてい
る。θｚステージ１２２はステージコントーラ２２２に
より制御され、０．０１°精度のＺ軸に対する回転移動
を行なうとともに、チップ１０を基板２０に搭載すると
きの荷重を検知する。チャック１２１とステージ１２２
は、高い剛性を有するアーム１２３を経て、ＸＹＺステ
ージ１２４によりＸ、Ｙ、Ｚ軸方向に移動される。ＸＹ
Ｚステージ１２４は、精密なスケールとステージコント
ローラ２２４によりフィードバック制御され、０．０５
μｍという高い精度のポジショニングを行なう。

【００５６】顕微鏡１３０は、基板２０の底面を透過し
てインデクス１２、２２を観察する赤外線顕微鏡であ
り、倍率５０倍の対物レンズ１３１と鏡筒１３２と照明
装置１３３とビデオカメラ１３６から成る。対物レンズ
１３１は高倍率と高分解能を有している。レンズ１３１
の作動距離を考慮して、ボード１１２とプレート１１３
には開口部が設けられている。照明装置１３３は、チッ
プ１０と基板２０に赤外線の同軸落射照明を行なう。フ
ィルタ１３４は、赤外線照明の波長を設定する。鏡筒１
３２に取り付けられたＺステージ１３５とステージコン
トローラ２３５により、顕微鏡１３０のオートフォーカ
スが行なわれる。

【００５７】ビデオカメラ１３６は、高解像度と低歪特
性を有し、焼き付けの少ない赤外線カメラである。顕微
鏡像は、画質を調整するカメラコントローラ２３６と画
像処理装置２３７を経て、ビデオモニタ２３８に映しだ
される。画像処理装置２３７は、インデクス１２、２２
の画像の計測処理を行なう。

【００５８】コンピュータ１４０は、アセンブリプロセ
スに従って、ステージコンローラ２１４、２２２、２２
４、２３５、チャックコントローラ２２１、画像処理装
置２３７を制御する。制御情報は、コントロールモニタ
１４１に表示される。

【００５９】図５（Ａ）（Ｂ）は、アセンブリ設備１０
０による光アセンブリ１のインデクスアライメント方法
を説明する図であり、インデクス１２、２２のモニタ画
像の一例を示す。モニタ２３８の画面上では、インデク
ス１２は暗い四角の額縁形、インデクス２２は暗い四角
形に見える。インデクス１２と２２の傾斜面は、顕微鏡
１３０の赤外線照明を全反射するからである。

【００６０】アライメント前（後述する工程（７））で
は、図５（Ａ）に示すように、二対のインデクス１２と
２２の中心座標が一致していない。左側の対と右側の対
では位置のずれ方が異なっており、Ｘ、Ｙ軸方向の位置
ずれに加えて、Ｚ軸回りの角度もずれていることを示し
ている。図５（Ａ）の下に示すように、輝度信号４１は
非対称なパターンになる。

【００６１】画像処理装置２３８は、インデクス１２と
２２の画像を取り込んで、画像認識と計測処理を行う。
すなわち、先ず各画素の輝度信号を二値化し、額縁形と
四角形のパターンマッチングを行ない、それぞれの面積
重心座標を計算する（二対のインデクス１２と２２の計
４か所）。そして、一対目のインデクス１２と２２との
座標の差と、二対目のインデクス１２と２２との座標の
差とをコンピュータ１３０へ出力する。インデクス１２
と２２のコントラストと顕微鏡１３０とカメラ１３６等
から成る検出光学系の性能と考慮すると、画像計測精度
は０．１μｍである。

【００６２】コンピュータ１３０は、二組の座標差と、
予め決まっているインデクス１２同士の距離（インデク
ス２２同士の距離も同じ）から、基板２０に対するチッ
プ１０の位置ずれΔＸ、ΔＹ、Δθｚを計算する。その
後、ステージコントローラ２２２、２２４を介して、Ｘ
ＹＺステージ１２４とθｚステージ１２２によりチップ
１０を移動させ、位置ずれΔＸ、ΔＹ、Δθｚを補正す
る。

【００６３】アライメント後は、図５（Ｂ）に示すよう
に、インデクス１２と２２は同心に並ぶ（重心座標が一
致）。図５（Ｂ）の下に示すように、輝度信号４２は対
称なパターンになる。

【００６４】以上のようにして、アセンブリ設備１００
により光アセンブリ１のインデクスアライメントが行わ
れる。以下に組立プロセス全体のアウトラインを記す。

【００６５】（１）基板２０をローダ（図示せず）によ
りプレート１１３の所定位置まで送り出し、吸着する。

【００６６】（２）カメラ１３６のビデオ信号に基づ
き、Ｚステージ１３５により基板２０の表面２１に顕微
鏡１３０のフォーカスを合わせる。

【００６７】（３）インデクス２２の画像がモニタ２３
８の画面の所定位置に来るように、ＸＹステージ１１４
によりプレート１１３を移動させる。

【００６８】（４）チップ１０をチャック１２１により
保持し、トレイ（図示せず）から取り出す。

【００６９】（５）チップ１０をＸＹＺステージ１２４
によりインデクス２２の上の所定の位置まで移動する。

【００７０】（６）チップ１０に加わる荷重を検知しな
がら、ＸＹＺステージ１２４によりチップ１０を基板２
０に接するまで一旦下げ、所定距離だけ持ち上げる。

【００７１】（７）画像処理装置２３７により、二対の
インデクス１２とインデクス２２の画像、計４か所の重
心座標を計測し、一対目の座標差と、二対目の座標差を
計算する。

【００７２】（９）二組の座標差と、所定のインデクス
１２同士の距離（インデクス２２同士の距離も同じ）か
ら、チップ１０の位置ずれΔＸ、ΔＹ、Δθｚを計算す
る。

【００７３】（１０）位置ずれΔＸ、ΔＹ、Δθｚを補
正するように、ＸＹＺステージ１２４とθｚステージに
よりチップ１０を移動する。

【００７４】（１１）チップ１０をＸＹＺステージ１２
４により下方に移動し、所定荷重を加えて、チップ１０
を基板２０に仮圧着する。

【００７５】（１２）チップ１０が搭載された基板２０
をローダにより送り出し、アセンブリ設備１００から外
す。

【００７６】（１３）リフロー炉（図示せず）により基
板２０の半田薄膜を溶融させ、チップ１０を基板２０に
固定する。

【００７７】（１４）ファイバ３０をＶ溝２６に固着す
る。

【００７８】以上のプロセスにより、本実施例の光アセ
ンブリ１が完成する。

【００７９】本実施例によれば、インデクスを傾斜面と
することにより、インデクス１２とインデクス２２を光
素子チップ１０と基板２０にセルフアライメントに加工
できる。また、傾斜面は穴をエッチングすることにより
容易に形成されるさらに、チップ１０と基板２０を構成
する結晶の異方性を利用して面方位（１１１）の傾斜面
を形成するので、加工制御性が良い。したがって、チッ
プ１０の活性領域１３と基板２０の光導波路素子２３に
対して、高精度且つ容易にインデクス１２と２２を形成
できる効果がある。また、インデクス２２はＶ溝２６と
同時に形成されるので、光ファイバ３０に対しても高い
精度が得られる。

【００８０】インデクス１２と２２の傾斜面は画像検出
光学系の照明を全反射するので、コントラストの高い画
像が得られる。インデクス１２と２２は四角錐形状を有
しているので、画像認識が行いやすい四角形の画像が得
られる。インデクス１２の画像は額縁形なので、面積重
心座標の演算時間が短くて済む。したがって、高精度且
つ短時間にインデクス１２と２２の画像計測を行える効
果がある。

【００８１】インデクスアライメントはＸ軸とＹ軸とθ
ｚ軸に関して行われるが、Ｚ軸に関しては、チップ１０
が活性領域１３を基板２０側に向けてフリップチップボ
ンディングされていることにより、リッジの高さに対応
する高い精度が得られる。

【００８２】以上から、本実施例によれば、インデクス
１２と２２の形成と画像計測を精密且つ簡便に行えるの
で、インデクスアライメントにおけるアライメント精度
が向上し、組立コストの削減に効果があることは言うま
でもない。

【００８３】なお、本実施例では、互いに向い合う光素
子チップ１０の表面１１と基板２０の表面２１に対する
傾斜角度が一定の傾斜面をインデクス１２、２２として
用いたが、使用するチップや基板に応じて、傾斜角度が
漸次変化するＪ字形やＵ字形の傾斜面であっても効果を
奏するものである。インデクス１２、２２は穴の側面と
して形成したが、溝の組合せや溝をめぐらせた堀等であ
っても良い。インデクス１２、２２はその画像が四角形
となる四角錐を基本形としたが、円錐、円環、屋根形、
球形等の傾斜面を有する形を利用する場合も有り得る。
また、画像として辺が閉じた形になるインデクスを採用
したが、画像処理方式に応じて線やその組合せを採るこ
とも可能である。インデクス１２、２２は異方性エッチ
ングにより加工したが、チップや基板の材料特性に応じ
て等方性エッチング、堆積、接合等の加工手段を用いて
も構わない。

【００８４】本実施例では、光素子チップとして逆メサ
リッジ導波型半導体レーザを用いているが、順メサリッ
ジ型、埋め込み型等の屈折率導波型レーザや、利得導波
型レーザ、面発光レーザ等に対しても本発明は適用し得
る。また、レーザ、発光ダイオード、導波型／面入射型
ホトダイオード等の能動光素子に限らず、例えば半導
体、誘電体、有機材料等から成る光導波路素子や、微小
光学素子等の受動素子であっても良い。

【００８５】基板としては、一例として直線形の石英導
波路２３が形成されたシリコン結晶基板を用いたが、導
波路や基板に要求される機能に応じて変更することがで
きる。導波路に分岐、合分波等の機能を作り込めること
は言うまでもなく、導波路がない場合も有る。基板や導
波路の材料には、シリコンや石英の他、硝子、有機材
料、セラミック等の誘電体や化合物半導体が用いられ
る。半導体基板上には、能動光素子や集積回路素子を設
けることができる。また、基板２０には光ファイバ３０
を搭載したが、基板に光ファイバのコネクタレセプタク
ルを配することも可能である。

【００８６】このように、本発明は、光素子チップと基
板から成る光アセンブリに対して広範に適用され、大い
なる効果を発揮するものである。

【００８７】

【発明の効果】本発明の第１の手段によれば、光素子チ
ップと基板の表面に傾斜面から成るインデクスを設ける
ことにより、インデクスを高精度且つ簡便に形成できる
上、高コントラストの画像を計測処理することができ
る。したがって、光アセンブリのアライメント精度を簡
便に向上することができ、ひいては組立コストの削減に
効果がある。

【００８８】本発明の第２の手段によれば、チップと基
板の表面に穴または堀を形成することにより、これらの
側面としてインデクスの傾斜面を容易に形成することが
できる効果がある。

【００８９】本発明の第３の手段によれば、インデクス
の基本形を四角錐とすることにより、その側面としてイ
ンデクスの傾斜面を高精度且つ安定に形成することがで
きる効果がある。その上、インデクスの画像が四角形に
なるので、画像計測処理が行ない易くなる効果がある。

【００９０】本発明の第４の手段によれば、インデクス
の傾斜面を額縁形に配することにより、インデクスの画
像が中空になるので、画像処理時間が短縮されて低コス
ト化に効果がある。

【００９１】本発明の第５の手段によれば、チップまた
は基板を構成する結晶の異方性を利用することにより、
傾斜した結晶面から成るインデクスを制御性良く加工で
きる効果がある。

【００９２】本発明の第６の手段によれば、（１１１）
結晶面をインデクスの傾斜面とすることにより、さらに
制御性良くインデクスを加工できる効果がある。

【００９３】本発明の第７の手段によれば、チップと基
板の素子部に対してインデクスをセルフアライメントに
形成することにより、インデクスの高精度化に効果があ
る。

【００９４】本発明の第８の手段によれば、セルフアラ
イメント技術により、チップと基板に形成される光導波
路素子のコアに対して、インデクスを高精度に形成する
ことができる効果がある。

【００９５】本発明の第９の手段によれば、セルフアラ
イメント技術により、チップと基板の半導体光素子の活
性領域や導波領域に対して、インデクスを高精度に形成
することができる効果がある。

【００９６】本発明の第１０の手段によれば、チップを
基板にフリップチップボンディングすることにより、基
板の表面からチップの機能層までの高さのアライメント
精度を向上する効果がある。

【００９７】本発明の第１１の手段によれば、シリコン
結晶から成るチップと基板に（１１１）面から成るイン
デクスと光ファイバ用Ｖ溝を同時に形成することによ
り、インデクスとＶ溝とのミスアライメントを防止でき
る効果がある。

【００９８】

【図面の簡単な説明】

【図１】本発明の一実施例の光アセンブリの構造図であ
る。

【図２】上記実施例に用いられる光素子チップのアライ
メントインデクスの形成方法を説明する構造図である。

【図３】上記実施例に用いられる基板のアライメントイ
ンデクスの形成方法を説明する構造図である。

【図４】上記実施例の光素子チップと基板のインデクス
アライメントを行なうアセンブリ設備の構成図である。

【図５】上記実施例における画像計測処理によるインデ
クスアライメントを説明する図である。（Ａ）がアライ
メント前、（Ｂ）がアライメント後のインデクスのモニ
タ画像を示す。

【符号の説明】

１…光アセンブリ １０…光素子チップ、１１…表面、１２…アライメント
インデクス、またはその画像、１３…活性領域、または
導波領域 ２０…基板、２１…表面、２２…アライメントインデク
ス、またはその画像、２３…光導波路素子、または光導
波路、２４…コア、またはコア材、２５…クラッド、２
６…Ｖ溝、２７…溝 ３０…光ファイバ、３１…コア ４１…輝度信号、４２…輝度信号 １００…アセンブリ設備 １１０…ベース、１１１…除振テーブル、１１２…ボー
ド、１１３…プレート、１１４…ＸＹステージ １２０…マニピュレータ、１２１…真空チャック、１２
２…θｚステージ、１２３…アーム、１２４…ＸＹＺス
テージ １３０…顕微鏡、１３１…対物レンズ、１３２…鏡筒、
１３３…照明装置、１３４…フィルタ、１３５…Ｚステ
ージ、１３６…ビデオカメラ １４０…コンピュータ、１４１…コントロールモニタ ２１４…ステージコントローラ、２２１…チャックコン
トローラ、２２２…ステージコントローラ、２２４…ス
テージコントローラ、２３６…カメラコントローラ、２
３７…画像処理装置、２３８…ビデオモニタ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 菊池 悟 埼玉県入間郡毛呂山町大字旭台15番地 日 立東部セミコンダクタ株式会社内 (72)発明者 青木 雅博 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 押田 良忠 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内

Claims (11)

【特許請求の範囲】
1. 【請求項１】光素子チップと、該チップが配置される基
   板から成る光アセンブリであって、 互いに向い合う前記チップの表面と前記基板の表面の少
   なくとも一方に、 該表面に対する傾斜面から成るアライメントインデクス
   を有することを特徴とする光アセンブリ。
2. 【請求項２】請求項１記載の光アセンブリにおいて、 前記インデクスが、 穴または堀から成ることを特徴とする光アセンブリ。
3. 【請求項３】請求項１記載の光アセンブリにおいて、 前記インデクスが、 四角錐を基本形とすることを特徴とする光アセンブリ。
4. 【請求項４】請求項１記載の光アセンブリにおいて、 前記表面への前記傾斜面の投影像が、 額縁形状を有することを特徴とする光アセンブリ。
5. 【請求項５】請求項１記載の光アセンブリにおいて、 前記チップまたは前記基板が結晶から成り、 前記傾斜面が結晶面から成ることを特徴とする光アセン
   ブリ。
6. 【請求項６】請求項５記載の光アセンブリにおいて、 前記傾斜面が面方位（１１１）の結晶面から成ることを
   特徴とする光アセンブリ。
7. 【請求項７】請求項１記載の光アセンブリにおいて、 前記インデクスが、 前記チップまたは前記基板に形成された素子部と同時に
   エッチングされて成る、 または、前記素子部の少なく
   とも一部と同じ部材をマスクとしてエッチングされて成
   ることを特徴とする光アセンブリ。
8. 【請求項８】請求項７記載の光アセンブリにおいて、 前記チップまたは前記基板が光導波路素子を有して成
   り、 前記インデクスが、 前記光導波路素子のコアを定めるエッチングと同時にエ
   ッチングされて成る、 または、前記光導波路素子のコア材をマスクとしてエッ
   チングされて成ることを特徴とする光アセンブリ。
9. 【請求項９】請求項７記載の光アセンブリにおいて、 前記チップまたは前記基板が半導体光素子から成り、 該半導体光素子の活性領域または導波領域を定めるエッ
   チングと同時に、 前記インデクスがエッチングされて成ることを特徴とす
   る光アセンブリ。
10. 【請求項１０】請求項１記載の光アセンブリにおいて、 前記チップが前記基板にフリップチップボンディングさ
    れて成ることを特徴とする光アセンブリ。
11. 【請求項１１】請求項１記載の光アセンブリにおいて、 前記チップまたは前記基板が面方位（１００）のシリコ
    ン結晶から成り、 前記傾斜面が面方位（１１１）の結晶面から成り、 面方位（１１１）の結晶面から成る、光ファイバが配置
    されるＶ溝を有することを特徴とする光アセンブリ。