JPH088413A - 半導体基板の製造方法 - Google Patents

半導体基板の製造方法

Info

Publication number
JPH088413A
JPH088413A JP15923094A JP15923094A JPH088413A JP H088413 A JPH088413 A JP H088413A JP 15923094 A JP15923094 A JP 15923094A JP 15923094 A JP15923094 A JP 15923094A JP H088413 A JPH088413 A JP H088413A
Authority
JP
Japan
Prior art keywords
wafer
silicon
silicon wafer
bonding
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15923094A
Other languages
English (en)
Inventor
Takao Abe
孝夫 阿部
Yoshi Oki
好 大木
Yasuaki Nakazato
泰章 中里
Atsuo Uchiyama
敦雄 内山
Kazushi Nakazawa
一志 中澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Nagano Electronics Industrial Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Nagano Electronics Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd, Nagano Electronics Industrial Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP15923094A priority Critical patent/JPH088413A/ja
Publication of JPH088413A publication Critical patent/JPH088413A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】 【目的】 シリコンウェーハとサファイアウェーハ等他
方のウェーハとを相互に接合して形成される半導体基板
を、接合面に空隙の発生がなく大きな接合力が得られる
製造方法を提供する。 【構成】 シリコンウェーハの接合面に好ましくは厚さ
50オングストローム以上の酸化膜を形成せしめた後、
他方のウェーハに重ね合せ、接合するようにして、接合
面における空隙の発生を防止する。また、双方のウェー
ハ表面に付着しているボロン等の有害不純物の、シリコ
ン活性層への拡散を防止する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はシリコンウェーハと、サ
ファイアウェーハのような水吸収度の低い他方のウェー
ハとを接合してなるSOS構造の半導体基板の製造方法
に関する。
【0002】
【従来の技術】従来の半導体基板として、絶縁体の支持
基板となるサファイアウェーハ面上にヘテロエピタキシ
ャル成長させたシリコン膜を形成してなるSOS構造
(Silicon On Sapphire構造)の半
導体基板があり、1970年代に広く研究されてきて、
近年は宇宙開発や原子炉のような過酷な放射線暴露環境
下での素子として実用化されている。
【0003】しかしながらこの構造の半導体基板は、シ
リコン膜のエピタキシャル成長中の格子不整合、並びに
シリコンとサファイアとの熱膨張係数の差により、シリ
コン膜中の転位密度が大きくなる(108-10cm-2
度)ので、CZ法やFZ法等により製造されるシリコン
単結晶棒の加工により得られるシリコンウェーハ(本発
明のシリコンウェーハはこれを指している)単層の場合
と比較して半導体基板としての性能が充分ではない。
【0004】
【発明が解決しようとする課題】そこで前記シリコンウ
ェーハを、直接的にサファイアウェーハに接合しようと
する試みがなされている。しかし、かかるSOS構造の
半導体基板は、シリコンウェーハとサファイアウェーハ
とを通常常温にて重ね合せて熱処理により接合する際
に、サファイアが単結晶であり過剰の水分を吸収しない
ことから、両ウェーハの接合部に空隙が発生し易く、充
分大きな接合力が得られないという問題点があった。す
なわち、シリコンウェーハをサファイアウェーハに常温
(室温)で重ね合せ、接合部における接合力を向上させ
るため250℃以上に加熱処理しても、接合部に空隙が
発生することが多い。
【0005】従って本発明の目的は、シリコンウェーハ
をサファイアウェーハ等に接合するに際し、接合部にお
ける空隙の発生を防止することによって、接合力が強化
され、かつ、活性層となるシリコーンウェーハの単結晶
層が品質的に安定した半導体基板を提供することにあ
る。
【0006】
【課題を解決するための手段】本発明は、特にシリコン
ウェーハをサファイアウェーハのような他方のウェーハ
に接合して形成されるSOS構造の半導体基板におい
て、接合部の空隙の発生を防止するため、次のような製
造方法によることを特徴としている。
【0007】(1)シリコンウェーハと他方のウェーハ
とを相互に接合して形成される半導体基板を製造するに
際し、前記シリコンウェーハの、前記他方のウェーハへ
の接合面にSiO2 等の酸化膜を形成せしめた後、他方
のウェーハに重ね合わせて、接合する。
【0008】(2)上記酸化膜を形成せしめたシリコン
ウェーハに接合される他方のウェーハをサファイアウェ
ーハ又はシリコンウェーハとなし、前記シリコンウェー
ハに形成される酸化膜の厚さを50オングストローム以
上とする。
【0009】(3)シリコンウェーハの接合面にSiO
2 等の酸化膜を形成して常温にてサファイアウェーハに
重ね合わせ、この重ね合わされたウェーハどうしを割れ
発生を防止するために、温度が270℃近傍に達するま
でを、0.5〜5時間程度で昇温させて接合し、次いで
接合されたシリコンウェーハ層を10μm以下の厚さま
で研削した後、エッチング加工を行って前記シリコンウ
ェーハ層の厚さを少なくとも3μmまで薄層化せしめ
る。この場合、前記半導体基板を300〜1000℃の
温度範囲で0.5〜5時間熱処理し、次いで該シリコン
ウェーハ層の厚さを0.1〜3μm好ましくは0.1〜
1μmの厚さになるまで段階的に研磨により薄層化する
ことが好ましい。
【0010】
【作用】この酸化膜は、シリコンウェーハをサファイア
やシリコン等、他方のウェーハに接合する際において、
シリコンウェーハの自然酸化膜のみによる水分の吸着が
少ないために生じる接合部の空隙発生を防止するため、
シリコンウェーハに少なくとも50オングストロームの
厚さで酸化膜を形成させるものである。
【0011】この酸化膜が形成されたシリコンウェーハ
を常温にてサファイアウェーハ、シリコンウェーハ等の
他方のウェーハに重ね合わせる。次いで重ね合わされた
ウェーハの割れの発生を防止するため、前記重ね合わさ
れたウェーハを270℃近傍まで2時間程度をかけてゆ
っくり加熱して接合せしめ、しかる後酸化膜が形成され
たシリコンウェーハの背面側を、10μm位の厚さにな
るまで研削する。
【0012】さらに研削による損傷を除去するため、エ
ッチング(80℃でのKOHエッチング等)を行い、シ
リコンウェーハ層の厚さを3μm程度まで薄くし、表面
を鏡面研摩仕上げして薄いシリコン層を有するSOS構
造の半導体基板を得る。
【0013】上記シリコン層が3μmの厚さにされた半
導体基板に対しては、そのシリコン層との厚さとの関係
において、より高温の熱処理を段階的に加えることによ
り、その接合強度を更に上げることができる。たとえば
上記の半導体基板をドライ酸素雰囲気中で450℃で熱
処理し、しかる後、研磨によりシリコン層を研磨によっ
て0.5μmの厚さに迄することができる。ここでシリ
コン層を0.5μm以下の厚さにまで薄層化せず、たと
えば2.2μmのものを900℃で2時間の加熱処理を
すると、転位が高密度に発生する。この熱処理時におけ
るシリコン層の厚さがより厚く、かつ熱処理温度がより
高くなると転位ばかりではなくクラックも発生する。し
かしながら段階的な熱処理と研磨によって、更に0.2
μm以下に薄層化されたシリコン層を有する半導体基板
においては、石英ガラスウェーハとシリコンウェーハを
接合のSOS型半導体基板の場合と同様、たとえ前記9
00℃で2時間の熱処理を加えても転位やクラックは一
切発生しない。
【0014】以上の工程によれば、シリコンウェーハに
酸化膜を形成することにより、特に該シリコンウェーハ
をサファイアウェーハあるいはシリコンウェーハに接合
する際に、接合面に空隙が発生するのを防止することが
でき、強力な接着力による接合が可能となる。また、シ
リコンウェーハとサファイアウェーハとの熱処理による
接合においては、前記酸化膜の形成により、サファイア
ウェーハや接合面間における不純物、たとえばボロンの
シリコンウェーハ層への拡散を防止することができる。
【0015】
【実施例】以下本発明の実施例に係る半導体基板の製造
手順に従って順を追って詳しく説明する。但しこの実施
例に記載されている実験条件、試料の寸法、材質などは
特に特定的な記載がない限りは、この発明の範囲をそれ
のみに限定する趣旨ではなく単なる説明例に過ぎない。
【0016】CZ法による(100)面方位のシリコン
ウェーハと、エピタキシャル成長によるSOS構造基板
の装置用として通常用いられる(1102)面方位のサ
ファイアウェーハとを出発原料とした。前記シリコンウ
ェーハ及びサファイアウェーハの寸法は、何れも直径1
00mmで、かつ厚さ525μmの円板である。
【0017】先ず比較例として、前記シリコンウェーハ
とサファイアウェーハを洗浄し、このシリコンウェーハ
とサファイアウェーハとを室温で重ね合わせるが、この
ときの接合力はシリコンウェーハ側を研削するための研
削力に抗するに充分な大きさではないので、該接合力の
増大のため高温での熱処理が必要である。
【0018】図1は接合されたシリコン−サファイアウ
ェーハ(100mm径)のX線トポグラフ写真で、図の
(a)は室温で長時間放置した場合に発生した空隙を示
し、(b)は過剰な水分が気化することによって誘起さ
れた空隙を示している。このようにシリコンウェーハに
酸化膜を形成しない場合は、図1(a)及び図1(b)
に示されるようにウェーハに空隙が生ずるが、前記酸化
膜の形成により空隙の発生は防止される。
【0019】表1に示されるように、シリコンとサファ
イアとの間には熱膨張係数の差がある。そこで、この実
験では、前記熱膨張係数の差を考慮しその影響を緩和す
るために、シリコン/サファイア接合には予め200オ
ングストロームの酸化膜を付した厚さ300μmの、サ
ファイアウェーハよりは薄いシリコンウェーハを使用し
た。
【0020】
【表1】
【0021】しかしながら、薄いシリコンウェーハを用
いても、300℃を超える温度で熱処理すると割れを発
生する。図1(c)はシリコン/サファイアウェーハを
400℃で熱処理した場合の割れの発生状況を示してい
る。前記のような割れは、シリコン/石英ガラス接合で
も発生する。
【0022】前記のような割れの発生を阻止するため、
サファイアウェーハ上に重ね合わされたシリコンウェー
ハの結合体を2時間で270℃になるまで加熱し、その
後研削により厚さを300μmから10μmに薄くし
た。さらに、研削盤の研削材により損傷した層を除去す
るために、シリコン層の表層部を80℃のKOH溶液で
3μmの厚さになるまでエッチングし、その後ドライ酸
素中において450℃で2時間の熱処理を施こした。そ
して、最終的にシリコン層を0.5μmの厚さになるま
で研磨(鏡面仕上)により薄くした。
【0023】ただし、この研磨時間が余りにも長いと、
シリコン層の一部にしわのような傷が発生する。これ
は、研削と研磨におけるシリコンの除去速度の差、すな
わち、研削では〜100μm/minであるのに対し、
研磨では〜0.1μm/minでありシリコンウェーハ
の表面の作用する抵抗力は、研削時に較べて研磨の時の
方がはるかに大きいことが原因となるので注意しなけれ
ばならない。
【0024】次に前記のようにして製作したSOS構造
の半導体基板の接合力測定方法と試験結果について説明
する。 接合力測定のための引張試験装置及び試料 前記のような方法により薄くしたシリコンウェーハ層が
接合されている半導体基板は、高温の熱処理を施した
後、引張試験を行なうために(7×7)mm2 寸法の試
料に切断した。
【0025】前記試料のシリコン層の厚さは、 0.5μm> 0.5〜1.0μm 1.0〜3.0μm の3種類とした。この引張試験に用いた試験装置(Se
bastian V)の要部の構造及び試料の破断状況
を図2に示す。
【0026】図2(a)において1は引張試験装置の治
具、2はサファイアウェーハ層2a及びシリコンウェー
ハ層2bからなる試料(半導体基板)、3は接着剤、4
は試料の支持部材である。前記治具1の断面積は5.7
mm2 、治具1と試料2との間の接着剤の引張強さは約
80MPaである。
【0027】前記条件における引張試験の評価は、シリ
コンとサファイア間の接合力が80MPaを超えると
き、即ち、図2(b)に示す破断状況(イ)の場合(○
印)は接着剤の剥離であるから両ウェーハの接合は最も
良好な状態を示し、(ロ)の場合(△印)はサファイア
に何らかの損傷が発生した場合を示し、(ハ)の場合
(□印)はシリコンに何らかの損傷が発生した場合を示
し、さらに(ニ)の場合(●印)は両ウェーハの接合が
不完全な場合を示す。
【0028】接合力の測定結果(引張試験結果) 図3には前記引張試験装置を用いてSOS構造の半導体
基板の試料の引張試験を行った結果を示し、図3の
(a)はドライ酸素中450℃で2時間熱処理した試
料、(b)はドライ酸素中700℃で2時間熱処理した
試料、(c)はドライ酸素中900℃で2時間で昇温さ
せた後、窒素中で温度降下させた試料を夫々用いた場合
を示す。
【0029】SOI構造の半導体基板において、転位が
存在せず、割れのないシリコン層を有するシリコンと石
英ガラスの接合体の場合には、高温域において、厚いシ
リコン層(厚さ2.0±0.5μm)を有する試料では
臨界温度が存在し、高温域における薄いシリコン層
(0.5±0.5μm、但し厚さ≠0)を有する試料で
は臨界厚さが存在する。しかしながら、前記条件による
試験温度と試料厚さの範囲内において、シリコンとサフ
ァイアとの接合体の場合では、このような臨界条件は観
察されない。
【0030】図3に□印で示されたシリコン層の接合強
さは充分に高い反面、シリコン層そのものの破断が頻繁
に発生した。かかる破断はシリコンと石英ガラスの接合
体では観察されない。尚、何れの場合もサファイアの方
は破断しない。
【0031】実験結果のまとめ 図4は、各種の接合形態(組合せ)における空隙形成
と、介在する薄い酸化膜層の存在が何故、空隙の形成を
防止できるかを、模型的に説明するものである。図4に
おいて、(a)はシリコンウェーハどうしを酸化膜の介
在なしに直接重ね合せ、100℃以上の温度で接合した
もの、(b)はシリコンウェーハどうしではあるが一方
側に厚さ200オングストローム以上のSiO2 (酸化
膜)を形成したもの、(c)はシリコンウェーハと石英
ガラスウェーハとを接合したもの、(d)はシリコンウ
ェーハとサファイアウェーハとを接合したもの、(e)
はシリコンウェーハに厚さ200オングストローム以上
のSiO2 (酸化膜)を形成したものを示す。
【0032】図4から明らかなように、双方のシリコン
ウェーハに酸化膜が形成されていない場合のシリコン/
シリコン接合(図4の(a))では自然酸化膜による水
分の吸着が少ないため空隙Vが発生し、またシリコン/
サファイア接合(図4の(d))においても接合部に空
隙Vが発生している。一方、シリコンウェーハに厚さ2
00オングストローム以上の酸化膜を形成した場合のシ
リコン/シリコン接合(図4の(b))シリコン/石英
ガラス接合(図4の(c))、及びシリコンウェーハに
厚さ200オングストローム以上の酸化膜を形成した場
合のシリコン/サファイア接合(図4の(e))におい
ては空隙の発生はみられない。前記酸化膜の厚さは少な
くとも50オングストローム以上であることが必要であ
り200オングストロームあれば、接合面の水分を吸着
するのに充分な厚さであるといえる。
【0033】図4に示す実験例において、シリコン/石
英ガラス接合(図4の(c))では接合部に空隙が生起
されずに、シリコン/サファイア接合(図4の(d))
では接合部に空隙が生起される理由は次のように説明さ
れる。すなわち、石英ガラスは非晶質でかつバルキーな
構造を有している。これに対してサファイアは緻密な構
造の単結晶であり、過剰の水分を吸収しない。一方、前
記のように、200μm以上の厚さを有するシリコンウ
ェーハは300℃の加熱による接合時に割れを生ずる
が、サファイアウェーハでは割れを生じない。
【0034】シリコン/石英ガラス接合において、転位
が存在せずに割れが発生しない接合状態を確保するに
は、シリコン層の厚さの臨界温度と臨界厚さが存在す
る。一方、シリコン/サファイア接合においては、引張
試験による限りはかかる臨界要素の明確な依存性は認め
られない。
【0035】次に、二結晶法X線トポグラフ法と断面透
過型電子顕微鏡(TEM)を用いてシリコン層の厚さと
転位の存在しない結晶の関係を調査した。図5は、図3
に示された引張試験に用いたものと同一の試料(900
℃で熱処理)の光学的顕微鏡写真であり、大きな厚さ分
布を示す光学縞が認められる。図5において、1つの縞
の増分はシリコン層の厚さで0.06μmに相当する。
【0036】図5において、網目として認められる2本
の細長いX線トポグラフ像によれば、より厚いシリコン
層領域に、ミスフィット転位が認められる。この転位分
布から、転位の存在しないシリコン層の厚さは小さく、
0.2μm程度であることが分かる。
【0037】図6(a)は、図5におけるものと同一の
試料即ちシリコン/サファイア接合でシリコン層の厚さ
が2.2μmの試料の断面TEM像を示したものであ
る。図から明らかなように、高密度の転位が接合界面の
近傍で観察される。
【0038】図6(b)には、厚さ0.6μmのシリコ
ンエピタキシアル層を有する従来のSOSウェーハのT
EM像が示されている。かかる従来のSOSウェーハで
は、高密度の転位のみならず、界面から始まる高密度の
積層欠陥が観察される。
【0039】図6(c)には、図5におけるものと同一
の試料でシリコン層の厚さが0.2μm厚さのTEM像
であって、厚さ20nmの酸化膜を有する転位の存在し
ないシリコン層が示されている。
【0040】さらに、図6(d)は、図6(c)の結晶
格子像であり、SiO2 /サファイア界面におけるサフ
ァイアの粗い表面を示している。
【0041】図6(a)〜(d)に明らかなように、シ
リコン層が十分に薄い場合、例えば、シリコン/サファ
イア接合に対しては厚さ0.2μm、シリコン/石英ガ
ラス接合に対しては、厚さ0.5μmの場合に転位の存
在しない層を得ることができる。このような薄い層にお
いては、シリコン/サファイア接合部及びシリコン/石
英ガラス接合部において転位を発生することなく、シリ
コン格子が、基板に沿って弾性的に伸縮するからであ
る。
【0042】図7は、図5におけるものと同一の厚さ
0.6μmの試料の二次イオン質量分析(SIMS)に
よる深さ方向のプロファイルを示す。酸化膜の厚さが2
0nm以下の場合は、両ウェーハを重ね合せる前に導入
された不純物であるボロンの存在を示すピーク値が観察
される。前記のような薄い酸化膜は、空隙の形成を阻止
せしめるとともにシリコン層へのボロンの拡散を阻止す
る作用をなす。なお、ここではボロンに注目して測定を
行なったが、他の有害不純物についても同様の効果があ
るものと考えられる。
【0043】
【発明の効果】以上記載した如く、本発明によれば、シ
リコンウェーハをサファイアウェーハ、シリコンウェー
ハ等他方のウェーハに重ね合せ接合して構成される半導
体基板において、シリコンウェーハに酸化膜を形成する
ことにより、両ウェーハの接合面にて空隙が発生するの
を防止することができ、2種のウェーハが強力な接着力
で以って接合された半導体基板を得ることができる。
【0044】また、特に、シリコンウェーハをサファイ
アウェーハに接合せしめてなる半導体基板においては、
前記酸化膜の厚さを、少なくとも50オングストローム
以上形成させることにより、接合界面において不純物と
してのボロンの拡散を防止することができ、該ボロンに
よる接合部への悪影響を阻止することができる。またよ
り薄層化することによって転位のないシリコン層を得る
ことができる。
【図面の簡単な説明】
【図1】本発明の実施例に係るシリコン−サファイアウ
ェーハのX線写真。
【図2】同、半導体基板の接合力測定試験の説明図。
【図3】同、シリコン−サファイアウェーハの引張試験
結果を示す線図。
【図4】同、半導体基板の各種ウェーハどうしの接合部
における状態を説明する比較図。
【図5】同、引張試験用試験片の顕微鏡写真。
【図6】同、半導体基板試料のTEM写真。
【図7】同、半導体基板の二次イオン数を示す線図。
【符号の説明】
1 引張試験用治具 2 試料(半導体基板) 2a サファイアウェーハ 2b シリコンウェーハ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中里 泰章 長野県更埴市大字屋代1393番地 長野電子 工業株式会社内 (72)発明者 内山 敦雄 長野県更埴市大字屋代1393番地 長野電子 工業株式会社内 (72)発明者 中澤 一志 長野県更埴市大字屋代1393番地 長野電子 工業株式会社内

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 シリコンウェーハと他方のウェーハとを
    相互に接合して形成される半導体基板を製造するに際
    し、 前記シリコンウェーハの、前記他方のウェーハへの接合
    面にSiO2 等の酸化膜を形成せしめた後、他方のウェ
    ーハに重ね合わせて接合することを特徴とする半導体基
    板の製造方法。
  2. 【請求項2】 前記他方のウェーハがサファイアウェー
    ハ又はシリコンウェーハからなる請求項1記載の半導体
    基板の製造方法。
  3. 【請求項3】 前記酸化膜の厚さが50オングストロー
    ム以上である請求項1記載の半導体基板の製造方法。
  4. 【請求項4】 シリコンウェーハの接合面にSiO2
    の酸化膜を形成して常温にてサファイアウェーハに重ね
    合わせ、 この重ね合わされたウェーハどうしを割れ発生を防止す
    るために温度が270℃近傍に達するまでを、0.5〜
    5時間程度で昇温させて接合し、 次いで接合されたシリコンウェーハの層を10μm以下
    の厚さまで研削した後、エッチング加工を行って前記シ
    リコンウェーハ層の厚さを少なくとも3μmまで薄層化
    せしめることを特徴とする半導体基板の製造方法。
  5. 【請求項5】 前記請求項4の方法によりシリコンウェ
    ーハ層の厚さを凡そ3μmまで薄層化した半導体基板に
    おいて、該半導体基板を300〜1000℃の温度範囲
    で0.5〜5時間熱処理し、次いで該シリコンウェーハ
    層の厚さを0.1〜3μm好ましくは0.1〜1μmの
    厚さになるまで段階的に研磨により薄層化することを特
    徴とする請求項4記載の半導体基板の製造方法。
JP15923094A 1994-06-17 1994-06-17 半導体基板の製造方法 Pending JPH088413A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15923094A JPH088413A (ja) 1994-06-17 1994-06-17 半導体基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15923094A JPH088413A (ja) 1994-06-17 1994-06-17 半導体基板の製造方法

Publications (1)

Publication Number Publication Date
JPH088413A true JPH088413A (ja) 1996-01-12

Family

ID=15689189

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15923094A Pending JPH088413A (ja) 1994-06-17 1994-06-17 半導体基板の製造方法

Country Status (1)

Country Link
JP (1) JPH088413A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006059586A1 (ja) * 2004-11-30 2006-06-08 Shin-Etsu Handotai Co., Ltd. 直接接合ウェーハの製造方法及び直接接合ウェーハ
US7566631B2 (en) 2002-12-30 2009-07-28 International Business Machines Corporation Low temperature fusion bonding with high surface energy using a wet chemical treatment
WO2012015022A1 (ja) * 2010-07-30 2012-02-02 京セラ株式会社 複合基板、電子部品、ならびに複合基板および電子部品の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7566631B2 (en) 2002-12-30 2009-07-28 International Business Machines Corporation Low temperature fusion bonding with high surface energy using a wet chemical treatment
US7713837B2 (en) 2002-12-30 2010-05-11 International Business Machines Corporation Low temperature fusion bonding with high surface energy using a wet chemical treatment
WO2006059586A1 (ja) * 2004-11-30 2006-06-08 Shin-Etsu Handotai Co., Ltd. 直接接合ウェーハの製造方法及び直接接合ウェーハ
JP2006156770A (ja) * 2004-11-30 2006-06-15 Shin Etsu Handotai Co Ltd 直接接合ウェーハの製造方法及び直接接合ウェーハ
US7521334B2 (en) 2004-11-30 2009-04-21 Shin-Etsu Handotai Co., Ltd. Method for producing direct bonded wafer and direct bonded wafer
WO2012015022A1 (ja) * 2010-07-30 2012-02-02 京セラ株式会社 複合基板、電子部品、ならびに複合基板および電子部品の製造方法

Similar Documents

Publication Publication Date Title
JP2726583B2 (ja) 半導体基板
EP0706714B1 (en) Soi substrate fabrication
JP3358550B2 (ja) Soiウエーハの製造方法ならびにこの方法で製造されるsoiウエーハ
US6054363A (en) Method of manufacturing semiconductor article
AU744654B2 (en) Substrate and production method thereof
US6211041B1 (en) Silicon-on-insulator (SOI) substrate and method of fabricating the same
JP4552858B2 (ja) 貼り合わせウェーハの製造方法
US20090093106A1 (en) Bonded soi substrate, and method for manufacturing the same
JP3900741B2 (ja) Soiウェーハの製造方法
JP2002134375A (ja) 半導体基体とその作製方法、および貼り合わせ基体の表面形状測定方法
KR20130023207A (ko) 실리콘 에피텍셜 웨이퍼 및 그 제조방법, 그리고 접합 soi 웨이퍼 및 그 제조방법
JPH0719738B2 (ja) 接合ウェーハ及びその製造方法
EP0843346A2 (en) Method of manufacturing a semiconductor article
KR101142138B1 (ko) 적층기판의 세척방법, 기판의 접합방법 및 접합 웨이퍼의제조방법
EP0444943B1 (en) A method of manufacturing a bonded wafer
US7186628B2 (en) Method of manufacturing an SOI wafer where COP's are eliminated within the base wafer
JPH0817163B2 (ja) エピタキシャルウェーハの製造方法
JP4370862B2 (ja) 積層基板の洗浄方法および基板の貼り合わせ方法
JP3921823B2 (ja) Soiウェーハの製造方法およびsoiウェーハ
JPH088413A (ja) 半導体基板の製造方法
JPH0729911A (ja) 半導体基板とその製造方法
JPH05275300A (ja) 半導体ウェーハの貼合わせ方法
JP3030545B2 (ja) 接合ウエーハの製造方法
JP2008166646A (ja) 半導体基板の製造方法
WO2021246279A1 (ja) 貼り合わせウェーハ用の支持基板