JPH0884153A

JPH0884153A - 通信バスシステムおよびそれに用いるマスタ局

Info

Publication number: JPH0884153A
Application number: JP3074895A
Authority: JP
Inventors: Jelle Hoekstra; ホウクストラジェル
Original assignee: D2B Systems Co Ltd
Current assignee: D2B Systems Co Ltd
Priority date: 1994-03-31
Filing date: 1995-02-20
Publication date: 1996-03-26
Anticipated expiration: 2020-03-09
Also published as: JP3628056B2

Abstract

(57)【要約】【目的】スレーブ局の鎖錠による問題を軽減した通信
バスシステムと、それに用いるマスタ局とを提供する。【構成】マスタ局は、選定に勝つことによってフレー
ム単位で構成されたメッセージを送信し、このメッセー
ジは、メッセージを構成する複数のフレームの持続時間
の間アドレスされたスレーブ局の鎖錠および解放を各々
行う鎖錠信号および解放信号を含むようにフォーマット
される。こうすることにより、この持続時間中の別のマ
スタ局による鎖錠されたスレーブ局へのアクセスは阻止
される。さらに、別のマスタ局が、阻止されていること
を検出して、全体の時間が前記持続時間の標準的な最長
値より十分に短い時間内に、比較的頻繁な再試行を行う
第１のシーケンスを実行する。次に、もし必要なら、全
体の時間が標準的な最長持続時間より長い時間内に、比
較的頻繁でない再試行を行う第２のシーケンスを続け
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マスタ局とスレーブ局
とを具え、全てのマスタ局が、フレームを基礎とする選
定手段と、選定結果検出手段と、フレームフォーマット
手段とを具え、前記フレームフォーマット手段が、前記
選定に勝つことによってフレーム単位で構成されたメッ
セージを送信し、前記メッセージが、そのメッセージを
構成する複数のフレームの継続時間の間アドレスされた
スレーブ局の鎖錠および解放を各々行う鎖錠合図および
解放合図を含むことによって、前記継続時間中に別のマ
スタ局による鎖錠されたスレーブ局へのアクセスが少な
くとも個々に阻止されるようにした、多局通信バスシス
テムに関するものである。

【０００２】

【従来の技術】一般にこのような通信システムは、許容
される最大のフレーム長に制限があるため、個々のマス
タ局は、適当な期間以上にシステム全体を占有している
ことができない。この結果、マスタ局があるスレーブ局
に長いメッセージを送信しようとする場合、全体として
このメッセージを構成する連続したフレーム毎に行わな
ければならない。このような場合、当該マスタ局は、ア
ドレスされたスレーブ局が、このメッセージの連続する
フレームの間に、他のマスタ局によってアドレスされな
いようにするべきである。この目的のために、例えば参
考文献として取り上げる本出願人の米国特許明細書第４
９３７８１６号、第５１２８９３６号および第５２４９
１８２号に記述されているような鎖錠機構が提案されて
いる。この既知の鎖錠機構のある実施例においては、最
長鎖錠期間を３００ミリ秒としている。この期間内で他
のマスタ局が当該スレーブ局にフレームを送信しようと
しても成功しないという問題がある。これを解決するた
めに、この第２のマスタ局が送信を繰り返し試行するこ
とができる。

【０００３】

【発明が解決しようとする課題】それでもやはり、アク
セスは、スレーブ局が鎖錠されていてもいなくても、で
きる限り素早く行われるべきである。この点において、
スレーブが鎖錠されていない状況であっても、例えばス
レーブ局の受信バッファが以前に受信したメッセージに
よって満たされたままであるため、他のマスタ局による
アクセスが一時的に阻止されるかもしれないことはもち
ろんである。このような阻止は、それほど頻繁ではない
が、電気的な妨害および一時的なエラーによって生ずる
こともある。

【０００４】本発明の目的は、スレーブ局が他のマスタ
局に一時的に鎖錠されていてもいなくても、マスタ局が
スレーブ局にできるかぎり素早くアクセスできるように
した、上述した種類の通信バスシステムを提供すること
である。

【０００５】

【課題を解決しようとするための手段】本発明は、前記
別のマスタ局が、全体の時間が前記継続時間の標準的な
最長値より十分に短い時間内に比較的頻繁に再試行を行
う第１のシーケンスと、それに続く、全体の時間が前記
継続時間の標準的な最長値より長い時間内に比較的頻繁
でなく再試行を行う第２のシーケンスとを、前記阻止さ
れていることを検出して実行するシーケンス手段を有す
ることを特徴とする。第１のシーケンスを通じて比較的
頻繁に試行が行われ、短時間のエラー状態があった場合
にはスレーブ局が鎖錠されているか否かにかかわらず、
スレーブ局への実際のアクセスは、ごく僅かに遅れるだ
けである。第２のシーケンスを通じて比較的離散的に試
行が行われ、鎖錠されている状態が終了した後にアクセ
スが可能になる。一時的なエラー状態が生ずる場合、第
２のシーケンスの連続する試行の間が比較的長い期間で
あるので、同じエラーが第２のシーケンスの連続する試
行で現れることはない。要するに本発明は、機能を向上
させるより頻繁な試行と、手順が簡単で通信バスとそこ
に属する局とにおける負荷が減少する、より頻繁でない
試行とを折衷したものである。

【０００６】好適には、前記別のマスタ局が、前記スレ
ーブ局に送信したアドレスが承認されなかったことを検
出するときには、前記スレーブ局へアドレスする試行を
ほとんど瞬時に行う第３のシーケンスを実行し、前記ア
ドレスの承認を検出した場合のみ前記スレーブ局へのア
クセスを行う第２のシーケンス手段を有する。ある状況
において、スレーブは、大変短い時間しか存在しない原
因によって、そのアドレスを承認しないかもしれない。
他の原因としては、局が実際に不在であることが考えら
れる。双方の場合において、例え理由は違うとしても、
スレーブアドレスのレベルにおいてほぼ瞬時に再試行を
行うことによって、動作全体の速度はさらに上昇する。
第１の場合において、その原因は直ぐに終了し、アクセ
スが成功するようになるであろう。第２の場合におい
て、当該マスタ局は、他の動作を行うことができる。

【０００７】本発明は、上述した種類の通信バスシステ
ムにおいて使用されるマスタ局にも関するものである。

【０００８】

【実施例】図１は、単一チャンネル通信バスシステムの
概略を示す。ライン２０は、チャンネルを示し、例えば
撚り導線である。３つの局２２、２４および２６が設け
られており、その各々は、インタフェース回路２８、３
０および３２をそれぞれ具える。局の構成は多種多様で
ある。この装置は簡単であっても複雑であってもよく、
例えば、テレビジョン受像機、洗濯機、電子レンジ、集
中タイマ、気温／太陽輻射に関するセンサ、照明（副）
システムとすることができる。ある装置はバスのマスタ
局として動作し、他の装置はスレーブ局として動作す
る。ある装置はデータの送信機として動作し、ある装置
は受信機として動作する。以下に記す動作は、前記通信
バスシステム上で行われ、前記インタフェース回路によ
って実行される。

【０００９】図２は、通信動作をフレームレベルで表し
たものである。この図では、時間軸を曲線４０として示
し、これに沿ってビットセルを隣接して配置されてい
る。符号４２は、開始ビットを示す。符号４４は、デー
タを送信するビットレートを示すモード表示に関係す
る。これは最大３ビットで構成する。標準的な送信周波
数の個数は、予め決められている。符号４６は、当該マ
スタ局のアドレスを示す。このアドレスは、１２ビット
とそれに続くパリティビットＰとから成る。選定動作
は、モード表示およびマスタ局アドレスに対して行われ
る。モード選択に関しては、最も低い（遅い）モードが
勝つ。アドレスに関しては、最も高い優先権を持つ局が
勝つ。モード表示およびマスタ局アドレスは、合わせて
優先信号を構成する。マスタアドレスの送信後、ただ１
つのマスタ局が残る。この局は、次にスレーブ局アドレ
ス４８を送信する。このアドレスは、１２個のアドレス
ビットと、１個のパリティビットＰと、アドレス承認ビ
ットＡに対する空欄とから成る。スレーブ局が自分自身
へのアドレスを認識した場合、ブロックＡ内にアドレス
承認ビットを送信する。このアドレス承認ビットが受信
されない場合、予定したスレーブ局が不在かまたは動作
していないか、アドレスが正しくないパリティビットを
持っている。このような場合、図２に示すフレームは、
すぐに停止する。スレーブ局による承認が正しい場合、
マスタ局は、制御信号５０を送信する。この信号は、４
個の制御ビットと、１個のパリティビットＰと、制御承
認ビットＡに対する空欄とから成る。ＰおよびＡビット
の処理は、スレーブ局アドレスの場合と同様に行う。制
御承認ビットが現れない場合、フレームはすぐに停止す
る。スレーブ局による承認が正しい場合、データバイト
が送信される（５２）。マスタ送信局に基づいて説明す
る。データバイトは、８ビットと、「最終」データバイ
トの合図（ＥＯＤ）と、１個のパリティビットＰと、デ
ータ承認ビットＡに対する空欄とから成る。ＥＯＤ合図
は、送信局が当該バイトを、メッセージの最終バイトと
みなすか、または非最終バイトとみなすかを示す。フレ
ーム長は、モード０において最大２バイトで、モード１
において（マスタ局）からでは３２バイト、または（ス
レーブ局）からでは１６バイトになり、モード２におい
て（マスタ局）からでは１２８バイト、または（スレー
ブ局）からでは６４バイトになるが、これらより短いメ
ッセージももちろん可能である。パリティビットＰも、
ＥＯＤビットにも基づいて決定される。データ承認ビッ
トが受信されない場合、パリティエラー、制御信号５０
の受理により停止したスレーブ局、または、例えばデー
タ処理に時間が掛かりすぎたため、スレーブ局がデータ
バイトを受信しバッファに格納することができないとい
ったような様々な原因がありえる。これらの全ての場合
において、マスタ局は、繰り返し状態に設定される。こ
の状態において、ＥＯＤ、Ｐ、Ａを含むデータバイト
を、最後にデータ承認ビットが受信されるまで繰り返
す。その時、当該データバイトが最終バイトではない場
合、繰り返し状態を中止し、次のデータバイト（例えば
５４）を送信する。一方、このデータバイトが最終デー
タバイトである場合、フレームおよびメッセージは終了
する。その後に、新たなメッセージ／フレームを開始す
ることができる。データバイトを送信するたびごとに、
カウンタポジションを増加する。カウンタが最長フレー
ム長に到達するか、メッセージが完了した場合、「最
終」データバイトが示される（起こりうる２つの制限の
内最初のものが決定される）。フレームは、「最終」バ
イト後に終了する。データ承認ビットが「最終」バイト
の後に正しく受けられないと、定義されたフレーム長に
適合するまで、「最終」バイトが繰り返される。最長フ
レーム長に達したときにメッセージがまだ完了していな
い場合、新たなフレームが開始される。その第１のデー
タバイトは、メッセージのまだ送信されていない第１の
データバイトとしてか、正しいデータ承認バイトがまだ
受けられていないデータバイトとして選ばれる。したが
ってこれは、すでに送信が成功したデータバイトの２重
の送信を含まない。すなわち「鎖錠」機構をこの点に使
用すれば、当該スレーブを現行の送信のために確保して
おくことができる。これについて以下に詳述する。この
鎖錠機構によれば、より高い優先権を持つ別のマスタ局
が同時にバス全体を占有することができるが、すでに鎖
錠されているスレーブ局にアクセスすることはできな
い。このように構成することによって、スレーブ局にお
ける手順が簡単になる。

【００１０】マスタ局は、スレーブに当該マスタ局のみ
に従うように命令する所定の制御信号によって、スレー
ブにおける鎖錠フラグの設定または解除を行うことがで
きる。スレーブ局は、マスタ局が解放命令を含む１バイ
トのデータフレームを送信することによって解放され
る。鎖錠フラグは、関連するフレームの少なくとも１バ
イトが正しく送信／通信された後に、スレーブによって
設定／解除されるべきである。

【００１１】スレーブアドレス承認ビットは、スレーブ
が不在の場合、スレーブが、フレームのモード（速度）
を処理できない場合、マスタアドレスおよびスレーブア
ドレスのどちらか、または両方にパリティエラーが生じ
た場合、または、タイミングが正しくなく、バスエラー
を引き起こし、その結果同期またはパリティのエラーが
生じてしまうような場合には与えられない。マスタは、
低いモードにおいてフレームをできる限り繰り返すか、
モードＯにおいて当該スレーブに関するステータスを
（できる限り繰り返して）要求するかして、アドレスの
不承認ビットに応答する。スレーブが動作できる最も高
いモードは、ステータスから得られる。その結果とし
て、メッセージは、実行可能な最も高いモードにおいて
繰り返される。送信がスレーブアドレス不承認ビットに
おいて繰り返し停止する場合、スレーブが不在であると
判断しなければならない。この場合、さらなる繰り返し
は意味がない。

【００１２】制御承認ビットは、パリティエラーの場
合、タイミングエラーの場合、または、スレーブが要求
された機能を実行できない場合には与えられない。マス
タ局は、第１の場合において、メッセージを繰り返すこ
とによって対応することができる。さらに制御承認ビッ
トが受信されなかった場合、なぜこの承認ビットが受信
されなかったのかを決定するために、スレーブ局におい
てマスタ局にに要求する。

【００１３】データ不承認ビットは、パリティエラーの
場合、タイミングエラーの場合、または、受信バッファ
が完全に満たされている場合に発生する。パリティエラ
ー、またはバッファが完全に満たされていることが原因
の場合、このバイトは、バイトが承認されるか、フレー
ム長を使い切るまで、できる限り繰り返される。このフ
レーム内でバイトの送信が終了しない場合、このバイト
のために新たなフレームが開始される。

【００１４】次のような制御信号を定義する。ＨＥＸ０（００００）：スレーブ局のインタフェース回
路のステータスを読む。この操作の後に承認信号が続か
ない場合、スレーブ局のインタフェース回路が不完全で
あると判断する。しかしながら、繰り返し操作を行うこ
とができる。承認信号が受信された場合、スレーブ局は
その結果としてそのステータスが示されているデータバ
イトを出力する。ＨＥＸ２（００１０）：ステータスを読み、鎖錠信号を
スレーブ局に供給する。スレーブ局が他のマスタ局によ
って鎖錠されている場合、この状況がデータバイトにお
いて合図され、この要求しているマスタ局は再び試みな
ければならない。ＨＥＸ３（００１１）：データを読み、鎖錠信号をスレ
ーブ局に供給する。答えが受信されない場合、以下に示
すようなステータスが質問される。ビット０＝０：スレーブ局の送信バッファが空である。
これは制御システムに合図される。ビット２＝１：スレーブ局が他のマスタ局によって鎖錠
されている。制御システムは、再試行の指令を受ける。ビット４＝０：スレーブ局がデータを送信することがで
きない。これは制御システムに合図される。ビット０，
２，４以外の全ての場合において、同じ制御コードを持
つ新たなフレームを開始する。ＨＥＸ４（０１００）：スレーブ局が鎖錠される４ビッ
トアドレスの内の下位２ビットを読む。スレーブ局が鎖
錠されていない場合、このことがマスタの制御システム
に不承認ビットによって合図される。ＨＥＸ５（０１０１）：４ビットアドレスの最上位ビッ
トに関してＨＥＸ４（０１００）と同様に制御する。ＨＥＸ６（０１１０）：スレーブのステータスを読み、
解放する。スレーブ局が他のマスタ局によって鎖錠され
ている場合、このことは不承認ビットによって合図さ
れ、マスタはその試みを中止する。ＨＥＸ７（０１１１）：データを読み、解放する。解放
に関する以外は、コード００１１に対応する。ＨＥＸ８（１０００）：保持要求を書き込む。不承認ビ
ットが生じる場合、スレーブ局の属性／ステータスに関
する質問がなされる。後者は次のように解釈される。ビット１＝１：スレーブの受信バッファが空でない。こ
れは、マスタの制御システムに合図される。ビット２＝１：同上ビット３＝０：スレーブがメモリを持っていないので、
属性／ステータスに関する要求に答えることができな
い。３つのビットのどれもが答えを持たない場合、新た
な試みを行う。ＨＥＸＡ（１０１０）：命令および鎖錠を書き込む。
この結果ステータスが読まれ、不承認ビットの場合、次
のように解釈される。ビット１，２については同上。こ
れらのどのビットも答えを持たない場合、新たな試みを
行う。ＨＥＸＢ（１０１１）：データおよび鎖錠を書き込
む。この結果としてステータスが読まれ、不承認ビット
の場合、ＨＥＸＡと同様に解釈される。ＨＥＸＥ（１１１０）：命令および解放を書き込む。
他はＡと同様。ＨＥＸＦ（１１１１）：データおよび解放を書き込
む。他はＡと同様。

【００１５】各フレームの終わりにおいて、送信局（ス
レーブ局またはマスタ局）は、必要なすべてのバイトが
送信されたかどうかを確かめる。されていない場合、マ
スタ局は新たなフレームを開始し、送信局は残りのバイ
トをローカル送信バッファに格納する。

【００１６】図３は、インタフェース回路の一実施例を
示す。回路（６０）は以下に示す機器に対する接続端子
を具える。発振器（６ＭＨｚ）から時計回りに見て、電
源ＶＣＣと、接地ＧＮＤと、試験制御Ｔｅｓｔと、ロー
カル制御システムに関する８ビットデータと、同期（ス
トローブ）ピン

【外１】と、読み出し／書き込み制御

【外２】と、アドレスおよびデータ間の選択

【外３】と、割り込み信号Ｉｎｔと、３つのプリセットアドレス
ビット（Ａ０，Ａ１，Ａ２）と、ＴＴＬレベルのデータ
に対する２つのラインと、上述したような単一チャンネ
ル通信の２芯より線（Ｄ²Ｂ：Domestic Digital Bus）
とを具える。素子６２は、クロックと、電源電圧が印加
される場合に回路をリセットする制御部分（ＰＯＲ＝Ｐ
ｏｗｅｒ−ＯｎＲｅｓｅｔ）とを具える。「チップレ
ディ」信号、ＰＯＲ信号およびクロック信号０Ｐ，１Ｐ
を、ここで発生する。「チップレディ」信号は、回路が
起動またはリセット後に再び動作状態にあることを示
す。

【００１７】ブロック６４は、Ｄ²ＢおよびＴＴＬライ
ン上の信号にフィルタを掛け、この信号を検出し、制御
する回路である。Ｄ²ＢおよびＴＴＬライン上の信号の
データ内容は、次のような電気的な差を除いて同じであ
る。ＴＴＬが一方向なのに対してＤ²Ｂは双方向であ
り、電圧レベルが異なる。ライン６５において、ライン
ビットをＴＴＬレベルにおいて伝送する。ブロック６６
において、ラインビットと論理ビットとの間の変換を行
う。ブロック６７は、ブロック６６とブロック６８との
間の２つの単一方向ラッチ回路を構成する。ライン６９
は、次のビットを活性化する信号を送信する。ブロック
６８は、インタフェース回路の心臓部を構成する。ここ
でパリティビットを形成し、承認ビットを検出し、もし
あれば種々の制御ビットおよびステータスビットを質問
に関して解析または格納する。さらに、情報を制御シス
テムと交換し、ＲＡＭバッファ７０による相互作用が構
成される。バッファ７０は８ビットのデータを有する。
バイト数は、用途によって決定される。アドレスは、ラ
イン７１上に現れる。ブロック７２は、８ビットのデー
タ幅を持ち、ローカル制御システム（図示せず）に接続
するデータゲートである。信号モード０Ｐおよび１Ｐ
は、外部バスＤ²Ｂ上の動作モードに依存して、０Ｐお
よび１Ｐと同じ周波数または１／４の周波数を有する第
２クロック信号である。ライン７６は、種々のビット長
に対してクロックのビットレベルへの切り換えを制御
し、このビット長は、開始ビット、モード／アドレス／
制御ビット、およびデータビットとで同じである必要は
ない。ライン７５は、フレームレベルにおいて、同様の
機能を有する。ライン７７は許可ライン（ＥＮ）であ
り、ライン７８および７９は同期結合を与える。

【００１８】簡単な実施例において、本回路はモード０
および１において使用するのに好適であり、さらに、ス
レーブ動作に加えてマスタ動作にも好適である。リセッ
ト信号（パワー−オン−リセット、ＰＯＲ）が発生され
ると、回路は初期化される。マイクロプロセッサは、イ
ンタフェース回路に対して与えられた回路アドレスを、
いくつかの自由にアクセス可能なレジスタをロードする
ことによって生成することができる。さらに、用途の機
能を示すいくつかのフラグビットが設定される（ローカ
ルメモリが存在し、スレーブ局が送信機としても動作で
きる場合）。信号ＰＯＲは、ローカル制御システムに対
する割り込み信号としても作用する。回路のスレーブ部
分のバスステータスを、スレーブステータスレジスタに
格納する。回路が別の局によって鎖錠されている場合、
この鎖錠している方の局のアドレスを鎖錠アドレスレジ
スタに格納する。回路をマスタ局として動作させるため
に、制御回路は、次のような情報を与える必要がある。
スレーブ局アドレス、制御コード、および、書き込み動
作の場合には、マスタ局バッファ内にロードするために
送信すべきデータバイトと、使用すべきラインモードを
示すモード信号、および、マスタ局命令レジスタ内にロ
ードされたマスタ局要求信号。

【００１９】この結果、局はメッセージを開始し、必要
なら関連する選定手順を行う。選定された後フレームが
終了したとき、ローカル制御システムに対する割り込み
信号（ＩＮＴ）が与えられる。その結果、ローカル制御
システムは、割り込みレジスタ内の割り込み信号の原因
（マスタ割り込み、スレーブ送信機割り込みまたは受信
機割り込み）を読むことができる。マスタステータスレ
ジスタは、所定数の承認ビットの数を含み、メッセージ
が成功したかどうかを示す。したがってこのマスタステ
ータスレジスタは、カウンタとして動作する。さらに読
み出し動作の場合には、割り込み信号の後、マスタバッ
ファは、受信したデータを含むものとなる。割り込みレ
ジスタは、読み出された後にリセットされる。これは、
当該レジスタにおける完全な書き込み動作によって行わ
れる。

【００２０】実質的には同様の動作が、スレーブ受信機
機能に対して行われる。この場合、所定数の承認ビット
数をスレーブ受信機レジスタに格納する。スレーブ受信
バッファが読み出された場合、スレーブ受信機命令レジ
スタが情報００（ＨＥＸ）によって満たされる。

【００２１】図４は、マスタ局によるフレーム送信の再
試行手順のフローチャートである。本実施例において、
鎖錠期間の最長値は３００ミリ秒である。ブロック１０
０は送信手段の開始を示し、当該局がどのデータをどの
スレーブ局に送信するのかを知っているとする。この手
順は、全体に、または部分的にスレーブ送信機局状況と
関連させることができる。ブロック１０２において、再
試行パラメータを０にリセットする。ブロック１０４に
おいて、マスタはフレームの送信を試みる。このブロッ
クに選定手順を含めてもよい。当該フレームに関する開
始および選定がマスタ局に関して成功するときには、ブ
ロック１０６に進む。ブロック１０６において、スレー
ブ局が、それ自身のアドレスと、マスタ局がスレーブに
ある動作形式を要求することを示す制御コードＣＣとに
対する承認を伝送しているかどうかを確認する。いろい
ろな可能性が存在する。その一つとして、制御コード
は、単にスレーブにその動作状態を報告するように要求
してもよく、このことは、鎖錠状態それ自身を意味する
動作を妨げない。他の制御コードは、鎖錠されたスレー
ブによって許容されない、広範囲なデータ変換を要求す
る。一般に、承認された場合、システムはブロック１０
８に進み、そこで操作が行われ、ついには完了する。ブ
ロック１０６で承認されない場合、ブロック１１０にお
いて、再試行パラメータが試験される。この値が２以下
の場合、ブロック１１６が短い待ち時間で行われ、ブロ
ック１２０においてパラメータが増加される。１０４、
１０６、１１０、１１６、１２０のループを、最高３回
繰り返す。パラメータ値が３に達した場合、システムは
長い待ち時間を要するブロック１１２、１１８に進む。
この後者のループも、最高３回繰り返す。最後に、パラ
メータ値が６に達した場合、システムは失敗と認め、ブ
ロック１１４に進む。この手順を実行するのに要する合
計の時間は、３２４ミリ秒程度である。

【００２２】要約すると、エラーには３つのカテゴリー
が存在する。 ●原因：一時的な送信エラー、例えば電気的な妨害。タ
イミングルール：このエラーは大変短い時間しか持続し
ないであろうため、無い。 ●原因：スレーブ受信バッファが満たされている。タイ
ミングルール：スレーブが、その受信バッファチップを
２５ミリ秒以内に処理しなければならない。マスタ手
順：３×８ミリ秒足す当該フレームの送信時間は２５ミ
リ秒を越えるので、合間に少なくとも８ミリ秒の間隔を
もって再送信を３回行う。 ●原因：スレーブが他のマスタに鎖錠されている。タイ
ミングルール：マスタはスレーブの鎖錠を３００ミリ秒
より長く保つことができない。すなわち、このエラーが
発生した場合、スレーブはその３００ミリ秒後には解放
されるであろう。

【００２３】さらに、マスタが内部のエラーによってス
レーブを解放しない状況において、スレーブが自分自身
を解放する手順がある。これを図５および６に示す。図
５のフローチャートは、フレームを受信するブロック１
３０から始まる。その後、ブロック１３２において、受
信バッファに存在するフレームを、この局のローカル処
理装置に複製する。ブロック１３４において、獲得した
フレームが解放コードを含んでいるかどうかを検出す
る。このフレームが解放合図を含んでいる場合（Ｙ）、
ブロック１３６において解放タイマを停止する。解放合
図が見つからない場合（Ｎ）、ブロック１３８において
解放タイマを再開させる。これらの個々の構成において
各フレームは、解放（＝最終フレーム）または鎖錠（＝
非最終フレーム）のどちらかを含む。どちらの場合にお
いても、ブロック１４０においてフレームまたはメッセ
ージを処理する。ブロック１４２において、この手順は
終了する。図６において、鎖錠された局による自己解放
手順を示す。ブロック１４４において、３００ミリ秒経
過後に解放タイマの終了が検出される。ブロック１４６
において、スレーブは実際に解放される。ブロック１４
８において、手順が終了する。もちろん、このことを知
らないマスタ局は、未だ終了していないメッセージの次
のフレームにおいて、当該スレーブ局を再び鎖錠するこ
とができる。

【００２４】図７は、図４の再試行手段のフローチャー
トを改良したものを示す。一般に、対応するブロック
は、同じ符号で示してある。異なる点は次の通りであ
る。ブロック１０１において、２個の再試行パラメータ
Retry およびRetry1を双方とも０にリセットする。前者
については、図４に関してすでに記述した。ブロック１
０３において、スレーブ局が自分自身のアドレスに関し
て承認を送ったかどうかを確かめる。この承認がされな
かった場合、マスタ局はブロック１０９において、パラ
メータRetry1の値に対して試験を実行する。送信が行わ
れた回数が２回以下の場合、ブロック１１３においてパ
ラメータRetry1の値を１増加し、その後システムはブロ
ック１０４に戻る。パラメータRetry1が値３に達する
と、システムはブロック１１１に進み、マスタ局は他の
動作を行う。上述したようにこのループは、ほとんど瞬
時に実行される。これは、どんな方法でも、その反復時
間が、次の遅いループの反復時間より相当短く、ブロッ
ク１１６内で十分に決定できることを意味する。遅延
は、マイクロ秒程度とすることができるが、２，３ミリ
秒としてもよい。

【００２５】ブロック１０３において承認が確認された
なら、ブロック１０５においてパラメータRetry1を、再
び０にリセットする。このようにすることによって、ブ
ロック１１３を３回通過してからブロック１０３におい
てＹとなった後に、偶然にスレーブアドレスの承認がも
う一度失敗してしまう場合に、ただちに終了してしまう
のを避けることができる。しかしながら、ブロック１０
５を省略してもよい。ブロック１０７において、制御コ
ードＣＣに対する試験を実行する。起こり得る結果の双
方において、システムは図４と同様に続く。

【図面の簡単な説明】

【図１】単一チャンネル通信バスシステムの一般的な構
造を示す線図である。

【図２】通信動作の構成を示す線図である。

【図３】本発明によるインタフェース回路の一実施例を
示す線図である。

【図４】本発明による再試行手順のフローチャートであ
る。

【図５】本発明による解放手順のフローチャートであ
る。

【図６】本発明による第２解放手順のフローチャートで
ある。

【図７】本発明による改良した再試行手順のフローチャ
ートである。

【符号の説明】

２０チャンネル２２、２４、２６局２８、３０、３２、６０インタフェース回路７０ＲＡＭバッファ

Claims

【特許請求の範囲】

【請求項１】マスタ局とスレーブ局とを具え、全ての
マスタ局が、フレームを基礎とする選定手段と、選定結
果検出手段と、フレームフォーマット手段とを具え、前
記フレームフォーマット手段が、前記選定に勝つことに
よってフレーム単位で構成されたメッセージを送信し、
前記メッセージが、そのメッセージを構成する複数のフ
レームの継続時間の間アドレスされたスレーブ局の鎖錠
および解放を各々行う鎖錠合図および解放合図を含むこ
とによって、前記継続時間中に別のマスタ局による鎖錠
されたスレーブ局へのアクセスが少なくとも個々に阻止
されるようにした、多局通信バスシステムにおいて、前
記別のマスタ局が、全体の時間が前記継続時間の標準的
な最長値より十分に短い時間内に比較的頻繁に再試行を
行う第１のシーケンスと、それに続く、全体の時間が前
記継続時間の標準的な最長値より長い時間内に比較的頻
繁でなく再試行を行う第２のシーケンスとを、前記阻止
されていることを検出して実行するシーケンス手段を有
することを特徴とする多局通信バスシステム。
【請求項２】請求項１に記載の通信バスシステムにお
いて、前記別のマスタ局が、前記スレーブ局に送信した
アドレスが承認されなかったことを検出するときには、
前記スレーブ局へアドレスする試行をほとんど瞬時に行
う第３のシーケンスを実行し、前記アドレスの承認を検
出した場合のみ前記スレーブ局へのアクセスを行う第２
のシーケンス手段を有する多局通信バスシステム。
【請求項３】請求項１または２に記載の通信バスシス
テムにおいて、前記第１および第２のシーケンスの少な
くとも一方が、少なくとも３回の連続する試行を行う通
信バスシステム。
【請求項４】請求項１、２または３に記載の通信バス
システムにおいて、前記バスがＤ２Ｂバスである通信バ
スシステム。
【請求項５】マスタ局とスレーブ局とを具え、全ての
マスタ局が、フレームを基礎とする選定手段と、選定結
果検出手段と、フレームフォーマット手段とを具え、前
記フレームフォーマット手段が、前記選定に勝つことに
よってフレーム単位で構成されたメッセージを送信し、
前記メッセージが、そのメッセージを構成する複数のフ
レームの継続時間の間アドレスされたスレーブ局の鎖錠
および解放を各々行う鎖錠合図および解放合図を含むこ
とによって、前記継続時間中に別のマスタ局による鎖錠
されたスレーブ局へのアクセスが少なくとも個々に阻止
されるようにした、多局通信バスシステムにおいて、前
記別のマスタ局が、全体の時間が前記継続時間の標準的
な最長値より十分に短い時間内に比較的頻繁に再試行を
行う第１のシーケンスと、それに続く、全体の時間が前
記継続時間の標準的な最長値より長い時間内に比較的頻
繁でなく再試行を行う第２のシーケンスとを、前記阻止
されていることを検出して実行するシーケンス手段を有
することを特徴とする多局通信バスシステムにおいて使
用されるマスタ局。
【請求項６】請求項５に記載のマスタ局において、前
記スレーブ局に送信したアドレスが承認されなかったこ
とを検出するときには、前記スレーブ局へアドレスする
試行をほとんど瞬時に行う第３のシーケンスを実行し、
前記アドレスの承認を検出した場合のみ前記スレーブ局
へのアクセスを行う第２のシーケンス手段を有するマス
タ局。