JPH088416B2 - セラミック多層回路基板の製造方法 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はLSI素子を実装するためのセラミック回路基
板の製造方法に関する。

（従来の技術） 従来ICやLSI等の半導体素子はガラスエポキシ等のプ
リント回路基板あるいはアルミナセラミック基板に実装
されていたが、半導体素子の高集積化・微細化・高速化
に伴い実装用基板に対して高密度微細配線化・高速伝送
化・高周波数化・高熱放散化の要求が増えてきた。アル
ミナ基板は1500℃以上の高温で焼結しなければならない
ため、同時焼成される配線導体材料としては比較的電気
抵抗の高いW,Mo等の高融点金属しか利用できない。した
がって、パルス信号の伝送損失を考慮に入れた場合、配
線パターンの微細化には限界が生じてしまう。一方プリ
ント回路基板においてはパターンの微細化は困難であ
り、更に積層後、スルーホールをドリルにより形成し、
メッキを施して電気的に接続させるため高密度化は限界
にあった。そこで開発されたのが低温焼結多層セラミッ
ク基板で、1000℃以下で焼結する絶縁材料を用いている
ため、配線導体材料として電気抵抗の低いAu、Ag−Pd、
Cu等の低融点金属を用いることができる。プロセス的に
はグリーンシート積層技術を用いているため100μｍ以
下のグリーンシートを形成しビアホールを開けることに
より極めて高密度に回路配線を基板内に実現することが
できる。

しかし、これらのセラミック配線基板においても、誘
電率の低減において、その絶縁材料本来の誘電率しか望
むことができず、このレベルでは信号の高速化を向上さ
せること問題がある。

（発明が解決しようとする課題） このように、高速伝送化に対しては、パルス信号の伝
播遅延時間が基板材料の誘電率の平方根に比例するた
め、基板材料の低誘電率化が不可欠となる。

ところが、アルミナ基板（誘電率＝約10）はもちろん
最近開発されている低温焼結セラミック基板もアルミナ
に比べれば低いものの、十分な低誘電率化は図られてお
らず高速化に対してまで改善する必要がある。一方、プ
リント基板にはスルーホールメッキ性・加工性・多層化
接着・高温での熱変形が大きい等の問題があり、高密度
化には限界がある。そこでセラミック基板の誘電率を下
げる方法としては、基板を構成している絶縁材料を低誘
電率化させることが考えられる。しかし、これらのセラ
ミック配線基板においても、その絶縁材料本来の誘電率
までしか望むことができず、低誘電率化については限界
にある。一方、絶縁層を形成しているセラミック部に空
隙を存在させることにより大幅に誘電率を下げることが
可能であるが、空隙が外気と通じていると、吸水が発生
し絶縁特性並びに耐湿負荷特性に支障を来してしまう。
そこで、いかにして焼結体内に孤立空隙を生成させるか
が鍵となる。したがって、本発明の目的はこのような従
来の課題を解決することにより、低い誘電率を有し、た
とえば800℃以上1000℃以下の低温で焼成でき絶縁特性
や耐水性等信頼性の優れた高密度化が可能な孤立空隙を
有するセラミック多層回路基板を提供することにある。
さらに、電気抵抗の低い導体材料を施すことにより、パ
ルス信号の高速伝送化に極めて有利な高密度微細配線基
板を提供することもできる。

（課題を解決するための手段） 本発明のセラミック多層回路基板は、ガラスを含んだ
セラミック混合粉末と焼成の際分解し完全に飛散する高
分子の空隙形成材料をバインダと溶剤により混合しスラ
リーを作製する工程と、均一に分散されたスラリーをグ
リーンシート化しビアホール形成し導体を埋め込むとと
もに配線を印刷する工程と、積層、熱プレス後、酸化性
雰囲気中で高分子空隙形成材料を分解せしめ完全に飛散
し空隙を形成させる工程と酸化性雰囲気中で750℃以上
で焼成し、均一な１μｍ〜30μｍの範囲にある孤立空隙
を５〜40容量パーセント含んだ構造を有するものが得ら
れる。

なお、孤立空隙が１μｍ未満だと孤立空隙が均一に分
散しない。また30μｍを越えると孤立空隙が形成できな
くなる。一方空隙率が５％未満だと低誘電率効果が顕著
でなく、40％を越えると強度の低下をまねき基板として
の特性が得られなくなる。

（実施例） 以下に本発明を実施例により更に具体的に説明する
が、本発明はその要旨を超えない限り、以下の実施例に
限定されるものではない。

絶縁材料として石英ガラスとホウケイ酸系ガラスおよ
びα−石英の複合材料を用い高分子空隙形成材料として
ポリスチレンを適用した場合について述べる。ポリスチ
レンは球状の１μｍ〜40μｍの範囲にある粒子を５〜40
容量パーセントの範囲の所定の比率になるように混合
し、ポリビニルブチラールをエチルセルソルブを主成分
とする溶剤で溶かした液と均一に混ぜ合わせた粘度3000
〜10000cpになるスラリーを作製する。これをスリップ
キャスティング成膜法により50μｍ〜200μｍの厚みに
なるようにグリーンシート化する。このグリーンシート
を所定の位置に150μｍ〜300μｍのビアホールを形成
し、スクリーン厚膜印刷法によりAg−Pd導体で配線パタ
ーンを印刷するとともに層間の導通をもたせるためにビ
アホール導体を埋め込む。それぞれパターンを形成した
シートを積層し110℃、150〜250kg/cm²で熱プレスする
ことにより生積層体を得る。この生積層体を電気炉中で
酸化性雰囲気下500℃の条件で空隙形成材を完全に除去
せしめるとともにバインダーも除去する。その後750〜8
50℃の範囲で酸化性雰囲気中でガラスの軟化反応を十分
に進行させることにより孤立空隙を形成し、更に900℃
で焼結を完了させる。こうして得られたセラミック多層
回路基板の断面模式図を第１図に示す。またセラミク基
板の誘電率と空隙形成材料のポリスチレン含有量の関係
を第２図に示す。第１図で１はセラミック焼結体、２は
ビアホール、３は回路導体、４は孤立空隙である。図か
らわかるように極めて誘電率が下げられ高速化に対して
有利である。他の特性については、絶縁抵抗は10¹³Ω以
上、誘電損失は0.2％以上と良好であった。ここで用い
たポリスチレン以外にも空隙形成材料としてポリエステ
ル、ポリエチレン、ポリメチルメタクリレート、フッ素
樹脂などを用いても同様の効果が得られた。

次に絶縁材料としてコーディエライトとホウケイ酸系
ガラスを用い、ポリスチレンを空隙形成材料として利用
した場合を示す。スラリーの作製以降前記実施例と同様
の条件によりセラミック多層回路基板を得た。コーディ
エライト45wt％ホウケイ酸系ガラス55wt％の組成で空隙
が存在しない場合誘電率は4.8であったが、空隙率５〜4
0vol％のとき誘電率4.4〜2.6まで低下させることができ
た。絶縁抵抗は10¹³Ω以上、誘電損失は0.2％以下と良
好であった。

（発明の効果） 以上説明したように、本発明の製造方法によれば高分
子空隙形成材料が高温で分解し消失した部分をガラス質
がまわりを囲むように軟化流動し、その結果、完全なク
ローズポア形成される。従って、焼結性の信頼性を損な
うことなく、絶縁層を形成しているセラミック部に空隙
を存在させることによって大幅に誘電率を下げることが
可能となるので、従来のものより高速伝送化という点に
ついてきわめて有利なセラミック多層回路基板が提供で
きる。

【図面の簡単な説明】

第１図は本発明のセラミック多層回路基板の断面模式
図、第２図は石英ガラス−ホウケイ酸系ガラス−α石英
複合系における空隙形成材料の含有率と誘電率の関係を
示す図、 図において、 １はセラミック焼結体、２はビアホール、３は回路導
体、４は孤立空隙をそれぞれ示す。

Claims (1)

【特許請求の範囲】
1. 【請求項１】ガラスを含んだセラミック混合粉末と高分
   子の空隙形成材料とバインダーとを溶剤中で混合し前記
   空隙形成材料を均一に分散させたスラリーを作製する工
   程と、該スラリーをグリーンシートに成膜する工程と、
   該グリーンシートにビアホールを形成し導体を埋め込む
   とともにグリーンシート上に導体配線を印刷する工程
   と、積層熱プレス後酸化性雰囲気中で高分子空隙形成材
   料を分解せしめ完全に飛散し空隙を形成させる工程と、
   焼成工程とを有することを特徴とするセラミック多層回
   路基板の製造方法。