JPH088425A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH088425A JPH088425A JP13581694A JP13581694A JPH088425A JP H088425 A JPH088425 A JP H088425A JP 13581694 A JP13581694 A JP 13581694A JP 13581694 A JP13581694 A JP 13581694A JP H088425 A JPH088425 A JP H088425A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gate electrode
- metal
- source
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 素子を微細化させても、アウトディフュージ
ョン現象を十分に抑制できる半導体装置の製造方法を提
供する。 【構成】 ｐ型シリコン基板の表面に所定の距離を隔て
て形成された１対のソース／ドレイン領域５とこのソー
ス／ドレイン領域５に挟まれる領域上にゲート絶縁層７
を介在して形成されたゲート電極層９とを有するＭＩＳ
トランジスタ１０が形成される。またゲート電極層９の
側壁を覆う側壁絶縁層１１が形成される。ｎ型ソース／
ドレイン領域５の表面およびゲート電極層９の上部表面
に接するように窒素を含む金属層１３が形成される。熱
処理を施して、金属層１３のソース／ドレイン領域５と
接する部分およびゲート電極層９と接する部分に金属シ
リサイド層１３ｂ、１３ａが形成される。
ョン現象を十分に抑制できる半導体装置の製造方法を提
供する。 【構成】 ｐ型シリコン基板の表面に所定の距離を隔て
て形成された１対のソース／ドレイン領域５とこのソー
ス／ドレイン領域５に挟まれる領域上にゲート絶縁層７
を介在して形成されたゲート電極層９とを有するＭＩＳ
トランジスタ１０が形成される。またゲート電極層９の
側壁を覆う側壁絶縁層１１が形成される。ｎ型ソース／
ドレイン領域５の表面およびゲート電極層９の上部表面
に接するように窒素を含む金属層１３が形成される。熱
処理を施して、金属層１３のソース／ドレイン領域５と
接する部分およびゲート電極層９と接する部分に金属シ
リサイド層１３ｂ、１３ａが形成される。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、より特定的には、金属シリサイド層を有する半
導体装置の製造方法に関するものである。
に関し、より特定的には、金属シリサイド層を有する半
導体装置の製造方法に関するものである。
【０００２】
【従来の技術】現在、ＬＤＤ（Lightly Doped Drain ）
型ＭＩＳ（Metal Insulator Semiconductor ）トランジ
スタには、一般にサリサイド（Salicide:Self-Aligned
Silicide）技術が用いられている。このサリサイド技術
は、ＭＩＳトランジスタのゲート電極またはソース／ド
レイン領域を自己整合的にシリサイド化し、配線抵抗を
低減させ、高速動作を可能とする技術である。以下、こ
のサリサイド技術を用いたＬＤＤ型ＭＩＳトランジスタ
の従来の製造方法について説明する。
型ＭＩＳ（Metal Insulator Semiconductor ）トランジ
スタには、一般にサリサイド（Salicide:Self-Aligned
Silicide）技術が用いられている。このサリサイド技術
は、ＭＩＳトランジスタのゲート電極またはソース／ド
レイン領域を自己整合的にシリサイド化し、配線抵抗を
低減させ、高速動作を可能とする技術である。以下、こ
のサリサイド技術を用いたＬＤＤ型ＭＩＳトランジスタ
の従来の製造方法について説明する。
【０００３】図６〜図１０は、従来の半導体装置の製造
方法を工程順に示す概略断面図である。まず図６を参照
して、ｐ型シリコン基板１の表面を分離するように分離
絶縁膜３が形成される。この分離絶縁膜３によって分離
されたｐ型シリコン基板１の表面上に、ゲート絶縁層７
を介在して、パターニングされたゲート電極層９が形成
される。このゲート電極層９をマスクとして、ｐ型シリ
コン基板１の表面にイオン注入などにより、１対のｎ-
不純物領域５ａ、５ａが互いに所定の距離を隔てて形成
される。
方法を工程順に示す概略断面図である。まず図６を参照
して、ｐ型シリコン基板１の表面を分離するように分離
絶縁膜３が形成される。この分離絶縁膜３によって分離
されたｐ型シリコン基板１の表面上に、ゲート絶縁層７
を介在して、パターニングされたゲート電極層９が形成
される。このゲート電極層９をマスクとして、ｐ型シリ
コン基板１の表面にイオン注入などにより、１対のｎ-
不純物領域５ａ、５ａが互いに所定の距離を隔てて形成
される。
【０００４】ゲート電極層９の側壁を覆うように側壁絶
縁層１１が形成される。この側壁絶縁層１１とゲート電
極層９とをマスクとしてｐ型シリコン基板１にイオン注
入などにより、１対のｎ+ 不純物領域５ｂ、５ｂが互い
に所定の距離を隔てて形成される。
縁層１１が形成される。この側壁絶縁層１１とゲート電
極層９とをマスクとしてｐ型シリコン基板１にイオン注
入などにより、１対のｎ+ 不純物領域５ｂ、５ｂが互い
に所定の距離を隔てて形成される。
【０００５】このｎ- 不純物領域５ａとｎ+ 不純物領域
５ｂとによりＬＤＤ構造を有するｎ型ソース／ドレイン
領域５が形成される。
５ｂとによりＬＤＤ構造を有するｎ型ソース／ドレイン
領域５が形成される。
【０００６】また１対のｎ型ソース／ドレイン領域５、
５と、ゲート絶縁層７と、ゲート電極層９とによりＭＩ
Ｓトランジスタ１０が構成される。
５と、ゲート絶縁層７と、ゲート電極層９とによりＭＩ
Ｓトランジスタ１０が構成される。
【０００７】図７を参照して、ｎ型ソース／ドレイン領
域５、５の表面およびゲート電極層９の上部表面に接す
るように金属層１１３が形成される。この金属層１１３
に熱処理が施される。この熱処理により、金属層１１３
のｎ型ソース／ドレイン領域５、５の表面と接する部分
およびゲート電極層９の上部表面と接する部分がシリサ
イド化される。
域５、５の表面およびゲート電極層９の上部表面に接す
るように金属層１１３が形成される。この金属層１１３
に熱処理が施される。この熱処理により、金属層１１３
のｎ型ソース／ドレイン領域５、５の表面と接する部分
およびゲート電極層９の上部表面と接する部分がシリサ
イド化される。
【０００８】図８を参照して、このシリサイド化によ
り、ｎ型ソース／ドレイン領域５、５の表面上に金属シ
リサイド層１１３ｂが形成され、ゲート電極層９の上部
表面上に金属シリサイド層１１３ａが形成される。また
金属層のうち金属シリサイド層とならない部分は、いわ
ゆる未反応部分１１３ｃとして残存する。この未反応部
分１１３ｃが薬液により除去される。
り、ｎ型ソース／ドレイン領域５、５の表面上に金属シ
リサイド層１１３ｂが形成され、ゲート電極層９の上部
表面上に金属シリサイド層１１３ａが形成される。また
金属層のうち金属シリサイド層とならない部分は、いわ
ゆる未反応部分１１３ｃとして残存する。この未反応部
分１１３ｃが薬液により除去される。
【０００９】図９を参照して、この未反応部分の除去に
より、ｎ型ソース／ドレイン領域５、５の表面上および
ゲート電極層９の上部表面上の金属シリサイド層１１３
ｂ、１１３ａが露出する。
より、ｎ型ソース／ドレイン領域５、５の表面上および
ゲート電極層９の上部表面上の金属シリサイド層１１３
ｂ、１１３ａが露出する。
【００１０】
【発明が解決しようとする課題】上述した従来の半導体
装置の製造方法においては、図７と図８とに示すように
金属層１１３をシリサイド化する際に、いわゆるアウト
ディフュージョンの問題が生じる。以下、そのことにつ
いて詳細に説明する。
装置の製造方法においては、図７と図８とに示すように
金属層１１３をシリサイド化する際に、いわゆるアウト
ディフュージョンの問題が生じる。以下、そのことにつ
いて詳細に説明する。
【００１１】図７、図８に示すシリサイド化のプロセス
においては、金属層１１３をシリコンと反応させるため
に、金属層１１３に熱処理が施される。この熱処理時に
は、図１０に示すようにソース／ドレイン領域５もしく
はゲート電極層９からシリコン１２０が金属層１１３中
へ拡散する。この金属層１１３中に拡散したシリコン１
２０が金属層１１３とシリサイド化反応を起こすと、図
１１に示すように側壁絶縁層１１上に金属シリサイド層
１１３ｄが形成される。この場合、金属シリサイド層１
１３ｄによって、ソース／ドレイン領域５とゲート電極
層９とが短絡される、いわゆるアウトディフューション
現象が生じてしまう。
においては、金属層１１３をシリコンと反応させるため
に、金属層１１３に熱処理が施される。この熱処理時に
は、図１０に示すようにソース／ドレイン領域５もしく
はゲート電極層９からシリコン１２０が金属層１１３中
へ拡散する。この金属層１１３中に拡散したシリコン１
２０が金属層１１３とシリサイド化反応を起こすと、図
１１に示すように側壁絶縁層１１上に金属シリサイド層
１１３ｄが形成される。この場合、金属シリサイド層１
１３ｄによって、ソース／ドレイン領域５とゲート電極
層９とが短絡される、いわゆるアウトディフューション
現象が生じてしまう。
【００１２】このような問題点は、サリサイド技術の実
用化にとって大きな障害となっている。このアウトディ
フュージョン現象を防止する方法として、窒素を利用す
る技術が、たとえば特公平３−６５６５８号公報および
米国特許出願５，１９６，３６０号に示されている。窒
素は、シリコン原子が拡散することを実質的に抑制する
働きをなす。以下、これらの方法について説明する。
用化にとって大きな障害となっている。このアウトディ
フュージョン現象を防止する方法として、窒素を利用す
る技術が、たとえば特公平３−６５６５８号公報および
米国特許出願５，１９６，３６０号に示されている。窒
素は、シリコン原子が拡散することを実質的に抑制する
働きをなす。以下、これらの方法について説明する。
【００１３】図１２〜図１４は、特公平３−６５６５８
号公報に示された半導体装置の製造方法を工程順に示す
概略断面図である。まず図１２を参照して、シリコン基
板２０１の表面上に所望の形状を有する二酸化シリコン
層２０３が形成され、この二酸化シリコン層２０３の一
部表面上に所望の形状を有するポリシリコン層２０９が
形成される。シリコン基板２０１の二酸化シリコン層２
０３より露出した表面およびポリシリコン層の表面に接
するように金属層２１３が形成される。この後、窒素が
導入された反応雰囲気中で加熱することにより、金属層
２１３がシリコン基板２０１と接する領域およびポリシ
リコン層２０９と接する領域にシリサイド化反応が生じ
る。
号公報に示された半導体装置の製造方法を工程順に示す
概略断面図である。まず図１２を参照して、シリコン基
板２０１の表面上に所望の形状を有する二酸化シリコン
層２０３が形成され、この二酸化シリコン層２０３の一
部表面上に所望の形状を有するポリシリコン層２０９が
形成される。シリコン基板２０１の二酸化シリコン層２
０３より露出した表面およびポリシリコン層の表面に接
するように金属層２１３が形成される。この後、窒素が
導入された反応雰囲気中で加熱することにより、金属層
２１３がシリコン基板２０１と接する領域およびポリシ
リコン層２０９と接する領域にシリサイド化反応が生じ
る。
【００１４】図１３を参照して、このシリサイド化反応
により、シリコン基板２０１と接する部分およびポリシ
リコン層２０９と接する部分に金属シリサイド層２１３
ｂ、２１３ａが形成される。またこれ以外の金属層の部
分は、未反応部分２１３ｃとして残存する。この後、未
反応の金属層部分２１３ｃが除去されて、図１４に示す
ように金属シリサイド層２１３ａ、２１３ｂが露出す
る。
により、シリコン基板２０１と接する部分およびポリシ
リコン層２０９と接する部分に金属シリサイド層２１３
ｂ、２１３ａが形成される。またこれ以外の金属層の部
分は、未反応部分２１３ｃとして残存する。この後、未
反応の金属層部分２１３ｃが除去されて、図１４に示す
ように金属シリサイド層２１３ａ、２１３ｂが露出す
る。
【００１５】この技術では、図１２と図１３とに示すよ
うにシリサイド化のための熱処理雰囲気から金属層２１
３中へ窒素が導入され、金属層２１３中でのシリコン原
子の拡散を抑制することによって、アウトディフュージ
ョン現象を抑制している。
うにシリサイド化のための熱処理雰囲気から金属層２１
３中へ窒素が導入され、金属層２１３中でのシリコン原
子の拡散を抑制することによって、アウトディフュージ
ョン現象を抑制している。
【００１６】図１５は、米国特許出願５，１９６，３６
０号に示された半導体装置の製造方法を示す概略断面図
である。図１５を参照して、シリコン基板３０１の表面
を分離するようにフィールド酸化膜３０３が形成され
る。このフィールド酸化膜３０３によって分離される領
域に１対のソース／ドレイン領域３０５、３０５と、ゲ
ート酸化膜３０７と、ゲート電極３０９とを有するＭＯ
Ｓトランジスタ３１０が形成される。またゲート電極３
０９の側壁を覆うように側壁酸化膜３１１が形成され
る。
０号に示された半導体装置の製造方法を示す概略断面図
である。図１５を参照して、シリコン基板３０１の表面
を分離するようにフィールド酸化膜３０３が形成され
る。このフィールド酸化膜３０３によって分離される領
域に１対のソース／ドレイン領域３０５、３０５と、ゲ
ート酸化膜３０７と、ゲート電極３０９とを有するＭＯ
Ｓトランジスタ３１０が形成される。またゲート電極３
０９の側壁を覆うように側壁酸化膜３１１が形成され
る。
【００１７】ＭＯＳトランジスタ３１０のソース／ドレ
イン領域３０５の表面およびゲート電極３０９の表面と
接するようにチタン（Ｔｉ）層３２５が形成される。ま
たチタン層３２５の表面全面上に窒化チタン（ＴｉＮx
（ｘ＞１））層３１３が形成される。チタン窒化物の化
学的に安定な組成はＴｉＮx （ｘ＝１）であるため、こ
の窒化チタン層３１３には、過剰な窒素が含まれている
ことになる。この後、チタン層３２５をシリサイド化さ
せるための熱処理が施される。
イン領域３０５の表面およびゲート電極３０９の表面と
接するようにチタン（Ｔｉ）層３２５が形成される。ま
たチタン層３２５の表面全面上に窒化チタン（ＴｉＮx
（ｘ＞１））層３１３が形成される。チタン窒化物の化
学的に安定な組成はＴｉＮx （ｘ＝１）であるため、こ
の窒化チタン層３１３には、過剰な窒素が含まれている
ことになる。この後、チタン層３２５をシリサイド化さ
せるための熱処理が施される。
【００１８】このシリサイド化のための熱処理時に、窒
化チタン層３１３に含まれる過剰な窒素がチタン層３２
５中へ拡散する。このため、側壁酸化膜３１１上にまで
金属シリサイド層が形成されることは防止され、アウト
ディフュージョン現象を抑制することができる。
化チタン層３１３に含まれる過剰な窒素がチタン層３２
５中へ拡散する。このため、側壁酸化膜３１１上にまで
金属シリサイド層が形成されることは防止され、アウト
ディフュージョン現象を抑制することができる。
【００１９】これら２つの文献に開示された技術は、い
ずれも窒素を、シリサイド化させる金属（たとえばチタ
ン）層の上部表面側から拡散させてアウトディフュージ
ョン現象を抑制するというものである。
ずれも窒素を、シリサイド化させる金属（たとえばチタ
ン）層の上部表面側から拡散させてアウトディフュージ
ョン現象を抑制するというものである。
【００２０】しかし、上記２つの文献に示された技術で
は、シリサイド化の熱処理時に窒素が金属層へ導入され
ている間にも、シリコン原子はゲート電極層などから金
属層中へ拡散する。このため、側壁絶縁層上などでもシ
リサイド化が進行してしまう。
は、シリサイド化の熱処理時に窒素が金属層へ導入され
ている間にも、シリコン原子はゲート電極層などから金
属層中へ拡散する。このため、側壁絶縁層上などでもシ
リサイド化が進行してしまう。
【００２１】たとえば、ゲート電極とソース／ドレイン
領域との間の距離が１μｍ以上と広い場合には、これら
の技術でもアウトディフュージョン現象を抑制すること
は可能である。しかし、ハーフミクロン時代に入った今
日では、ゲート電極とソース／ドレイン領域との距離が
０．５μｍ以下と比較的短くなるため、これらの技術で
は、アウトディフュージョン現象によるゲート電極層と
ソース／ドレイン領域との短絡を防止することが困難と
なる。
領域との間の距離が１μｍ以上と広い場合には、これら
の技術でもアウトディフュージョン現象を抑制すること
は可能である。しかし、ハーフミクロン時代に入った今
日では、ゲート電極とソース／ドレイン領域との距離が
０．５μｍ以下と比較的短くなるため、これらの技術で
は、アウトディフュージョン現象によるゲート電極層と
ソース／ドレイン領域との短絡を防止することが困難と
なる。
【００２２】以上により、上記２つの文献に示された製
造方法では、アウトディフュージョン現象を十分に抑制
することができない。
造方法では、アウトディフュージョン現象を十分に抑制
することができない。
【００２３】それゆえ、本発明の目的は、素子の微細化
が図られた場合でも、アウトディフュージョン現象を十
分に抑制することができる半導体装置の製造方法を提供
することである。
が図られた場合でも、アウトディフュージョン現象を十
分に抑制することができる半導体装置の製造方法を提供
することである。
【００２４】
【課題を解決するための手段】請求項１に記載の半導体
装置の製造方法は以下の工程を備えている。
装置の製造方法は以下の工程を備えている。
【００２５】まず半導体基板の主表面に所定の距離を隔
てて形成された１対のソース／ドレイン領域と１対のソ
ース／ドレイン領域に挟まれる領域上にゲート絶縁層を
介在して形成されたゲート電極層とを有する電界効果ト
ランジスタおよびゲート電極層の側壁を覆う側壁絶縁層
が形成される。そしてソース／ドレイン領域の表面およ
びゲート電極層の上部表面に接するように、窒素を含む
金属層が形成される。そして熱処理を施して、金属層の
ソース／ドレイン領域と接する部分およびゲート電極層
と接する部分に金属シリサイド層が形成される。
てて形成された１対のソース／ドレイン領域と１対のソ
ース／ドレイン領域に挟まれる領域上にゲート絶縁層を
介在して形成されたゲート電極層とを有する電界効果ト
ランジスタおよびゲート電極層の側壁を覆う側壁絶縁層
が形成される。そしてソース／ドレイン領域の表面およ
びゲート電極層の上部表面に接するように、窒素を含む
金属層が形成される。そして熱処理を施して、金属層の
ソース／ドレイン領域と接する部分およびゲート電極層
と接する部分に金属シリサイド層が形成される。
【００２６】請求項２に記載の半導体装置の製造方法で
は、金属層は、金属ハロゲン化物と窒素とを含む雰囲気
中にて気相成長法を行なうことにより形成される。
は、金属層は、金属ハロゲン化物と窒素とを含む雰囲気
中にて気相成長法を行なうことにより形成される。
【００２７】請求項３に記載の半導体装置の製造方法は
以下の工程を備えている。まず半導体基板の主表面に所
定の距離を隔てて形成された１対のソース／ドレイン領
域と１対の前記ソース／ドレイン領域に挟まれる領域上
にゲート絶縁層を介在して形成されたゲート電極層とを
有する電界効果トランジスタおよび前記ゲート電極層の
側壁を覆う側壁絶縁層が形成される。そして所定の温度
範囲で気相成長法を行なうことにより、ソース／ドレイ
ン領域の表面およびゲート電極層の上部表面に接するよ
うに、窒素を含む金属層が形成され、かつその金属層の
ソース／ドレイン領域の表面およびゲート電極層の上部
表面と接する部分がシリサイド化されて金属シリサイド
層が形成される。
以下の工程を備えている。まず半導体基板の主表面に所
定の距離を隔てて形成された１対のソース／ドレイン領
域と１対の前記ソース／ドレイン領域に挟まれる領域上
にゲート絶縁層を介在して形成されたゲート電極層とを
有する電界効果トランジスタおよび前記ゲート電極層の
側壁を覆う側壁絶縁層が形成される。そして所定の温度
範囲で気相成長法を行なうことにより、ソース／ドレイ
ン領域の表面およびゲート電極層の上部表面に接するよ
うに、窒素を含む金属層が形成され、かつその金属層の
ソース／ドレイン領域の表面およびゲート電極層の上部
表面と接する部分がシリサイド化されて金属シリサイド
層が形成される。
【００２８】請求項４に記載の半導体装置の製造方法で
は、気相成長法は、４００℃以上５００℃以下の温度で
ＴｉＣｌ4 とＮ2 とを含む雰囲気中にて行なわれる。
は、気相成長法は、４００℃以上５００℃以下の温度で
ＴｉＣｌ4 とＮ2 とを含む雰囲気中にて行なわれる。
【００２９】請求項５に記載の半導体装置の製造方法で
は、金属層には、０．１原子％以上の濃度で窒素が含有
される。
は、金属層には、０．１原子％以上の濃度で窒素が含有
される。
【００３０】請求項６に記載の半導体装置の製造方法
は、金属層のうち金属シリサイド層とならない部分をパ
ターニングして配線層を形成する工程をさらに備える。
は、金属層のうち金属シリサイド層とならない部分をパ
ターニングして配線層を形成する工程をさらに備える。
【００３１】
【作用】請求項１および３に記載の半導体装置の製造方
法では、ソース／ドレイン領域の表面およびゲート電極
層の上部表面に直接接する金属層中に窒素が予め導入さ
れている。このため、金属層をシリサイド化するための
熱処理時において、金属層中のシリコンの拡散を窒素に
よって即時に抑制することができる。したがって、側壁
絶縁層上に金属シリサイド層が形成されることは防止さ
れ、この金属シリサイド層によって、ソース／ドレイン
領域とゲート電極層とが短絡される、いわゆるアウトデ
ィフュージョン現象は十分に抑制される。
法では、ソース／ドレイン領域の表面およびゲート電極
層の上部表面に直接接する金属層中に窒素が予め導入さ
れている。このため、金属層をシリサイド化するための
熱処理時において、金属層中のシリコンの拡散を窒素に
よって即時に抑制することができる。したがって、側壁
絶縁層上に金属シリサイド層が形成されることは防止さ
れ、この金属シリサイド層によって、ソース／ドレイン
領域とゲート電極層とが短絡される、いわゆるアウトデ
ィフュージョン現象は十分に抑制される。
【００３２】加えて、請求項３に記載の半導体装置の製
造方法では、金属層を形成するとともに、気相成長時の
加熱により、同時に金属層のシリサイド化も行なわれ
る。このため、金属層を形成した後に別途、シリサイド
化のための熱処理を施す必要はない。したがって、熱処
理工程を省略することができ、工程の簡略化を図ること
ができる。
造方法では、金属層を形成するとともに、気相成長時の
加熱により、同時に金属層のシリサイド化も行なわれ
る。このため、金属層を形成した後に別途、シリサイド
化のための熱処理を施す必要はない。したがって、熱処
理工程を省略することができ、工程の簡略化を図ること
ができる。
【００３３】請求項４に記載の半導体装置の製造方法で
は、ＴｉＣｌ4 とＮ2 とを含む雰囲気中で気相成長法に
より窒素を含む金属層が形成される。この場合、ＴｉＣ
ｌ4からＴｉが析出するとともに、このＴｉが直接、半
導体基板のシリコンと反応してＴｉＳｉ2 を形成する。
また、この気相成長時の温度を４００℃以上５５０℃以
下とすれば、このシリサイド化反応が進む。これに対し
て、Ｔｉ膜をシリコン上に形成し、熱処理を加えてシリ
サイドを形成する通常の方法では、一般に約７００℃の
温度で１分間程度の熱処理が必要となる。このため、本
請求項に記載の方法によれば、通常の方法に比較して、
より低温で金属層をシリサイド化できることになる。こ
のように、より低温にできるため、アウトディフュージ
ョン現象はより一層抑制され得る。
は、ＴｉＣｌ4 とＮ2 とを含む雰囲気中で気相成長法に
より窒素を含む金属層が形成される。この場合、ＴｉＣ
ｌ4からＴｉが析出するとともに、このＴｉが直接、半
導体基板のシリコンと反応してＴｉＳｉ2 を形成する。
また、この気相成長時の温度を４００℃以上５５０℃以
下とすれば、このシリサイド化反応が進む。これに対し
て、Ｔｉ膜をシリコン上に形成し、熱処理を加えてシリ
サイドを形成する通常の方法では、一般に約７００℃の
温度で１分間程度の熱処理が必要となる。このため、本
請求項に記載の方法によれば、通常の方法に比較して、
より低温で金属層をシリサイド化できることになる。こ
のように、より低温にできるため、アウトディフュージ
ョン現象はより一層抑制され得る。
【００３４】請求項５に記載の半導体装置の製造方法で
は、金属層に含有される窒素濃度が０．１原子％以上で
あるため、アウトディフュージョン現象を顕著に抑制す
ることができる。
は、金属層に含有される窒素濃度が０．１原子％以上で
あるため、アウトディフュージョン現象を顕著に抑制す
ることができる。
【００３５】請求項６に記載の半導体装置の製造方法で
は、金属層のうち金属シリサイド層とならない部分、い
わゆる未反応部分がパターニングされて配線層とされ
る。このため、未反応部分を一旦除去した後に新たに配
線層を形成する場合に比べて、工程の簡略化を図ること
ができる。
は、金属層のうち金属シリサイド層とならない部分、い
わゆる未反応部分がパターニングされて配線層とされ
る。このため、未反応部分を一旦除去した後に新たに配
線層を形成する場合に比べて、工程の簡略化を図ること
ができる。
【００３６】
【実施例】以下、本発明の実施例を図に基づいて説明す
る。
る。
【００３７】実施例１ 図１〜図４は、本発明の第１の実施例における半導体装
置の製造方法を工程順に示す概略断面図である。まず図
１を参照して、ｐ型のシリコン基板１の表面を分離する
ように分離絶縁膜３が形成される。ｐ型シリコン基板１
の表面上にたとえばシリコン酸化膜からなるゲート絶縁
膜７が熱酸化などにより形成される。このゲート酸化膜
７上に、所望の形状にパターニングされ、たとえばドー
プト多結晶シリコンよりなるゲート電極層９が形成され
る。
置の製造方法を工程順に示す概略断面図である。まず図
１を参照して、ｐ型のシリコン基板１の表面を分離する
ように分離絶縁膜３が形成される。ｐ型シリコン基板１
の表面上にたとえばシリコン酸化膜からなるゲート絶縁
膜７が熱酸化などにより形成される。このゲート酸化膜
７上に、所望の形状にパターニングされ、たとえばドー
プト多結晶シリコンよりなるゲート電極層９が形成され
る。
【００３８】このゲート電極層９などをマスクとしてｐ
型シリコン基板１の表面に、たとえば砒素（Ａｓ）が１
０17ｃｍ-3以上１０18ｃｍ-3以下の濃度となるように注
入される。このイオン注入などにより、１対のｎ- 不純
物領域５ａ、５ａが互いに所定の距離を隔てて形成され
る。ゲート電極層９の側壁を覆うように、たとえばシリ
コン酸化膜よりなる側壁絶縁層１１が形成される。この
側壁絶縁層１１、ゲート電極層９などをマスクとして、
ｐ型シリコン基板１の表面にたとえば砒素が１０20ｃｍ
-3以上１０21ｃｍ-3以下の濃度となるように注入され
る。このイオン注入などにより、１対のｎ+ 不純物領域
５ｂ、５ｂが互いに所定の距離を隔てて形成される。
型シリコン基板１の表面に、たとえば砒素（Ａｓ）が１
０17ｃｍ-3以上１０18ｃｍ-3以下の濃度となるように注
入される。このイオン注入などにより、１対のｎ- 不純
物領域５ａ、５ａが互いに所定の距離を隔てて形成され
る。ゲート電極層９の側壁を覆うように、たとえばシリ
コン酸化膜よりなる側壁絶縁層１１が形成される。この
側壁絶縁層１１、ゲート電極層９などをマスクとして、
ｐ型シリコン基板１の表面にたとえば砒素が１０20ｃｍ
-3以上１０21ｃｍ-3以下の濃度となるように注入され
る。このイオン注入などにより、１対のｎ+ 不純物領域
５ｂ、５ｂが互いに所定の距離を隔てて形成される。
【００３９】ｎ- 不純物領域５ａとｎ+ 不純物領域５ｂ
とによりＬＤＤ構造を有するｎ型ソース／ドレイン領域
５が構成される。また１対のｎ型ソース／ドレイン領域
５、５と、ゲート絶縁層７と、ゲート電極層９とにより
ＭＩＳトランジスタ１０が構成される。
とによりＬＤＤ構造を有するｎ型ソース／ドレイン領域
５が構成される。また１対のｎ型ソース／ドレイン領域
５、５と、ゲート絶縁層７と、ゲート電極層９とにより
ＭＩＳトランジスタ１０が構成される。
【００４０】図２を参照して、ｎ型ソース／ドレイン領
域５、５の表面およびゲート電極層９の上部表面に接す
るように、プラズマＣＶＤ（Chemical Vapor Deposito
n）法やスパッタ法などにより窒素を含有する金属層１
３が、たとえば３０ｎｍの膜厚で形成される。この金属
層１３は、たとえば窒素を０．１原子％以上の濃度で含
有するＴｉＮx （ｘ＝０．２〜０．４）よりなる。
域５、５の表面およびゲート電極層９の上部表面に接す
るように、プラズマＣＶＤ（Chemical Vapor Deposito
n）法やスパッタ法などにより窒素を含有する金属層１
３が、たとえば３０ｎｍの膜厚で形成される。この金属
層１３は、たとえば窒素を０．１原子％以上の濃度で含
有するＴｉＮx （ｘ＝０．２〜０．４）よりなる。
【００４１】プラズマＣＶＤ法によりＴｉＮx を形成す
る場合、たとえばＴｉＣｌ4 とＨ2とＮ2 との混合ガス
が用いられる。また、赤堀氏などにより応用物理学会
′９３年春 予稿集ｐ．７８５に報告されているよう
に、金属層中の窒素の含有量はＮ2 の流量により制御す
ることができる。
る場合、たとえばＴｉＣｌ4 とＨ2とＮ2 との混合ガス
が用いられる。また、赤堀氏などにより応用物理学会
′９３年春 予稿集ｐ．７８５に報告されているよう
に、金属層中の窒素の含有量はＮ2 の流量により制御す
ることができる。
【００４２】またスパッタ法によりＴｉＮx を形成する
場合、反応性スパッタ法か、またはＴｉＮx （ｘ＝０．
２〜０．４）のターゲットを用いたスパッタ法が用いら
れる。
場合、反応性スパッタ法か、またはＴｉＮx （ｘ＝０．
２〜０．４）のターゲットを用いたスパッタ法が用いら
れる。
【００４３】金属層１３を形成した後、Ｎ2 ガスまたは
ＮＨ3 ガス中で、たとえば７５０℃以上８００℃以下の
温度で１０秒以上３０秒以下の熱処理が施される。この
熱処理により、金属層１３のｎ型ソース／ドレイン領域
５、５およびゲート電極層９と接する部分がシリコンと
反応してシリサイド化する。
ＮＨ3 ガス中で、たとえば７５０℃以上８００℃以下の
温度で１０秒以上３０秒以下の熱処理が施される。この
熱処理により、金属層１３のｎ型ソース／ドレイン領域
５、５およびゲート電極層９と接する部分がシリコンと
反応してシリサイド化する。
【００４４】図３を参照して、このシリサイド化によ
り、ｎ型ソース／ドレイン領域５、５の表面上およびゲ
ート電極層９の上部表面上に金属シリサイド層１３ｂ、
１３ａが形成される。それ以外の金属層の部分１３ｃは
未反応のまま残存される。なおこの金属シリサイド層１
３ａ、１３ｂは、たとえばチタンシリサイド（ＴｉＳｉ
2 ）よりなる。
り、ｎ型ソース／ドレイン領域５、５の表面上およびゲ
ート電極層９の上部表面上に金属シリサイド層１３ｂ、
１３ａが形成される。それ以外の金属層の部分１３ｃは
未反応のまま残存される。なおこの金属シリサイド層１
３ａ、１３ｂは、たとえばチタンシリサイド（ＴｉＳｉ
2 ）よりなる。
【００４５】次に、たとえば過酸化水素水と硫酸とを混
合した薬液により未反応の金属層１３ｃが除去される。
合した薬液により未反応の金属層１３ｃが除去される。
【００４６】図４を参照して、この除去により、金属シ
リサイド層１３ａ、１３ｂの表面が露出する。この後、
たとえば８５０℃の温度で３０秒間の熱処理が施され、
金属シリサイド層１３ａ、１３ｂはさらに低抵抗化され
る。
リサイド層１３ａ、１３ｂの表面が露出する。この後、
たとえば８５０℃の温度で３０秒間の熱処理が施され、
金属シリサイド層１３ａ、１３ｂはさらに低抵抗化され
る。
【００４７】以後、ＭＩＳトランジスタ１０を覆う層間
絶縁膜の形成およびその平坦化、コンタクトホールの形
成、必要ならばイオン注入およびその後の熱処理、導電
性膜（シリサイド、金属窒化物、金属やこれらの積層
膜）の形成およびそのパターニング、パッシベーション
膜の形成、アセンブリ工程などを経てＶＬＳＩチップが
完成する。
絶縁膜の形成およびその平坦化、コンタクトホールの形
成、必要ならばイオン注入およびその後の熱処理、導電
性膜（シリサイド、金属窒化物、金属やこれらの積層
膜）の形成およびそのパターニング、パッシベーション
膜の形成、アセンブリ工程などを経てＶＬＳＩチップが
完成する。
【００４８】なお、図３のプロセスにおいて、チタンシ
リサイド層１３ａ、１３ｂとチタン窒化物層１３ｃとが
混合することはない。このチタンシリサイド層１３ａ、
１３ｂとチタン窒化物層１３ｃとが分離形成され、２層
膜が形成される現象は、H.Nakamura et al., Symposium
on VLSI Technology ('93) p.127 により報告されてい
る。
リサイド層１３ａ、１３ｂとチタン窒化物層１３ｃとが
混合することはない。このチタンシリサイド層１３ａ、
１３ｂとチタン窒化物層１３ｃとが分離形成され、２層
膜が形成される現象は、H.Nakamura et al., Symposium
on VLSI Technology ('93) p.127 により報告されてい
る。
【００４９】上述のシリサイド反応が起こる際には、金
属層１３中に含まれる過剰の金属（チタン）は、ｎ型ソ
ース／ドレイン領域５もしくはゲート電極層９側へ拡散
する。このため、ｎ型ソース／ドレイン領域５もしくは
ゲート電極層９から離れた金属層１３の部分には、相対
的に金属（チタン）の含有量が少なくなる。たとえば側
壁絶縁層１１上では、化学的に安定な金属窒化物（Ｔｉ
Ｎx （ｘ＝１））が形成され、側壁絶縁層１１などの上
には金属シリサイド（ＴｉＳｉ2 ）が形成されなくな
る。
属層１３中に含まれる過剰の金属（チタン）は、ｎ型ソ
ース／ドレイン領域５もしくはゲート電極層９側へ拡散
する。このため、ｎ型ソース／ドレイン領域５もしくは
ゲート電極層９から離れた金属層１３の部分には、相対
的に金属（チタン）の含有量が少なくなる。たとえば側
壁絶縁層１１上では、化学的に安定な金属窒化物（Ｔｉ
Ｎx （ｘ＝１））が形成され、側壁絶縁層１１などの上
には金属シリサイド（ＴｉＳｉ2 ）が形成されなくな
る。
【００５０】なお、化学的に安定な窒化チタンの組成は
ＴｉＮx （ｘ＝１）であるため、ＴｉＮx （ｘ＝０．２
〜０．４）はＴｉＮx （ｘ＝１）に比べて金属含有量が
多いことになる。本願明細書中においては、ＴｉＮ
x （ｘ＝１）の組成を越える金属（Ｔｉ）を「過剰のチ
タン」と記している。
ＴｉＮx （ｘ＝１）であるため、ＴｉＮx （ｘ＝０．２
〜０．４）はＴｉＮx （ｘ＝１）に比べて金属含有量が
多いことになる。本願明細書中においては、ＴｉＮ
x （ｘ＝１）の組成を越える金属（Ｔｉ）を「過剰のチ
タン」と記している。
【００５１】またＴｉＮx （ｘ＝１）がシリコンとの反
応において安定であることはよく知られているが、９０
０℃の温度、６０秒間の熱処理を施した後でも、ＴｉＮ
x （ｘ＝１）とシリコンとが反応しないことは本願発明
者により実験によって確認されている。
応において安定であることはよく知られているが、９０
０℃の温度、６０秒間の熱処理を施した後でも、ＴｉＮ
x （ｘ＝１）とシリコンとが反応しないことは本願発明
者により実験によって確認されている。
【００５２】実施例２ 第１の実施例においては、ｎ型ソース／ドレイン領域
５、５およびゲート電極層９に接するように金属層１３
を形成した後に別途、熱処理を施して金属層１３をシリ
サイド化しているが、金属層の形成とシリサイド化とが
同時に行なわれてもよい。以下、その方法について本発
明の第２の実施例として説明する。
５、５およびゲート電極層９に接するように金属層１３
を形成した後に別途、熱処理を施して金属層１３をシリ
サイド化しているが、金属層の形成とシリサイド化とが
同時に行なわれてもよい。以下、その方法について本発
明の第２の実施例として説明する。
【００５３】図１に示す状態から、窒素を含有する金属
層がＣＶＤ法により形成される。この金属層をたとえば
チタンとすれば、このＣＶＤ法には、ＴｉＣｌ4 （たと
えば流量５〜２０ｓｃｃｍ）とＨ2 （たとえば流量５０
〜１５０ｓｃｃｍ）とＮ2 （たとえば流量０．５〜５．
０ｓｃｃｍ）とを用いたプラズマＣＶＤ法（たとえば１
３．５６ＭＨｚ、パワー：５００〜１０００Ｗ、圧力：
１〜１０ｍＴｏｒｒ、温度：４００〜５５０℃）が用い
られる。
層がＣＶＤ法により形成される。この金属層をたとえば
チタンとすれば、このＣＶＤ法には、ＴｉＣｌ4 （たと
えば流量５〜２０ｓｃｃｍ）とＨ2 （たとえば流量５０
〜１５０ｓｃｃｍ）とＮ2 （たとえば流量０．５〜５．
０ｓｃｃｍ）とを用いたプラズマＣＶＤ法（たとえば１
３．５６ＭＨｚ、パワー：５００〜１０００Ｗ、圧力：
１〜１０ｍＴｏｒｒ、温度：４００〜５５０℃）が用い
られる。
【００５４】このＣＶＤ法でチタン層を形成する際に
は、ＴｉＣｌ4 からＴｉが析出するとともに、直接、シ
リコン基板１と反応してＴｉＳｉ2 を形成する。このと
きの反応式は、 ＴｉＣｌ4 ＋２Ｓｉ＋２Ｈ2 →ＴｉＳｉ2 ＋４ＨＣｌ↑ で表わされる。このように、この方法によれば、金属層
の形成とシリサイド化が同時に行なわれて、図１の状態
から直接、図３の状態にすることができる。
は、ＴｉＣｌ4 からＴｉが析出するとともに、直接、シ
リコン基板１と反応してＴｉＳｉ2 を形成する。このと
きの反応式は、 ＴｉＣｌ4 ＋２Ｓｉ＋２Ｈ2 →ＴｉＳｉ2 ＋４ＨＣｌ↑ で表わされる。このように、この方法によれば、金属層
の形成とシリサイド化が同時に行なわれて、図１の状態
から直接、図３の状態にすることができる。
【００５５】また、この気相成長時の温度を４００℃以
上５５０℃以下とすれば、このシリサイド化反応が進
む。これに対して、Ｔｉ膜をシリコン上に形成し、熱処
理を加えてシリサイドを形成する通常の方法では、一般
に約７００℃の温度で１分間程度の熱処理が必要とな
る。このため、本実施例の方法によれば、通常の方法に
比較して、より低温で金属層をシリサイド化できること
になる。より低温でシリサイド化できるため、金属層中
のシリコンの必要以上の拡散を防止でき、かつ金属層中
に導入された窒素の働きにより、アウトディフュージョ
ン現象はより一層抑制され得る。
上５５０℃以下とすれば、このシリサイド化反応が進
む。これに対して、Ｔｉ膜をシリコン上に形成し、熱処
理を加えてシリサイドを形成する通常の方法では、一般
に約７００℃の温度で１分間程度の熱処理が必要とな
る。このため、本実施例の方法によれば、通常の方法に
比較して、より低温で金属層をシリサイド化できること
になる。より低温でシリサイド化できるため、金属層中
のシリコンの必要以上の拡散を防止でき、かつ金属層中
に導入された窒素の働きにより、アウトディフュージョ
ン現象はより一層抑制され得る。
【００５６】なお、このＣＶＤ法によりＴｉとＮとの混
合物を形成した後、必要ならばさらに熱処理を行ない、
さらにシリサイド化させてもよい。この場合、シリサイ
ド化のための別途の熱処理は通常の方法よりも短時間
（たとえば１５秒）にでき、アウトディフュージョンの
抑制に効果的である。特にクォーターミクロン以下のデ
バイスには、ＣＶＤ法を用いた金属と窒素との混合物を
形成する方法が有利である。
合物を形成した後、必要ならばさらに熱処理を行ない、
さらにシリサイド化させてもよい。この場合、シリサイ
ド化のための別途の熱処理は通常の方法よりも短時間
（たとえば１５秒）にでき、アウトディフュージョンの
抑制に効果的である。特にクォーターミクロン以下のデ
バイスには、ＣＶＤ法を用いた金属と窒素との混合物を
形成する方法が有利である。
【００５７】またＣＶＤ法は、スパッタ法に比べ、段差
被覆性がよい、窒素含有量をＮ2 流量により容易に制御
できるという利点をも有する。
被覆性がよい、窒素含有量をＮ2 流量により容易に制御
できるという利点をも有する。
【００５８】なお、これ以外の製造工程については第１
の実施例とほぼ同様であるため、その説明は省略する。
の実施例とほぼ同様であるため、その説明は省略する。
【００５９】なお、本発明の第１の実施例においては、
図２のプロセスで金属層１３の形成条件として、ＴｉＣ
ｌ4 とＨ2 とＮ2 との混合ガスを用いたが、これに限ら
れるものではなく、金属ハロゲン化物と窒素とを含む雰
囲気中にて行なわれればよい。
図２のプロセスで金属層１３の形成条件として、ＴｉＣ
ｌ4 とＨ2 とＮ2 との混合ガスを用いたが、これに限ら
れるものではなく、金属ハロゲン化物と窒素とを含む雰
囲気中にて行なわれればよい。
【００６０】本発明の第１および第２の実施例において
は、金属層１３として主にチタンについて説明したが、
これ以外の金属、たとえばＴａ（タンタル）、Ｍｏ（モ
リブデン）、Ｗ（タングステン）、Ｎｉ（ニッケル）、
Ｃｏ（コバルト）、Ｐｄ（パラジウム）、Ｐｔ（白金）
などの遷移金属などの金属シリサイドを形成し得る金属
およびこれらの合金であってもよい。
は、金属層１３として主にチタンについて説明したが、
これ以外の金属、たとえばＴａ（タンタル）、Ｍｏ（モ
リブデン）、Ｗ（タングステン）、Ｎｉ（ニッケル）、
Ｃｏ（コバルト）、Ｐｄ（パラジウム）、Ｐｔ（白金）
などの遷移金属などの金属シリサイドを形成し得る金属
およびこれらの合金であってもよい。
【００６１】また金属層１３はチタン単層について説明
したが、これに限られず、上述した遷移金属などの金属
シリサイドを形成し得る金属やこれらの合金の積層膜で
あってもよい。
したが、これに限られず、上述した遷移金属などの金属
シリサイドを形成し得る金属やこれらの合金の積層膜で
あってもよい。
【００６２】なお、本発明の第１、第２の実施例におい
て、図３、図４に示すように未反応の金属層１３ｃを完
全に除去せず、図５に示すように所望の形状にパターニ
ングして配線層１５として用いてもよい。なお、この配
線層１５は、シリサイド化のための熱処理後には安定な
ＴｉＮx （ｘ＝１）となっている。
て、図３、図４に示すように未反応の金属層１３ｃを完
全に除去せず、図５に示すように所望の形状にパターニ
ングして配線層１５として用いてもよい。なお、この配
線層１５は、シリサイド化のための熱処理後には安定な
ＴｉＮx （ｘ＝１）となっている。
【００６３】なお、ＣＶＤ法により金属層１３を形成す
る場合には、金属層はチタンの他、Ｔａ、Ｍｏ、Ｗ、Ｃ
ｏなどの他の金属の塩化物やフッ化物などの金属ハロゲ
ン化物を用いてもよい。
る場合には、金属層はチタンの他、Ｔａ、Ｍｏ、Ｗ、Ｃ
ｏなどの他の金属の塩化物やフッ化物などの金属ハロゲ
ン化物を用いてもよい。
【００６４】なお、本発明の第１および第２の実施例で
は、金属層をシリサイド化するための熱処理は、窒素雰
囲気中で行なわれたが、すでに金属層１３中に窒素が存
在するため、真空中で熱処理が行なわれてもよい。また
窒素の他にアンモニア（ＮＨ 3 ）の雰囲気中で金属層１
３にシリサイド化のための熱処理が施されてもよい。
は、金属層をシリサイド化するための熱処理は、窒素雰
囲気中で行なわれたが、すでに金属層１３中に窒素が存
在するため、真空中で熱処理が行なわれてもよい。また
窒素の他にアンモニア（ＮＨ 3 ）の雰囲気中で金属層１
３にシリサイド化のための熱処理が施されてもよい。
【００６５】なお、本発明の第１および第２の実施例に
おいては、ｎＭＩＳトランジスタについて説明したが、
これに限られず、ｐＭＩＳトランジスタに適用されても
よい。
おいては、ｎＭＩＳトランジスタについて説明したが、
これに限られず、ｐＭＩＳトランジスタに適用されても
よい。
【００６６】
【発明の効果】請求項１および３に記載の半導体装置の
製造方法では、ソース／ドレイン領域の表面およびゲー
ト電極層の上部表面に直接接する金属層中に窒素が予め
導入されている。このため、金属層をシリサイド化する
ための熱処理時において、金属層中のシリコンの拡散を
即時に抑制することができる。したがって、いわゆるア
ウトディフュージョン現象は十分に抑制され得る。
製造方法では、ソース／ドレイン領域の表面およびゲー
ト電極層の上部表面に直接接する金属層中に窒素が予め
導入されている。このため、金属層をシリサイド化する
ための熱処理時において、金属層中のシリコンの拡散を
即時に抑制することができる。したがって、いわゆるア
ウトディフュージョン現象は十分に抑制され得る。
【００６７】加えて、請求項３に記載の半導体装置の製
造方法では、金属層を形成するとともに、気相成長時の
加熱により、同時に金属層のシリサイド化も行なわれ
る。このため、金属層を形成した後に別途、シリサイド
化のための熱処理を施す必要はない。したがって、熱処
理工程を省略することができ、工程の簡略化を図ること
ができる。
造方法では、金属層を形成するとともに、気相成長時の
加熱により、同時に金属層のシリサイド化も行なわれ
る。このため、金属層を形成した後に別途、シリサイド
化のための熱処理を施す必要はない。したがって、熱処
理工程を省略することができ、工程の簡略化を図ること
ができる。
【００６８】請求項４に記載の半導体装置の製造方法で
は、ＴｉＣｌ4 、Ｎ2 等を含む雰囲気中で気相成長法に
より窒素を含む金属層が形成される。この場合、ＴｉＣ
ｌ4からＴｉが析出するとともに、直接、半導体基板の
シリコンと反応して、ＴｉＳｉ2 が形成される。また、
この気相成長法の温度を４００℃以上５５０℃以下とす
れば、このシリサイド化反応が進む。このため、通常の
方法に比較して、より低温で金属層をシリサイド化でき
るため、アウトディフュージョン現象をより一層抑制す
ることが可能となる。
は、ＴｉＣｌ4 、Ｎ2 等を含む雰囲気中で気相成長法に
より窒素を含む金属層が形成される。この場合、ＴｉＣ
ｌ4からＴｉが析出するとともに、直接、半導体基板の
シリコンと反応して、ＴｉＳｉ2 が形成される。また、
この気相成長法の温度を４００℃以上５５０℃以下とす
れば、このシリサイド化反応が進む。このため、通常の
方法に比較して、より低温で金属層をシリサイド化でき
るため、アウトディフュージョン現象をより一層抑制す
ることが可能となる。
【００６９】請求項５に記載の半導体装置の製造方法で
は、金属層に含有される窒素濃度が０．１原子％以上で
あるため、アウトディフュージョン現象を顕著に抑制す
ることができる。
は、金属層に含有される窒素濃度が０．１原子％以上で
あるため、アウトディフュージョン現象を顕著に抑制す
ることができる。
【００７０】請求項６に記載の半導体装置の製造方法で
は、金属層のうち金属シリサイド層とならない部分をパ
ターニングして配線層とする。このため、金属シリサイ
ド層とならない金属層を一旦除去した後に新たに配線層
を形成する場合に比べて、工程の簡略化が図れる。
は、金属層のうち金属シリサイド層とならない部分をパ
ターニングして配線層とする。このため、金属シリサイ
ド層とならない金属層を一旦除去した後に新たに配線層
を形成する場合に比べて、工程の簡略化が図れる。
【図１】 本発明の第１の実施例における半導体装置の
製造方法の第１工程を示す概略断面図である。
製造方法の第１工程を示す概略断面図である。
【図２】 本発明の第１の実施例における半導体装置の
製造方法の第２工程を示す概略断面図である。
製造方法の第２工程を示す概略断面図である。
【図３】 本発明の第１の実施例における半導体装置の
製造方法の第３工程を示す概略断面図である。
製造方法の第３工程を示す概略断面図である。
【図４】 本発明の第１の実施例における半導体装置の
製造方法の第４工程を示す概略断面図である。
製造方法の第４工程を示す概略断面図である。
【図５】 未反応の金属層をそのまま配線層に用いた場
合の半導体装置の構成を示す概略断面図である。
合の半導体装置の構成を示す概略断面図である。
【図６】 従来の半導体装置の製造方法の第１工程を示
す概略断面図である。
す概略断面図である。
【図７】 従来の半導体装置の製造方法の第２工程を示
す概略断面図である。
す概略断面図である。
【図８】 従来の半導体装置の製造方法の第３工程を示
す概略断面図である。
す概略断面図である。
【図９】 従来の半導体装置の製造方法の第４工程を示
す概略断面図である。
す概略断面図である。
【図１０】 アウトディフュージョン現象が生ずること
を説明するための第１工程図である。
を説明するための第１工程図である。
【図１１】 アウトディフュージョン現象が生ずること
を説明するための第２工程図である。
を説明するための第２工程図である。
【図１２】 １の文献に示された製造方法の第１工程図
である。
である。
【図１３】 １の文献に示された製造方法の第２工程図
である。
である。
【図１４】 １の文献に示された製造方法の第３工程図
である。
である。
【図１５】 他の文献に示された製造方法の代表工程図
である。
である。
１：ｐ型シリコン基板、５：ｎ型ソース／ドレイン領
域、７：ゲート絶縁層、９：ゲート電極層、１０：ＭＩ
Ｓトランジスタ、１１：側壁絶縁層、１３：金属層、１
３ａ、１３ｂ：金属シリサイド層、１３ｃ：未反応金属
層。
域、７：ゲート絶縁層、９：ゲート電極層、１０：ＭＩ
Ｓトランジスタ、１１：側壁絶縁層、１３：金属層、１
３ａ、１３ｂ：金属シリサイド層、１３ｃ：未反応金属
層。
Claims (6)
- 【請求項１】 半導体基板の主表面に所定の距離を隔て
て形成された１対のソース／ドレイン領域と１対の前記
ソース／ドレイン領域に挟まれる領域上にゲート絶縁層
を介在して形成されたゲート電極層とを有する電界効果
トランジスタおよび前記ゲート電極層の側壁を覆う側壁
絶縁層を形成する工程と、 前記ソース／ドレイン領域の表面および前記ゲート電極
層の上部表面に接するように、窒素を含む金属層を形成
する工程と、 熱処理を施して、前記金属層の前記ソース／ドレイン領
域と接する部分および前記ゲート電極層と接する部分に
金属シリサイド層を形成する工程とを備えた、半導体装
置の製造方法。 - 【請求項２】 前記金属層は、金属ハロゲン化物と窒素
とを含む雰囲気中にて気相成長法を行なうことにより形
成される、請求項１に記載の半導体装置の製造方法。 - 【請求項３】 半導体基板の主表面に所定の距離を隔て
て形成された１対のソース／ドレイン領域と１対の前記
ソース／ドレイン領域に挟まれる領域上にゲート絶縁層
を介在して形成されたゲート電極層とを有する電界効果
トランジスタおよび前記ゲート電極層の側壁を覆う側壁
絶縁層を形成する工程と、 所定の温度範囲で気相成長法を行なうことにより、前記
ソース／ドレイン領域の表面および前記ゲート電極層の
上部表面に接するように、窒素を含む金属層を形成し、
かつその金属層の前記ソース／ドレイン領域の表面およ
び前記ゲート電極層の上部表面と接する部分をシリサイ
ド化して金属シリサイド層を形成する工程とを備えた、
半導体装置の製造方法。 - 【請求項４】 前記気相成長法は、４００℃以上５００
℃以下の温度でＴｉＣｌ4 とＮ2 とを含む雰囲気中にて
行なわれる、請求項３に記載の半導体装置の製造方法。 - 【請求項５】 前記金属層には、０．１原子％以上の濃
度で窒素が含有されている、請求項１および３のいずれ
かに記載の半導体装置の製造方法。 - 【請求項６】 前記金属層のうち前記金属シリサイド層
とならない部分をパターニングして配線層を形成する工
程をさらに備える、請求項１および３のいずれかに記載
の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13581694A JPH088425A (ja) | 1994-06-17 | 1994-06-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13581694A JPH088425A (ja) | 1994-06-17 | 1994-06-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH088425A true JPH088425A (ja) | 1996-01-12 |
Family
ID=15160484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13581694A Withdrawn JPH088425A (ja) | 1994-06-17 | 1994-06-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH088425A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019195809A1 (en) * | 2018-04-06 | 2019-10-10 | Applied Materials, Inc. | Methods for conformal doping of three dimensional structures |
-
1994
- 1994-06-17 JP JP13581694A patent/JPH088425A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019195809A1 (en) * | 2018-04-06 | 2019-10-10 | Applied Materials, Inc. | Methods for conformal doping of three dimensional structures |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6562718B1 (en) | Process for forming fully silicided gates | |
| US5545574A (en) | Process for forming a semiconductor device having a metal-semiconductor compound | |
| JP2861869B2 (ja) | 半導体装置の製造方法 | |
| KR0162673B1 (ko) | 반도체 도전층 및 반도체소자의 제조방법 | |
| KR19980053694A (ko) | Mosfet 제조 방법 | |
| US6218276B1 (en) | Silicide encapsulation of polysilicon gate and interconnect | |
| US5880505A (en) | C49-structured tungsten-containing titanium salicide structure | |
| JP3199015B2 (ja) | 半導体装置及びその製造方法 | |
| JPH09320990A (ja) | 半導体装置の製造方法 | |
| JP2751859B2 (ja) | 半導体装置の製造方法 | |
| JP3376158B2 (ja) | 半導体装置の製造方法 | |
| US6828206B2 (en) | Semiconductor device and method for fabricating the same | |
| JPH0922999A (ja) | Ｍｉｓ型半導体装置及びその製造方法 | |
| US6861319B2 (en) | Gate electrode and method of fabricating the same | |
| US6432801B1 (en) | Gate electrode in a semiconductor device and method for forming thereof | |
| JP4011434B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH088425A (ja) | 半導体装置の製造方法 | |
| JP3185235B2 (ja) | 半導体装置の製造方法 | |
| JPH07201777A (ja) | 半導体装置の製造方法 | |
| JP2006114633A (ja) | 半導体装置の製造方法 | |
| JPH08339970A (ja) | 半導体装置及びその製造方法 | |
| JP2738402B2 (ja) | 半導体装置の製造方法 | |
| JPH02308569A (ja) | 半導体装置およびその製造方法 | |
| JP3094914B2 (ja) | 半導体装置の製造方法 | |
| JPH05190855A (ja) | 薄膜トランジスタおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010904 |