JPH088583B2 - ディジタルストリーム伝送回路およびディジタルループ伝送システム - Google Patents
ディジタルストリーム伝送回路およびディジタルループ伝送システムInfo
- Publication number
- JPH088583B2 JPH088583B2 JP3291970A JP29197091A JPH088583B2 JP H088583 B2 JPH088583 B2 JP H088583B2 JP 3291970 A JP3291970 A JP 3291970A JP 29197091 A JP29197091 A JP 29197091A JP H088583 B2 JPH088583 B2 JP H088583B2
- Authority
- JP
- Japan
- Prior art keywords
- register
- data
- control unit
- byte
- peripheral device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005540 biological transmission Effects 0.000 title claims description 21
- 230000002093 peripheral effect Effects 0.000 claims description 49
- 238000004891 communication Methods 0.000 description 10
- 230000006870 function Effects 0.000 description 10
- 239000004020 conductor Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L51/00—User-to-user messaging in packet-switching networks, transmitted according to store-and-forward or real-time protocols, e.g. e-mail
- H04L51/21—Monitoring or handling of messages
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/407—Bus networks with decentralised control
- H04L12/417—Bus networks with decentralised control with deterministic access, e.g. token passing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/40—Network security protocols
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Security & Cryptography (AREA)
- Communication Control (AREA)
- Small-Scale Networks (AREA)
- Information Transfer Systems (AREA)
- Computer And Data Communications (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、バンク制御ユニットと
周辺装置との間で利用できるようなメッセージ指向デジ
タル通信に関する。
周辺装置との間で利用できるようなメッセージ指向デジ
タル通信に関する。
【０００２】
【従来の技術】現在のデジタル・ループ技術では、中央
オフィス端末とリモート端末との間、およびリモート端
末と加入者との間でデジタル伝送が発生する。チャネル
などの種々のリモート端末が、バンク制御ユニットによ
って制御されるが、バンク制御ユニットは、レジスタ指
向のインタフェースを通して種々の周辺ユニットと通信
を行う。
オフィス端末とリモート端末との間、およびリモート端
末と加入者との間でデジタル伝送が発生する。チャネル
などの種々のリモート端末が、バンク制御ユニットによ
って制御されるが、バンク制御ユニットは、レジスタ指
向のインタフェースを通して種々の周辺ユニットと通信
を行う。
【０００３】自動チャネル検査ユニット（米国特許第5,
018,184号参照）およびチャネル・ユニット目録管理機
構のようなループ・システムにおける新たな設備の発展
には大きなデータ・ブロック（一般には、数十バイト乃
至数百バイト）の転送が必要となる。このような転送に
は、既存のバンク制御装置のリンク・プロトコルの能力
を超える可能性のあるエラーに対する保護が必要とされ
る。
018,184号参照）およびチャネル・ユニット目録管理機
構のようなループ・システムにおける新たな設備の発展
には大きなデータ・ブロック（一般には、数十バイト乃
至数百バイト）の転送が必要となる。このような転送に
は、既存のバンク制御装置のリンク・プロトコルの能力
を超える可能性のあるエラーに対する保護が必要とされ
る。
【０００４】
【発明が解決しようとする課題】データ通信のためのメ
ッセージ指向システム（例えば、米国特許第4,562,533
号参照）が提案されてきた。そこで、発明が解決しよう
とする課題は、任意の内容および長さのエラー保護され
たメッセージを伝送し、かつ既存のバンク制御装置ユニ
ットのプロトコルと互換性があるメッセージ指向システ
ムを与えることである。
ッセージ指向システム（例えば、米国特許第4,562,533
号参照）が提案されてきた。そこで、発明が解決しよう
とする課題は、任意の内容および長さのエラー保護され
たメッセージを伝送し、かつ既存のバンク制御装置ユニ
ットのプロトコルと互換性があるメッセージ指向システ
ムを与えることである。
【０００５】
【課題を解決するための手段】前記およびその他の目的
は本発明によって果たすことができる。本発明は、ある
面では、データおよび制御用の信号のバイトを多数含む
デジタル・ストリームを送受信する回路である。この回
路は、少なくとも４個のレジスタを備えている。第１の
レジスタは、デジタル・ストリームの一部である制御信
号を受信し、第２のレジスタは、デジタル・ストリーム
の一部として制御信号を送信するようになっている。第
３のレジスタは、デジタル・ストリームの一部であるデ
ータを受信し、第４のレジスタは、デジタル・ストリー
ムの一部としてデータを送信する。第４のレジスタによ
って送信されるデータを格納しておき、第４のレジスタ
からのデータの送信時にエラーがあった場合そのデータ
を送信するために、第５のレジスタを備えることもあ
る。
は本発明によって果たすことができる。本発明は、ある
面では、データおよび制御用の信号のバイトを多数含む
デジタル・ストリームを送受信する回路である。この回
路は、少なくとも４個のレジスタを備えている。第１の
レジスタは、デジタル・ストリームの一部である制御信
号を受信し、第２のレジスタは、デジタル・ストリーム
の一部として制御信号を送信するようになっている。第
３のレジスタは、デジタル・ストリームの一部であるデ
ータを受信し、第４のレジスタは、デジタル・ストリー
ムの一部としてデータを送信する。第４のレジスタによ
って送信されるデータを格納しておき、第４のレジスタ
からのデータの送信時にエラーがあった場合そのデータ
を送信するために、第５のレジスタを備えることもあ
る。
【０００６】
【実施例】図１に、デジタル・ループ伝送システムの中
央オフィス端末または遠隔アクセス端末における周辺装
置への典型的なバンク制御ユニット・リンクを示す。バ
ンク制御ユニット（ＢＣＵ）１０は、通常は警報・表示
ユニット（ＡＤＵ）１３の一部であるシリアル制御リン
ク・ドライバ（ＳＣＬＤ）１２と通信するマイクロプロ
セッサ１１を含む。通信はデータ／アドレス・バス（Ｄ
／ＡＢＵＳ）２８によって行われる。シリアル制御リン
ク・ドライバ１２と１４のような各バンク周辺装置（Ｂ
ＰＤ）との通信は、双方向シリアル・データ・バス１７
の他に、ＮＰ ＬＥＡＤおよびＮＱ ＬＥＡＤと示された
２組の導線１５および１６によって行われる。１つのＮ
Ｐ導線、１つのＮＱ導線、およびデータ・バスが、各周
辺装置回路の一部である１８のようなバンク制御リンク
終端器上で終端する。ＮＰ導線およびＮＱ導線は、共同
で周辺装置を選択し、データ・バスは、データを双方向
に伝達する。終端器には、周辺装置のマイクロプロセッ
サ１９がアクセスできるレジスタ（図示せず）が含まれ
る。
央オフィス端末または遠隔アクセス端末における周辺装
置への典型的なバンク制御ユニット・リンクを示す。バ
ンク制御ユニット（ＢＣＵ）１０は、通常は警報・表示
ユニット（ＡＤＵ）１３の一部であるシリアル制御リン
ク・ドライバ（ＳＣＬＤ）１２と通信するマイクロプロ
セッサ１１を含む。通信はデータ／アドレス・バス（Ｄ
／ＡＢＵＳ）２８によって行われる。シリアル制御リン
ク・ドライバ１２と１４のような各バンク周辺装置（Ｂ
ＰＤ）との通信は、双方向シリアル・データ・バス１７
の他に、ＮＰ ＬＥＡＤおよびＮＱ ＬＥＡＤと示された
２組の導線１５および１６によって行われる。１つのＮ
Ｐ導線、１つのＮＱ導線、およびデータ・バスが、各周
辺装置回路の一部である１８のようなバンク制御リンク
終端器上で終端する。ＮＰ導線およびＮＱ導線は、共同
で周辺装置を選択し、データ・バスは、データを双方向
に伝達する。終端器には、周辺装置のマイクロプロセッ
サ１９がアクセスできるレジスタ（図示せず）が含まれ
る。
【０００７】また、各周辺装置１４は、バンク制御ユニ
ット１０に直結され、かつ幾つかの周辺装置との間で分
配されたサービス要求導線２０を有する。この導線によ
り、周辺装置との通常のＢＣＵ（バンク制御ユニット）
通信の最中に割り込み機能を与えることができる。
ット１０に直結され、かつ幾つかの周辺装置との間で分
配されたサービス要求導線２０を有する。この導線によ
り、周辺装置との通常のＢＣＵ（バンク制御ユニット）
通信の最中に割り込み機能を与えることができる。
【０００８】レジスタ指向のシステムの場合を説明す
る。ＢＣＵ１０の指示によって、ＳＣＬＤ（シリアル制
御リンク・ドライバ）１２が、一般に８ビットのデータ
が含まれるメッセージを周辺装置の指定されたレジスタ
に送る。次に、ＳＣＬＤ１２は、そのメッセージを周辺
装置１４の終端器に送るが、これは、その周辺装置への
ＮＰおよびＮＱ導線の波形と共に図４にさらに示したよ
うに行われる。メッセージは、リード／ライト選択ビッ
ト、１６のメッセージ・ビット、およびパリティ・ビッ
トからなる。図４のとおり、１６のメッセージ・ビット
は、そのメッセージを受信するように指定されたレジス
タを特定するアドレス・フィールド（Ａ0−Ａ7）、およ
びそのレジスタに書き込まれるべきデータが入るデータ
・フィールドに分割されるのが一般的である。周辺装置
は、受信したパリティと計算したパリティとが一致する
かどうか、さらにレジスタのアドレスが有効かどうかを
示すために２つの検査符号ビット（Ｃ0−Ｃ1）を送り返
す。検査符号の値が｛１，０｝ならば、パリティの一致
および有効なレジスタ・アドレスを表す。値｛０，１｝
は、パリティの不一致を表す。値｛０，０｝は、パリテ
ィは一致しているがレジスタ・アドレスが無効であるこ
とを表す。周辺装置からメッセージを受信するために、
シリアル制御リンク・ドライバ（ＳＣＬＤ）１２は、メ
ッセージを同じフォーマットではあるが、図５に示した
ようにリード／ライト選択ビットは「リード」に設定
し、データ・フィールドにはすべて０を入れて送る。周
辺装置は、２つの検査符号ビット（Ｃ0−Ｃ1）、１６の
メッセージ・ビット、およびパリティ・ビット（Ｐ）を
送り返す。再び、メッセージ・ビットは、読み出される
レジスタを特定するアドレス・フィールド（Ａ0−
Ａ7）、およびそのレジスタにおけるデータを収容する
データ・フィールド（Ｄ0−Ｄ7）に分割される。また、
ＳＣＬＤは、受信と計算との間でパリティが一致するか
どうかの検査も行う。リードおよびライトの各動作の
後、ＢＣＵが、ＳＣＬＤ上のレジスタを読む。このレジ
スタの内容は、動作にエラーが無かったかどうかを示
す。リード動作にエラーが無い場合、ＢＣＵは、ＳＣＬ
Ｄにあるさらにもう１つのレジスタを読む。このレジス
タには、周辺装置から得たデータが入っている。エラー
が報告されると、ＢＣＵは再試行する。リード動作時の
付加的なエラー保護のために、ＢＣＵは、ＳＣＬＤによ
って送受信されるメッセージにおけるアドレス・レジス
タ情報を比較する。
る。ＢＣＵ１０の指示によって、ＳＣＬＤ（シリアル制
御リンク・ドライバ）１２が、一般に８ビットのデータ
が含まれるメッセージを周辺装置の指定されたレジスタ
に送る。次に、ＳＣＬＤ１２は、そのメッセージを周辺
装置１４の終端器に送るが、これは、その周辺装置への
ＮＰおよびＮＱ導線の波形と共に図４にさらに示したよ
うに行われる。メッセージは、リード／ライト選択ビッ
ト、１６のメッセージ・ビット、およびパリティ・ビッ
トからなる。図４のとおり、１６のメッセージ・ビット
は、そのメッセージを受信するように指定されたレジス
タを特定するアドレス・フィールド（Ａ0−Ａ7）、およ
びそのレジスタに書き込まれるべきデータが入るデータ
・フィールドに分割されるのが一般的である。周辺装置
は、受信したパリティと計算したパリティとが一致する
かどうか、さらにレジスタのアドレスが有効かどうかを
示すために２つの検査符号ビット（Ｃ0−Ｃ1）を送り返
す。検査符号の値が｛１，０｝ならば、パリティの一致
および有効なレジスタ・アドレスを表す。値｛０，１｝
は、パリティの不一致を表す。値｛０，０｝は、パリテ
ィは一致しているがレジスタ・アドレスが無効であるこ
とを表す。周辺装置からメッセージを受信するために、
シリアル制御リンク・ドライバ（ＳＣＬＤ）１２は、メ
ッセージを同じフォーマットではあるが、図５に示した
ようにリード／ライト選択ビットは「リード」に設定
し、データ・フィールドにはすべて０を入れて送る。周
辺装置は、２つの検査符号ビット（Ｃ0−Ｃ1）、１６の
メッセージ・ビット、およびパリティ・ビット（Ｐ）を
送り返す。再び、メッセージ・ビットは、読み出される
レジスタを特定するアドレス・フィールド（Ａ0−
Ａ7）、およびそのレジスタにおけるデータを収容する
データ・フィールド（Ｄ0−Ｄ7）に分割される。また、
ＳＣＬＤは、受信と計算との間でパリティが一致するか
どうかの検査も行う。リードおよびライトの各動作の
後、ＢＣＵが、ＳＣＬＤ上のレジスタを読む。このレジ
スタの内容は、動作にエラーが無かったかどうかを示
す。リード動作にエラーが無い場合、ＢＣＵは、ＳＣＬ
Ｄにあるさらにもう１つのレジスタを読む。このレジス
タには、周辺装置から得たデータが入っている。エラー
が報告されると、ＢＣＵは再試行する。リード動作時の
付加的なエラー保護のために、ＢＣＵは、ＳＣＬＤによ
って送受信されるメッセージにおけるアドレス・レジス
タ情報を比較する。
【０００９】本発明の１つの特徴によれば、各周辺装置
の終端器は、図２のブロック図に例示したように、その
装置とのメッセージ指向の通信に専ら使用される少なく
とも４個、好ましくは５個のレジスタを備えている。こ
の例では、各レジスタ２１〜２５は、８ビット幅であ
る。「ＳＩＧ＿ＯＵＴ」と表示されたレジスタ２１は、
出て行く制御信号を受信し、「ＤＡＴＡ＿ＯＵＴ」と表
示されたレジスタ２２は、出て行くメッセージ・データ
を受信する。（「出て行く」とは、ＢＣＵから周辺装置
に向かう通信のことであり、一方、「到来する」は、周
辺装置からＢＣＵへの通信を表す。）到来する通信は３
個のレジスタによって処理される。「ＳＩＧ＿ＩＮ」と
表示されたレジスタ２３は、周辺装置から制御信号を受
信し、「ＤＡＴＡ＿ＩＮ１」と表示されたレジスタ２４
は、データ・メッセージを受信する。「ＤＡＴＡ＿ＩＮ
２」と表示された最後のオプションのレジスタ２５は、
ＳＣＬＤによって「ＤＡＴＡ＿ＩＮ１」から読み出され
た最後のバイトを保持する。エラーがある場合、ＳＣＬ
Ｄはこの補助レジスタからこのバイトを読むことができ
る。制御回路２６および２７により、レジスタの選択、
選択されたレジスタのリード／ライトの判断、ＢＣＵか
らの通信中のエラー発生の有無の判断、および伝送エラ
ー発生の有無をＢＣＵまたは周辺装置へ通知することを
含め、幾つかの機能が与えられる。出て行くメッセージ
におけるエラーのＢＣＵへの通知は、既に述べた検査符
号の値を制御することによって行われる。
の終端器は、図２のブロック図に例示したように、その
装置とのメッセージ指向の通信に専ら使用される少なく
とも４個、好ましくは５個のレジスタを備えている。こ
の例では、各レジスタ２１〜２５は、８ビット幅であ
る。「ＳＩＧ＿ＯＵＴ」と表示されたレジスタ２１は、
出て行く制御信号を受信し、「ＤＡＴＡ＿ＯＵＴ」と表
示されたレジスタ２２は、出て行くメッセージ・データ
を受信する。（「出て行く」とは、ＢＣＵから周辺装置
に向かう通信のことであり、一方、「到来する」は、周
辺装置からＢＣＵへの通信を表す。）到来する通信は３
個のレジスタによって処理される。「ＳＩＧ＿ＩＮ」と
表示されたレジスタ２３は、周辺装置から制御信号を受
信し、「ＤＡＴＡ＿ＩＮ１」と表示されたレジスタ２４
は、データ・メッセージを受信する。「ＤＡＴＡ＿ＩＮ
２」と表示された最後のオプションのレジスタ２５は、
ＳＣＬＤによって「ＤＡＴＡ＿ＩＮ１」から読み出され
た最後のバイトを保持する。エラーがある場合、ＳＣＬ
Ｄはこの補助レジスタからこのバイトを読むことができ
る。制御回路２６および２７により、レジスタの選択、
選択されたレジスタのリード／ライトの判断、ＢＣＵか
らの通信中のエラー発生の有無の判断、および伝送エラ
ー発生の有無をＢＣＵまたは周辺装置へ通知することを
含め、幾つかの機能が与えられる。出て行くメッセージ
におけるエラーのＢＣＵへの通知は、既に述べた検査符
号の値を制御することによって行われる。
【００１０】ＳＩＮ＿ＩＮレジスタ２３にＩＤＬＥ以外
の制御信号値が入っている場合は、常に、周辺装置が、
サービス要求導線２０に接続されたＢＣＵに対してサー
ビス要求を送る。この性質により、ＢＣＵは、ＳＩＧ＿
ＩＮレジスタを周期的にポーリングすることなく未解決
の情報伝送を認識することがでる。ポーリングをしなけ
れば、ＢＣＵの処理能力の一部を他の仕事から逸らさず
に済む。ＳＩＧ＿ＩＮレジスタにＩＤＬＥという信号値
があると、そのサービス要求は取り下げられる。この例
では、ＩＤＬＥの値は、ゼロである。
の制御信号値が入っている場合は、常に、周辺装置が、
サービス要求導線２０に接続されたＢＣＵに対してサー
ビス要求を送る。この性質により、ＢＣＵは、ＳＩＧ＿
ＩＮレジスタを周期的にポーリングすることなく未解決
の情報伝送を認識することがでる。ポーリングをしなけ
れば、ＢＣＵの処理能力の一部を他の仕事から逸らさず
に済む。ＳＩＧ＿ＩＮレジスタにＩＤＬＥという信号値
があると、そのサービス要求は取り下げられる。この例
では、ＩＤＬＥの値は、ゼロである。
【００１１】さらに本発明によれば、検査符号の新たな
値を用いることによって、流れ制御が実施される。流れ
制御によって、周辺装置がデータを受信または送信でき
る以上の速さでＢＣＵがデータを送信または受信しない
ことが保証される。特に、ＢＣＵは、バンク周辺装置
（ＢＰＤ）のマイクロプロセッサ（１９）が、そのＤＡ
ＴＡ＿ＯＵＴレジスタから前のバイトをコピーする前
に、ＢＰＤのＤＡＴＡ＿ＯＵＴレジスタにバイトを書き
込んだり、ＢＰＤのＤＡＴＡ＿ＩＮ１レジスタの中にＢ
ＣＵによって前に読まれたデータが入っているときにＤ
ＡＴＡ＿ＩＮ１レジスタを読み出したり、あるいはＤＡ
ＴＡ＿ＩＮ２レジスタに現在のデータが入っていないと
きにＤＡＴＡ＿ＩＮ２レジスタを読み出したりしてはな
らない。これらの何れかの場合、レジスタが読出しまた
は書込みの準備ができていなければ、検査符号は、その
レジスタがＢＵＳＹであることを示す。
値を用いることによって、流れ制御が実施される。流れ
制御によって、周辺装置がデータを受信または送信でき
る以上の速さでＢＣＵがデータを送信または受信しない
ことが保証される。特に、ＢＣＵは、バンク周辺装置
（ＢＰＤ）のマイクロプロセッサ（１９）が、そのＤＡ
ＴＡ＿ＯＵＴレジスタから前のバイトをコピーする前
に、ＢＰＤのＤＡＴＡ＿ＯＵＴレジスタにバイトを書き
込んだり、ＢＰＤのＤＡＴＡ＿ＩＮ１レジスタの中にＢ
ＣＵによって前に読まれたデータが入っているときにＤ
ＡＴＡ＿ＩＮ１レジスタを読み出したり、あるいはＤＡ
ＴＡ＿ＩＮ２レジスタに現在のデータが入っていないと
きにＤＡＴＡ＿ＩＮ２レジスタを読み出したりしてはな
らない。これらの何れかの場合、レジスタが読出しまた
は書込みの準備ができていなければ、検査符号は、その
レジスタがＢＵＳＹであることを示す。
【００１２】従って、レジスタがＢＵＳＹの時に、ＢＣ
Ｕが、データ・レジスタ（２２、２４または２５）の何
れかにアクセスしようとすると、その終端器が、ＢＵＳ
ＹであることをＢＣＵに示すべく新たに指定された値の
現在の２ビットの検査符号を送出する。つまり、｛１，
１｝という新たに指定された値によって、パリティが正
しく、レジスタ・アドレスが有効であるが、データ・レ
ジスタがビジーであることを示す。
Ｕが、データ・レジスタ（２２、２４または２５）の何
れかにアクセスしようとすると、その終端器が、ＢＵＳ
ＹであることをＢＣＵに示すべく新たに指定された値の
現在の２ビットの検査符号を送出する。つまり、｛１，
１｝という新たに指定された値によって、パリティが正
しく、レジスタ・アドレスが有効であるが、データ・レ
ジスタがビジーであることを示す。
【００１３】図３に示したフォーマットのメッセージ
が、ＢＣＵからＤＡＴＡ＿ＯＵＴレジスタ２２を介して
周辺装置に送られたり、周辺装置からＤＡＴＡ＿ＩＮ１
レジスタ２４およびＤＡＴＡ＿ＩＮ２レジスタ２５を介
してＢＣＵへと送られたりする。各区分（「情報」は例
外として）は、メッセージのうちの１バイトを示す。最
初の２バイト３１および３２は、「長さ（下位）」およ
び「長さ（上位）」と記され、この長さのバイトそのも
の、ストップ・バイト４０、およびチェックサム・バイ
ト４１を含むメッセージ全体の長さを表す。長さ（下
位）バイトには、長さを表す２進数の下位８ビットが入
り、長さ（上位）バイトには、長さを表す２進数の上位
８ビットが入る。物理目標（簡略）バイト３３は、メッ
セージが送られるべき特定の中央オフィスまたは遠隔ア
クセス端末を指定する。物理目標（詳細）バイト３４
は、メッセージが送られる中央オフィスまたは遠隔アク
セス端末における特定の回路カードを示す。ファームウ
ェア目標（簡略）バイト３５は、メッセージを受信する
ファームウェアまたはソフトウェアの広い範疇を指定す
る。ファームウェア目標（詳細）３６は、伝送先のファ
ームウェア対象の特定の関数（例えば、周辺装置から登
録情報を受け付ける関数）を示す。物理的送信元（簡
略）バイト３７は、メッセージが送信される中央オフィ
スまたは遠隔アクセス端末を指定し、物理的送信元（詳
細）バイトは、メッセージを発する中央オフィスまたは
遠隔アクセス端末の中にある回路カードを示す。
が、ＢＣＵからＤＡＴＡ＿ＯＵＴレジスタ２２を介して
周辺装置に送られたり、周辺装置からＤＡＴＡ＿ＩＮ１
レジスタ２４およびＤＡＴＡ＿ＩＮ２レジスタ２５を介
してＢＣＵへと送られたりする。各区分（「情報」は例
外として）は、メッセージのうちの１バイトを示す。最
初の２バイト３１および３２は、「長さ（下位）」およ
び「長さ（上位）」と記され、この長さのバイトそのも
の、ストップ・バイト４０、およびチェックサム・バイ
ト４１を含むメッセージ全体の長さを表す。長さ（下
位）バイトには、長さを表す２進数の下位８ビットが入
り、長さ（上位）バイトには、長さを表す２進数の上位
８ビットが入る。物理目標（簡略）バイト３３は、メッ
セージが送られるべき特定の中央オフィスまたは遠隔ア
クセス端末を指定する。物理目標（詳細）バイト３４
は、メッセージが送られる中央オフィスまたは遠隔アク
セス端末における特定の回路カードを示す。ファームウ
ェア目標（簡略）バイト３５は、メッセージを受信する
ファームウェアまたはソフトウェアの広い範疇を指定す
る。ファームウェア目標（詳細）３６は、伝送先のファ
ームウェア対象の特定の関数（例えば、周辺装置から登
録情報を受け付ける関数）を示す。物理的送信元（簡
略）バイト３７は、メッセージが送信される中央オフィ
スまたは遠隔アクセス端末を指定し、物理的送信元（詳
細）バイトは、メッセージを発する中央オフィスまたは
遠隔アクセス端末の中にある回路カードを示す。
【００１４】前記のヘッダー・バイトの後に、メッセー
ジのペイロード（即ち、伝送することが本発明の最終目
的であるようなデータのブロック）を収容する情報バイ
ト３９が続く。データおよび制御信号が別個のレジスタ
によって扱われるので、メッセージの情報部分は、ゼロ
から６５，５２５バイトまでの任意の長さを有し、任意
の内容を収容することができると考えることができる。
情報の後に、一定の値を有するストップ・バイトが続
く。このバイトは、メッセージの中で受信されたバイト
数が長さバイト（３１および３２）で指定されたバイト
数に等しいことを確認することによって、システムの誤
り検出機能の一部として作用する。誤り検出機能の他の
部分は、チェックサム・バイト４１によって与えられ
る。チェックサム・バイトの各ビットは、長さバイト３
１で始まりストップ・バイト４０で終わるメッセージに
おいて前に受信されたすべてのバイトにおける対応する
ビットの排他的ＯＲ関数である。従って、例えば、受信
されたバイトの各々の第１ビットの総和が奇数ならば、
チェックサム・バイトの第１ビットは１となるが、総和
が偶数ならば、チェックサム・バイトの第１ビットはゼ
ロである。同様に、チェックサム・バイトの他のビット
に付いても、それぞれ排他的ＯＲ関数が計算される。
ジのペイロード（即ち、伝送することが本発明の最終目
的であるようなデータのブロック）を収容する情報バイ
ト３９が続く。データおよび制御信号が別個のレジスタ
によって扱われるので、メッセージの情報部分は、ゼロ
から６５，５２５バイトまでの任意の長さを有し、任意
の内容を収容することができると考えることができる。
情報の後に、一定の値を有するストップ・バイトが続
く。このバイトは、メッセージの中で受信されたバイト
数が長さバイト（３１および３２）で指定されたバイト
数に等しいことを確認することによって、システムの誤
り検出機能の一部として作用する。誤り検出機能の他の
部分は、チェックサム・バイト４１によって与えられ
る。チェックサム・バイトの各ビットは、長さバイト３
１で始まりストップ・バイト４０で終わるメッセージに
おいて前に受信されたすべてのバイトにおける対応する
ビットの排他的ＯＲ関数である。従って、例えば、受信
されたバイトの各々の第１ビットの総和が奇数ならば、
チェックサム・バイトの第１ビットは１となるが、総和
が偶数ならば、チェックサム・バイトの第１ビットはゼ
ロである。同様に、チェックサム・バイトの他のビット
に付いても、それぞれ排他的ＯＲ関数が計算される。
【００１５】ストップ・バイトを認識すること、および
チェックサムを計算することは、比較的小さい処理能力
とメモリしか必要としない。従って、周辺装置ではプロ
セッサが小さく（８ビット）、メモリ空間が限られてい
る（一般に、ＲＡＭが２５６バイト以下で、ＲＯＭが４
Ｋバイト以下である）ので、ストップ・バイトとチェッ
クサム・バイトとを結合することが、デジタル・ループ
・システムでは特に有用である。それ以上に、長さバイ
トにおけるエラーを見逃して検出しない可能性をさらに
低くするために、チェックサム・バイトに加えてストッ
プ・バイトを使用することが望ましい。
チェックサムを計算することは、比較的小さい処理能力
とメモリしか必要としない。従って、周辺装置ではプロ
セッサが小さく（８ビット）、メモリ空間が限られてい
る（一般に、ＲＡＭが２５６バイト以下で、ＲＯＭが４
Ｋバイト以下である）ので、ストップ・バイトとチェッ
クサム・バイトとを結合することが、デジタル・ループ
・システムでは特に有用である。それ以上に、長さバイ
トにおけるエラーを見逃して検出しない可能性をさらに
低くするために、チェックサム・バイトに加えてストッ
プ・バイトを使用することが望ましい。
【００１６】バンク制御ユニット（ＢＣＵ）からバンク
周辺装置（ＢＰＤ）への典型的なメッセージ伝送を表１
にさらに詳細に示す。最初の欄はＢＣＵによって実行さ
れる関数を示し、第２の欄は、使用されるレジスタを示
し、第３の欄は、ＢＰＤによって実行される関数を示
す。欄の間の矢印は、制御信号バイトおよびデータ・バ
イトの伝送の方向を表す。実線の二重矢印は、ＢＰＤに
よって出されるサービス要求を示し、点線の二重矢印
は、サービス要求の取り下げを示す。
周辺装置（ＢＰＤ）への典型的なメッセージ伝送を表１
にさらに詳細に示す。最初の欄はＢＣＵによって実行さ
れる関数を示し、第２の欄は、使用されるレジスタを示
し、第３の欄は、ＢＰＤによって実行される関数を示
す。欄の間の矢印は、制御信号バイトおよびデータ・バ
イトの伝送の方向を表す。実線の二重矢印は、ＢＰＤに
よって出されるサービス要求を示し、点線の二重矢印
は、サービス要求の取り下げを示す。
【００１７】まず、ＢＣＵが、Request to Send（ＲＴ
Ｓ）信号をＢＰＤによって読み出されるSIG_OUTレジス
タ（図２）に書き込む。次に、ＢＰＤが、Clear to Sen
d（ＣＴＳ）信号をSIG_INレジスタに書き、これをＢＣ
Ｕが読み出す。次に、ＢＣＵが、Start of Message Out
（ＳＭＯ）信号が、ＢＣＵによってSIG_OUTレジスタに
書き込まれ、ＢＰＤによって読み出される。そして、サ
ービス要求を撤回するために、Idle信号（ＩＤＬＥ）
が、ＢＰＤによって送られる。次に、ＢＣＵが、DATA_O
UTレジスタにデータ・バイト（図３に示した３１から４
１まで）を一度に１バイトずつ書き、これらが、ＢＰＤ
によって一度に１バイトずつ読み出される。与えられた
バイトに対してＢＰＤがビジー検査符号によって応答す
ると、いかなる場合も、ＢＣＤは、そのバイトを保存し
て、後に再び試みる。最後の（チェックサム）バイトが
読み出されると、ＢＰＤは、そのチェックサム・バイト
をＢＰＤがメッセージを受信したときに計算したチェッ
クサムと比較する。エラーが全く無いと仮定すると、Ｂ
ＰＤは、SIG_INレジスタにMessage Acknowledge（ＭＡ
ＣＫ）を書き込むことによって、ＢＣＵにそのメッセー
ジを承認する。そこで、ＢＣＵは、SIG_OUTレジスタにE
nd of Message（メッセージの末尾）を示し、さらにＢ
ＰＤが、SIG_INレジスタにIdle信号を書き込むことによ
ってサービス要求を取り下げる。
Ｓ）信号をＢＰＤによって読み出されるSIG_OUTレジス
タ（図２）に書き込む。次に、ＢＰＤが、Clear to Sen
d（ＣＴＳ）信号をSIG_INレジスタに書き、これをＢＣ
Ｕが読み出す。次に、ＢＣＵが、Start of Message Out
（ＳＭＯ）信号が、ＢＣＵによってSIG_OUTレジスタに
書き込まれ、ＢＰＤによって読み出される。そして、サ
ービス要求を撤回するために、Idle信号（ＩＤＬＥ）
が、ＢＰＤによって送られる。次に、ＢＣＵが、DATA_O
UTレジスタにデータ・バイト（図３に示した３１から４
１まで）を一度に１バイトずつ書き、これらが、ＢＰＤ
によって一度に１バイトずつ読み出される。与えられた
バイトに対してＢＰＤがビジー検査符号によって応答す
ると、いかなる場合も、ＢＣＤは、そのバイトを保存し
て、後に再び試みる。最後の（チェックサム）バイトが
読み出されると、ＢＰＤは、そのチェックサム・バイト
をＢＰＤがメッセージを受信したときに計算したチェッ
クサムと比較する。エラーが全く無いと仮定すると、Ｂ
ＰＤは、SIG_INレジスタにMessage Acknowledge（ＭＡ
ＣＫ）を書き込むことによって、ＢＣＵにそのメッセー
ジを承認する。そこで、ＢＣＵは、SIG_OUTレジスタにE
nd of Message（メッセージの末尾）を示し、さらにＢ
ＰＤが、SIG_INレジスタにIdle信号を書き込むことによ
ってサービス要求を取り下げる。
【００１８】ＢＣＵがＲＴＳをSIG_OUTレジスタに書い
たときに、ＢＰＤがメッセージを受け付けることができ
ない場合（例えば、ＢＰＤが他の活動でビジーである場
合）、ＢＰＤは、SIG_INレジスタに「BPD_Busy」（ＢＰ
Ｄ＿ＢＳＹ）を書き込む。そこで、ＢＣＵは、SIG_OUT
レジスタにＥＯＭを書き込み、メッセージを保存して、
後に試行する。ＢＰＤは、サービス要求を取り下げるた
めに、SIG_INレジスタにＩＤＬＥを書き込む。
たときに、ＢＰＤがメッセージを受け付けることができ
ない場合（例えば、ＢＰＤが他の活動でビジーである場
合）、ＢＰＤは、SIG_INレジスタに「BPD_Busy」（ＢＰ
Ｄ＿ＢＳＹ）を書き込む。そこで、ＢＣＵは、SIG_OUT
レジスタにＥＯＭを書き込み、メッセージを保存して、
後に試行する。ＢＰＤは、サービス要求を取り下げるた
めに、SIG_INレジスタにＩＤＬＥを書き込む。
【表１】
【００１９】ＢＰＤからＢＣＵへの典型的なメッセージ
伝送を表２に示す。ＢＰＤが、DATA_IN1およびDATA_IN2
の両方のレジスタに第１のデータ・バイトを書き込むこ
とから始まる。次に、ＢＰＤが、Request to Send信号
をSIG_INレジスタに書き、これをＢＣＵが読む。これに
応じて、ＢＣＵが、Start of Message In信号をSIG_OUT
レジスタに書き、これをＢＰＤが読む。次に、サービス
要求を取り下げるために、Idle信号がＢＰＤによって送
られる。そして、ＢＣＵが、前にDATA_IN1レジスタに書
き込まれた最初のデータ・バイトを読む。続いて、ＢＰ
Ｄは、残りのデータ・バイトを一度に１バイトずつDATA
_IN1レジスタに書き込む。ＢＣＵがDATA_IN1から読み出
そうとすると、直ちに、ＢＰＤは、新たなバイトをDATA
_IN2にコピーする。ＢＣＵは、DATA_IN1からデータ・バ
イトを、それらがそこに書かれているとおりに読み、エ
ラーが検出されると、DATA_IN2からバイトが再読出しさ
れる。DATA_IN2にあるデータ・バイトが読み出されない
場合、そのバイトは単に次のバイトで置き換えられる。
ＢＣＵは、最後のバイトを読んだ後、チェックサム・バ
イトをＢＣＵがメッセージを受信したときに計算したチ
ェックサムと比較し、一致した場合、SIG_OUTレジスタ
にMessage Acknowledge（ＭＡＣＫ）を書き込むことに
よってメッセージの承認を送る。
伝送を表２に示す。ＢＰＤが、DATA_IN1およびDATA_IN2
の両方のレジスタに第１のデータ・バイトを書き込むこ
とから始まる。次に、ＢＰＤが、Request to Send信号
をSIG_INレジスタに書き、これをＢＣＵが読む。これに
応じて、ＢＣＵが、Start of Message In信号をSIG_OUT
レジスタに書き、これをＢＰＤが読む。次に、サービス
要求を取り下げるために、Idle信号がＢＰＤによって送
られる。そして、ＢＣＵが、前にDATA_IN1レジスタに書
き込まれた最初のデータ・バイトを読む。続いて、ＢＰ
Ｄは、残りのデータ・バイトを一度に１バイトずつDATA
_IN1レジスタに書き込む。ＢＣＵがDATA_IN1から読み出
そうとすると、直ちに、ＢＰＤは、新たなバイトをDATA
_IN2にコピーする。ＢＣＵは、DATA_IN1からデータ・バ
イトを、それらがそこに書かれているとおりに読み、エ
ラーが検出されると、DATA_IN2からバイトが再読出しさ
れる。DATA_IN2にあるデータ・バイトが読み出されない
場合、そのバイトは単に次のバイトで置き換えられる。
ＢＣＵは、最後のバイトを読んだ後、チェックサム・バ
イトをＢＣＵがメッセージを受信したときに計算したチ
ェックサムと比較し、一致した場合、SIG_OUTレジスタ
にMessage Acknowledge（ＭＡＣＫ）を書き込むことに
よってメッセージの承認を送る。
【表２】
【００２０】このバイト伝送プロトコルは、ゼロから６
５，５２５情報バイトを収容する１０から６５，５３５
バイトまでの任意の長さのメッセージを許し、かつ情報
バイトの内容を如何様にも制限しない点で重要である。
５，５２５情報バイトを収容する１０から６５，５３５
バイトまでの任意の長さのメッセージを許し、かつ情報
バイトの内容を如何様にも制限しない点で重要である。
【００２１】メッセージ伝送中、ＢＣＵまたはＢＰＤ
は、適切な信号を発することによって、いつでも伝送を
中止することができる。即ち、送信側は、Endof Messag
e（ＥＯＭ）信号を送ることができ、受信側は、Message
Transmit Abort（ＭＴＡ）信号を発することができ
る。
は、適切な信号を発することによって、いつでも伝送を
中止することができる。即ち、送信側は、Endof Messag
e（ＥＯＭ）信号を送ることができ、受信側は、Message
Transmit Abort（ＭＴＡ）信号を発することができ
る。
【００２２】メッセージの受信側が、ストップ・バイト
中に不正な値を検出するか、チェックサムの不一致を発
見した場合、受信側は、送信側に「Message Transmissi
on Error」（ＭＴＥ）信号をSIG_INなりSIG_OUTなり適
切なレジスタを介して送る。
中に不正な値を検出するか、チェックサムの不一致を発
見した場合、受信側は、送信側に「Message Transmissi
on Error」（ＭＴＥ）信号をSIG_INなりSIG_OUTなり適
切なレジスタを介して送る。
【００２３】以上の説明は、本発明の一実施例に関する
もので、この技術分野の当業者であれば、本発明の種々
の変形例が考えられるが、それらはいずれも本発明の技
術的範囲に包含される。
もので、この技術分野の当業者であれば、本発明の種々
の変形例が考えられるが、それらはいずれも本発明の技
術的範囲に包含される。
【００２４】尚、特許請求の範囲に記載した参照番号
は、発明の容易なる理解のためで、その技術的範囲を制
限するように解釈されるべきではない。
は、発明の容易なる理解のためで、その技術的範囲を制
限するように解釈されるべきではない。
【００２５】
【発明の効果】以上述べたように、本発明によれば、既
存のバンク制御装置ユニットのプロトコルと互換性を保
ちながら、任意の内容および長さのエラー保護されたメ
ッセージを伝送することができる。
存のバンク制御装置ユニットのプロトコルと互換性を保
ちながら、任意の内容および長さのエラー保護されたメ
ッセージを伝送することができる。
【図１】バンク制御ユニットとバンク周辺装置との間の
典型的なリンクを例示するブロック図である。
典型的なリンクを例示するブロック図である。
【図２】本発明の実施例による周辺装置の一部を例示す
るブロック図である。
るブロック図である。
【図３】同じ実施例によるデータ・ビット・ストリーム
のメッセージへの典型的な編成例を示す図である。
のメッセージへの典型的な編成例を示す図である。
【図４】従来の技術によるデータ・ビット・ストリーム
の典型的なフォーマットを示す図である。
の典型的なフォーマットを示す図である。
【図５】従来の技術によるデータ・ビット・ストリーム
の典型的なフォーマットを示す図である。
の典型的なフォーマットを示す図である。
１０ バンク制御ユニット（ＢＣＵ） １１、１９ マイクロプロセッサ １２ シリアル制御リンク・ドライバ（ＳＣＬＤ） １３ 警報・表示ユニット（ＡＤＵ） １４ バンク周辺装置（ＢＰＤ） １５ ＮＰ導線 １６ ＮＱ導線 １７ データ・バス（ＤＡＴＡ） １８ 終端器 ２１ ＳＩＧ＿ＯＵＴ ２２ ＤＡＴＡ＿ＯＵＴ ２３ ＳＩＧ＿ＩＮ ２４ ＤＡＴＡ＿ＩＮ１ ２５ ＤＡＴＡ＿ＩＮ２ ２６、２７ 制御回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 フーイン クー アメリカ合衆国 07054 ニュージャージ ー、パーシパニー、ドロシー ロード 21 (72)発明者 ケヴィン ラクラン アメリカ合衆国 07869 ニュージャージ ー、ランドルフ、エヴァーデイル ロード 69 (56)参考文献 特開 昭60−42962（ＪＰ，Ａ) 特開 昭62−164348（ＪＰ，Ａ)
Claims (16)
- 【請求項１】 ディジタルループ伝送用バンク周辺装置
（１４）内で、複数バイトのデータメッセージと制御信
号とを含むディジタルストリームを送受信する回路にお
いて、 複数バイトのデータメッセージおよび制御信号の両方を
含むディジタルストリームを受信するようにデータバス
に接続された第１の制御回路（２６）と、 受信したディジタルストリームの一部である制御信号を
受信するように前記第１の制御回路に電気的に接続され
た第１のレジスタ（２１）と、 複数バイトのデータメッセージおよび制御信号を発生す
るマイクロプロセッサ（１９）に接続された第２の制御
回路（２７）と、 送信すべきディジタルストリームの一部として前記制御
信号を送信するように前記第２の制御回路に電気的に接
続された第２のレジスタ（２３）と、 前記受信したディジタルストリームの一部として複数バ
イトのデータメッセージを受信するように前記第１の制
御回路に電気的に接続された第３のレジスタ（２２）
と、 前記送信すべきディジタルストリームの一部として複数
バイトのデータメッセージを送信するように前記第２の
制御回路に電気的に接続された第４のレジスタ（２４）
とからなり、 前記第２のレジスタおよび前記第４のレジスタが、前記
送信すべきディジタルストリームの一部として複数バイ
トのデータメッセージおよび制御信号を前記バス上に送
信することができるように前記第１の制御回路にも接続
されていることを特徴とするディジタルストリーム伝送
回路。 - 【請求項２】 前記第４のレジスタによって送信された
データを格納するように前記第２の制御回路に電気的に
接続され、前記第４のレジスタからのデータの伝送にエ
ラーがあった場合に前記データを送信するように前記第
１の制御回路にも電気的に接続された第５のレジスタ
（２５）をさらに有することを特徴とする請求項１の回
路。 - 【請求項３】 バンク制御ユニット（１０）との間でデ
ィジタルストリームを送受信することを特徴とする請求
項１の回路。 - 【請求項４】 バンク制御ユニット（１０）と、 制御信号および複数バイトのデータメッセージを含むデ
ィジタルストリームによって共通データバス上で前記バ
ンク制御ユニットと通信を行う複数の周辺装置（１４）
とからなるディジタルループ伝送システムにおいて、各
周辺装置が、 前記バンク制御ユニットから複数バイトのデータメッセ
ージおよび制御信号の両方を含むディジタルストリーム
を受信するように前記共通データバスに接続された第１
の制御回路（２６）と、 受信したディジタルストリームの一部である制御信号を
受信するように前記第１の制御回路に電気的に接続され
た第１のレジスタ（２１）と、 複数バイトのデータメッセージおよび制御信号を発生す
るマイクロプロセッサ（１９）に接続された第２の制御
回路（２７）と、 送信すべきディジタルストリームの一部として前記制御
信号を前記バンク制御ユニットへ送信するように前記第
２の制御回路に電気的に接続された第２のレジスタ（２
３）と、 前記バンク制御ユニットから受信したディジタルストリ
ームの一部として複数バイトのデータメッセージを受信
するように前記第１の制御回路に電気的に接続された第
３のレジスタ（２２）と、 前記周辺装置から前記バンク制御ユニットへ前記送信す
べきディジタルストリームの一部として複数バイトのデ
ータメッセージを送信するように前記第２の制御回路に
電気的に接続された第４のレジスタ（２４）とからな
り、 前記第２のレジスタおよび前記第４のレジスタが、前記
第１の制御回路を通じて前記共通データバスにも接続さ
れていることを特徴とするディジタルループ伝送システ
ム。 - 【請求項５】 前記周辺装置が、前記第４のレジスタに
よって送信されたデータを格納するように前記第２の制
御回路に電気的に接続され前記第４のレジスタからのデ
ータの伝送にエラーがあった場合に前記データを送信す
るように前記第１の制御回路にも電気的に接続された第
５のレジスタ（２５）をさらに有することを特徴とする
請求項４のシステム。 - 【請求項６】 前記周辺装置がチャネルユニットである
ことを特徴とする請求項４のシステム。 - 【請求項７】 前記データメッセージが、１０から６
５，５３５の範囲内のバイト長を有することを特徴とす
る請求項４のシステム。 - 【請求項８】 前記第２のレジスタに適切な信号がある
ときにバンク制御ユニットにサービス要求を出す手段
（２０）をさらに有することを特徴とする請求項４のシ
ステム。 - 【請求項９】 前記第１の制御回路が、前記レジスタの
うちの１つがビジーの場合にそのことを示す所定の２ビ
ットの信号を前記バンク制御ユニットに送る手段を有す
ることを特徴とする請求項４のシステム。 - 【請求項１０】 バンク制御ユニット（１０）と少なく
とも４個のレジスタ（２１〜２４）を含む周辺装置（１
４）との間で、制御信号および複数バイトのデータメッ
セージからなるディジタルストリームを単一のデータバ
ス（１７）上に伝送する方法において、 前記バンク制御ユニットが前記周辺装置への第１の制御
信号を第１のレジスタ（２１）に書き込み、前記周辺装
置が前記バンク制御ユニットへの第２の制御信号を前記
周辺装置の第２のレジスタ（２３）に書き込むステップ
と、 前記バンク制御ユニットが前記周辺装置への第１のデー
タメッセージを一時に１バイトずつ第３のレジスタ（２
２）に書き込むステップと、 前記第１のデータメッセージの書き込みの後、前記周辺
装置が前記バンク制御ユニットへの第３の制御信号を前
記第２のレジスタに書き込み、前記バンク制御ユニット
が前記周辺装置への第４の制御信号を前記第１のレジス
タに書き込むステップと、前記第１のデータメッセージ
の書き込みの後、前記周辺装置が前記バンク制御 ユニットへの第２のデータメッセージを一時に１バイト
ずつ第４のレジスタ（２４）に書き込むステップとから
なることを特徴とするディジタルストリーム伝送方法。 - 【請求項１１】 前記第４のレジスタからの伝送にエラ
ーがあった場合に前記バンク制御ユニットが読むことが
できるように、前記周辺装置が前記バンク制御ユニット
への前記第２のデータメッセージを前記周辺装置内の第
５のレジスタ（２５）にも書き込むステップをさらに有
することを特徴とする請求項１０の方法。 - 【請求項１２】 前記データメッセージが、複数のヘッ
ダバイト（３１〜３８）、複数の情報バイト（３９）、
ストップバイト（４０）、およびチェックサムバイト
（４１）からなり、かつ前記チェックサムバイトが、デ
ータメッセージ中の先行するバイトにおけるすべての対
応するビットの排他的ＯＲ関数であるようなビットから
なることを特徴とする請求項１１の方法。 - 【請求項１３】 前記データメッセージが、１０ないし
６５，５３５バイトからなることを特徴とする請求項１
２の方法。 - 【請求項１４】 前記ヘッダバイトが、メッセージの長
さを示す２つのバイト（３１、３２）と、メッセージの
物理的目標を示す２つのバイト（３３、３４）と、メッ
セージのファームウェア目標を示す２つのバイト（３
５、３６）と、メッセージの物理的送信元を示す２つの
バイト（３７、３８）とを含むことを特徴とする請求項
１２の方法。 - 【請求項１５】 前記第２のレジスタに適切な信号があ
る場合、前記周辺装置から前記バンク制御ユニットにサ
ービス要求を出すステップをさらに有することを特徴と
する請求項１０の方法。 - 【請求項１６】 アクセスされているレジスタがビジー
のとき、このことを示す所定の２ビットの信号を前記周
辺装置から前記バンク制御ユニットに送るステップをさ
らに有することを特徴とする請求項１０の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US60349290A | 1990-10-26 | 1990-10-26 | |
| US603492 | 1990-10-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04266239A JPH04266239A (ja) | 1992-09-22 |
| JPH088583B2 true JPH088583B2 (ja) | 1996-01-29 |
Family
ID=24415677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3291970A Expired - Fee Related JPH088583B2 (ja) | 1990-10-26 | 1991-10-14 | ディジタルストリーム伝送回路およびディジタルループ伝送システム |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US5479582A (ja) |
| EP (1) | EP0482828B1 (ja) |
| JP (1) | JPH088583B2 (ja) |
| KR (1) | KR100224519B1 (ja) |
| AU (1) | AU632003B2 (ja) |
| CA (1) | CA2050507C (ja) |
| DE (1) | DE69131550T2 (ja) |
| TW (1) | TW212837B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09105446A (ja) * | 1995-10-12 | 1997-04-22 | Teijin Seiki Co Ltd | 直進運動装置 |
| US6625674B1 (en) * | 1998-09-24 | 2003-09-23 | International Business Machines Corporation | Method and apparatus for state-independent non-interrupt-driven handshake with positive acknowledgement |
| US7308516B2 (en) * | 2004-04-26 | 2007-12-11 | Atmel Corporation | Bi-directional serial interface for communication control |
| DE102007061724A1 (de) * | 2007-12-20 | 2009-06-25 | Robert Bosch Gmbh | Verfahren zum Übertragen von Daten in einem zyklusbasierten Kommunikationssystem |
Family Cites Families (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4263650B1 (en) * | 1974-10-30 | 1994-11-29 | Motorola Inc | Digital data processing system with interface adaptor having programmable monitorable control register therein |
| US4218740A (en) * | 1974-10-30 | 1980-08-19 | Motorola, Inc. | Interface adaptor architecture |
| US4071887A (en) * | 1975-10-30 | 1978-01-31 | Motorola, Inc. | Synchronous serial data adaptor |
| CA1151743A (en) * | 1980-03-13 | 1983-08-09 | Steven C. Andersen | Serial data bus communication system |
| GB2077468B (en) * | 1980-06-04 | 1984-10-24 | Hitachi Ltd | Multi-computer system with plural serial bus loops |
| US4562533A (en) * | 1981-12-03 | 1985-12-31 | Ncr Corporation | Data communications system to system adapter |
| US4458314A (en) * | 1982-01-07 | 1984-07-03 | Bell Telephone Laboratories, Incorporated | Circuitry for allocating access to a demand shared bus |
| US4590473A (en) * | 1982-07-28 | 1986-05-20 | Motorola, Inc. | Data signalling system |
| US4538224A (en) * | 1982-09-30 | 1985-08-27 | At&T Bell Laboratories | Direct memory access peripheral unit controller |
| US4621323A (en) * | 1983-03-28 | 1986-11-04 | Digital Equipment Corporation | Message transmission circuitry |
| GB2140177B (en) * | 1983-05-19 | 1986-09-17 | Elwyn Rees | Data entry interface assembly |
| JPS6042962A (ja) * | 1983-08-19 | 1985-03-07 | Hitachi Ltd | デ−タ通信方式 |
| US4922416A (en) * | 1984-12-14 | 1990-05-01 | Alcatel Usa, Corp. | Interface device end message storing with register and interrupt service registers for directing segmented message transfer between intelligent switch and microcomputer |
| JPS61223942A (ja) * | 1985-03-29 | 1986-10-04 | Hitachi Ltd | 情報検索制御方式 |
| DE3534216A1 (de) * | 1985-09-25 | 1987-04-02 | Bayerische Motoren Werke Ag | Datenbussystem fuer fahrzeuge |
| US4807183A (en) * | 1985-09-27 | 1989-02-21 | Carnegie-Mellon University | Programmable interconnection chip for computer system functional modules |
| JPS62164348A (ja) * | 1986-01-16 | 1987-07-21 | Hitachi Ltd | 中継結合装置 |
| US4805098A (en) * | 1986-05-05 | 1989-02-14 | Mips Computer Systems, Inc. | Write buffer |
| US4823312A (en) * | 1986-10-30 | 1989-04-18 | National Semiconductor Corp. | Asynchronous communications element |
| JP2559394B2 (ja) * | 1987-02-16 | 1996-12-04 | 株式会社日立製作所 | 通信制御装置 |
| JPS63292185A (ja) * | 1987-05-25 | 1988-11-29 | 日本電気株式会社 | デジタル入出力回路 |
| JPS63292747A (ja) * | 1987-05-25 | 1988-11-30 | Hitachi Ltd | バツフア管理方式 |
| US4965801A (en) * | 1987-09-28 | 1990-10-23 | Ncr Corporation | Architectural arrangement for a SCSI disk controller integrated circuit |
| US4954983A (en) * | 1987-10-13 | 1990-09-04 | Tektronix, Inc. | Data driver for multiple mode buffered processor-peripheral data transfer with selective return of data to processor |
| US4866609A (en) * | 1988-06-22 | 1989-09-12 | International Business Machines Corporation | Byte count handling in serial channel extender with buffering for data pre-fetch |
| US4974189A (en) * | 1988-08-16 | 1990-11-27 | Hewlett Packard Company | Magnetic tape packet assembler/disassembler safeguards existing data with pretries during appends |
| US5199105A (en) * | 1988-09-14 | 1993-03-30 | National Semiconductor Corporation | Universal asynchronous receiver/transmitter |
| US4995056A (en) * | 1989-01-13 | 1991-02-19 | International Business Machines Corporation | System and method for data communications |
| US5283877A (en) * | 1990-07-17 | 1994-02-01 | Sun Microsystems, Inc. | Single in-line DRAM memory module including a memory controller and cross bar switches |
-
1991
- 1991-09-03 CA CA002050507A patent/CA2050507C/en not_active Expired - Fee Related
- 1991-10-14 JP JP3291970A patent/JPH088583B2/ja not_active Expired - Fee Related
- 1991-10-17 DE DE69131550T patent/DE69131550T2/de not_active Expired - Fee Related
- 1991-10-17 EP EP91309605A patent/EP0482828B1/en not_active Expired - Lifetime
- 1991-10-21 KR KR1019910018506A patent/KR100224519B1/ko not_active Expired - Fee Related
- 1991-10-21 AU AU86019/91A patent/AU632003B2/en not_active Ceased
- 1991-10-23 TW TW080108365A patent/TW212837B/zh active
-
1992
- 1992-11-06 US US07/973,585 patent/US5479582A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69131550D1 (de) | 1999-09-30 |
| KR920009124A (ko) | 1992-05-28 |
| AU632003B2 (en) | 1992-12-10 |
| DE69131550T2 (de) | 2000-03-23 |
| EP0482828A3 (en) | 1995-02-01 |
| EP0482828A2 (en) | 1992-04-29 |
| EP0482828B1 (en) | 1999-08-25 |
| TW212837B (ja) | 1993-09-11 |
| KR100224519B1 (ko) | 1999-10-15 |
| US5479582A (en) | 1995-12-26 |
| CA2050507A1 (en) | 1992-04-27 |
| AU8601991A (en) | 1992-04-30 |
| CA2050507C (en) | 1999-07-13 |
| JPH04266239A (ja) | 1992-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930005191B1 (ko) | 일련 링크 통신 프로토콜 | |
| US4641307A (en) | Data packet transmission using shared channel | |
| US5420988A (en) | Establishing logical paths through a switch between channels and control units in a computer I/O system | |
| EP0076880A1 (en) | A local area contention network data communication system | |
| EP0195598A2 (en) | Universal protocol data receiver | |
| US5383185A (en) | Method and apparatus for data collision detection in a multi-processor communication system | |
| US3824547A (en) | Communications system with error detection and retransmission | |
| JPH0638600B2 (ja) | ローカルエリアネットワークシステム | |
| JPS604624B2 (ja) | 正しくない情報フレ−ムを再送するシステム | |
| JPH0795767B2 (ja) | データ通信の最適化された方法と、その方法を使用するシステム | |
| JPS58221541A (ja) | デ−タ通信方法及び装置 | |
| JPS58502027A (ja) | 低デ−タ転送率の直列入出力インタ−フェイスをモニタするようにされた周辺装置 | |
| JPH088583B2 (ja) | ディジタルストリーム伝送回路およびディジタルループ伝送システム | |
| US4612541A (en) | Data transmission system having high-speed transmission procedures | |
| KR100211960B1 (ko) | 패리티 방식을 이용한 프레임 구별방법 | |
| JPH04278742A (ja) | 受信データの誤り検出方法 | |
| JP3609701B2 (ja) | 単方向シリアルデータ通信方式におけるエラーデータ報知方法及び報知システム | |
| US6519661B1 (en) | Method for recording data in a telecommunications switching center | |
| JPH06224919A (ja) | Ｌａｎシステム | |
| JPS6235733A (ja) | 通信制御装置 | |
| JPS6159944A (ja) | 順序番号チエツク方式 | |
| JPS6191755A (ja) | デ−タ伝送制御方式 | |
| JPS63308425A (ja) | 伝送回路 | |
| JPH0191552A (ja) | データ伝送装置 | |
| JPS619743A (ja) | ロギング制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |