JPH088654A - 演算増幅器 - Google Patents
演算増幅器Info
- Publication number
- JPH088654A JPH088654A JP6135426A JP13542694A JPH088654A JP H088654 A JPH088654 A JP H088654A JP 6135426 A JP6135426 A JP 6135426A JP 13542694 A JP13542694 A JP 13542694A JP H088654 A JPH088654 A JP H088654A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- power supply
- operational amplifier
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 出力段にプッシュプル回路を用いた演算増幅
器に関し、広い電源電圧範囲にわたって安定した動作を
行うことのできる演算増幅器の提供を目的とする。 【構成】 差動増幅段100 と、第１の電源手段ＶDDと第
２の電源手段ＶSSとの間に直列に接続された第１の導電
型の第１のトランジスタT6および該第１の導電型と逆の
第２の導電型の第２のトランジスタT7を備え、該第１の
トランジスタT6が前記差動増幅段100 の出力により駆動
される出力段300 と、該第１のトランジスタT6に流れる
電流を検出し、該検出された電流に対応した制御信号Ｓ
を生成する制御信号生成手段１と、該制御信号生成手段
１からの制御信号Ｓに応じて、前記第２のトランジスタ
T7を駆動制御する駆動制御手段２とを具備するように構
成する。
器に関し、広い電源電圧範囲にわたって安定した動作を
行うことのできる演算増幅器の提供を目的とする。 【構成】 差動増幅段100 と、第１の電源手段ＶDDと第
２の電源手段ＶSSとの間に直列に接続された第１の導電
型の第１のトランジスタT6および該第１の導電型と逆の
第２の導電型の第２のトランジスタT7を備え、該第１の
トランジスタT6が前記差動増幅段100 の出力により駆動
される出力段300 と、該第１のトランジスタT6に流れる
電流を検出し、該検出された電流に対応した制御信号Ｓ
を生成する制御信号生成手段１と、該制御信号生成手段
１からの制御信号Ｓに応じて、前記第２のトランジスタ
T7を駆動制御する駆動制御手段２とを具備するように構
成する。
Description
【０００１】
【産業上の利用分野】本発明は演算増幅器に関し、特
に、出力段にプッシュプル回路を用いた演算増幅器に関
する。近年、電子機器は小型化および低消費電力化が進
み、例えば、携帯用として電池で駆動されるものも多く
なってい来ている。すなわち、家庭或いはオフィス等に
据えつけて使用する電子機器（例えば、ＡＣ１００Ｖに
より駆動する電子機器）においては、例えば、内部の半
導体集積回路（ＬＳＩ）を５Ｖで動作させるようになっ
ている。しかしながら、携帯機器では、例えば、電源電
圧を３Ｖ程度とし、しかも電池により駆動するため、電
池の電力消費と共に電源電圧が低下することになる。こ
のような電源電圧の変動、或いは、３Ｖおよび５Ｖの両
方の電源電圧への対応を考えた場合、電子機器の中で使
用される回路は、広い電源電圧範囲にわたって安定した
特性であることが必要となる。具体的に、アナログ回路
を広い電源電圧に対応させる場合に重要となるのは演算
増幅器（オペアンプ）であり、特に、ＣＭＯＳで構成さ
れたアナログ／ディジタル混載のＬＳＩで重い負荷や高
速駆動用として使用される出力段のプッシュプル回路を
用いた演算増幅器において問題となりやすい。そこで、
広い電源電圧範囲にわたって安定した特性を有する演算
増幅器の提供が要望されている。
に、出力段にプッシュプル回路を用いた演算増幅器に関
する。近年、電子機器は小型化および低消費電力化が進
み、例えば、携帯用として電池で駆動されるものも多く
なってい来ている。すなわち、家庭或いはオフィス等に
据えつけて使用する電子機器（例えば、ＡＣ１００Ｖに
より駆動する電子機器）においては、例えば、内部の半
導体集積回路（ＬＳＩ）を５Ｖで動作させるようになっ
ている。しかしながら、携帯機器では、例えば、電源電
圧を３Ｖ程度とし、しかも電池により駆動するため、電
池の電力消費と共に電源電圧が低下することになる。こ
のような電源電圧の変動、或いは、３Ｖおよび５Ｖの両
方の電源電圧への対応を考えた場合、電子機器の中で使
用される回路は、広い電源電圧範囲にわたって安定した
特性であることが必要となる。具体的に、アナログ回路
を広い電源電圧に対応させる場合に重要となるのは演算
増幅器（オペアンプ）であり、特に、ＣＭＯＳで構成さ
れたアナログ／ディジタル混載のＬＳＩで重い負荷や高
速駆動用として使用される出力段のプッシュプル回路を
用いた演算増幅器において問題となりやすい。そこで、
広い電源電圧範囲にわたって安定した特性を有する演算
増幅器の提供が要望されている。
【０００２】
【従来の技術】図６は従来の演算増幅器の一例を示す回
路図である。ここで、参照符号100 は差動増幅段,200は
レベルシフト段, そして,300は出力段を示している。ま
た、参照符号ＶDDは高電位の電源線（第１の電源手段）
を示し、ＶSSは低電位の電源線（グランドレベル：第２
の電源手段）を示している。
路図である。ここで、参照符号100 は差動増幅段,200は
レベルシフト段, そして,300は出力段を示している。ま
た、参照符号ＶDDは高電位の電源線（第１の電源手段）
を示し、ＶSSは低電位の電源線（グランドレベル：第２
の電源手段）を示している。
【０００３】図６に示されるように、差動増幅段100
は、Ｎチャネル型ＭＯＳトランジスタT1,T2,Ｐチャネル
型ＭＯＳトランジスタT3,T4,および, 定電流源CS1 で構
成されている。ここで、反転入力/IN はトランジスタT1
のゲートに供給され、非反転入力（正論理の入力）INは
トランジスタT2のゲートに供給され、そして、トランジ
スタT4およびT2の接続個所から差動増幅段100 の出力が
取り出され、レベルシフト段200 へ供給されるようにな
っている。
は、Ｎチャネル型ＭＯＳトランジスタT1,T2,Ｐチャネル
型ＭＯＳトランジスタT3,T4,および, 定電流源CS1 で構
成されている。ここで、反転入力/IN はトランジスタT1
のゲートに供給され、非反転入力（正論理の入力）INは
トランジスタT2のゲートに供給され、そして、トランジ
スタT4およびT2の接続個所から差動増幅段100 の出力が
取り出され、レベルシフト段200 へ供給されるようにな
っている。
【０００４】レベルシフト段200 は、Ｎチャネル型ＭＯ
ＳトランジスタT5および定電流源CS0 で構成されてい
る。また、出力段300 は、Ｐチャネル型ＭＯＳトランジ
スタT6およびＮチャネル型ＭＯＳトランジスタT7により
プッシュプル回路として構成されている。ここで、トラ
ンジスタT6のゲートには差動増幅段100 の出力が供給さ
れ、また、トランジスタT7のゲートにはトランジスタT5
のソースおよび定電流源CS0 の接続個所から取り出され
たレベルシフト段200 の出力（レベルシフト段200 によ
りレベルシフトされた信号）が供給されている。ここ
で、レベルシフト段200 におけるトランジスタT5のバッ
クゲート（基板）は、低電位の電源電圧（グランドレベ
ル：ＶSS）とされている。
ＳトランジスタT5および定電流源CS0 で構成されてい
る。また、出力段300 は、Ｐチャネル型ＭＯＳトランジ
スタT6およびＮチャネル型ＭＯＳトランジスタT7により
プッシュプル回路として構成されている。ここで、トラ
ンジスタT6のゲートには差動増幅段100 の出力が供給さ
れ、また、トランジスタT7のゲートにはトランジスタT5
のソースおよび定電流源CS0 の接続個所から取り出され
たレベルシフト段200 の出力（レベルシフト段200 によ
りレベルシフトされた信号）が供給されている。ここ
で、レベルシフト段200 におけるトランジスタT5のバッ
クゲート（基板）は、低電位の電源電圧（グランドレベ
ル：ＶSS）とされている。
【０００５】
【発明が解決しようとする課題】上述した図６に示す従
来の演算増幅器は、例えば、電源電圧ＶDDが変動した場
合、レベルシフト段200 のレベルシフト量が電源電圧変
動に完全には追従しないため、出力段300 のトランジス
タT6およびT7のバイアス電圧（ゲート・ソース間電圧Ｖ
GS−閾値電圧Ｖth）が変動し、その結果、トランジスタ
T6,T7 を流れる電流が変化して演算増幅器の電源電流お
よび他の特性が変動することになっていた。
来の演算増幅器は、例えば、電源電圧ＶDDが変動した場
合、レベルシフト段200 のレベルシフト量が電源電圧変
動に完全には追従しないため、出力段300 のトランジス
タT6およびT7のバイアス電圧（ゲート・ソース間電圧Ｖ
GS−閾値電圧Ｖth）が変動し、その結果、トランジスタ
T6,T7 を流れる電流が変化して演算増幅器の電源電流お
よび他の特性が変動することになっていた。
【０００６】すなわち、図６に示す演算増幅器では、電
源電圧ＶDDが変動すると、プッシュプル回路を構成する
一方のトランジスタT7のバイアス電圧が変化し、このト
ランジスタT7のバイアス電圧がフィードバックされて、
プッシュプル回路を構成する他方のトランジスタT6のバ
イアス電圧もずれてしまうことになっていた。図７は従
来の演算増幅器の他の例を示す回路図であり、上述した
図６の演算増幅器を改良したものである（特開平1-1378
08号公報参照）。
源電圧ＶDDが変動すると、プッシュプル回路を構成する
一方のトランジスタT7のバイアス電圧が変化し、このト
ランジスタT7のバイアス電圧がフィードバックされて、
プッシュプル回路を構成する他方のトランジスタT6のバ
イアス電圧もずれてしまうことになっていた。図７は従
来の演算増幅器の他の例を示す回路図であり、上述した
図６の演算増幅器を改良したものである（特開平1-1378
08号公報参照）。
【０００７】この図７に示す演算増幅器において、レベ
ルシフト段200 は、Ｎチャネル型ＭＯＳトランジスタT
5' および電源電圧の変動に応じて電流値を変化させる
電流源CS0'で構成されている。尚、差動増幅段100 およ
び出力段300 は、図６の演算増幅器におけるものと同様
の構成とされている。この図７に示す演算増幅器は、或
る特定の（標準的に用いられる）電源電圧近傍（例え
ば、電源電圧５Ｖ±５％の範囲）では電源電圧の変動に
対してプッシュプル回路を構成するトランジスタT6,T7
のバイアス電圧を変化しないようにすることが可能であ
る。しかしながら、広範囲の電源電圧（例えば、電源電
圧５Ｖおよび３Ｖ）にわたって演算増幅器の動作を安定
化させるのは困難であった。さらに、前述したバイアス
電圧変動が考えられるため、出力段300 の動作点はＡ級
（または、Ａ級に近いＡＢ級）に選ばれることが多く、
その結果、消費電流を低下させることができないという
問題もあった。尚、出力段300 の動作点をＢ級に近く選
ぶと、バイアス電圧の変動によりトランジスタT6,T7 が
両方共カットオフする場合が生じて歪の原因となる。
ルシフト段200 は、Ｎチャネル型ＭＯＳトランジスタT
5' および電源電圧の変動に応じて電流値を変化させる
電流源CS0'で構成されている。尚、差動増幅段100 およ
び出力段300 は、図６の演算増幅器におけるものと同様
の構成とされている。この図７に示す演算増幅器は、或
る特定の（標準的に用いられる）電源電圧近傍（例え
ば、電源電圧５Ｖ±５％の範囲）では電源電圧の変動に
対してプッシュプル回路を構成するトランジスタT6,T7
のバイアス電圧を変化しないようにすることが可能であ
る。しかしながら、広範囲の電源電圧（例えば、電源電
圧５Ｖおよび３Ｖ）にわたって演算増幅器の動作を安定
化させるのは困難であった。さらに、前述したバイアス
電圧変動が考えられるため、出力段300 の動作点はＡ級
（または、Ａ級に近いＡＢ級）に選ばれることが多く、
その結果、消費電流を低下させることができないという
問題もあった。尚、出力段300 の動作点をＢ級に近く選
ぶと、バイアス電圧の変動によりトランジスタT6,T7 が
両方共カットオフする場合が生じて歪の原因となる。
【０００８】本発明は、上述した従来の演算増幅器が有
する課題に鑑み、広い電源電圧範囲にわたって安定した
動作を行うことのできる演算増幅器の提供を目的とす
る。
する課題に鑑み、広い電源電圧範囲にわたって安定した
動作を行うことのできる演算増幅器の提供を目的とす
る。
【０００９】
【課題を解決するための手段】図１は本発明に係る演算
増幅器の原理構成を示すブロック図である。本発明によ
れば、差動増幅段100 と、第１の電源手段ＶDDと第２の
電源手段Ｖ SSとの間に直列に接続された第１の導電型の
第１のトランジスタT6および該第１の導電型と逆の第２
の導電型の第２のトランジスタT7を備え、該第１のトラ
ンジスタT6が前記差動増幅段100 の出力により駆動され
る出力段300 と、該第１のトランジスタT6に流れる電流
を検出し、該検出された電流に対応した制御信号Ｓを生
成する制御信号生成手段１と、該制御信号生成手段１か
らの制御信号Ｓに応じて、前記第２のトランジスタT7を
駆動制御する駆動制御手段２とを具備することを特徴と
する演算増幅器が提供される。
増幅器の原理構成を示すブロック図である。本発明によ
れば、差動増幅段100 と、第１の電源手段ＶDDと第２の
電源手段Ｖ SSとの間に直列に接続された第１の導電型の
第１のトランジスタT6および該第１の導電型と逆の第２
の導電型の第２のトランジスタT7を備え、該第１のトラ
ンジスタT6が前記差動増幅段100 の出力により駆動され
る出力段300 と、該第１のトランジスタT6に流れる電流
を検出し、該検出された電流に対応した制御信号Ｓを生
成する制御信号生成手段１と、該制御信号生成手段１か
らの制御信号Ｓに応じて、前記第２のトランジスタT7を
駆動制御する駆動制御手段２とを具備することを特徴と
する演算増幅器が提供される。
【００１０】
【作用】本発明の演算増幅器によれば、出力段300 は、
第１の電源手段ＶDDと第２の電源手段ＶSSとの間に直列
に接続された第１の導電型の第１のトランジスタT6およ
び該第１の導電型と逆の第２の導電型の第２のトランジ
スタT7により構成されている。制御信号生成手段１は、
第１のトランジスタT6に流れる電流を検出し、該検出さ
れた電流に対応した制御信号Ｓを生成し、また、駆動制
御手段２は、制御信号生成手段１からの制御信号Ｓに応
じて、第２のトランジスタT7を駆動制御するようになっ
ている。ここで、第１のトランジスタT6および第２のト
ランジスタT7は、プッシュプル回路を構成している。
第１の電源手段ＶDDと第２の電源手段ＶSSとの間に直列
に接続された第１の導電型の第１のトランジスタT6およ
び該第１の導電型と逆の第２の導電型の第２のトランジ
スタT7により構成されている。制御信号生成手段１は、
第１のトランジスタT6に流れる電流を検出し、該検出さ
れた電流に対応した制御信号Ｓを生成し、また、駆動制
御手段２は、制御信号生成手段１からの制御信号Ｓに応
じて、第２のトランジスタT7を駆動制御するようになっ
ている。ここで、第１のトランジスタT6および第２のト
ランジスタT7は、プッシュプル回路を構成している。
【００１１】制御信号生成手段１は、第１のトランジス
タT6の電流値に比例した制御信号Ｓを生成する。駆動制
御手段２は、この制御信号Ｓを受け取り、該制御信号Ｓ
が減少したことを検出して、第２のトランジスタT7を駆
動制御する。すなわち、本発明の演算増幅器は、第１の
トランジスタT6の電流を検出し、該第１のトランジスタ
T6の電流が減少した場合、第２のトランジスタT7の電流
を増加するように駆動制御する。これによって、電源電
圧が変動した場合でも、第２のトランジスタT7の電流が
変化することはなく、電源電圧に依存しない特性を得る
ことが可能となる。
タT6の電流値に比例した制御信号Ｓを生成する。駆動制
御手段２は、この制御信号Ｓを受け取り、該制御信号Ｓ
が減少したことを検出して、第２のトランジスタT7を駆
動制御する。すなわち、本発明の演算増幅器は、第１の
トランジスタT6の電流を検出し、該第１のトランジスタ
T6の電流が減少した場合、第２のトランジスタT7の電流
を増加するように駆動制御する。これによって、電源電
圧が変動した場合でも、第２のトランジスタT7の電流が
変化することはなく、電源電圧に依存しない特性を得る
ことが可能となる。
【００１２】このように、本発明の演算増幅器によれ
ば、広い電源電圧範囲にわたって安定した動作を行うこ
とができる。
ば、広い電源電圧範囲にわたって安定した動作を行うこ
とができる。
【００１３】
【実施例】以下、図面を参照して本発明に係る演算増幅
器の実施例を説明する。図２は本発明の演算増幅器の第
１の実施例を示す回路図である。同図において、参照符
号１は制御信号生成部（制御信号生成手段),２は駆動制
御部（駆動制御手段), 100は差動増幅段, そして,300は
出力段を示している。これらの差動増幅段100 および出
力段300 は、図６および図７を参照して説明した従来の
演算増幅器におけるものと同様の構成とされている。さ
らに、参照符号ＶDDは高電位の電源線（第１の電源手
段）を示し、ＶSSは低電位の電源線（グランドレベル：
第２の電源手段）を示している。
器の実施例を説明する。図２は本発明の演算増幅器の第
１の実施例を示す回路図である。同図において、参照符
号１は制御信号生成部（制御信号生成手段),２は駆動制
御部（駆動制御手段), 100は差動増幅段, そして,300は
出力段を示している。これらの差動増幅段100 および出
力段300 は、図６および図７を参照して説明した従来の
演算増幅器におけるものと同様の構成とされている。さ
らに、参照符号ＶDDは高電位の電源線（第１の電源手
段）を示し、ＶSSは低電位の電源線（グランドレベル：
第２の電源手段）を示している。
【００１４】図２に示されるように、差動増幅段100
は、Ｎチャネル型ＭＯＳトランジスタT1,T2,Ｐチャネル
型ＭＯＳトランジスタT3,T4,および, 定電流源CS1 で構
成されている。ここで、反転入力/IN はトランジスタT1
のゲートに供給され、非反転入力（正論理の入力）INは
トランジスタT2のゲートに供給され、そして、トランジ
スタT4およびT2の接続個所から差動増幅段100 の出力が
取り出されるようになっている。定電流源CS1 の一端は
トランジスタT1のソースおよびトランジスタT2のソース
に共通接続され、また、定電流源CS1 の他端は低電位の
電源線ＶSSに接続されている。
は、Ｎチャネル型ＭＯＳトランジスタT1,T2,Ｐチャネル
型ＭＯＳトランジスタT3,T4,および, 定電流源CS1 で構
成されている。ここで、反転入力/IN はトランジスタT1
のゲートに供給され、非反転入力（正論理の入力）INは
トランジスタT2のゲートに供給され、そして、トランジ
スタT4およびT2の接続個所から差動増幅段100 の出力が
取り出されるようになっている。定電流源CS1 の一端は
トランジスタT1のソースおよびトランジスタT2のソース
に共通接続され、また、定電流源CS1 の他端は低電位の
電源線ＶSSに接続されている。
【００１５】出力段300 は、高電位の電源線ＶDDと低電
位の電源線ＶSS）との間に直列に接続された２つのトラ
ンジスタT6,T7 を備えている。すなわち、出力段300 は
プッシュプル回路として構成されており、ソースが高電
位の電源線ＶDDに接続されたＰチャネル型ＭＯＳトラン
ジスタT6およびソースが低電位の電源線ＶSSに接続され
たＮチャネル型ＭＯＳトランジスタT7を備えている。こ
こで、演算増幅器の出力OUT は、トランジスタT6のドレ
インおよびトランジスタT7のドレインの共通接続個所か
ら取り出されるようになっている。
位の電源線ＶSS）との間に直列に接続された２つのトラ
ンジスタT6,T7 を備えている。すなわち、出力段300 は
プッシュプル回路として構成されており、ソースが高電
位の電源線ＶDDに接続されたＰチャネル型ＭＯＳトラン
ジスタT6およびソースが低電位の電源線ＶSSに接続され
たＮチャネル型ＭＯＳトランジスタT7を備えている。こ
こで、演算増幅器の出力OUT は、トランジスタT6のドレ
インおよびトランジスタT7のドレインの共通接続個所か
ら取り出されるようになっている。
【００１６】制御信号生成部１は、ソースが高電位の電
源線ＶDDに接続されたＰチャネル型ＭＯＳトランジスタ
TAにより構成されている。ここで、制御信号生成部１を
構成するトランジスタTAのゲートは、動増幅段100 の出
力が供給された出力段300 のトランジスタT6のゲートに
共通接続されている。すなわち、トランジスタTAとトラ
ンジスタT6とはカレントミラー接続され、該トランジス
タTAに流れる電流IaはトランジスタT6を流れる電流I6に
比例 (Ia＝k1・I6) するようになっている。尚、参照符
号k1〜k7は、それぞれ所定の定数を示している。
源線ＶDDに接続されたＰチャネル型ＭＯＳトランジスタ
TAにより構成されている。ここで、制御信号生成部１を
構成するトランジスタTAのゲートは、動増幅段100 の出
力が供給された出力段300 のトランジスタT6のゲートに
共通接続されている。すなわち、トランジスタTAとトラ
ンジスタT6とはカレントミラー接続され、該トランジス
タTAに流れる電流IaはトランジスタT6を流れる電流I6に
比例 (Ia＝k1・I6) するようになっている。尚、参照符
号k1〜k7は、それぞれ所定の定数を示している。
【００１７】駆動制御部２は、それぞれのソースが高電
位の電源線ＶDDに接続されたＰチャネル型ＭＯＳトラン
ジスタTB,TC,ゲートおよびドレインがトランジスタTCの
ドレインに共通接続されたＮチャネル型ＭＯＳトランジ
スタTD, および, 定電流源CS2 を備えている。トランジ
スタTBのゲートおよびドレインは、定電流源CS2 を介し
て低電位の電源線ＶSSに接続されると共に、トランジス
タTCのゲートおよび制御信号生成部１のトランジスタTA
のドレインに共通接続され、制御信号生成部１から制御
信号Ｓを受け取るようになっている。ここで、トランジ
スタTBとトランジスタTCとはカレントミラー接続され、
該トランジスタTBに流れる電流IbはトランジスタTCを流
れる電流Icに比例 (Ic＝k2・Ib) するようになってい
る。
位の電源線ＶDDに接続されたＰチャネル型ＭＯＳトラン
ジスタTB,TC,ゲートおよびドレインがトランジスタTCの
ドレインに共通接続されたＮチャネル型ＭＯＳトランジ
スタTD, および, 定電流源CS2 を備えている。トランジ
スタTBのゲートおよびドレインは、定電流源CS2 を介し
て低電位の電源線ＶSSに接続されると共に、トランジス
タTCのゲートおよび制御信号生成部１のトランジスタTA
のドレインに共通接続され、制御信号生成部１から制御
信号Ｓを受け取るようになっている。ここで、トランジ
スタTBとトランジスタTCとはカレントミラー接続され、
該トランジスタTBに流れる電流IbはトランジスタTCを流
れる電流Icに比例 (Ic＝k2・Ib) するようになってい
る。
【００１８】制御信号生成部１を構成するトランジスタ
TAは、出力段300 のトランジスタT6を流れる電流に比例
した信号（制御信号）Ｓを生成するようになっている。
図２において、信号ＳはトランジスタTAを流れる電流Ia
に対応し、駆動制御部２はこの信号Ｓを受け取り、該信
号Ｓ（電流Ia）が減少したことを検出して、出力段300
のトランジスタT7を駆動制御するようになっている。こ
こで、トランジスタTDと出力段300 におけるトランジス
タT7とはカレントミラー接続され、該トランジスタT7に
流れる電流I7はトランジスタTdを流れる電流Icに比例
(I7＝k3・Ic) するようになっている。
TAは、出力段300 のトランジスタT6を流れる電流に比例
した信号（制御信号）Ｓを生成するようになっている。
図２において、信号ＳはトランジスタTAを流れる電流Ia
に対応し、駆動制御部２はこの信号Ｓを受け取り、該信
号Ｓ（電流Ia）が減少したことを検出して、出力段300
のトランジスタT7を駆動制御するようになっている。こ
こで、トランジスタTDと出力段300 におけるトランジス
タT7とはカレントミラー接続され、該トランジスタT7に
流れる電流I7はトランジスタTdを流れる電流Icに比例
(I7＝k3・Ic) するようになっている。
【００１９】上述したように、本第１実施例において、
トランジスタTAを流れる電流Ia（制御信号Ｓ）はトラン
ジスタT6を流れる電流I6に比例し、また、トランジスタ
TBを流れる電流IbはトランジスタTCを流れる電流Icに比
例し、そして、該電流IcはトランジスタT7を流れる電流
I7に比例している。すなわち、Ia＝k1・I6, Ic＝k2・I
b, I7＝k3・Icとなる。また、Ia＋Ib＝Is2(一定）であ
るため、I7＋k3・k2・(Is2−k1・I6）＝k3・k2・(Is2−
k1) ・k2・k3・I6となる。ここで、k1,k2,k3は、各トラ
ンジスタの物理形状（大きさ等）で決まる定数であり、
電源電圧に依存しない。従って、トランジスタT7を流れ
る電流I7の大きさも電源電圧に依存しないことになる。
トランジスタTAを流れる電流Ia（制御信号Ｓ）はトラン
ジスタT6を流れる電流I6に比例し、また、トランジスタ
TBを流れる電流IbはトランジスタTCを流れる電流Icに比
例し、そして、該電流IcはトランジスタT7を流れる電流
I7に比例している。すなわち、Ia＝k1・I6, Ic＝k2・I
b, I7＝k3・Icとなる。また、Ia＋Ib＝Is2(一定）であ
るため、I7＋k3・k2・(Is2−k1・I6）＝k3・k2・(Is2−
k1) ・k2・k3・I6となる。ここで、k1,k2,k3は、各トラ
ンジスタの物理形状（大きさ等）で決まる定数であり、
電源電圧に依存しない。従って、トランジスタT7を流れ
る電流I7の大きさも電源電圧に依存しないことになる。
【００２０】このように、本第１実施例では、出力段30
0 の一方のトランジスタT6を流れる電流I6を、該トラン
ジスタT6とカレントミラー接続されたトランジスタTA
（制御信号生成手段１）により間接的に検出して制御信
号Ｓを生成する。さらに、この制御信号Ｓが駆動制御手
段２に供給されて、トランジスタT6を流れる電流が減少
した場合には、出力段300 の他方のトランジスタT7のゲ
ートに印加する制御電圧を上昇させて該トランジスタT7
を流れる電流を増大するようになっている。尚、トラン
ジスタT6を流れる電流が増大した場合には、出力段300
の他方のトランジスタT7のゲートに印加する制御電圧を
降下させて該トランジスタT7を流れる電流I7を減少する
ようになっている。また、本実施例では、I7≦k2・k3・
Is2 の関係が成立し、吸込電流についての電流制限機能
を持つことになる。以上のように、本第１実施例の演算
増幅器によれば、広い電源電圧範囲にわたって安定した
動作を行うことが可能となる。
0 の一方のトランジスタT6を流れる電流I6を、該トラン
ジスタT6とカレントミラー接続されたトランジスタTA
（制御信号生成手段１）により間接的に検出して制御信
号Ｓを生成する。さらに、この制御信号Ｓが駆動制御手
段２に供給されて、トランジスタT6を流れる電流が減少
した場合には、出力段300 の他方のトランジスタT7のゲ
ートに印加する制御電圧を上昇させて該トランジスタT7
を流れる電流を増大するようになっている。尚、トラン
ジスタT6を流れる電流が増大した場合には、出力段300
の他方のトランジスタT7のゲートに印加する制御電圧を
降下させて該トランジスタT7を流れる電流I7を減少する
ようになっている。また、本実施例では、I7≦k2・k3・
Is2 の関係が成立し、吸込電流についての電流制限機能
を持つことになる。以上のように、本第１実施例の演算
増幅器によれば、広い電源電圧範囲にわたって安定した
動作を行うことが可能となる。
【００２１】図３は本発明の演算増幅器の第２の実施例
を示す回路図である。図３に示す第２実施例において
も、差動増幅段100 および出力段300(トランジスタT1〜
T4およびT6,T7 の構成）の構成は、上述した図２に示す
第１実施例, 並びに, 図６および図７を参照して説明し
た従来例におけるものと同様である。図３に示す第２実
施例において、制御信号生成部１は、ソースが高電位の
電源線ＶDDに接続されたＰチャネル型ＭＯＳトランジス
タTEで構成され、また、駆動制御部２は、抵抗器（負荷
手段）Ｒ, ドレインが該抵抗器Ｒを介して低電位の電源
線ＶSSに接続されたＰチャネル型ＭＯＳトランジスタT
F, および, 定電流源CS3 により構成されている。ここ
で、差動増幅段100 の出力は、出力段300 のトランジス
タT6のゲート, 制御信号生成部１のトランジスタTEのゲ
ート, および, 駆動制御部２のトランジスタTFのソース
に共通に供給されている。また、トランジスタTEのドレ
インは、トランジスタTFのゲートに接続されると共に、
定電流源CS3 を介して低電位の電源線ＶSSに接続されて
いる。そして、トランジスタTFのドレインと抵抗器Ｒの
一端との接続個所から駆動制御部２の出力が取り出され
て出力段300 のトランジスタT7のゲートに供給されてい
る。尚、制御信号生成部１を構成するトランジスタTEと
出力段300 の一方のトランジスタT6とはカレントミラー
接続され、該トランジスタTEに流れる電流Ieはトランジ
スタT6を流れる電流I6に比例 (Ie＝k4・I6) するように
なっている。
を示す回路図である。図３に示す第２実施例において
も、差動増幅段100 および出力段300(トランジスタT1〜
T4およびT6,T7 の構成）の構成は、上述した図２に示す
第１実施例, 並びに, 図６および図７を参照して説明し
た従来例におけるものと同様である。図３に示す第２実
施例において、制御信号生成部１は、ソースが高電位の
電源線ＶDDに接続されたＰチャネル型ＭＯＳトランジス
タTEで構成され、また、駆動制御部２は、抵抗器（負荷
手段）Ｒ, ドレインが該抵抗器Ｒを介して低電位の電源
線ＶSSに接続されたＰチャネル型ＭＯＳトランジスタT
F, および, 定電流源CS3 により構成されている。ここ
で、差動増幅段100 の出力は、出力段300 のトランジス
タT6のゲート, 制御信号生成部１のトランジスタTEのゲ
ート, および, 駆動制御部２のトランジスタTFのソース
に共通に供給されている。また、トランジスタTEのドレ
インは、トランジスタTFのゲートに接続されると共に、
定電流源CS3 を介して低電位の電源線ＶSSに接続されて
いる。そして、トランジスタTFのドレインと抵抗器Ｒの
一端との接続個所から駆動制御部２の出力が取り出され
て出力段300 のトランジスタT7のゲートに供給されてい
る。尚、制御信号生成部１を構成するトランジスタTEと
出力段300 の一方のトランジスタT6とはカレントミラー
接続され、該トランジスタTEに流れる電流Ieはトランジ
スタT6を流れる電流I6に比例 (Ie＝k4・I6) するように
なっている。
【００２２】すなわち、本第２実施例において、トラン
ジスタTEを流れる電流Ie（制御信号Ｓ）はトランジスタ
T6を流れるる電流I6と比例関係にあり、Ie＝k4・I6とな
る。そして、トランジスタTEを流れる電流IeがIe＞Is3
の状態では、ノードN1（トランジスタTEのドレイン, ト
ランジスタTFのゲート, および, 定電流源CS3 一端の共
通接続個所）の電圧(V1)は電源線の電圧（ＶDD）に近い
高い電圧となっており、トランジスタTFはオフ状態とな
って、ノードN3（トランジスタTFのドレイン,トランジ
スタT7のゲート, および, 抵抗器Ｒの一端の共通接続個
所）の電圧(V3)は低電圧となる。その結果、出力段300
の他方のトランジスタT7はオフ状態となって電流を流さ
ないことになる。
ジスタTEを流れる電流Ie（制御信号Ｓ）はトランジスタ
T6を流れるる電流I6と比例関係にあり、Ie＝k4・I6とな
る。そして、トランジスタTEを流れる電流IeがIe＞Is3
の状態では、ノードN1（トランジスタTEのドレイン, ト
ランジスタTFのゲート, および, 定電流源CS3 一端の共
通接続個所）の電圧(V1)は電源線の電圧（ＶDD）に近い
高い電圧となっており、トランジスタTFはオフ状態とな
って、ノードN3（トランジスタTFのドレイン,トランジ
スタT7のゲート, および, 抵抗器Ｒの一端の共通接続個
所）の電圧(V3)は低電圧となる。その結果、出力段300
の他方のトランジスタT7はオフ状態となって電流を流さ
ないことになる。
【００２３】一方、トランジスタT6を流れる電流I6がI6
＜Is3/k4に減少すると、すなわち、トランジスタTEを流
れる電流IeがIe＜Is2 となり、ノードN1の電圧(V1)が低
下してV1＜V2−Ｖth(TF)になると、トランジスタTFに電
流Ifが流れ、抵抗器Ｒによる降下電圧が大きくなり（ノ
ードN3の電圧V3が上昇して）、その結果、出力段300の
他方のトランジスタT7に電流I7が流れるようになる。
尚、上記の式において、参照符号V2はノードN2の電圧
（差動増幅段100 の出力電圧) を示し、また、Ｖth(TF)
はトランジスタTFの閾値電圧を示している。
＜Is3/k4に減少すると、すなわち、トランジスタTEを流
れる電流IeがIe＜Is2 となり、ノードN1の電圧(V1)が低
下してV1＜V2−Ｖth(TF)になると、トランジスタTFに電
流Ifが流れ、抵抗器Ｒによる降下電圧が大きくなり（ノ
ードN3の電圧V3が上昇して）、その結果、出力段300の
他方のトランジスタT7に電流I7が流れるようになる。
尚、上記の式において、参照符号V2はノードN2の電圧
（差動増幅段100 の出力電圧) を示し、また、Ｖth(TF)
はトランジスタTFの閾値電圧を示している。
【００２４】以上の動作は、電源電圧の大きさ（電圧
値）に依存しないため、トランジスタT7を流れる電流I7
も電源電圧に依存しないことになる。尚、図３に示す実
施例では、演算増幅器の出力 OUTと低電位の電源線ＶSS
との間に定電流源CS4 が挿入されているが、該定電流源
CS4 は、通常の動作点（Ｖ+IN ＝Ｖ-IN ）においてトラ
ンジスタT6を流れる電流I6に相当する電流を流し、トラ
ンジスタT7がオフ状態の時に、演算増幅器の出力 OUTか
ら電流を吸込む役割を果たしている。
値）に依存しないため、トランジスタT7を流れる電流I7
も電源電圧に依存しないことになる。尚、図３に示す実
施例では、演算増幅器の出力 OUTと低電位の電源線ＶSS
との間に定電流源CS4 が挿入されているが、該定電流源
CS4 は、通常の動作点（Ｖ+IN ＝Ｖ-IN ）においてトラ
ンジスタT6を流れる電流I6に相当する電流を流し、トラ
ンジスタT7がオフ状態の時に、演算増幅器の出力 OUTか
ら電流を吸込む役割を果たしている。
【００２５】このように、本第２実施例では、出力段30
0 の一方のトランジスタT6を流れる電流I6を、該トラン
ジスタT6とカレントミラー接続されたトランジスタTE
（制御信号生成手段１）により間接的に検出して制御信
号Ｓを生成する。さらに、この制御信号Ｓが駆動制御手
段２に供給されて、トランジスタT6を流れる電流が所定
の値以下になった時に、出力段300 の他方のトランジス
タT7をオン状態として該トランジスタT7が電流I7を流す
ようになっている。尚、トランジスタT6を流れる電流が
所定の値以上の場合には、出力段300 の他方のトランジ
スタT7はオフ状態で電流を流さないことになる。以上の
ように、本第２実施例の演算増幅器においても、広い電
源電圧範囲にわたって安定した動作を行うことが可能と
なる。
0 の一方のトランジスタT6を流れる電流I6を、該トラン
ジスタT6とカレントミラー接続されたトランジスタTE
（制御信号生成手段１）により間接的に検出して制御信
号Ｓを生成する。さらに、この制御信号Ｓが駆動制御手
段２に供給されて、トランジスタT6を流れる電流が所定
の値以下になった時に、出力段300 の他方のトランジス
タT7をオン状態として該トランジスタT7が電流I7を流す
ようになっている。尚、トランジスタT6を流れる電流が
所定の値以上の場合には、出力段300 の他方のトランジ
スタT7はオフ状態で電流を流さないことになる。以上の
ように、本第２実施例の演算増幅器においても、広い電
源電圧範囲にわたって安定した動作を行うことが可能と
なる。
【００２６】図４は本発明の演算増幅器の第３の実施例
を示す回路図である。図４に示す第３実施例において
も、差動増幅段100 および出力段300(トランジスタT1〜
T4およびT6,T7 の構成）の構成は、上述した各演算増幅
器と同様である。図４に示す第３実施例において、制御
信号生成部１は、ソースが高電位の電源線ＶDDに接続さ
れたＰチャネル型ＭＯＳトランジスタTGで構成され、ま
た、駆動制御部２は、ソースが低電位の電源線ＶSSに接
続されたＮチャネル型ＭＯＳトランジスタTH,TI,TJ, お
よび, 定電流源CS5 により構成されている。ここで、差
動増幅段100 の出力は、出力段300 のトランジスタT6の
ゲートおよび制御信号生成部１のトランジスタTGのゲー
トに共通に供給されている。また、トランジスタTGのド
レインは、トランジスタTHのゲートおよびドレイン, 並
びに, トランジスタTIのゲートに共通接続されている。
さらに、定電流源CS5 の一端は高電位の電源線ＶDDに接
続され、定電流源CS5 の他端はトランジスタTIのドレイ
ン, トランジスタTJのドレインおよびゲート, 並びに,
トランジスタT7のゲートに共通接続されている。尚、ト
ランジスタTGとトランジスタT6とはカレントミラー接続
され、該トランジスタTGに流れる電流Igはトランジスタ
T6を流れる電流I6に比例 (Ig＝k5・I6) するようになっ
ている。また、トランジスタTHとトランジスタTIとはカ
レントミラー接続され、該トランジスタTIに流れる電流
IiはトランジスタTHを流れる電流Ihに比例 (Ii＝k6・I
h) するようになっている。さらに、トランジスタTJと
トランジスタT7とはカレントミラー接続され、該トラン
ジスタT7に流れる電流I7はトランジスタTJを流れる電流
Ijに比例 (I7＝k7・Ij) するようになっている。
を示す回路図である。図４に示す第３実施例において
も、差動増幅段100 および出力段300(トランジスタT1〜
T4およびT6,T7 の構成）の構成は、上述した各演算増幅
器と同様である。図４に示す第３実施例において、制御
信号生成部１は、ソースが高電位の電源線ＶDDに接続さ
れたＰチャネル型ＭＯＳトランジスタTGで構成され、ま
た、駆動制御部２は、ソースが低電位の電源線ＶSSに接
続されたＮチャネル型ＭＯＳトランジスタTH,TI,TJ, お
よび, 定電流源CS5 により構成されている。ここで、差
動増幅段100 の出力は、出力段300 のトランジスタT6の
ゲートおよび制御信号生成部１のトランジスタTGのゲー
トに共通に供給されている。また、トランジスタTGのド
レインは、トランジスタTHのゲートおよびドレイン, 並
びに, トランジスタTIのゲートに共通接続されている。
さらに、定電流源CS5 の一端は高電位の電源線ＶDDに接
続され、定電流源CS5 の他端はトランジスタTIのドレイ
ン, トランジスタTJのドレインおよびゲート, 並びに,
トランジスタT7のゲートに共通接続されている。尚、ト
ランジスタTGとトランジスタT6とはカレントミラー接続
され、該トランジスタTGに流れる電流Igはトランジスタ
T6を流れる電流I6に比例 (Ig＝k5・I6) するようになっ
ている。また、トランジスタTHとトランジスタTIとはカ
レントミラー接続され、該トランジスタTIに流れる電流
IiはトランジスタTHを流れる電流Ihに比例 (Ii＝k6・I
h) するようになっている。さらに、トランジスタTJと
トランジスタT7とはカレントミラー接続され、該トラン
ジスタT7に流れる電流I7はトランジスタTJを流れる電流
Ijに比例 (I7＝k7・Ij) するようになっている。
【００２７】すなわち、本第３実施例において、トラン
ジスタT6を流れる電流I6とトランジスタTGを流れる電流
Igとは比例関係にあり、トランジスタTHを流れる電流Ih
とトランジスタTIを流れる電流Iiとは比例関係にあり、
そして、トランジスタTJを流れる電流Ijとトランジスタ
T7を流れる電流I7とは比例関係にあり、Ig＝k5・I6,Ii
＝k6・Ih, I7＝k7・Ijとなる。また、Ii＋Ij＝Is5(一
定）より、I7＝k7・(Is5−k5・k6・I6）＝k7・Is5 −k5
・k6・k7・I6となる。ここで、k5〜k7は定数であるた
め、トランジスタT7を流れる電流I7は電源電圧に依存し
ないことになる。
ジスタT6を流れる電流I6とトランジスタTGを流れる電流
Igとは比例関係にあり、トランジスタTHを流れる電流Ih
とトランジスタTIを流れる電流Iiとは比例関係にあり、
そして、トランジスタTJを流れる電流Ijとトランジスタ
T7を流れる電流I7とは比例関係にあり、Ig＝k5・I6,Ii
＝k6・Ih, I7＝k7・Ijとなる。また、Ii＋Ij＝Is5(一
定）より、I7＝k7・(Is5−k5・k6・I6）＝k7・Is5 −k5
・k6・k7・I6となる。ここで、k5〜k7は定数であるた
め、トランジスタT7を流れる電流I7は電源電圧に依存し
ないことになる。
【００２８】このように、本第３実施例において、出力
段300 の一方のトランジスタT6を流れる電流I6を、該ト
ランジスタT6とカレントミラー接続されたトランジスタ
TG（制御信号生成手段１）により間接的に検出して制御
信号Ｓを生成する。さらに、この制御信号Ｓが駆動制御
手段２に供給されて、トランジスタT6を流れる電流が減
少した場合には、出力段300 の他方のトランジスタT7の
ゲートに印加する制御電圧を上昇させて該トランジスタ
T7を流れる電流を増大するようになっている。尚、トラ
ンジスタT6を流れる電流が増大した場合には、出力段30
0 の他方のトランジスタT7のゲートに印加する制御電圧
を降下させて該トランジスタT7を流れる電流I7を減少す
るようになっている。また、本第３実施例でも、I7≦k7
・Is5 の関係が成立し、吸込電流についての電流制限機
能を持つことになる。以上のように、本第３実施例の演
算増幅器によれば、広い電源電圧範囲にわたって安定し
た動作を行うことが可能となる。
段300 の一方のトランジスタT6を流れる電流I6を、該ト
ランジスタT6とカレントミラー接続されたトランジスタ
TG（制御信号生成手段１）により間接的に検出して制御
信号Ｓを生成する。さらに、この制御信号Ｓが駆動制御
手段２に供給されて、トランジスタT6を流れる電流が減
少した場合には、出力段300 の他方のトランジスタT7の
ゲートに印加する制御電圧を上昇させて該トランジスタ
T7を流れる電流を増大するようになっている。尚、トラ
ンジスタT6を流れる電流が増大した場合には、出力段30
0 の他方のトランジスタT7のゲートに印加する制御電圧
を降下させて該トランジスタT7を流れる電流I7を減少す
るようになっている。また、本第３実施例でも、I7≦k7
・Is5 の関係が成立し、吸込電流についての電流制限機
能を持つことになる。以上のように、本第３実施例の演
算増幅器によれば、広い電源電圧範囲にわたって安定し
た動作を行うことが可能となる。
【００２９】図５は図４に示す演算増幅器の変形例を示
す回路図である。この図５に示す演算増幅器は、図４の
演算増幅器において、Ｐチャネル型ＭＯＳトランジスタ
をＰＮＰ型バイポーラトランジスタで構成し、且つ、Ｎ
チャネル型ＭＯＳトランジスタをＮＰＮ型バイポーラト
ランジスタで構成するようにしたものである。すなわ
ち、図５の演算増幅器における差動増幅段100'および出
力段300'は、図４の演算増幅器の差動増幅段100 および
出力段300 に対応し、図５におけるバイポーラトランジ
スタ T10〜T40,T60,T70 および定電流源CS10は、図４に
おけるＭＯＳトランジスタT1〜T4,T6,T7および定電流源
CS1 に対応している。また、図５の演算増幅器におい
て、制御信号生成部1'を構成するバイポーラトランジス
タTG0,並びに, 駆動制御部2'を構成するバイポーラトラ
ンジスタTH0,TI0,TJ0 および定電流源CS50は、図４にお
けるＭＯＳトランジスタTG, 並びに, ＭＯＳトランジス
タTH,TI,TJおよび定電流源CS5 に対応している。
す回路図である。この図５に示す演算増幅器は、図４の
演算増幅器において、Ｐチャネル型ＭＯＳトランジスタ
をＰＮＰ型バイポーラトランジスタで構成し、且つ、Ｎ
チャネル型ＭＯＳトランジスタをＮＰＮ型バイポーラト
ランジスタで構成するようにしたものである。すなわ
ち、図５の演算増幅器における差動増幅段100'および出
力段300'は、図４の演算増幅器の差動増幅段100 および
出力段300 に対応し、図５におけるバイポーラトランジ
スタ T10〜T40,T60,T70 および定電流源CS10は、図４に
おけるＭＯＳトランジスタT1〜T4,T6,T7および定電流源
CS1 に対応している。また、図５の演算増幅器におい
て、制御信号生成部1'を構成するバイポーラトランジス
タTG0,並びに, 駆動制御部2'を構成するバイポーラトラ
ンジスタTH0,TI0,TJ0 および定電流源CS50は、図４にお
けるＭＯＳトランジスタTG, 並びに, ＭＯＳトランジス
タTH,TI,TJおよび定電流源CS5 に対応している。
【００３０】このように、上述した各実施例の演算増幅
器は、ＭＯＳ（ＭＩＳ）トランジスタで構成されたもの
に限定されず、バイポーラトランジスタ、或いは、他の
様々なデバイスにより構成されたものにも適用すること
ができるのはいうまでもない。
器は、ＭＯＳ（ＭＩＳ）トランジスタで構成されたもの
に限定されず、バイポーラトランジスタ、或いは、他の
様々なデバイスにより構成されたものにも適用すること
ができるのはいうまでもない。
【００３１】
【発明の効果】以上、詳述したように、本発明の演算増
幅器によれば、電源電圧に対する特性変化を抑制するこ
とが可能であり、広い電源電圧範囲にわたって安定した
動作を行うことができる。
幅器によれば、電源電圧に対する特性変化を抑制するこ
とが可能であり、広い電源電圧範囲にわたって安定した
動作を行うことができる。
【図１】本発明に係る演算増幅器の原理構成を示すブロ
ック図である。
ック図である。
【図２】本発明の演算増幅器の第１の実施例を示す回路
図である。
図である。
【図３】本発明の演算増幅器の第２の実施例を示す回路
図である。
図である。
【図４】本発明の演算増幅器の第３の実施例を示す回路
図である。
図である。
【図５】図４に示す演算増幅器の変形例を示す回路図で
ある。
ある。
【図６】従来の演算増幅器の一例を示す回路図である。
【図７】従来の演算増幅器の他の例を示す回路図であ
る。
る。
１,1' …制御信号生成手段 ２,2' …駆動制御手段 100,100'…差動増幅段 200,200'…レベルシフト段 300,300'…出力段 ＶDD…第１の電源手段（高電位の電源線） ＶSS…第２の電源手段（定電位の電源線）
Claims (14)
- 【請求項１】 差動増幅段(100) と、 第１の電源手段（ＶDD）と第２の電源手段（ＶSS）との
間に直列に接続された第１の導電型の第１のトランジス
タ(T6)および該第１の導電型と逆の第２の導電型の第２
のトランジスタ(T7)を備え、該第１のトランジスタ(T6)
が前記差動増幅段(100) の出力により駆動される出力段
(300) と、 該第１のトランジスタ(T6)に流れる電流を検出し、該検
出された電流に対応した制御信号(S) を生成する制御信
号生成手段(1) と、 該制御信号生成手段(1) からの制御信号(S) に応じて、
前記第２のトランジスタ(T7)を駆動制御する駆動制御手
段(2) とを具備することを特徴とする演算増幅器。 - 【請求項２】 前記駆動制御手段(2) は、前記制御信号
生成手段(1) により検出された前記第１のトランジスタ
(T6)に流れる電流が減少した場合、前記第２のトランジ
スタ(T7)に流れる電流を増大するように該第２のトラン
ジスタ(T7)を駆動制御することを特徴とする請求項１の
演算増幅器。 - 【請求項３】 前記制御信号生成手段(1) は、第１の端
子が前記第１の電源手段（ＶDD）に接続され, 制御端子
が前記差動増幅段(100) の出力および前記第１のトラン
ジスタ(T6)の制御端子に接続された前記第１の導電型の
第３のトランジスタ(TA)を具備し、且つ、前記駆動制御
手段(2) は、各第１の端子が前記第１の電源手段
（ＶDD）に接続された前記第１の導電型の第４および第
５のトランジスタ(TB,TC) 、第１の端子が前記第２の電
源手段（ＶSS）に接続され, 制御端子および第２の端子
が前記第５のトランジスタ(TC)の第２の端子および前記
第２のトランジスタ(T7)の制御端子に共通接続された前
記第２の導電型の第６のトランジスタ(TD)、および、定
電流源(CS2) を具備し、前記第４のトランジスタ(TB)の
制御端子および第２の端子は前記定電流源(CS2) を介し
て前記第２の電源手段（ＶSS）に接続されると共に，前
記第５のトランジスタ(TC)の制御端子および前記第３の
トランジスタ(TA)の第２の端子に共通接続され, 前記制
御信号生成手段(1) から前記制御信号(S) を受け取るよ
うになっていることを特徴とする請求項２の演算増幅
器。 - 【請求項４】 前記第１のトランジスタ(T6)と前記第３
のトランジスタ(TA)はカレントミラー接続され、前記第
４のトランジスタ(TB)と第５のトランジスタ(TC)とはカ
レントミラー接続され、そして、前記第２のトランジス
タ(T7)と第６のトランジスタ(TD)とはカレントミラー接
続されていることを特徴とする請求項３の演算増幅器。 - 【請求項５】 前記制御信号生成手段(1) は、第１の端
子が前記第１の電源手段（ＶDD）に接続され，制御端子
が前記差動増幅段(100) の出力および前記第１のトラン
ジスタ(T6)の制御端子に接続された前記第１の導電型の
第３のトランジスタ(TG)を具備し、且つ、前記駆動制御
手段(2) は、各第１の端子が前記第２の電源手段
（ＶSS）に接続された前記第２の導電型の第４，第５お
よび第６のトランジスタ(TH,TI,TJ)、および、定電流源
(CS5) を具備し、前記第５のトランジスタ(TI)の第２の
端子, 前記第６のトランジスタ(TJ)の第２の端子および
制御端子, および, 前記第２のトランジスタ(T7)の制御
端子は前記定電流源(CS5) を介して前記第１の電源手段
（ＶDD）に接続され, 前記第４のトランジスタ(TH)の第
２の端子および制御端子, および, 前記第５のトランジ
スタ(TI)の制御端子は前記第３のトランジスタ(TG)の第
２の端子に共通接続され, 前記制御信号生成手段(1) か
ら前記制御信号(S) を受け取るようになっていることを
特徴とする請求項２の演算増幅器。 - 【請求項６】 前記第１のトランジスタ(T6)と前記第３
のトランジスタ(TG)はカレントミラー接続され、前記第
４のトランジスタ(TH)と第５のトランジスタ(TI)とはカ
レントミラー接続され、そして、前記第２のトランジス
タ(T7)と第６のトランジスタ(TJ)とはカレントミラー接
続されていることを特徴とする請求項５の演算増幅器。 - 【請求項７】 前記駆動制御手段(2) は、前記制御信号
生成手段(1) により検出された前記第１のトランジスタ
(T6)に流れる電流が所定の値よりも大きい場合、前記第
２のトランジスタ(T7)に電流を流すように該第２のトラ
ンジスタ(T7)を駆動制御することを特徴とする請求項１
の演算増幅器。 - 【請求項８】 前記制御信号生成手段(1) は、第１の端
子が前記第１の電源手段（ＶDD）に接続され，制御端子
が前記差動増幅段(100) の出力および前記第１のトラン
ジスタ(T6)の制御端子に接続された前記第１の導電型の
第３のトランジスタ(TE)を具備し、且つ、前記駆動制御
手段(2) は、負荷手段(R),第１の端子が前記第１のトラ
ンジスタ(T6)の制御端子および前記第３のトランジスタ
(TE)の制御端子に共通接続され, 第２の端子が前記第２
のトランジスタ(T7)の制御端子に接続されると共に前記
負荷手段(R) を介して前記第２の電源手段（ＶSS）に接
続された前記第１の導電型の第４トランジスタ(TF)、お
よび、第１の定電流源(CS3) を具備し、前記第３のトラ
ンジスタ(TE)の第２の端子および前記第４のトランジス
タ(TF)の制御端子は前記第１の定電流源(CS3) を介して
前記第２の電源手段（ＶSS）に接続されていることを特
徴とする請求項７の演算増幅器。 - 【請求項９】 前記第１のトランジスタ(T6)の第２の端
子および前記第２のトランジスタ(T7)の第２の端子との
接続個所(OUT) と, 前記第２の電源手段（Ｖ SS）との間
に第２の定電流源(CS4) を設けたことを特徴とする請求
項８の演算増幅器。 - 【請求項１０】 前記第１のトランジスタ(T6)と前記第
３のトランジスタ(TE)はカレントミラー接続されている
ことを特徴とする請求項８の演算増幅器。 - 【請求項１１】 前記差動増幅段(100) は、前記第２の
導電型の第３および第４のトランジスタ(T1,T2),前記第
１の導電型の第５および第６のトランジスタ(T3,T4),お
よび, 定電流源（CS1)を具備し、前記第３および第４の
トランジスタ(T1,T2) の各第１の端子は前記定電流源
（CS1)を介して前記第２の電源手段（Ｖ SS）に接続さ
れ、該第第３および第４のトランジスタ(T1,T2) の各制
御端子には第１の入力(/IN) および第２の入力(IN)が供
給され、前記第５および第６のトランジスタ(T3,T4) の
各第１の端子は前記第１の電源手段（ＶDD）に接続さ
れ、該第５および第６のトランジスタ(T3,T4) の各制御
端子は該第５のトランジスタ(T3)の第２の端子および前
記第３のトランジスタ(T1)の第２の端子に共通接続さ
れ、前記第６のトランジスタ(T4)の第２の端子および前
記第４のトランジスタ(T2)の第２の端子の共通接続個所
から前記差動増幅段(100) の出力が取り出されるように
なっている請求項１の演算増幅器。 - 【請求項１２】 前記出力段(300) において、前記第１
のトランジスタ(T6)の第１の端子は前記第１の電源手段
（ＶDD）に接続され、該第１のトランジスタ(T6)の制御
端子には前記差動増幅段(100) の出力が供給され、前記
第２のトランジスタ(T7)の第１の端子は前記第２の電源
手段（ＶSS）に接続され、該第２のトランジスタ(T7)の
制御端子には前記駆動制御手段(2) の出力が供給され、
該第１のトランジスタ(T6)の第２の端子および該第２の
トランジスタ(T7)の第２の端子の共通接続個所から当該
演算増幅器の出力(OUT,/OUT)が取り出されるようになっ
ていることを特徴とする請求項１の演算増幅器。 - 【請求項１３】 前記第１の導電型はＰチャネル型であ
り、前記第２の導電型はＮチャネル型であり、前記各ト
ランジスタはＭＩＳトランジスタであり、前記第１の端
子はソースであり、前記第２の端子はドレインであり、
そして、前記制御端子はゲートであることを特徴とする
請求項１〜１２の何れかの演算増幅器。 - 【請求項１４】 前記第１の導電型はＰＮＰ型であり、
前記第２の導電型はＮＰＮ型であり、前記各トランジス
タはバイポーラトランジスタであり、前記第１の端子は
エミッタであり、前記第２の端子はコレクタであり、そ
して、前記制御端子はベースであることを特徴とする請
求項１〜１２の何れかの演算増幅器。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13542694A JP3385100B2 (ja) | 1994-06-17 | 1994-06-17 | 演算増幅器 |
| US08/412,561 US5606287A (en) | 1994-06-17 | 1995-03-29 | Operational amplifier having stable operations for a wide range of source voltage, and current detector circuit employing a small number of elements |
| DE69532093T DE69532093T2 (de) | 1994-06-17 | 1995-03-30 | Stromdetektorschaltungen |
| EP01103727A EP1104108B1 (en) | 1994-06-17 | 1995-03-30 | Current detector circuits |
| DE69522150T DE69522150T2 (de) | 1994-06-17 | 1995-03-30 | Operationsverstärker und Stromdetektorschaltungen |
| EP95302148A EP0688097B1 (en) | 1994-06-17 | 1995-03-30 | Operational amplifiers and current detector circuits |
| US08/694,288 US5673002A (en) | 1994-06-17 | 1996-08-08 | Operational amplifier having stable operations for a wide range of source voltage, and current detector circuit employing a small number of elements |
| US09/259,272 USRE37217E1 (en) | 1994-06-17 | 1999-02-24 | Operational amplifier having stable operations for a wide range of source voltage, and current detector circuit employing a small number of elements |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13542694A JP3385100B2 (ja) | 1994-06-17 | 1994-06-17 | 演算増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH088654A true JPH088654A (ja) | 1996-01-12 |
| JP3385100B2 JP3385100B2 (ja) | 2003-03-10 |
Family
ID=15151457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13542694A Expired - Lifetime JP3385100B2 (ja) | 1994-06-17 | 1994-06-17 | 演算増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3385100B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001298355A (ja) * | 2000-02-29 | 2001-10-26 | Seiko Instruments Inc | Ｃｍｏｓ出力回路 |
| US6380808B1 (en) | 1998-12-25 | 2002-04-30 | Fujitsu, Limited | Push-pull amplifier circuit with idling current control |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63153903A (ja) * | 1986-08-13 | 1988-06-27 | Toshiba Corp | 増幅回路 |
| JPS63207209A (ja) * | 1987-02-24 | 1988-08-26 | Asahi Kasei Micro Syst Kk | 演算増幅器 |
| JPH01137808A (ja) * | 1987-11-25 | 1989-05-30 | Fujitsu Ltd | 演算増幅回路 |
| JPH01318414A (ja) * | 1988-06-20 | 1989-12-22 | Hitachi Ltd | レベルシフト回路 |
| JPH04185005A (ja) * | 1990-11-20 | 1992-07-01 | Toshiba Corp | 増幅回路 |
| JPH05129844A (ja) * | 1991-11-01 | 1993-05-25 | Citizen Watch Co Ltd | Ｃｍｏｓ演算増幅器 |
| JPH07162245A (ja) * | 1993-12-13 | 1995-06-23 | Nec Corp | 増幅回路 |
-
1994
- 1994-06-17 JP JP13542694A patent/JP3385100B2/ja not_active Expired - Lifetime
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63153903A (ja) * | 1986-08-13 | 1988-06-27 | Toshiba Corp | 増幅回路 |
| JPS63207209A (ja) * | 1987-02-24 | 1988-08-26 | Asahi Kasei Micro Syst Kk | 演算増幅器 |
| JPH01137808A (ja) * | 1987-11-25 | 1989-05-30 | Fujitsu Ltd | 演算増幅回路 |
| JPH01318414A (ja) * | 1988-06-20 | 1989-12-22 | Hitachi Ltd | レベルシフト回路 |
| JPH04185005A (ja) * | 1990-11-20 | 1992-07-01 | Toshiba Corp | 増幅回路 |
| JPH05129844A (ja) * | 1991-11-01 | 1993-05-25 | Citizen Watch Co Ltd | Ｃｍｏｓ演算増幅器 |
| JPH07162245A (ja) * | 1993-12-13 | 1995-06-23 | Nec Corp | 増幅回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6380808B1 (en) | 1998-12-25 | 2002-04-30 | Fujitsu, Limited | Push-pull amplifier circuit with idling current control |
| JP2001298355A (ja) * | 2000-02-29 | 2001-10-26 | Seiko Instruments Inc | Ｃｍｏｓ出力回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3385100B2 (ja) | 2003-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0688097B1 (en) | Operational amplifiers and current detector circuits | |
| US5990742A (en) | Differential amplifier circuit | |
| US7915948B2 (en) | Current mirror circuit | |
| EP0372956A1 (en) | Constant current source circuit | |
| JP3575453B2 (ja) | 基準電圧発生回路 | |
| JP3920427B2 (ja) | 差動増幅回路及びオペアンプ回路 | |
| JPH04229714A (ja) | バッファを有する集積回路 | |
| CN101060317B (zh) | 限幅电路和半导体装置 | |
| US7589578B2 (en) | Level shift circuit and semiconductor device | |
| US7330056B1 (en) | Low power CMOS LVDS driver | |
| US6373297B1 (en) | Input buffer capable of achieving quick response | |
| JP3385100B2 (ja) | 演算増幅器 | |
| JP2820980B2 (ja) | 論理回路 | |
| US6433636B2 (en) | Operational amplifier designed to have increased output range | |
| US7532071B2 (en) | Operational amplifier circuit | |
| JP2005064952A (ja) | レベルダウンコンバータ | |
| JP2002314399A (ja) | 半導体集積回路 | |
| US6353363B1 (en) | Low voltage rail-to-rail CMOS output stage | |
| JP3855810B2 (ja) | 差動増幅回路 | |
| JP2006025085A (ja) | Ｃｍｏｓ駆動回路 | |
| JP3539778B2 (ja) | 基準電圧発生回路 | |
| US6469548B1 (en) | Output buffer crossing point compensation | |
| JP2006203762A (ja) | フリップフロップ回路および半導体装置 | |
| US5773992A (en) | Output buffer circuit capable of supressing ringing | |
| JPH04154207A (ja) | シュミットトリガー回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021119 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071227 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081227 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081227 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091227 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091227 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101227 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111227 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111227 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111227 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111227 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121227 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121227 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131227 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |