JPH088658B2 - 焦点検出装置の画像信号増幅回路 - Google Patents

Description

【発明の詳細な説明】 （技術分野） 本発明はカメラにおける焦点検出装置の画像信号増幅
回路に関する。

（従来技術） カメラの焦点検出装置において自己走査型イメージセ
ンサー、例えば電荷結合素子を使用してその出力信号を
増幅する場合は電荷結合素子の画像信号に先立って黒基
準となる信号が作られる。この信号は電荷結合素子にお
いてフォトダイオードアレイの出力端に近い数ビットを
アルミニウム電極等で遮光して作り、この遮光部の信号
を電荷結合素子の出力信号のうち一番暗い部分の信号と
して使用している。この黒基準の信号と次に電荷結合素
子から送られる画像信号との差分を増分することにより
電荷結合素子の有効な出力信号を得ることができる。

しかしこの方法では第８図に示す電荷結合素子（CC
D）の出力信号のように被写体の暗い部分でも黒基準の
レベルよりかなり大きな信号となり、この信号をアナロ
グ／デジタル変換して演算処理することによりカメラの
焦点検出を行う場合第８図のａ部分が無駄になってしま
う。焦点検出の精度を上げるには信号の増幅度をできる
だけ大きくする必要があるが、第８図の信号をさらに増
幅すると、第９図に示すように無駄な部分が増え、しか
も信号の一部かアナログ／デジタル変換器（AD/C）の入
力レンジからはみだしてしまう。

（目的） 本発明は上記欠点を除去し、焦点検出精度を上げるこ
とができる焦点検出装置の画像信号増幅回路を提供する
ことを目的とする。

（構成） 上記目的を達成するため、本発明は、第１図に示すよ
うに蓄積電極及び蓄積電荷転送用のアナログシフトレジ
スタを有する自己走査型イメージセンサからの画像信号
をA/D変換手段によりデジタル画像信号に変換して演算
処理することによりカメラの焦点検出を行う焦点検出装
置において、被写体の輝度を検出するモニター用受光手
段１と、前記イメージセンサからの画像信号を増幅しそ
の増幅度を前記モニター用受光手段１の出力信号により
増幅後の画像信号レベルが一定になるように制御する自
動利得制御手段を有する増幅部２と、この増幅部２の出
力信号における被写体の暗い部分に相当する所定のレベ
ルを前記A/D変換手段の入力レンジの下限に合わせるよ
うなオフセット電圧を前記増幅器２の出力信号に与える
オフセット発生手段３と、前記モニター用受光手段１の
出力信号が所定の値以下になったことを検出することに
より前記自動利得制御手段が能力の限界を越えたことを
検出する検出手段４と、この検出手段４の出力信号によ
り前記モニター用受光手段１の出力信号が前記所定の値
以下になった時に前記オフセット電圧を消滅又は減少さ
せるオフセット低減手段５とを備えたものである。

次に本発明の実施例について説明する。

この実施例は第９図に示すような増幅した画像信号に
オフセット電圧を与えることにより画像信号の無駄な部
分をアナログ／デジタル変換器の入力レンジから除外
し、画像信号の増幅度を大きくしてアナログ／デジタル
変換器の入力レンジを有効に使い焦点検出精度を上げて
いる。また増幅部において自動利得制御手段が働いてい
るときは画像信号の平均レベルは十分に高いレベルｂと
なるが、画像信号が自動制御手段の能力の限度を越える
ような小さい信号のときには画像信号は平均レベルが低
いレベルＣになって一部がオフセット電圧以下となるこ
とによりアナログ／デジタル変換器の入力レンジを外れ
てしまう。そこでこのようなときにはオフセット電圧を
消滅させて画像信号がアナログ／デジタル変換器の入力
レンジを外ずれないようにする。

第２図は本発明を適用した焦点検出装置の一実施例を
示す。

マイクロコンピュータ（CPU）11からパルス発生回路1
2に送られる▲▼/TO信号がＨ（高レベル）からＬ
（低レベル）になると、パルス発生回路12はリセットパ
ルスφＲを発生して自己走査型イメージセンサー13へ送
る。このイメージセンサー13は電荷結合素子が用いられ
ていてカメラの撮影レンズ及び焦点検出用光学系を介し
て被写体からの光を受光し、リセットパルスφＲにより
蓄積電極がリセットされるとともにモニター回路の出力
電圧Ｖ_MO，リファレンス電圧Ｖ_refが所定の電圧に設定
される。リセットパルスφＲが消滅すると、モニター回
路の出力電圧Ｖ_MOが被写体輝度に応じた速度で低下し、
リファレンス電圧Ｖ_refはほぼ一定の電圧を保ってい
る。信号処理回路14はモニター回路の出力電圧Ｖ_MOをリ
ファレンス電圧Ｖ_refから作った第１の基準電圧と比較
してモニター回路の出力電圧Ｖ_MOが第１の基準電圧を越
えると、パルス回路12へのAGCE信号をＨにして電荷結合
素子13の積分が終了したことをパルス発生回路12に知ら
せる。

パルス発生回路12はAGCE信号がＨになると、電荷結合
素子13にシフトパルスφＴに送るとともに、CPU11にIE
信号を送り電荷結合素子13の積分が終了したことをCPU1
1にも知らせる。電荷結合素子13はシフトパルスφＴに
より蓄積電極の電荷を蓄積電荷転送用のアナログシフト
レジスタに転送し、パルス発生回路12からのフリーラン
している転送パルスφ1,φ２によりアナログシフトレジ
スタからその電荷を逐次画像信号Ｖ_O電圧として信号処
理回路14へ送る。信号処理回路14ではその画像信号Ｖ_O
をCPU11内のA/D変換手段としてのADコンバータ15の入力
電圧に適したレベルまで増幅してＶ_OA信号としてADコン
バータ15へ送る。

またパルス発生回路12はＶ_OA信号に同期した信号ADS
をCPU11へ送る。パルス発生回路12よりIE信号を受けたC
PU11はADS信号に同期してＶ_OA信号をADコンバータ15で
アナログ／デジタル変換して内部メモリに格納し、この
メモリ内のデータを演算処理することによりカメラの焦
点検出を行なって撮影レンズのデフォーカス量を求め
る。

第３図は上記電荷結合素子13の構成を示す。

電荷結合素子13はフォトダイオードアレイ16の近傍に
被写体輝度を検出するモニター用受光手段としてのモニ
ター用フォトダイオード17を備えている。また電荷結合
素子13においてモニター回路はモニター用フォトダイオ
ード17と電界効果トランジスタ18,19、コンデンサ20及
びバッファ増幅器21で構成され、基準電圧発生に使うリ
ファレンス電圧回路は電界効果トランジスタ22、コンデ
ンサ23及びバッファ増幅器24で構成されている。さらに
画像信号出力回路は電界効果トランジスタ25、コンデン
サ26及びバッファ増幅器27で構成されている。

この電荷結合素子13はリセットパルスφＲが入力され
ると、蓄積電極28の電荷がリセットされるとともに、電
界効果トランジスタ19,22がオンしてコンデンサ20,23が
電源電圧Ｖ_DDにより所定の電圧まで充電される。このコ
ンデンサ20,23の電圧はバッファ増幅器21,24を介してモ
ニター信号Ｖ_MO，リファレンス電圧Ｖ_refとして出力さ
れる。リセットパルスφＲが消滅すると、モニター用フ
ォトダイオード17に流れる光電流によりコンデンサ20の
電荷が放電されてモニター信号Ｖ_MOの電圧が低下する。
ここにモニタ用フォトダイオード17に流れる光電流は被
写体の輝度に対応して増減するからモニター信号Ｖ_MOの
電圧低下速度は被写体の輝度に対応した速度となる。フ
ォトダイオードアレイ16は被写体からの光を受光して光
電流が流れ、この光電流により蓄積電極28に電荷が蓄積
される。シフトパルスφＴが入力されると、シフトゲー
ト29かシフトパルスφＴによりオンして蓄積電極28の電
荷がアナログシフトレジスタ30に転送される。アナログ
シフトレジスタ30はその電圧を転送クロックφ1,φ２に
より逐次転送してコンデンサ26を放電させ、その電圧が
バッファ増幅器27を介して画像信号Ｖ_Oとして出力され
る。電界効果トランジスタ25は転送パルスφ１によりオ
ンしてコンデンサ26を所定の電圧まで充電させることに
よりリセットする。フォトダイオードアレイ16は出力端
に近い側の数ビット〜10数ビット分がアルミニウム電極
等で遮光されており、この遮光部による画像信号は画像
信号Ｖ_Oを増幅するときの暗黒レベルの基準信号として
使用される。

第４図はパルス発生回路12の構成を示し、第６図はこ
の実施例のタイミングチャートを示す。

この実施例の電源投入時にCPU11から出力される信
号によりシフトレジスタSR1,SR2、フリップフロップFF
3,FF7がリセットされるとともにインバータINV10,NORゲ
ートG11を介してフリップフロップFF5がリセットされ、
又、フリップフロップFF4がセットされる。CPU11から送
られてくる▲▼/TO信号がＨからＬになると、この
信号はシフトレジスタSR1の入力端子SIRに印加されてク
ロックφをフリップフロップFF2及びカウンタCNTで1/16
に分周したクロックによりシフトレジスタSR1で順にシ
フトされる。NANDゲートG3には▲▼/TO信号がイン
バータINV1で反転されて入力されるとともにシフトレジ
スタSR1の第４ビット出力端子QDからの出力信号が入力
され、NANDゲートG3の出力信号がインバータINV3で反転
されてリセットパルスφＲとなり電荷結合素子13へ送ら
れる。NANDゲートG2にはシフトレジスタSR1の第３ビッ
ト出力端子QCからの信号が入力されるとともにシフトレ
ジスタSR1の第４ビット出力端子QDからの信号がインバ
ータINV2で反転されて入力され、NANDゲートG2の出力信
号はインバータINV4で反転されて▲▼信号とな
る。この▲▼信号は第６図に示すようにリセット
パルスφＲよりシフトレジスタSR1のクロックで２〜３
クロック分遅れて発生し、パルス終端がリセットパルス
φＲと一致したパルスである。NORゲートG1,G4で構成さ
れたＲ−ＳフリップフロップFF7はその▲▼信号
によりセットされ、NANDゲートG6,G8はNORゲートG1の出
力信号により開く。

ここに▲▼信号がリセットパルスφＲより遅れ
て出力されるのはリセットパルスφＲで電荷結合素子13
がリセットされたときに電荷結合素子13より出力される
リファレンス電圧Ｖ_refやモニター信号Ｖ_MOはリセット
パルスφＲが電荷結合素子13に印加されても所定の値に
なるまでに時間遅れがあり、さらにこれらの信号が後述
する如く信号処理回路14を経てAGCE信号としてNANDゲー
トG8に達するまでに生ずる時間遅れより早くNANDゲート
G8を開いてしまうと、リセットパルスφＲでリセットさ
れる前のAGCE信号がNANDゲートG8より入力してしまって
直ちに積分終了信号が出力されてしまうので、リセット
パルスφＲが出力されてからNANDゲートG8の入力信号で
あるAGCE信号がきちんとリセット状態になるまでの時間
を経てからNANDゲートG8が開くようにするためである。

NANDゲートG3の出力信号は▲▼信号としてフリッ
プフロップFF1をセットし、フリップフロップFF1の出力
信号であるIE信号をＨにする。CPU11から供給されるク
ロックφはＤフリップフロップFF2により1/2に分周さ
れ、シフトレジスタSR2とウンタCNTのクロック入力端子
CKに入力される。カウンタCNTの第３〜第６ビット出力
端子Q3〜Q6の出力信号はNORゲートG9に入力され、NORゲ
ートG9の出力信号は転送パルスφ１として電荷結合素子
13へ送られるとともにインバータINV7で反転されて反転
パルスφ２として電荷結合素子13へ送られる。またイン
バータINV7からのパルスφ２はADS信号としてCPU11へ送
られ、信号処理回路14からの出力信号（電荷結合素子13
からの画像信号Ｖ_OがADコンバータ15の入力電圧に適し
たレベルまで増幅された信号Ｖ_OA）をアナログ／デジタ
ル変換するときの同期信号として使用される。

リセットパルスφＲが消滅した後、電荷結合素子13は
フォトダイオードアレイ16に被写体輝度に応じた電荷を
蓄積電極28に蓄えると同時にモニター用フォトダイオー
ド17によりモニター回路の出力電圧Ｖ_MOが低下し、後述
する如くこの電圧Ｖ_MOが第１の基準電圧を越えると、信
号処理回路14によりAGCE信号がＬからＨになる。このAG
CE信号はNORゲートG1の出力信号により開かれているNAN
DゲートG8を通るNORゲートG7とインバータINT5を介して
シフトレジスタSR2の入力端子SIRに印加される。シフト
レジスタSR2ではこの入力信号を第６図に示すように順
にシフトして第３ビットまでシフトすると、第３ビット
出力端子QCからの出力信号がＨからＬになる。この信号
はＲ−ＳフリップフロップFF7をリセットしてNANDゲー
トG6,G8を閉じさせる。よってシフトレジスタSR2は入力
端子SIRの入力信号がＬからＨとなり、この信号を順次
シフトする。シフトレジスタSR2の第１〜第３ビット出
力端子QA,QB,QCの出力信号はシフトレジスタSR2の入力
クロックの周期分ずつずれて幅が同入力クロックの３周
期分あるパルスとなる。

シフトレジスタSR2の出力端子QBの出力信号はインバ
ータINV6で反転されてシフトパルスφＴとして電荷結合
素子13に送られ、電荷結合素子13はそのシフトパルスφ
Ｔによりシフトゲート29が開いて蓄積電極28の電荷がア
ナログシフトレジスタ30に転送される。シフトレジスタ
SR2の出力端子QAの出力信号はインバータINV8で反転さ
れてカウンタCNTのリセット端子Ｒに印加され、カウン
タCNTがリセットされる。ここにカウンタCNTはシフトパ
ルスφＴが出力されるよりシフトレジスタSR2の入力ク
ロックの１周期分だけ早くリセットされるから、電荷結
合素子13への転送パルスφ１はシフトパルスφＴが出力
されるより前にＨになる。転送パルスφ1,φ２によるア
ナログシフトレジスタの電荷転送中にシフトパルスφＴ
が電荷結合素子13に送られてもそれより前に必ず転送パ
ルスφ１がＨとなり、シフトパルスφＴによる蓄積電極
からアナログシフトレジスタへの電荷転送中はアナログ
シフトレジスタの転送パルスφ1,φ２電荷転送が必ず止
まっていて各ビットの電荷が混ってしまうことはない。

シフトレジスタSR2の入力端子SIR,出力端子QA,QBの信
号はNORゲートG5に入力され、NORゲートG5の出力信号は
第６図に示すようにシフトパルスφＴとほぼ同一タイミ
ングでやや幅の広いパルスとなり、AGC.S/H信号として
信号処理回路14に送られて電荷結合素子13の積分終了時
のモニター回路出力電圧を記憶するためのサンプルホー
ルドパルスとなる。

シフトレジスタSR2の出力端子QBからの出力信号は前
述のようにインバータINV6を介してシフトパルスφＴと
して出力される外にＲ−ＳフリップフロップFF1のリセ
ット端子Ｒに印加されてＲ−ＳフリップフロップFF1を
リセットしIE信号をＨからＬにする。CPU11はIE信号が
ＨからＬになったことから電荷結合素子13の積分が完了
したことを知り、信号処理回路14から送られてくる画像
信号（電荷結合素子13からの画像信号Ｖ_Oを増幅した信
号）Ｖ_OAをアナログ／デジタル変換するべく準備を始め
る。CPU11は転送パルスφ２と同じタイミングで送られ
てくるADS信号がＨからＬになったときCPU11内のADコン
バータ15に入力電圧である画像信号Ｖ_OAをアナログ／デ
ジタル変換するよう指示する。

CPU11が▲▼/TO信号をＨからＬにした後所定の時
間（第１の基準時間とする）経ってもIE信号がＨからＬ
にならない場合、すなわち被写体の輝度が暗くてモニタ
ー回路の出力電圧Ｖ_MOの低下速度が遅くて第１の基準時
間が経過してもモニター回路の出力電圧Ｖ_MOが第１の基
準電圧を越えない場合にはCPU11は▲▼/TO信号をＬ
からＨにする。この▲▼/TO信号はNANDゲートG6に
印加され、NANDゲートG6はＲ−ＳフリップフロップFF7
の出力信号により開いている。このため▲▼/TO信
号がＬからＨになると、前述したAGCE信号がNANDゲート
G8に印加されたときと同様の作動によりシフトパルスφ
Ｔ及びAGC・S/Hパルス等が作られ電荷結合素子13の積分
が終了する。

尚CPU11は第１の基準時間経過前にIE信号がＨからＬ
になった場合には画像信号Ｖ_OAを全ビットアナログ／デ
ジタル変換するまでは第１の基準時間が経過しても▲
▼/TO信号をＬのまま保持し、画像信号Ｖ_OAの全ビッ
トアナログ／デジタル変換終了後に▲▼/TO信号を
Ｈにする。このときは既にＲ−ＳフリップフロップFF7
の出力信号がＬになってNANDゲートG6が閉じており、シ
フトレジスタSR2の入力端子SIRに信号が伝えられること
はない。

CPU11は上記第１の基準時間よりも短い第２の基準時
間が経過してもIE信号がＨからＬにならないときにはLL
端子をＨにする。このときパルス発生回路12のLL端子は
NANDゲートG3からのパルス▲▼（リセットパルスφ
Ｒが反転したパルス）によりＤフリップフロップFF3が
セットされていてその非反転出力信号及び反転出力信号
によりアナログスイッチ（トランスファゲート）AS50が
開いてアナログスイッチAS51が閉じていることにより、
既に入力端子として機能している。LL端子がＨになる
と、ＤフリップフロップFF4とNANDゲートG10によりLL端
子の信号の立上り部分だけが短いパルス信号に作られ
る。このパルスによりＤフリップフロップFF3がリセッ
トされてアナログスイッチAS50が閉じ、アナログスイッ
チAS51が開くことによりパルス発生回路12のLL端子が入
力端子から出力端子になる。またNANDゲートG10の出力
パルスはインバータINV9を介してＤフリップフロップFF
5のクロック入力端子CKに印加される。このときＤフリ
ップフロップFF5のデータ端子Ｄには信号処理回路14か
らLLC信号としてＨが入力されていればＤフリップフロ
ップFF5の非反転出力信号がＨとなり、この信号が抵抗R
50を介してトランジスタQ50のベースに印加されてトラ
ンジスタQ50がオンする。トランジスタQ50のコレクタに
は補助光源が接続されており、トランジスタQ50がオン
することにより補助光源が点灯して被写体を照明する。
ＤフリップフロップFF5の反転出力信号はアナログスイ
ッチAS51を介してCPU11に送られる。CPU11はＤフリップ
フロップFF5の反転出力信号（LL端子電圧）により補助
光源が点灯したかどうかを知る。補助光源が点灯した場
合にはCPU11は第１の基準時間より長い第３の基準時間
を設定する。補助光源が点灯し第３の基準時間が経過し
てもパルス発生回路12からのIE信号がＬレベルにならな
いときにはCPU11は▲▼/TO信号をＬからＨにして電
荷結合素子13の積分を終了させる。またCPU11からの▲
▼/TO信号はＤフリップフロップFF5の出力信号によ
り開けられているNANDゲートG12を通ってＲ−Ｓフリッ
プフロップFF6のセット端子Ｓに印加され、Ｒ−Ｓフリ
ップフロップFF6がセットされてその反転出力信号がＬ
になりOFFSET信号として信号処理回路14に送られる。そ
してNANDゲートG3から出力されるパルス▲▼がイン
バータINV11,NORゲートG11を介してＤフリップフロップ
FF5のリセット端子Ｒに印加され、ＤフリップフロップF
F5がリセットされる。

第５図は信号処理回路14の構成を示す。

信号処理回路14は焦点検出装置の画像信号増幅回路を
構成しており電荷結合素子13から送られてきた画像信号
Ｖ_Oとリファレンス電圧Ｖ_refはそれぞれバッファ増幅器
B2,B1に入力される。バッファ増幅器B2,B1の出力信号は
抵抗R1〜R4と演算増幅器A1で構成されている差動増幅器
によりその差の演算が行なわれる。この差動増幅器には
電源電圧（＋Ｖ）とアース電位（GND）の中間電位Ｖ_Dの
オフセット電圧が与えられている。このため演算増幅器
A1の出力電圧Ｖ_OA1はR3＝R1,R4＝R2とすると、 となる。演算増幅器A1の出力信号は演算増幅器A2の非反
転入力端子に印加される一方、アナログスイッチAS1,抵
抗R5,コンデンサC1及びバッファ増幅器B3で構成されて
いるサンプルホールド回路にも印加される。アナログ／
スイッチAS1はCPU11から送られてくるサンプルホールド
信号S/HがインバータINV21,INV22を介して印加されてオ
ン／オフされる。CPU11からの画像信号のうちフォトダ
イオードアレイ16のアルミニウム電極等で遮光された部
分のデータ（暗黒時のデータ）が送られているときにア
ナログスイッチAS1がオンとなり、暗黒時のデータがコ
ンデンサC1にホールドされてバッファ増幅器B3の出力電
圧となる。抵抗R6にはバッファ増幅器B3の出力電圧Ｖ
_OB3と演算増幅器A1の出力信号Ｖ_OA1の差の電圧が加わ
り、抵抗R6に流れる電流をi1とすると、 となる。トランジスタQ2のコレクタにはほぼi1と等しい
電流が流れるからトランジスタQ2のベース・エミッタ間
の電圧Ｖ_BEQ2は一般に次式で表わされる。

k:ボルツマン定数 q:電子の電荷 T:絶対温度 Ｉ_S：逆方向飽和電流 バッファ増幅器B1の出力端子に接続された抵抗R12,R1
3,R14にはトランジスタQ10〜Q16及び可変抵抗VR1によっ
て構成された定電流回路で一定の電流が流され、各抵抗
R12,R13,R14毎に電圧降下が発生する。抵抗R12により発
生した電圧を基準電圧Vr1、抵抗R14により発生した電圧
を第２の基準電圧Vr2、抵抗R13により発生した電圧を第
３の基準電圧Vr3とする。第１の基準電圧は演算増幅器A
3の非反転入力端子に印加されている。抵抗R7に流れる
電流をi2とすると、 となる。トランジスタQ4のコレクタにはほぼi2と等しい
電流が流れるからトランジスタQ4のベース・エミッタ間
の電圧Ｖ_BEQ4は（３）式と同様に となる。電荷結合素子13から送られたモニター回路出力
電圧Ｖ_MOはバッファ増幅器B6、抵抗R11を介してアナロ
グスイッチAS2,抵抗R8,コンデンサC2,演算増幅器A4で構
成されるサンプルホールド回路に入力される。このサン
プルホールド回路は後述する第１のリミッタ回路及び第
２のリミッタ回路とともに自動利得制御手段を構成す
る。アナログスイッチAS2のコントロールゲートにはパ
ルス発生回路12から出力されたAGC・S/H信号がインバー
タINV23を介して送られてくる。AGC・S/H信号はほぼシ
フトパルスφＴと同じタイミングで出力されるから上記
サンプルホールド回路では電荷結合素子13の積分完了直
後のモニター回路出力電圧がサンプルホールドされる。
このサンプルホールドされた電圧とリファレンス電圧と
の差をＶ_AGCとすると、抵抗R9に流れる電流i3は となる。トランジスタQ6,Q7,Q8のコレクタ電流はi3とほ
ぼ等しい電流が流れるからトランジスタQ8のベース・エ
ミッタ間の電圧Ｖ_BEQ8は（３）式と同様に となる。（３）（５）（７）式よりトランジスタQ9のベ
ース・エミッタ間電圧Ｖ_BEQ9は となる。次に抵抗R10の両端の電圧をＶ_R10とすると、抵
抗R10に流れる電流i4は となる。トランジスタＱ₉のベース・エミッタ間の電圧
Ｖ_BEQ9は（３）式と同様に となり、（10）式よりi4を求めると、 となる。（11）式に（８）式を代入すると、 となる。よってＶ_R10は となり、（13）式に（２）（４）（６）式を代入すると となる。ここで（Ｖ_OB3−Ｖ_OA1）をＶ_IN、R9/R7＝Ｋと
すると、 となる。Ｖ_R10/V_INはこの増幅部（電荷結合素子13から
入力された画像信号を増幅してトランジスタQ9のコレク
タから出力する部分）の増幅度であるから、これをＧと
すると、 となる。したがって、増幅度Ｇは、電荷結合素子13の積
分終了直後のモニター回路出力電圧Ｖ_AGCに反比例して
制御されることにより、増幅後の画像信号Ｖ_OAの平均レ
ベルが毎回一定になるように制御される。

第２の基準電圧Vr2は演算増幅器A5の非反転入力端子
に印加される。演算増幅器A5はダイオードD1とともに第
１のリミッタ回路を構成している。演算増幅器A5の反転
入力端子には電荷結合素子13からのモニター回路出力電
圧Ｖ_MOがバッファ増幅器B6と抵抗R11を介して印加され
ている。モニター回路出力電圧が第２の基準電圧より低
下したときは第１のリミッタ回路により第２の基準電圧
Vr2に等しい電圧がサンプルホールド回路のアナログス
イッチAS2に入力される。

第１の基準電圧Vr1は演算増幅器A6の非反転入力端子
に印加され、演算増幅器A6はダイオードD2とともに第２
のリミッタ回路を構成している。演算増幅器A6の反転入
力端子には電荷結合素子13からのモニター回路出力電圧
Ｖ_MOがバッファ増幅器B6と抵抗R11を介して印加されて
いる。モニター回路出力電圧が第１の基準電圧を越える
と、第２のリミッタ回路により第１の基準電圧Vr1に等
しい電圧がサンプルホールド回路のアナログスイッチAS
2に入力される。したがってこのサンプルホールド回路
の出力は第２の基準電圧と第１の基準電圧との間の電圧
がホールドされたものとなる。

演算増幅器A6の出力端子とダイオードD2との接続点の
電圧はモニター回路出力電圧が第１の基準電圧以内のと
きにはほぼ0V付近にあり、パルス発生回路12へのAGCE信
号をＬにする。モニター回路出力電圧がリセットパルス
φＲの消滅と同時に低下を始めて第１の基準電圧を越え
ると、上記接続点の電圧はほぼリファレンス電圧Ｖ_ref
から第１の基準電圧Vr1を引いた電圧となり、AGCE信号
がＨになる。この信号がパルス発生回路12に送られて前
述したようにシフトパルスφＴ等を発生させ電荷結合素
子13の積分を完了させる。抵抗R17,R18及びツェナーダ
イオードZD2は演算増幅器A6の出力電圧とパルス発生回
路12の入力レベルを合わせるためのものである。

第３の基準電圧はコンパレータA7の反転入力端子に印
加され、コンパレータA7の非反転入力端子には電荷結合
素子13からのモニター回路出力電圧Ｖ_MOがバッファ増幅
器B6を介して印加される。コンパレータA7は、第２の基
準時間Ｔ₂が経過して電荷結合素子13のモニター回路出
力電圧が第３の基準電圧より小さいことを検出すること
により上記自動利得制御手段が能力の限界を越えたこと
を検出する検出手段を構成する。モニター回路出力電圧
が第３の基準電圧を越えると、コンパレータA7の出力信
号がＬとなり、この信号はLLC信号としてパルス発生回
路12に送られる。パルス発生回路12では前述したように
CPU11からLL端子への信号でLLC信号の状態を調べて補助
光源の点灯，不点灯を行う。抵抗R15,R16及びツェナー
ダイオードZD1はコンパレータA7の出力電圧をパルス発
生回路12のレベルに合せるためのものである。

第1,第2,第３の基準電圧Vr1,Vr2,Vr3の大小関係はVr1
＞Vr2＞Vr3となるように設定される。第２の基準電圧は
実質的には（15）式のＶ_AGCの最低値を制限するもので
あり、この実施例ではVr1を3V、Vr2を375mVに設定し、
最大で８倍の増幅率を持たせるようにしており、モニタ
ー回路出力電圧がVr1とVr2との間にある間は上記自動利
得制御手段が働いて上記増幅部の増幅度を制御する。ま
た、第2,第３の基準電圧と第１の基準時間T1,第２の基
準時間T2との関係を とすることにより、モニター回路出力電圧と、Vr2との
大小関係をφＴが出力される前、つまり、第２の基準時
間になった時に知ることができる。そこでT2/T1＝0.1と
すると、Vr3は37.5mVとなる。

抵抗R19、トランジスタQ17,Q18からなるバイアス電流
回路により抵抗R20には一定電流が流れ、この抵抗R20及
びバイアス電流回路はオフセット発生手段を構成する。
抵抗R20の両端には一定電圧Ｖ_R20が発生し、オフセット
電圧として中間電圧Ｖ_bに加算された電圧がバッファ増
幅器B5を介して抵抗R10の一端に印加される。CPU11のAD
コンバータ15はアース電位（GND）から中間電位Ｖ_bまで
を８ビットで256に分割する。

通常の被写体では明るい部と暗い部分とがあり、その
うち暗い部分が完全な暗黒にならない。このため電荷結
合素子13からの画像信号をみると、フォトダイオードア
レイのアルミニウムで覆われた部分による信号に比べ被
写体の暗い部分による信号がかなり高くなっているのが
普通である。そこで被写体の暗い部分に相当する画像信
号のレベルをADコンバータ15の入力レンジの下限に合せ
るようにADコンバータ15への画像信号Ｖ_OAにオフセット
電圧を付けることにより増幅部の増幅率を大きくしてAD
コンバータ15のレンジを有効に使うことができる。Ｖ
_R20はそのオフセット電圧として使用している。

アナログスイッチからなるオフセット低減手段AS3は
パルス発生回路12からのOFFSET信号がインバータINV24
を介して印加され、OFFSET信号がＬのときにオンとなっ
て抵抗R20の両端を短絡しオフセット電圧を0Vにする。O
FFSET信号は補助光源が点灯ししかも前述の第３の基準
時間が経過したときにＬとしてパルス発生回路12より出
力される。このような条件でOFFSET信号がＬになったと
きは電荷結合素子13からの画像信号が極めて小さく、オ
フセット電圧を印加したままであればこの実施例の増幅
部の増幅率が最大になっても出力信号Ｖ_OAは十分な振幅
及びレベルが得られないためその大部分が前述したオフ
セット電圧の中に入ってしまい、ADコンバータ15が満足
する入力信号が得られない。そこでこのような場合は、
信号処理回路14の増幅部において上述のように画像信号
の増幅した後のレベルが一定になるように画像信号の増
幅度を制御する自動利得制御部が能力の限界を超えたも
のとみなして検出したことになり、オフセット電圧を0V
としてオフセット電圧にかくれていた部分をADコンバー
タ15へ入力する。これによりより低輝度の被写体まで合
焦可能となる。

第７図はCPU11の処理フローの一部を示す。

CPU11は電源がオンすると、ステップS1で信号をＬ
にしてパルス発生回路12をリセットし、ステップS2で▲
▼/TO信号をＬにしてパルス発生回路12にリセット
パルスφＲの発生等を行なわせる。次にCPU11はステッ
プS3でそのLL端子を出力端子に設定してステップS4でLL
端子をＬにし、ステップS5で▲▼/TOがＬになって
から10ms（第２の基準時間）が経過したか否かを調べ
る。第２の基準時間が経過していない場合にはステップ
S6に進んでIE信号を調べ、IE信号がＬならばステップS7
に進むが、IE信号がＨならばステップS5に戻る。

ステップS5で第２の基準時間が経過した場合にはステ
ップS8に進んでLL端子をＨにしてパルス発生回路12にそ
のLL端子の出力端子設定等を行なわせ、ステップS9でLL
端子を入力端子に設定してステップS10でIE信号を調べ
る。このIE信号がＬならばステップS7に進むが、IE信号
がＨならばステップS11でLL端子を調べる。被写体が高
輝度でLL端子がＨの場合はステップS12で▲▼/TO信
号がＬになってから100ms（第１の基準時間）が経過し
たか否かを調べ、第１の基準時間が経過していなければ
ステップS10に戻る。第１の基準時間が経過すればステ
ップS13で▲▼/TO信号をＨにしてパルス発生回路12
にシフトパルスφＴの発生等を行なわせ、ステップS10
に戻る。またステップS11で被写体が低輝度であってLL
端子がＬの場合はステップS14で▲▼/TOがＬになっ
てから200ms（第３の基準時間）が経過したか否かを調
べ、第３の基準時間が経過していなければステップS10
に戻る。第３の基準時間が経過すればステップS13で▲
▼/TO信号をＨにしてパルス発生器12にシフトパル
スφＴの発生等を行なわせ、ステップS10に戻る。

IE信号がＬでステップS7に進むと、アナログ／デジタ
ル変換の割込み受付を可能とし、ステップS15でCCDカウ
ンタCNを１に設定する。次にステップS16でADS信号を調
べ、ADS信号がＨならばADS信号をくり返して調べる。AD
S信号がＬになればステップS17に進んでCCDカウンタCN
が８か否かを調べ、CCDカウンタCNが８でなければステ
ップS18でCCDカウンタCNが15以上か否かを調べる。電荷
結合素子13のフォトダイオードアレイ16は出力端の４ビ
ット分がダミーで次の10ビット分がアルミニウム電極で
遮光されており、CCDカウンタCNが15以上でなければス
テップS21に進んでCCDカウンタCNをインクリメントしス
テップS22でCCDカウンタが128以上か否かを調べる。CCD
カウンタCNが128以上でなければステップS16に戻り、CC
DカウンタCNが８になると、ステップS17からステップS2
5に進んで約20μｓ待機する。次にステップS26でS/H信
号をＬにしてステップS27で約50μｓだけ待機し、ステ
ップS28でS/HをＨにすることにより信号処理部14に電荷
結合素子13からの遮光部データをサンプルホールドさ
せ、ステップS21に進む。またCCDカウンタCNが15以上に
なると、ステップS18からステップS19に進んでADS信号
がＬになってから20〜28μｓ待ち、ステップS20で信号
処理回路14からの画像信号Ｖ_OAをADコンバータ15でアナ
ログ／デジタル変換してメモリに格納しステップS21でC
CDカウンタCNをインクリメントしてステップS22に進
む。CCDカウンタCNが128に達すると、ステップS23に進
んでアナログ／デジタル変換の割込みを禁止し、ステッ
プS24で▲▼/TO信号をＨにする。またCPU11はフリ
ーランのパルスφをパルス発生回路12へ出力し、上記メ
モリ内のデータを演算処理することによりカメラの焦点
検出を行う。

（効果） 以上のように本発明によれば増幅部の出力信号におけ
る被写体の暗い部分に相当する所定のレベルをA/D変換
手段の入力レンジの下限に合わせるようなオフセット電
圧を増幅部の出力信号に与えるので、画像信号の無駄な
部分をアナログ／デジタル変換器の入力レンジから除外
し画像信号の増幅度を大きくして焦点検出精度を上げる
ことができる。また、モニター用受光手段の出力信号が
所定の値以下になったことを検出することにより自動利
得制御手段が能力の限界を超えたことを検出して上記オ
フセット電圧を消滅又は減少させるので、被写体が低輝
度で画像信号が小さくても画像信号がアナログ／デジタ
ル変換器の入力レンジを外ずれず焦点検出が可能とな
り、さらに、一回のAF測定で一回しか出てこない画像信
号に対してオフセット電圧を与えるか、オフセット電圧
を消滅又は減少させるかを画像信号が出て来る前に決め
ることができ、カメラの速写性を損うことなく実現でき
る。

【図面の簡単な説明】

第１図は本発明の構成を示すブロック図、第２図は本発
明を適用した焦点検出装置の一実施例を示すブロック
図、第３図は同実施例における電荷結合素子の構成説明
図、第４図及び第５図は同実施例におけるパルス発生回
路と信号処理回路の各構成を示すブロック図、第６図は
同実施例のタイミングチャート、第７図は同実施例にお
けるCPUの処理フローの一部を示すフローチャート、第
８図及び第９図は本発明を説明するための図である。 １……モニター用受光手段、２……増幅部、３……オフ
セット発生手段、４……検出手段、５……オフセット低
減手段。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 青木 一雅 東京都大田区中馬込１丁目３番６号 株式 会社リコー内 (72)発明者 畑瀬 貴之 東京都大田区中馬込１丁目３番６号 株式 会社リコー内 (56)参考文献 特開 昭54−88022（ＪＰ，Ａ) 特開 昭54−42929（ＪＰ，Ａ)

Claims (1)

【特許請求の範囲】
1. 【請求項１】蓄積電極及び蓄積電荷転送用のアナログシ
   フトレジスタを有する自己走査型イメージセンサからの
   画像信号をA/D変換手段によりデジタル画像信号に変換
   して演算処理することによりカメラの焦点検出を行う焦
   点検出装置において、被写体の輝度を検出するモニター
   用受光手段と、前記イメージセンサからの画像信号を増
   幅しその増幅度を前記モニター用受光手段の出力信号に
   より増幅後の画像信号レベルが一定になるように制御す
   る自動利得制御手段を有する増幅部と、この増幅部の出
   力信号における被写体の暗い部分に相当する所定のレベ
   ルを前記A/D変換手段の入力レンジの下限に合わせるよ
   うなオフセット電圧を前記増幅器の出力信号に与えるオ
   フセット発生手段と、前記モニター用受光手段の出力信
   号が所定の値以下になったことを検出することにより前
   記自動利得制御手段が能力の限界を越えたことを検出す
   る検出手段と、この検出手段の出力信号により前記モニ
   ター用受光手段の出力信号が前記所定の値以下になった
   時に前記オフセット電圧を消滅又は減少させるオフセッ
   ト低減手段とを備えたことを特徴とする焦点検出装置の
   画像信号増幅回路。