JPH0888802A - Ｃｃｄカメラ - Google Patents
ＣｃｄカメラInfo
- Publication number
- JPH0888802A JPH0888802A JP6225255A JP22525594A JPH0888802A JP H0888802 A JPH0888802 A JP H0888802A JP 6225255 A JP6225255 A JP 6225255A JP 22525594 A JP22525594 A JP 22525594A JP H0888802 A JPH0888802 A JP H0888802A
- Authority
- JP
- Japan
- Prior art keywords
- horizontal
- aspect ratio
- clock signal
- signal generator
- ccd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】
【目的】 ＣＣＤカメラに関し、画素数の多いＣＣＤ素
子を利用してアスペクト比を変換する。 【構成】 水平同期信号発生部1bと、クロック信号発生
部1cと、クロック信号発生部よりのクロック信号をカウ
ントし、アスペクト比設定に係る水平データに同期した
所定の水平タイミング信号を発生するカウンタ1dと、水
平同期信号と水平タイミング信号とを位相比較し、同位
相比較に基づき前記クロック信号発生部が発生するクロ
ック信号の位相を制御するＰＬＬ回路1eとを備えてなる
水平伸長回路１と、ＣＣＤ素子２と、クロック信号発生
部1cよりのクロック信号と、アスペクト比設定に係る前
記水平データ及び垂直データとに基づき水平及び垂直の
ＣＣＤ素子駆動信号を発生し、同駆動信号により同ＣＣ
Ｄ素子より所要アスペクト比の映像を出力させる駆動信
号発生部３とで構成する。
子を利用してアスペクト比を変換する。 【構成】 水平同期信号発生部1bと、クロック信号発生
部1cと、クロック信号発生部よりのクロック信号をカウ
ントし、アスペクト比設定に係る水平データに同期した
所定の水平タイミング信号を発生するカウンタ1dと、水
平同期信号と水平タイミング信号とを位相比較し、同位
相比較に基づき前記クロック信号発生部が発生するクロ
ック信号の位相を制御するＰＬＬ回路1eとを備えてなる
水平伸長回路１と、ＣＣＤ素子２と、クロック信号発生
部1cよりのクロック信号と、アスペクト比設定に係る前
記水平データ及び垂直データとに基づき水平及び垂直の
ＣＣＤ素子駆動信号を発生し、同駆動信号により同ＣＣ
Ｄ素子より所要アスペクト比の映像を出力させる駆動信
号発生部３とで構成する。
Description
【０００１】
【産業上の利用分野】本発明は、ＣＣＤカメラに係り、
より詳細には、画素数の多いＣＣＤ素子を利用したアス
ペクト比の変換に関する。
より詳細には、画素数の多いＣＣＤ素子を利用したアス
ペクト比の変換に関する。
【０００２】
【従来の技術】我が国においては現在、アスペクト比１
６体９のハイビジョンテレビが普及しつつある状況下に
あるが、これとともに同ハイビジョンテレビと同じアス
ペクト比でハイビジョン映像以外の一般映像を映出す
る、いわゆるワイド（横長）テレビ受像機が注目されて
いる。このような状況下、ＣＣＤカメラにおいても上記
ワイドテレビ受像機への対応が必要となる。
６体９のハイビジョンテレビが普及しつつある状況下に
あるが、これとともに同ハイビジョンテレビと同じアス
ペクト比でハイビジョン映像以外の一般映像を映出す
る、いわゆるワイド（横長）テレビ受像機が注目されて
いる。このような状況下、ＣＣＤカメラにおいても上記
ワイドテレビ受像機への対応が必要となる。
【０００３】ＣＣＤカメラにおいては従来、アスペクト
比16体９の映像出力を得る方法として以下のものがあ
る。 （１）アスペクト比16体９のＣＣＤを使用する。 （２）アスペクト比４対３のNTSC方式用ＣＣＤを使用
し、画面の上下をマスクすることでアスペクト比16体９
のNTSC方式映像にする。 図３は上記（２）についての説明図である。同図のよう
に、H1：V1＝４：３の映像をH1：V2＝16：９にするには
図上下のイ、ロの部分をマスク（捨てる）することにな
る。この場合、V1が走査線525 本に相当し、V2が走査線
約390 本に相当するのでマスクを要する走査線数は525
−390 ＝135 本（525 本に対し約25％）となる。
比16体９の映像出力を得る方法として以下のものがあ
る。 （１）アスペクト比16体９のＣＣＤを使用する。 （２）アスペクト比４対３のNTSC方式用ＣＣＤを使用
し、画面の上下をマスクすることでアスペクト比16体９
のNTSC方式映像にする。 図３は上記（２）についての説明図である。同図のよう
に、H1：V1＝４：３の映像をH1：V2＝16：９にするには
図上下のイ、ロの部分をマスク（捨てる）することにな
る。この場合、V1が走査線525 本に相当し、V2が走査線
約390 本に相当するのでマスクを要する走査線数は525
−390 ＝135 本（525 本に対し約25％）となる。
【０００４】
【発明が解決しようとする課題】しかし、前記（１）の
場合、16体９のＣＣＤ素子が現在のところ未だ汎用化さ
れていない為に価格的に割高であるという欠点かある。
また、同（２）の場合についても、同じ方式（NTSC）の
下でのアスペクト比変換となるため、ＣＣＤの縦方向の
映像データが約25％無駄になるとともに、走査線が荒く
なる結果として垂直解像度が劣化するという欠点があ
る。本発明は、このような欠点に鑑みてなされたもので
あり、既存の一般的なＣＣＤ素子を利用してアスペクト
比16体９の映像を得るようにしたＣＣＤカメラを提供す
ることを目的とする。
場合、16体９のＣＣＤ素子が現在のところ未だ汎用化さ
れていない為に価格的に割高であるという欠点かある。
また、同（２）の場合についても、同じ方式（NTSC）の
下でのアスペクト比変換となるため、ＣＣＤの縦方向の
映像データが約25％無駄になるとともに、走査線が荒く
なる結果として垂直解像度が劣化するという欠点があ
る。本発明は、このような欠点に鑑みてなされたもので
あり、既存の一般的なＣＣＤ素子を利用してアスペクト
比16体９の映像を得るようにしたＣＣＤカメラを提供す
ることを目的とする。
【０００５】
【課題を解決するための手段】本発明は、水平同期信号
を発生する水平同期信号発生部と、クロック信号を発生
するクロック信号発生部と、前記クロック信号発生部で
発生したクロック信号をカウントし、アスペクト比設定
に係る水平データに同期した所定の水平タイミング信号
を発生するカウンタと、前記水平同期信号発生部よりの
水平同期信号と前記カウンタからの水平タイミング信号
とを位相比較し、同位相比較に基づき前記クロック信号
発生部が発生するクロック信号の位相を制御するＰＬＬ
回路とを備えてなるなる水平伸長回路と、撮像用のＣＣ
Ｄ素子と、前記水平伸長回路におけるクロック信号発生
部よりの前記位相制御されたクロック信号と、アスペク
ト比設定に係る前記水平データ及び垂直データとに基づ
き水平及び垂直のＣＣＤ素子駆動信号を発生し、同駆動
信号でＣＣＤ素子を駆動することにより同ＣＣＤ素子よ
り所要アスペクト比の映像を出力させる駆動信号発生部
とで構成したＣＣＤカメラを提供するものである。
を発生する水平同期信号発生部と、クロック信号を発生
するクロック信号発生部と、前記クロック信号発生部で
発生したクロック信号をカウントし、アスペクト比設定
に係る水平データに同期した所定の水平タイミング信号
を発生するカウンタと、前記水平同期信号発生部よりの
水平同期信号と前記カウンタからの水平タイミング信号
とを位相比較し、同位相比較に基づき前記クロック信号
発生部が発生するクロック信号の位相を制御するＰＬＬ
回路とを備えてなるなる水平伸長回路と、撮像用のＣＣ
Ｄ素子と、前記水平伸長回路におけるクロック信号発生
部よりの前記位相制御されたクロック信号と、アスペク
ト比設定に係る前記水平データ及び垂直データとに基づ
き水平及び垂直のＣＣＤ素子駆動信号を発生し、同駆動
信号でＣＣＤ素子を駆動することにより同ＣＣＤ素子よ
り所要アスペクト比の映像を出力させる駆動信号発生部
とで構成したＣＣＤカメラを提供するものである。
【０００６】
【作用】アスペクト比４対３のＰＡＬ方式用ＣＣＤ素子
を使用して16対９のNTSC方式映像を得ることができる。
ＰＡＬ方式用ＣＣＤ素子の垂直方向画素数は約582 画素
である。これに対し、16対９の場合の垂直方向の必要画
素数（垂直帰線期間相当分差し引いた数）は約494 画素
であり、その差88画素を捨てることで走査線525 本のNT
SC方式に対応可能となる。
を使用して16対９のNTSC方式映像を得ることができる。
ＰＡＬ方式用ＣＣＤ素子の垂直方向画素数は約582 画素
である。これに対し、16対９の場合の垂直方向の必要画
素数（垂直帰線期間相当分差し引いた数）は約494 画素
であり、その差88画素を捨てることで走査線525 本のNT
SC方式に対応可能となる。
【０００７】一方、ＰＡＬ方式用ＣＣＤ素子の水平方向
画素数は約752 画素であるのに対し、16対９の場合の水
平方向の必要画素数（水平帰線期間相当分差し引いた
数）は約852 画素であり、その差100 画素不足となる。
そこで、上記水平方向の画素数不足を是正するため水平
伸長回路により水平方向を伸長する。上記水平伸長回路
よりのクロック信号と、入力部よりの垂直データとに基
づき駆動信号発生部がＰＡＬ方式用ＣＣＤ素子を駆動す
る水平及び垂直の駆動信号を発生する。同駆動信号によ
り、ＰＡＬ方式用ＣＣＤ素子からは16対９の映像信号が
出力される。
画素数は約752 画素であるのに対し、16対９の場合の水
平方向の必要画素数（水平帰線期間相当分差し引いた
数）は約852 画素であり、その差100 画素不足となる。
そこで、上記水平方向の画素数不足を是正するため水平
伸長回路により水平方向を伸長する。上記水平伸長回路
よりのクロック信号と、入力部よりの垂直データとに基
づき駆動信号発生部がＰＡＬ方式用ＣＣＤ素子を駆動す
る水平及び垂直の駆動信号を発生する。同駆動信号によ
り、ＰＡＬ方式用ＣＣＤ素子からは16対９の映像信号が
出力される。
【０００８】
【実施例】以下、図面に基づいて本発明によるＣＣＤカ
メラを説明する。図１は本発明によるＣＣＤカメラの一
実施例を示す要部ブロック図である。図１において、１
は次のものからなる水平伸長回路、1aは変換するアスペ
クト比に係る水平データと垂直データとを設定入力する
入力部、1bは水平同期信号を発生する水平同期信号発生
部、1cはクロック信号を発生するクロック信号発生部、
1dはクロック信号発生部1cで発生したクロック信号をカ
ウントし、入力部1aよりの水平データD1に同期した所定
の水平タイミング信号D3を発生するカウンタ、1eは同期
信号発生部1bよりの水平同期信号と前記カウンタからの
水平タイミング信号D3とを位相比較し、同位相比較に基
づきクロック信号発生部1cが発生するクロック信号の位
相を制御するＰＬＬ（位相同期）回路である。
メラを説明する。図１は本発明によるＣＣＤカメラの一
実施例を示す要部ブロック図である。図１において、１
は次のものからなる水平伸長回路、1aは変換するアスペ
クト比に係る水平データと垂直データとを設定入力する
入力部、1bは水平同期信号を発生する水平同期信号発生
部、1cはクロック信号を発生するクロック信号発生部、
1dはクロック信号発生部1cで発生したクロック信号をカ
ウントし、入力部1aよりの水平データD1に同期した所定
の水平タイミング信号D3を発生するカウンタ、1eは同期
信号発生部1bよりの水平同期信号と前記カウンタからの
水平タイミング信号D3とを位相比較し、同位相比較に基
づきクロック信号発生部1cが発生するクロック信号の位
相を制御するＰＬＬ（位相同期）回路である。
【０００９】また、２は変換するアスペクト比における
走査線数分の垂直方向画素数と、所定の水平方向画素数
とを有するＰＡＬ方式用のＣＣＤ素子、３は水平伸長回
路１におけるクロック信号発生部1cよりの位相制御され
たクロック信号CKと、入力部1aよりの水平データD1及び
垂直データD2とに基づき水平及び垂直のＣＣＤ素子駆動
信号D4を発生し、同駆動信号でＰＡＬ方式用のＣＣＤ素
子を駆動する駆動信号発生部である。
走査線数分の垂直方向画素数と、所定の水平方向画素数
とを有するＰＡＬ方式用のＣＣＤ素子、３は水平伸長回
路１におけるクロック信号発生部1cよりの位相制御され
たクロック信号CKと、入力部1aよりの水平データD1及び
垂直データD2とに基づき水平及び垂直のＣＣＤ素子駆動
信号D4を発生し、同駆動信号でＰＡＬ方式用のＣＣＤ素
子を駆動する駆動信号発生部である。
【００１０】次に、本発明の動作につき、アスペクト比
４対３のＰＡＬ方式用ＣＣＤ素子を使用して16対９のNT
SC方式映像を得る場合を例として説明する。ＰＡＬ方式
用のＣＣＤ素子２はその走査線数がNTSC方式に較べて多
いことから画素数が多く、その有効画素数は、垂直方向
が約582 画素、水平方向が約752 画素の計約44万画素で
ある。一方、アスペクト比が16対９で、走査線が525 本
のワイド（横長）テレビ受像機（NTSC方式）に対応する
には垂直方向の有効画素数が494 画素必要である。これ
に対し、ＰＡＬ方式用のＣＣＤ素子２の垂直方向有効画
素数は前記のように582 画素であるので、両者の差、88
画素（582 −494 ）は不要となる。この不要な画素分に
ついてはカメラから出力されないようにする。つまり、
捨てることになる。
４対３のＰＡＬ方式用ＣＣＤ素子を使用して16対９のNT
SC方式映像を得る場合を例として説明する。ＰＡＬ方式
用のＣＣＤ素子２はその走査線数がNTSC方式に較べて多
いことから画素数が多く、その有効画素数は、垂直方向
が約582 画素、水平方向が約752 画素の計約44万画素で
ある。一方、アスペクト比が16対９で、走査線が525 本
のワイド（横長）テレビ受像機（NTSC方式）に対応する
には垂直方向の有効画素数が494 画素必要である。これ
に対し、ＰＡＬ方式用のＣＣＤ素子２の垂直方向有効画
素数は前記のように582 画素であるので、両者の差、88
画素（582 −494 ）は不要となる。この不要な画素分に
ついてはカメラから出力されないようにする。つまり、
捨てることになる。
【００１１】また、上記16対９に対応するための水平方
向有効画素数としては852 画素必要である。しかし、Ｐ
ＡＬ方式用のＣＣＤ素子２の水平方向有効画素数は上記
のように752 画素であるので100 画素不足となる。従っ
て、この不足のままでは16対９に対し、画面左右で約１
割不足したアスペクト比となる。以上を図示したものが
図２である。なお、前記の垂直方向有効画素数494 は走
査線525 本分から垂直帰線期間分を差し引いた数であ
り、水平方向有効画素数852 も同様に水平水平帰線期間
分を差し引いた数である。
向有効画素数としては852 画素必要である。しかし、Ｐ
ＡＬ方式用のＣＣＤ素子２の水平方向有効画素数は上記
のように752 画素であるので100 画素不足となる。従っ
て、この不足のままでは16対９に対し、画面左右で約１
割不足したアスペクト比となる。以上を図示したものが
図２である。なお、前記の垂直方向有効画素数494 は走
査線525 本分から垂直帰線期間分を差し引いた数であ
り、水平方向有効画素数852 も同様に水平水平帰線期間
分を差し引いた数である。
【００１２】上記水平方向の有効画素数の不足を解決す
るため、水平伸長回路１によりこの不足分を補正する。
即ち、ＣＣＤ素子２から出力される映像のアスペクト比
が所要のもの（16対９）となるに要するＣＣＤ水平駆動
信号を水平伸長回路１により生成する。具体的には次の
ように行う。入力部1aにより変換するアスペクト比を指
定する。この指定により水平データD1と垂直データD2と
が出力され、同水平データD1はカウンタ1dと駆動信号発
生部３へ送られ、同垂直データD2は駆動信号発生部３へ
それぞれ送られる。
るため、水平伸長回路１によりこの不足分を補正する。
即ち、ＣＣＤ素子２から出力される映像のアスペクト比
が所要のもの（16対９）となるに要するＣＣＤ水平駆動
信号を水平伸長回路１により生成する。具体的には次の
ように行う。入力部1aにより変換するアスペクト比を指
定する。この指定により水平データD1と垂直データD2と
が出力され、同水平データD1はカウンタ1dと駆動信号発
生部３へ送られ、同垂直データD2は駆動信号発生部３へ
それぞれ送られる。
【００１３】一方、水平同期信号発生部1bでは水平同期
信号を発生し、クロック信号発生部1cでは所定のクロッ
ク信号を発生している。カウンタ1dはクロック信号発生
部1cのクロック信号をカウントし、入力される水平デー
タD1と同期する水平タイミング信号D3を発生しＰＬＬ回
路1eへ送る。ＰＬＬ回路1eでは同水平タイミング信号D3
を、水平同期信号発生部1bよりの水平同期信号と位相比
較し、同水平タイミング信号D3の位相が水平同期信号と
位相と一致するようにクロック信号発生部1cで発生する
クロック信号の位相を制御する。この位相制御により、
クロック信号発生部1cより出力されるクロック信号CKは
水平データD1に対応したものとなる。同クロック信号CK
を駆動信号発生部３送る。駆動信号発生部３はクロック
信号CK、水平データD1及び垂直データD2とに基づき、Ｐ
ＡＬ方式用ＣＣＤ素子２を駆動する水平駆動信号D4及び
垂直駆動信号D5を発生する。この駆動信号D4、D5は同Ｃ
ＣＤ素子２よりアスペクト比16対９の映像信号を出力さ
せるためのものであり、両者ともパルス信号である。こ
の駆動信号D4、D5で駆動されるＣＣＤ素子２は16対９の
アスペクト比の映像信号Voを出力する。
信号を発生し、クロック信号発生部1cでは所定のクロッ
ク信号を発生している。カウンタ1dはクロック信号発生
部1cのクロック信号をカウントし、入力される水平デー
タD1と同期する水平タイミング信号D3を発生しＰＬＬ回
路1eへ送る。ＰＬＬ回路1eでは同水平タイミング信号D3
を、水平同期信号発生部1bよりの水平同期信号と位相比
較し、同水平タイミング信号D3の位相が水平同期信号と
位相と一致するようにクロック信号発生部1cで発生する
クロック信号の位相を制御する。この位相制御により、
クロック信号発生部1cより出力されるクロック信号CKは
水平データD1に対応したものとなる。同クロック信号CK
を駆動信号発生部３送る。駆動信号発生部３はクロック
信号CK、水平データD1及び垂直データD2とに基づき、Ｐ
ＡＬ方式用ＣＣＤ素子２を駆動する水平駆動信号D4及び
垂直駆動信号D5を発生する。この駆動信号D4、D5は同Ｃ
ＣＤ素子２よりアスペクト比16対９の映像信号を出力さ
せるためのものであり、両者ともパルス信号である。こ
の駆動信号D4、D5で駆動されるＣＣＤ素子２は16対９の
アスペクト比の映像信号Voを出力する。
【００１４】以上は、現在一般化しているアスペクト比
４対３のＰＡＬ方式用ＣＣＤ素子から同16対９のNTSC方
式映像を得る方法であるが、水平、垂直とも所要の画素
数が得られるＣＣＤ素子を利用する場合には上述のよう
な水平伸長回路は不要となる。この場合には駆動信号発
生部３に水平データD1、垂直データD2双方を直接入力
し、所要の駆動信号を発生せしめＣＣＤ素子を駆動す
る。これにより、ＣＣＤ素子からは16対９のNTSC方式映
像が出力される。また、上述での説明はアスペクト比16
対９のNTSC方式への変換であるが、ＰＡＬ方式における
アスペクト比16対９への変換も可能である。ただし、Ｐ
ＡＬ方式の走査線数は625 本であるので、16対９に変換
した場合にもこの走査線数に対応できる画素数（582 画
素数以上）を有するＣＣＤ素子を使用することが前提と
なる。この前提を満たす限り、前述のNTSC方式への変換
と同様の手段によりアスペクト比16対９のＰＡＬ方式映
像を得ることができる。
４対３のＰＡＬ方式用ＣＣＤ素子から同16対９のNTSC方
式映像を得る方法であるが、水平、垂直とも所要の画素
数が得られるＣＣＤ素子を利用する場合には上述のよう
な水平伸長回路は不要となる。この場合には駆動信号発
生部３に水平データD1、垂直データD2双方を直接入力
し、所要の駆動信号を発生せしめＣＣＤ素子を駆動す
る。これにより、ＣＣＤ素子からは16対９のNTSC方式映
像が出力される。また、上述での説明はアスペクト比16
対９のNTSC方式への変換であるが、ＰＡＬ方式における
アスペクト比16対９への変換も可能である。ただし、Ｐ
ＡＬ方式の走査線数は625 本であるので、16対９に変換
した場合にもこの走査線数に対応できる画素数（582 画
素数以上）を有するＣＣＤ素子を使用することが前提と
なる。この前提を満たす限り、前述のNTSC方式への変換
と同様の手段によりアスペクト比16対９のＰＡＬ方式映
像を得ることができる。
【００１５】
【発明の効果】以上説明したように本発明によれば、一
般的素子として実存するアスペクト比４対３のＰＡＬ方
式用ＣＣＤ素子を利用し、現在我が国で普及しつつある
16対９のワイド（横長）テレビ受像機に対応するカメラ
映像を得ることができる。本発明は、上述のように一般
的素子として汎用しているものを前提とし、また、走査
線数は所要数確保している。従って、有効走査線数をカ
ットしてアスペクト比を変換する方法とは異なり、走査
線数の不足に起因して垂直方向が荒くなることによる垂
直方向の解像度不足という欠点がない。また、一般的素
子のためにアスペクト比変換が安価に実現できる。さら
に、画素数の多いＣＣＤ素子を使用することで、本発明
をＰＡＬ方式におけるアスペクト比16対９への変換にも
応用できる。
般的素子として実存するアスペクト比４対３のＰＡＬ方
式用ＣＣＤ素子を利用し、現在我が国で普及しつつある
16対９のワイド（横長）テレビ受像機に対応するカメラ
映像を得ることができる。本発明は、上述のように一般
的素子として汎用しているものを前提とし、また、走査
線数は所要数確保している。従って、有効走査線数をカ
ットしてアスペクト比を変換する方法とは異なり、走査
線数の不足に起因して垂直方向が荒くなることによる垂
直方向の解像度不足という欠点がない。また、一般的素
子のためにアスペクト比変換が安価に実現できる。さら
に、画素数の多いＣＣＤ素子を使用することで、本発明
をＰＡＬ方式におけるアスペクト比16対９への変換にも
応用できる。
【図１】本発明によるＣＣＤカメラの一実施例を示す要
部ブロック図である。
部ブロック図である。
【図２】図１を説明するためのアスペクト比説明図であ
る。
る。
【図３】従来のアスペクト比変換を説明するためのアス
ペクト比説明図である。
ペクト比説明図である。
１ 水平伸長回路 1a 入力部 1b 水平同期信号発生部 1c クロック信号発生部 1d カウンタ 1e ＰＬＬ回路 ２ 駆動信号発生部 ３ ＰＡＬ方式用ＣＣＤ素子
Claims (3)
- 【請求項１】 水平同期信号を発生する水平同期信号発
生部と、クロック信号を発生するクロック信号発生部
と、前記クロック信号発生部で発生したクロック信号を
カウントし、アスペクト比設定に係る水平データに同期
した所定の水平タイミング信号を発生するカウンタと、
前記水平同期信号発生部よりの水平同期信号と前記カウ
ンタからの水平タイミング信号とを位相比較し、同位相
比較に基づき前記クロック信号発生部が発生するクロッ
ク信号の位相を制御するＰＬＬ回路とを備えてなる水平
伸長回路と、撮像用のＣＣＤ素子と、前記水平伸長回路
におけるクロック信号発生部よりの前記位相制御された
クロック信号と、アスペクト比設定に係る前記水平デー
タ及び垂直データとに基づき水平及び垂直のＣＣＤ素子
駆動信号を発生し、同駆動信号でＣＣＤ素子を駆動する
ことにより同ＣＣＤ素子より所要アスペクト比の映像を
出力させる駆動信号発生部とで構成したことを特徴とす
るＣＣＤカメラ。 - 【請求項２】 変換するアスペクト比に係る水平データ
と垂直データとを設定する入力部を設けるとともに、前
記ＣＣＤ素子にアスペクト比が４対３のＰＡＬ方式用Ｃ
ＣＤ素子を使用し、アスペクト比が１６対９のＮＴＳＣ
方式へ変換するようにしたことを特徴とする請求項１記
載のＣＣＤカメラ。 - 【請求項３】 変換するアスペクト比に係る水平データ
と垂直データとを設定する入力部を設けるとともに、５
８２画素数以上の画素数を有するＣＣＤ素子を使用し、
アスペクト比が１６対９のＰＡＬ方式へ変換するように
したことを特徴とする請求項１のＣＣＤカメラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6225255A JPH0888802A (ja) | 1994-09-20 | 1994-09-20 | Ｃｃｄカメラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6225255A JPH0888802A (ja) | 1994-09-20 | 1994-09-20 | Ｃｃｄカメラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0888802A true JPH0888802A (ja) | 1996-04-02 |
Family
ID=16826451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6225255A Pending JPH0888802A (ja) | 1994-09-20 | 1994-09-20 | Ｃｃｄカメラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0888802A (ja) |
-
1994
- 1994-09-20 JP JP6225255A patent/JPH0888802A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5144445A (en) | Solid-state image pickup apparatus having a plurality of photoelectric transducers arranged in a matrix | |
| US5489945A (en) | Timing logic system and method for selectably controlling a high resolution charge coupled device image sensor of the type having two line pixel registers to provide a high resolution mode and alternatively a television resolution mode of picture imaging | |
| JP3060799B2 (ja) | 順次走査信号処理システム | |
| JP2001086391A (ja) | 撮像装置 | |
| KR970006299B1 (ko) | 촬상 장치 | |
| KR100943932B1 (ko) | 촬상장치 | |
| JPH0888802A (ja) | Ｃｃｄカメラ | |
| JP3009206B2 (ja) | ビデオカメラ装置 | |
| US5187582A (en) | Solid-state image pickup apparatus for inserting an image in a main screen | |
| JP3351804B2 (ja) | ビデオカメラ装置 | |
| EP0865198A2 (en) | Method and device for arranging digitized image signals or data in orthogonal rows and columns | |
| JPH0846871A (ja) | 撮像装置 | |
| JP2951132B2 (ja) | テレビインターホン装置 | |
| JP2911133B2 (ja) | ハイビジョン受信機の時間圧縮装置 | |
| KR0164255B1 (ko) | 비디오 촬영용 영상신호 변환장치 | |
| JP2003060974A (ja) | テレビジョンカメラ装置 | |
| JP2744577B2 (ja) | 固体撮像装置の映像位相調整回路 | |
| JP3078024B2 (ja) | 映像信号記録再生処理装置 | |
| JP2539919B2 (ja) | ハイビジョン受信機の時間軸圧縮装置 | |
| JPH0884299A (ja) | 固体撮像装置 | |
| JPH0564082A (ja) | 固体撮像装置 | |
| JP3712287B2 (ja) | ビデオ画像表示方式 | |
| JPH0730807A (ja) | 撮像装置 | |
| JP2002125141A (ja) | ビデオカメラ装置 | |
| JPH0316482A (ja) | 撮像装置 |