JPH0895076A - Liquid crystal display device - Google Patents

Liquid crystal display device

Info

Publication number
JPH0895076A
JPH0895076A JP22969994A JP22969994A JPH0895076A JP H0895076 A JPH0895076 A JP H0895076A JP 22969994 A JP22969994 A JP 22969994A JP 22969994 A JP22969994 A JP 22969994A JP H0895076 A JPH0895076 A JP H0895076A
Authority
JP
Japan
Prior art keywords
liquid crystal
substrate
drain
display device
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22969994A
Other languages
Japanese (ja)
Inventor
Toshio Shimada
敏男 島田
Noboru Shiida
昇 志比田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP22969994A priority Critical patent/JPH0895076A/en
Publication of JPH0895076A publication Critical patent/JPH0895076A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

PURPOSE: To prevent interference of signals between drain lines and between the drain lines and a common electrode generated by mixing conductive foreign matter in a sealant at sticking together substrate, and improve the yield, in a liquid crystal display device using a positive stagger type TFT. CONSTITUTION: In a sealant 40 forming area, laminated bodies 14ND, 14D, 15D, 16D constituted of the same material as that of a TFT part N+a-Si, a-Si, gate insulating layers, and gate electrode layers are coated on the upper and lower parts of drain lines 13L. Hereby, even if conductive foreign matter 41 is mixed in the sealant 40, it is insulated by a gate insulating layer 16D, and hence interference of signals between the drain lines 13L and between the drain lines 13L and a common electrode 21 is prevented. In addition, the number of processes is not supplemented, and hence increase of the cost can be avoided.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は液晶表示装置に関し、特
に、製造工程中の異物に対する対策を立て歩留まりを向
上した液晶表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly to a liquid crystal display device which has improved yield by taking measures against foreign matters during the manufacturing process.

【0002】[0002]

【従来の技術】液晶表示装置は薄型、軽量、低消費電力
などの特徴があり、OA機器、AV機器などの分野で実
用化が進んでいる。特に、スイッチング素子として、薄
膜トランジスタ(以下、TFTと略す)を用いたアクテ
ィブマトリクス型は、原理的にデューティ比100%の
スタティック駆動をマルチプレクス的に行うことがで
き、大画面、高精細な動画ディスプレイに使用されてい
る。
2. Description of the Related Art Liquid crystal display devices are characterized by thinness, light weight and low power consumption, and are being put to practical use in the fields of OA equipment, AV equipment and the like. In particular, the active matrix type using a thin film transistor (hereinafter abbreviated as TFT) as a switching element can perform static driving with a duty ratio of 100% in a multiplexed manner in principle, and has a large screen and a high-definition moving image display. Is used for.

【0003】アクティブマトリクス型液晶表示装置は、
マトリクス状に配置された表示電極と各表示電極に接続
されたTFTを有する基板(TFT基板)と、共通電極
を有する基板(対向基板)を貼り合わせ、隙間に液晶を
封入することにより構成される。TFTは表示電極への
データ信号入力を選択するスイッチング素子であり、ゲ
ート電極、ドレイン電極、ソース電極、及び、非単結晶
半導体層より構成される。それぞれの電極はゲートライ
ン、ドレインライン及び表示電極に接続され、また、非
単結晶半導体層はアモルファスシリコン(a−Si)や
ポリシリコン(p−Si)であり、チャンネル層として
機能する。ゲートライン群は線順次に走査選択されて1
走査線上の全てのTFTをONとし、これと同期したデ
ータ信号が各ドレインラインを介してそれぞれの表示電
極に入力される。共通電極は走査信号に同期して電圧が
設定されて、対向する各表示電極との間の電圧により間
隙の液晶を駆動し、これにより光の透過率が表示画素ご
とに調整され、各表示画素の階調表示の合成が表示画像
として視認される。
The active matrix type liquid crystal display device is
It is configured by bonding a substrate (TFT substrate) having display electrodes arranged in a matrix and TFTs connected to each display electrode (TFT substrate) and a substrate having a common electrode (counter substrate) and enclosing a liquid crystal in the gap. . The TFT is a switching element that selects a data signal input to the display electrode, and includes a gate electrode, a drain electrode, a source electrode, and a non-single-crystal semiconductor layer. Each electrode is connected to a gate line, a drain line, and a display electrode, and the non-single crystal semiconductor layer is amorphous silicon (a-Si) or polysilicon (p-Si) and functions as a channel layer. The gate line group is line-sequentially scanned and selected to 1
All the TFTs on the scanning line are turned on, and a data signal synchronized with this is input to each display electrode via each drain line. A voltage is set to the common electrode in synchronization with the scanning signal, and the liquid crystal in the gap is driven by the voltage between the display electrodes facing each other, whereby the light transmittance is adjusted for each display pixel, and each display pixel is adjusted. The combination of the gradation display is visually recognized as a display image.

【0004】TFTとして、ゲートを上層に配した正ス
タガー型を用いた場合、TFT基板の製造はマスク数3
枚で製造が可能であり、コストが低い。図2は、正スタ
ガー型TFTを用いた液晶表示装置の平面図(a)とそ
のB−B線に沿った断面図(b)である。ガラスなどの
透明な基板(10)上に、TFTへの光の入射を防ぐ遮
光層(11)が、Crなどにより形成され、これを覆っ
て層間絶縁層(12)が形成されている。層間絶縁層
(12)上には、ソース電極(13S)部を有した表示
電極(13P)がマトリクス状に配置され、表示電極
(13P)の列間には、ドレイン電極(13D)部を有
したドレインライン(13L)が配置されている。これ
らは、いずれもITOにより形成されている。ソース電
極(13S)とドレイン電極(13D)上には、チャン
ネル層となるa−Si(14)、SiNXなどのゲート
絶縁層(15)、及び、Alなどのゲート電極(16
G)が積層されてTFTを構成している。ゲートライン
(16L)は、TFT部と同一材料のa−Si(14)
及びゲート絶縁層(15)からなる積層体上に配置され
ており、ゲート電極(16G)と一体でAlにより形成
されている。また、a−Si(14)とソース電極(1
3S)、及び、a−Si(14)とドレイン電極(13
D)の間には、燐などの不純物イオンを大量に注入にし
て抵抗を下げたN+型a−Si(14N)を介在させ、
オーミック特性を向上している。これらを覆う全面に
は、液晶の配向を制御する目的で、ポリイミドなどの配
向膜(17)を形成し所定のラビング処理を施すことに
より表面処理がなされている。
When a positive stagger type having a gate arranged on the upper layer is used as the TFT, the number of masks is 3 when manufacturing the TFT substrate.
It can be manufactured in one piece, and the cost is low. FIG. 2 is a plan view (a) of a liquid crystal display device using a positive stagger type TFT and a cross-sectional view (b) taken along line BB thereof. On a transparent substrate (10) such as glass, a light shielding layer (11) for preventing light from entering a TFT is formed of Cr or the like, and an interlayer insulating layer (12) is formed so as to cover the light shielding layer (11). Display electrodes (13P) having source electrodes (13S) are arranged in a matrix on the interlayer insulating layer (12), and drain electrodes (13D) are provided between columns of the display electrodes (13P). The drain line (13L) is arranged. All of these are made of ITO. On the source electrode (13S) and the drain electrode (13D), a-Si (14) serving as a channel layer, a gate insulating layer (15) such as SiNx, and a gate electrode (16) such as Al.
G) is laminated to form a TFT. The gate line (16L) is a-Si (14) made of the same material as the TFT part.
And a gate insulating layer (15), and is formed of Al integrally with the gate electrode (16G). In addition, a-Si (14) and the source electrode (1
3S) and a-Si (14) and the drain electrode (13
Between the D), N + type a-Si (14N) whose resistance is lowered by interposing a large amount of impurity ions such as phosphorus is interposed,
Improves ohmic characteristics. The entire surface covering these is subjected to surface treatment by forming an alignment film (17) of polyimide or the like and performing a predetermined rubbing treatment for the purpose of controlling the alignment of the liquid crystal.

【0005】こような構造のTFT基板に対向して配置
された透明基板(20)上には、ITOの共通電極(2
1)が全面的に形成され、更に表面には、TFT基板側
と同様に配向膜(22)が形成され、対向基板となって
いる。これらTFT基板と対向基板は、エポキシ樹脂な
どのシール剤によって周端部で固定することにより数μ
mの間隙を持って貼り合わされ、この間隙に液晶(3
0)を注入して、注入口を封止剤で塞いで液晶が密封さ
れる。
On the transparent substrate (20) arranged facing the TFT substrate having such a structure, the common electrode (2) of ITO is formed.
1) is formed on the entire surface, and an alignment film (22) is formed on the surface in the same manner as on the TFT substrate side to serve as a counter substrate. By fixing these TFT substrate and counter substrate at the peripheral edge with a sealing agent such as epoxy resin
m and a liquid crystal (3
0) is injected and the injection port is closed with a sealant to seal the liquid crystal.

【0006】[0006]

【発明が解決しようとする課題】従来の液晶表示装置で
は、周端の貼り合わせ部分において、露出したドレイン
ライン(13L)が形成された基板(10)上でシール
剤(40)により対向基板側と貼り合わされているた
め、シール剤(40)中に導電性の異物(41)が混入
した場合、ドレインライン(13L)間、及び、ドレイ
ンライン(13L)と共通電極(21)との間で干渉や
混信が生じていた。図3にドレイン側周端部の平面図
(a)とそのC−C線に沿った断面図(b)を示す。ド
レイライン(13L)は画素部から延在されて基板端の
ドレイン入力端子(13T)につながっており、シール
剤(40)により共通電極(21)が形成された対向基
板に接着されている。
In the conventional liquid crystal display device, the sealing material (40) is applied to the opposite substrate side on the substrate (10) on which the exposed drain line (13L) is formed at the bonding portion at the peripheral edge. When the conductive foreign substance (41) is mixed in the sealant (40), it is bonded between the drain lines (13L) and between the drain line (13L) and the common electrode (21). There was interference and interference. FIG. 3 shows a plan view (a) of the drain-side peripheral end portion and a cross-sectional view (b) taken along line C-C thereof. The drain line (13L) extends from the pixel portion and is connected to the drain input terminal (13T) at the substrate end, and is bonded to the counter substrate on which the common electrode (21) is formed by the sealant (40).

【0007】TFT基板と対向基板の貼り合わせは、T
FT基板上の周端部にシール剤(40)を塗布する工
程、基板上に、セルギャップを一定に保つためにガラス
ファイバーなどのスペーサーを散布する工程、位置合わ
せをして対向基板を貼り合わせて固定する工程により行
われる。例えば、シール剤(40)の塗布時に金属片な
どの導電性の異物(41)があった場合、これがシール
剤(40)中に残って、そのまま対向基板に貼り合わさ
れる。
The bonding between the TFT substrate and the counter substrate is T
Step of applying a sealant (40) on the peripheral edge of the FT substrate, step of spraying a spacer such as glass fiber on the substrate to keep the cell gap constant, and aligning and facing the opposite substrate It is performed by the process of fixing. For example, when there is a conductive foreign substance (41) such as a metal piece when the sealant (40) is applied, this remains in the sealant (40) and is directly bonded to the counter substrate.

【0008】このように、導電性異物(41)により、
ドレインライン(13L)どうし、または、ドレインラ
イン(13L)と共通電極(21)が接続されると、デ
ータ信号の干渉や混信が生じ、表示品位の低下を招いて
いた。
Thus, the conductive foreign matter (41) causes
When the drain lines (13L) are connected to each other or the drain line (13L) and the common electrode (21) are connected to each other, interference and interference of data signals occur, resulting in deterioration of display quality.

【0009】[0009]

【課題を解決するための手段】本発明はこの課題を解決
するために成されたもので、第1に、対向して配置され
た2枚の基板と、前記2枚の基板の対向表面に所定のパ
ターンに形成された導電層と、前記2枚の基板間に狭持
された液晶と、周端部で前記2枚の基板を貼り合わせる
とともに前記液晶を密封する接着剤とから構成された液
晶表示装置において、前記接着剤と少なくとも前記一方
の基板との間には、前記導電層上に形成された絶縁層が
介在している構成である。
SUMMARY OF THE INVENTION The present invention has been made to solve this problem. Firstly, two substrates arranged to face each other and the facing surfaces of the two substrates are provided. It is composed of a conductive layer formed in a predetermined pattern, a liquid crystal sandwiched between the two substrates, and an adhesive for bonding the two substrates at the peripheral edge and sealing the liquid crystal. In the liquid crystal display device, an insulating layer formed on the conductive layer is interposed between the adhesive and at least the one substrate.

【0010】第2に、互いに対向して配置された第1の
基板及び第2の基板と、前記第1の基板の対向表面に形
成された複数の表示電極、該表示電極の間に形成された
ドレインライン、前記表示電極と一体のソース電極、前
記ドレインラインと一体のドレイン電極、及び、前記ソ
ース電極と前記ドレイン電極上に積層された半導体層、
絶縁層、及び、金属層からなるゲート電極により構成さ
れる薄膜トランジスタと、前記第2の基板の対向表面に
全面的に形成された共通電極と、前記第1及び第2の基
板間に狭持された液晶と、周端部で前記第1及び第2の
基板を貼り合わせるとともに前記液晶を密封する接着剤
とから構成された液晶表示装置において、前記ドレイン
ライン上には、前記接着剤との接触部において、前記絶
縁層、前記半導体層及び前記金属層と同一材料からなる
積層体が形成された構成である。
Secondly, a first substrate and a second substrate which are arranged to face each other, a plurality of display electrodes formed on the facing surface of the first substrate, and a plurality of display electrodes formed between the display electrodes. A drain line, a source electrode integrated with the display electrode, a drain electrode integrated with the drain line, and a semiconductor layer laminated on the source electrode and the drain electrode,
A thin film transistor including an insulating layer and a gate electrode formed of a metal layer, a common electrode formed entirely on the opposite surface of the second substrate, and a thin film transistor sandwiched between the first and second substrates. In a liquid crystal display device comprising a liquid crystal and an adhesive that bonds the first and second substrates together at the peripheral edge and seals the liquid crystal, the drain line is in contact with the adhesive. In the section, a laminated body made of the same material as the insulating layer, the semiconductor layer, and the metal layer is formed.

【0011】第3に、第2の構成において、前記積層体
は前記各ドレインラインに交差する方向に一体的に延長
されたライン状に形成された構成である。
Thirdly, in the second structure, the laminated body is formed in a line shape integrally extending in a direction intersecting with the drain lines.

【0012】[0012]

【作用】前記第1の構成で、導電層と接着剤の間に絶縁
層を介在させることにより、接着剤中に導電性の異物が
混入しても、導電層のパターン間、及び、貼り合わされ
た基板間での信号の干渉や混線が防止される。前記第2
の構成で、接着剤との接触部において、ドレインライン
上に絶縁層を形成することにより、接着剤中に導電性の
異物が混入していても、ドレインライン間、及び、ドレ
インラインと共通電極間の干渉や混信が防止される。更
に、ドレインライ上の接着剤との接触部において、薄膜
トランジスタの半導体層、絶縁層及び金属層と同一材料
からなる積層体を形成することにより、製造に要するマ
スク数を増やすこと無く、ドレインライン間、及び、ド
レインラインと共通電極間の干渉や混信を防止すること
ができる。
With the first structure, the insulating layer is interposed between the conductive layer and the adhesive, so that even if a conductive foreign substance is mixed in the adhesive, the conductive layers are adhered to each other and between the patterns. It is possible to prevent signal interference and crosstalk between the substrates. The second
With the above structure, by forming an insulating layer on the drain line at the contact portion with the adhesive, even if a conductive foreign substance is mixed in the adhesive, between the drain lines and between the drain line and the common electrode. Interference and interference are prevented. Furthermore, by forming a laminated body made of the same material as the semiconductor layer, the insulating layer, and the metal layer of the thin film transistor at the contact portion with the adhesive on the drain line, the number of masks required for manufacturing can be increased without increasing the number of masks between drain lines. Also, it is possible to prevent interference and interference between the drain line and the common electrode.

【0013】前記第3の構成で、各ドレインライン上に
被覆された積層体を一体とすることにより、各ドレイン
ラインが高抵抗の半導体層により共通に接続されて静電
気が拡散されるので、静電破壊が防がれる。
In the third structure, by integrally forming the laminated body coated on each drain line, each drain line is commonly connected by the high-resistance semiconductor layer and the static electricity is diffused. Electric breakdown is prevented.

【0014】[0014]

【実施例】続いて、本発明の実施例を図面を参照しなが
ら説明する。図1は、本実施例に係る液晶表示装置の周
端部の平面図(a)とそのA−A線に沿った断面図
(b)である。画素部は図2と同じ構造である。また図
1において、図2及び従来例の図3と同じ対象物につい
ては同一の符号を付している。
Embodiments of the present invention will now be described with reference to the drawings. FIG. 1 is a plan view (a) of a peripheral edge portion of a liquid crystal display device according to the present embodiment and a cross-sectional view (b) taken along line AA thereof. The pixel portion has the same structure as in FIG. Further, in FIG. 1, the same objects as those in FIG. 2 and FIG. 3 of the conventional example are designated by the same reference numerals.

【0015】ガラスなどの透明な基板(10)上には、
遮光層(11)上に被覆された層間絶縁層(12)が形
成され、層間絶縁層(12)上には、画素部から延在さ
れたドレインライン(13L)が形成されている。ドレ
インライン(13L)は、更に、基板端部のドレイン入
力端子(13T)に接続されている。シール剤(40)
の形成領域には、ドレイライン(13L)を覆ってTF
Tと同一材料のN+a−Si(14ND)、a−Si
(14D)、ゲート絶縁層(15D)、及び、ゲート層
(16D)が積層されている。シール剤(40)は、ド
レインラン(13L)上においては、前記積層体(14
ND,14D,15D,16D)の形成領域に位置して
形成され、対向基板側の共通電極(21)に接着されて
いる。
On a transparent substrate (10) such as glass,
An interlayer insulating layer (12) covering the light shielding layer (11) is formed, and a drain line (13L) extending from the pixel portion is formed on the interlayer insulating layer (12). The drain line (13L) is further connected to the drain input terminal (13T) at the end of the substrate. Sealant (40)
In the formation area of TF, cover the dray line (13L) and TF
N + a-Si (14ND), a-Si, the same material as T
(14D), the gate insulating layer (15D), and the gate layer (16D) are laminated. On the drain run (13 L), the sealant (40) is applied to the laminated body (14
ND, 14D, 15D, 16D) are formed in the formation region and are bonded to the common electrode (21) on the counter substrate side.

【0016】この構成により、基板の貼り合わせ工程に
おいて、導電性の異物(41)が存在してシール剤(4
0)中に混入された場合でも、各ドレインライン(13
L)は、ゲート絶縁層(15D)によって覆われて絶縁
さているので、ドレインライン間(13L)、及び、ド
レインライン(13L)と共通電極(21)間の干渉や
混信が防止される。
With this structure, in the step of bonding the substrates, the conductive foreign matter (41) is present and the sealant (4) is present.
0) even if mixed in each drain line (13
Since L) is covered and insulated by the gate insulating layer (15D), interference and interference between the drain lines (13L) and between the drain line (13L) and the common electrode (21) are prevented.

【0017】このような液晶表示装置は以下のように製
造される。まず、ガラスなどの透明な基板(10)上
に、Crをスパッタリングにより2000Å程度の厚さ
に積層し、これをエッチングすることにより遮光層(1
1)を形成する。続いて、窒化シリコンをCVDにより
成膜して層間絶縁層(12)を形成し、遮光層(11)
を被覆している。次に、層間絶縁層(12)上に、IT
Oをスパッタリングにより1000Å程度の厚さに、N
+a−Si(14N)を200〜300Å程度の厚さに
順次積層し、これら両膜(12,14N)をエッチング
することにより、表示電極(13P)、ドレインライン
(13L)、ソース電極(13S)及びドレイン電極
(13D)を形成する。次に、ソース・ドレイン配線
(13)が形成された基板上に、プラズマCVDにより
a−Si(14)を500〜1000Å程度の厚さに積
層し、引き続き、プラズマCVDによりゲート絶縁層
(15)となる窒化シリコンを2000〜4000Åの
厚さに積層し、次に、ゲート配線(16)となるAlを
スパッタリングにより4000Å程度の厚さに積層す
る。このように順次積層されたAl、SiNX、a−S
i及びN+a−Siは、ゲートライン(16L)とゲー
ト電極(16G)のパターン、及び、基板端部のシール
剤(40)形成領域のドレインライン(13L)を覆う
パターンに形成されたエッチングレジストをマスクにし
たエッチングにより、不要な部分が除去される。ここれ
により、ソース及びドレイン電極(13S,13D)上
にN+a−Si(14N)、a−Si(14)、ゲート
絶縁層(15)及びゲート電極(16G)が積層されて
なるTFT、及び、SiNXとa−Siの積層体上のA
lからなるゲートライン(16L)が形成されるととも
に、シール剤(40)形成領域のドレインライン(13
L)上にはN+a−Si(14ND)、a−Si(14
D)、ゲート絶縁層(15D)及びゲート層(16D)
からなる積層体が形成される。
Such a liquid crystal display device is manufactured as follows. First, Cr is deposited on a transparent substrate (10) such as glass to a thickness of about 2000 Å by sputtering, and this is etched to form a light-shielding layer (1
1) is formed. Subsequently, a silicon nitride film is formed by CVD to form an interlayer insulating layer (12), and a light shielding layer (11)
Is covered. Next, on the interlayer insulating layer (12), IT
By sputtering O to a thickness of about 1000Å, N
+ a-Si (14N) is sequentially laminated to a thickness of about 200 to 300Å, and these films (12, 14N) are etched to form a display electrode (13P), a drain line (13L) and a source electrode (13S). ) And a drain electrode (13D) are formed. Next, on the substrate on which the source / drain wirings (13) are formed, a-Si (14) is laminated to a thickness of about 500 to 1000 Å by plasma CVD, and then the gate insulating layer (15) is formed by plasma CVD. Is deposited to a thickness of 2000 to 4000 Å, and then Al to be the gate wiring (16) is deposited to a thickness of about 4000 Å by sputtering. Al, SiNx, and a-S sequentially laminated in this way
The i and N + a-Si are formed by etching in a pattern of the gate line (16L) and the gate electrode (16G) and a pattern of covering the drain line (13L) in the sealant (40) forming region at the edge of the substrate. The unnecessary portion is removed by etching using the resist as a mask. As a result, a TFT in which N + a-Si (14N), a-Si (14), a gate insulating layer (15) and a gate electrode (16G) are laminated on the source and drain electrodes (13S, 13D), And A on the stack of SiNX and a-Si
and a drain line (13L) in the sealant (40) forming region is formed.
L +) has N + a-Si (14ND) and a-Si (14ND).
D), gate insulating layer (15D) and gate layer (16D)
Is formed.

【0018】なお、図1では、各積層体(14ND,1
4D,15D,16D)は、それぞれのドレインライン
(13L)ごとに分離されて設けられているが、一体で
形成してもよい。この場合、ゲート層(15D)はフロ
ーティングであるので、ドレイン入力側の静電気対策に
なる。即ち、ドレインライン(13L)上に少なくとも
ゲート絶縁層(15D)を残す目的で積層体(14N
D,14D,15D,16D)のパターニングを行う
が、この積層体(14ND,14D,15D,16D)
をライン状に一体形成することにより、各ドレインライ
ン(13L)は高抵抗なa−Si(14D)によって共
通に接続されるため、入力サージを別のライン(13
L)へ散らして静電破壊を防止する機能を果たす。
In FIG. 1, each laminate (14ND, 1
4D, 15D, 16D) are provided separately for each drain line (13L), but may be integrally formed. In this case, since the gate layer (15D) is floating, it serves as a countermeasure against static electricity on the drain input side. That is, in order to leave at least the gate insulating layer (15D) on the drain line (13L), the stacked body (14N
D, 14D, 15D, 16D), but this laminated body (14ND, 14D, 15D, 16D)
, The drain lines (13L) are commonly connected by a high resistance a-Si (14D).
L) to fulfill the function of preventing electrostatic breakdown.

【0019】このように、シール剤(40)形成領域に
おいてドレインライン(13L)上にN+a−Si、a
−Si、SiNX及びAlからなる積層体(14ND,
14D,15D,16D)を被覆することにより、ドレ
インライン(13L)間、及び、ドレインライン(13
L)と共通電極(21)間の干渉や混信を防止すること
ができるとともに、このような積層体(14ND,14
D,15D,16D)は、ゲート配線(16)のパター
ニング時に同時に形成されるので、製造コストの増大が
避けられる。
As described above, in the region where the sealant (40) is formed, N + a-Si, a is formed on the drain line (13L).
-Laminate (14ND, consisting of Si, SiNX and Al)
14D, 15D, 16D) to cover the drain lines (13L) and between the drain lines (13L).
L) and the common electrode (21) can be prevented from interfering with each other and interference, and such a laminate (14ND, 14ND)
Since D, 15D, 16D) are formed at the same time when the gate wiring (16) is patterned, an increase in manufacturing cost can be avoided.

【0020】[0020]

【効果】以上の説明から明らかな如く、本発明により、
コストを増大させることなく、製造工程中の異物によっ
て招かれるドレインライン間及びドレインラインと共通
電極間の信号の干渉や混信が防止され、信頼性が向上し
た。また、静電破壊対策を兼ねた構造も可能となり、更
に、歩留まりが向上した。
As is apparent from the above description, according to the present invention,
Without increasing the cost, signal interference and interference between the drain lines and between the drain lines and the common electrode, which are caused by foreign substances during the manufacturing process, were prevented, and reliability was improved. In addition, a structure that also serves as a measure against electrostatic breakdown is possible, and the yield is further improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例に係る液晶表示装置の要部を示
す平面図と断面図である。
FIG. 1 is a plan view and a cross-sectional view showing a main part of a liquid crystal display device according to an embodiment of the present invention.

【図2】液晶表示装置の画素部の平面図と断面図であ
る。
2A and 2B are a plan view and a cross-sectional view of a pixel portion of a liquid crystal display device.

【図3】従来の液晶表示装置の問題点を説明する平面図
と断面図である。
3A and 3B are a plan view and a cross-sectional view illustrating problems of a conventional liquid crystal display device.

【符号の説明】[Explanation of symbols]

10,20 基板 11 遮光層 12 層間絶縁膜 13,21 ITO 14 a−Si 15 SiNX 16 Al 17,22 配向膜 21 共通電極 30 液晶 40 シール剤 41 導電性の異物 10, 20 Substrate 11 Light-shielding layer 12 Interlayer insulating film 13, 21 ITO 14 a-Si 15 SiNX 16 Al 17, 22 Alignment film 21 Common electrode 30 Liquid crystal 40 Sealant 41 Conductive foreign matter

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 対向して配置された2枚の基板と、前記
2枚の基板の対向表面に所定のパターンに形成された導
電層と、前記2枚の基板間に狭持された液晶と、周端部
で前記2枚の基板を貼り合わせるとともに前記液晶を密
封する接着剤とから構成された液晶表示装置において、 前記接着剤と少なくとも前記一方の基板との間には、前
記導電層上に形成された絶縁層が介在していることを特
徴とする液晶表示装置。
1. A pair of substrates arranged to face each other, a conductive layer formed in a predetermined pattern on the facing surfaces of the two substrates, and a liquid crystal sandwiched between the two substrates. A liquid crystal display device comprising an adhesive that bonds the two substrates together at a peripheral edge portion and seals the liquid crystal, wherein the adhesive is on the conductive layer between at least the one substrate. A liquid crystal display device characterized in that an insulating layer formed on the substrate is interposed.
【請求項2】 互いに対向して配置された第1の基板及
び第2の基板と、前記第1の基板の対向表面に形成され
た複数の表示電極、該表示電極の間に形成されたドレイ
ンライン、前記表示電極と一体のソース電極、前記ドレ
インラインと一体のドレイン電極、及び、前記ソース電
極と前記ドレイン電極上に積層された半導体層、絶縁
層、及び、金属層からなるゲート電極により構成される
薄膜トランジスタと、前記第2の基板の対向表面に全面
的に形成された共通電極と、前記第1及び第2の基板間
に狭持された液晶と、周端部で前記第1及び第2の基板
を貼り合わせるとともに前記液晶を密封する接着剤とか
ら構成された液晶表示装置において、 前記ドレインライン上には、前記接着剤との接触部にお
いて、前記絶縁層、前記半導体層及び前記金属層と同一
材料からなる積層体が形成されていることを特徴とする
液晶表示装置。
2. A first substrate and a second substrate arranged to face each other, a plurality of display electrodes formed on the facing surface of the first substrate, and a drain formed between the display electrodes. Line, a source electrode integrated with the display electrode, a drain electrode integrated with the drain line, and a gate electrode composed of a semiconductor layer, an insulating layer, and a metal layer stacked on the source electrode and the drain electrode Thin film transistor, a common electrode formed entirely on the opposing surface of the second substrate, a liquid crystal sandwiched between the first and second substrates, and the first and the second liquid crystal at the peripheral edge. A liquid crystal display device comprising: an adhesive that bonds the two substrates together and seals the liquid crystal; and the insulating layer, the semiconductor layer, and the semiconductor layer on the drain line at a contact portion with the adhesive. The liquid crystal display device, wherein a stack of serial metal layer and the same material is formed.
【請求項3】 前記積層体は前記各ドレインラインに交
差する方向に一体的に延長されたライン状に形成されて
いることを特徴とする請求項2記載の液晶表示装置。
3. The liquid crystal display device according to claim 2, wherein the stacked body is formed in a line shape integrally extending in a direction intersecting with the drain lines.
JP22969994A 1994-09-26 1994-09-26 Liquid crystal display device Pending JPH0895076A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22969994A JPH0895076A (en) 1994-09-26 1994-09-26 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22969994A JPH0895076A (en) 1994-09-26 1994-09-26 Liquid crystal display device

Publications (1)

Publication Number Publication Date
JPH0895076A true JPH0895076A (en) 1996-04-12

Family

ID=16896321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22969994A Pending JPH0895076A (en) 1994-09-26 1994-09-26 Liquid crystal display device

Country Status (1)

Country Link
JP (1) JPH0895076A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7714974B2 (en) 2005-12-20 2010-05-11 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7714974B2 (en) 2005-12-20 2010-05-11 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same

Similar Documents

Publication Publication Date Title
JP4483235B2 (en) Transistor array substrate manufacturing method and transistor array substrate
US6078366A (en) Array substrate comprising semiconductor contact layers having same outline as signal lines
US5751381A (en) Active matrix LCD device with image signal lines having a multilayered structure
KR101031170B1 (en) Liquid crystal display device and liquid crystal display device manufacturing method
US20030137631A1 (en) Liquid crystal display device
KR100209277B1 (en) Tft array substrate and its manufactuaring method
JPH1020298A (en) Liquid crystal display
JPH09105952A (en) Active matrix type liquid crystal display
KR19980018480A (en) LCD Display
US5432625A (en) Display screen having opaque conductive optical mask and TFT of semiconductive, insulating, and conductive layers on first transparent conductive film
JPH0546932B2 (en)
US5875009A (en) Sequential staggered type thin film transistor
JP2003279944A (en) Liquid crystal display
JPH08101400A (en) Liquid crystal display device
KR100672626B1 (en) Liquid crystal panel and its manufacturing method
KR100488936B1 (en) LCD
JPH05210112A (en) Liquid crystal display device
JP3367821B2 (en) Active matrix substrate
JPH0895076A (en) Liquid crystal display device
JPH0882805A (en) Liquid crystal display device
JP2869238B2 (en) Active matrix type liquid crystal display
KR100679519B1 (en) Liquid crystal display
JP3719844B2 (en) Liquid crystal display element
JPH07325314A (en) Liquid crystal display device
JPH07152047A (en) Liquid crystal display device