JPH0895906A - バス調停装置 - Google Patents
バス調停装置Info
- Publication number
- JPH0895906A JPH0895906A JP6251559A JP25155994A JPH0895906A JP H0895906 A JPH0895906 A JP H0895906A JP 6251559 A JP6251559 A JP 6251559A JP 25155994 A JP25155994 A JP 25155994A JP H0895906 A JPH0895906 A JP H0895906A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- circuit
- output
- master
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】バス調停時の効率を低下させることなく、特定
のバスマスタによるバス独占を防止するとともに各バス
マスタの重要度に配慮したバス調停を行なうことができ
るバス調停装置を提供する。 【構成】バスに接続する複数のバスマスタからの各バス
の重み付けを設定する重み付け設定部15をラウンドロビ
ンバス調停回路11の入力側に設け、重み付け設定部15に
よりバスマスタからのバス要求出力をバスマスタの重み
に応じて分割し、ラウンドロビンバス調停回路に入力す
る。また、バス要求出力の分割数を制御信号により可変
できるようにする。
のバスマスタによるバス独占を防止するとともに各バス
マスタの重要度に配慮したバス調停を行なうことができ
るバス調停装置を提供する。 【構成】バスに接続する複数のバスマスタからの各バス
の重み付けを設定する重み付け設定部15をラウンドロビ
ンバス調停回路11の入力側に設け、重み付け設定部15に
よりバスマスタからのバス要求出力をバスマスタの重み
に応じて分割し、ラウンドロビンバス調停回路に入力す
る。また、バス要求出力の分割数を制御信号により可変
できるようにする。
Description
【０００１】
【産業上の利用分野】本発明は、コンピュータシステム
においてバスを利用する各デバイスの情報転送要求を調
整するバス調停装置に関するものである。
においてバスを利用する各デバイスの情報転送要求を調
整するバス調停装置に関するものである。
【０００２】
【従来の技術】コンピュータシステムのシステムバスに
は、メインとなるマスタＣＰＵの他にスレーブとなるＣ
ＰＵやＤＭＡコントローラ等のバスマスタが複数接続し
ており、これらのデバイスから情報の転送のためのバス
使用を要求するバス要求が出力される。バス調停装置
は、各バスマスタから出力されたバス要求に基づいて各
バスマスタのバス使用の優先順位を決定する。このバス
調停装置には、時期の早いバス要求を優先し、時期が同
じ時は無手順で調整する無手順バス調停装置と前回のバ
ス使用の実績を考慮して今回のバス使用の調整を行なう
ラウンドロビンバス調停装置とがある。
は、メインとなるマスタＣＰＵの他にスレーブとなるＣ
ＰＵやＤＭＡコントローラ等のバスマスタが複数接続し
ており、これらのデバイスから情報の転送のためのバス
使用を要求するバス要求が出力される。バス調停装置
は、各バスマスタから出力されたバス要求に基づいて各
バスマスタのバス使用の優先順位を決定する。このバス
調停装置には、時期の早いバス要求を優先し、時期が同
じ時は無手順で調整する無手順バス調停装置と前回のバ
ス使用の実績を考慮して今回のバス使用の調整を行なう
ラウンドロビンバス調停装置とがある。
【０００３】この無手順バス調停装置は、バス要求マス
ク回路及び優先順位決定回路を有し、この２つの回路で
バス調停装置の基本部分を構成している。また、ラウン
ドロビンバス調停装置は、優先順位決定回路と直前にバ
スを獲得したバスマスタを記憶するためのラッチ回路と
を有し、この２つの回路でバス調停装置の基本部分を構
成している。
ク回路及び優先順位決定回路を有し、この２つの回路で
バス調停装置の基本部分を構成している。また、ラウン
ドロビンバス調停装置は、優先順位決定回路と直前にバ
スを獲得したバスマスタを記憶するためのラッチ回路と
を有し、この２つの回路でバス調停装置の基本部分を構
成している。
【０００４】次に、このように構成される無手順バス調
停装置及びラウンドロビンバス調停装置の動作について
説明する。
停装置及びラウンドロビンバス調停装置の動作について
説明する。
【０００５】始めに、無手順バス調停装置の調停動作を
説明する。無手順バス調停装置において、バス要求マス
ク回路に対してバスの要求があると、それ以上のバスの
要求を受け付けないようにバス要求マスク回路をマスク
するが、バスの要求は完全に非同期に生じるので、複数
のバスの要求が同一のタイミングで捕捉される場合が起
こり得る。このような場合、バスの要求の各々は優先順
位決定回路でバスの要求の優先順位が決定され、この決
定された優先順位に従ってバス調停が行なわれる。
説明する。無手順バス調停装置において、バス要求マス
ク回路に対してバスの要求があると、それ以上のバスの
要求を受け付けないようにバス要求マスク回路をマスク
するが、バスの要求は完全に非同期に生じるので、複数
のバスの要求が同一のタイミングで捕捉される場合が起
こり得る。このような場合、バスの要求の各々は優先順
位決定回路でバスの要求の優先順位が決定され、この決
定された優先順位に従ってバス調停が行なわれる。
【０００６】次に、ラウンドロビンバス調停装置では、
複数のバスの要求が同時に捕らえられるタイミングの場
合、優先順位決定回路は、前回のバス使用バスマスタを
記憶するラッチ回路からの信号に応じて前回バスを獲得
したバスマスタの優先順位が最低となるようにバスの要
求の優先順位を決定し、この決定された優先順位に従っ
てバス調停が行なわれ、決定されたバスの要求が存在し
ている限り、それ以外のバスの要求はマスクされる。
複数のバスの要求が同時に捕らえられるタイミングの場
合、優先順位決定回路は、前回のバス使用バスマスタを
記憶するラッチ回路からの信号に応じて前回バスを獲得
したバスマスタの優先順位が最低となるようにバスの要
求の優先順位を決定し、この決定された優先順位に従っ
てバス調停が行なわれ、決定されたバスの要求が存在し
ている限り、それ以外のバスの要求はマスクされる。
【０００７】
【発明が解決しようとする課題】しかし、従来のバス調
停装置の一つである無手順バス調停装置では、バス要求
マスク回路に対してバスの要求があると、他のバスの要
求を受け付けないようにバス要求マスク回路をマスクし
ているため、バスの要求毎に、システムのメインＣＰＵ
に対してバスを要求し、メインＣＰＵがバスを開放し、
バス要求デバイスがバスを獲得するという手順を一々と
る必要があり、あるバスマスタがバスを獲得中に他のバ
ス要求が起こった場合に、バス調停の効率が落ちるとい
う問題点がある。
停装置の一つである無手順バス調停装置では、バス要求
マスク回路に対してバスの要求があると、他のバスの要
求を受け付けないようにバス要求マスク回路をマスクし
ているため、バスの要求毎に、システムのメインＣＰＵ
に対してバスを要求し、メインＣＰＵがバスを開放し、
バス要求デバイスがバスを獲得するという手順を一々と
る必要があり、あるバスマスタがバスを獲得中に他のバ
ス要求が起こった場合に、バス調停の効率が落ちるとい
う問題点がある。
【０００８】また、従来のバス調停装置のもう一方のラ
ウンドロビンバス調停装置では、バスの優先順位が直前
にバスを使用していたバスマスタの種類によってのみ決
定されるため、各バスマスタのデータ転送速度、バス上
メモリへのアクセス頻度やメモリバッファ量等に関係す
るバスマスタの重要度に配慮して優先順位を決めること
ができないといった問題点があった。
ウンドロビンバス調停装置では、バスの優先順位が直前
にバスを使用していたバスマスタの種類によってのみ決
定されるため、各バスマスタのデータ転送速度、バス上
メモリへのアクセス頻度やメモリバッファ量等に関係す
るバスマスタの重要度に配慮して優先順位を決めること
ができないといった問題点があった。
【０００９】本発明は、このような従来の問題点を解決
するものであり、バス調停時の効率を低下させることな
く、特定のバスマスタによるバス独占を防止するととも
に各バスマスタの重要度に配慮したバス調停を行なうこ
とができるバス調停装置を提供することを目的としてい
る。
するものであり、バス調停時の効率を低下させることな
く、特定のバスマスタによるバス独占を防止するととも
に各バスマスタの重要度に配慮したバス調停を行なうこ
とができるバス調停装置を提供することを目的としてい
る。
【００１０】
【課題を解決するための手段】そこで、本発明では、ラ
ウンドロビンバス調停回路を具備し、バスに接続する複
数のバスマスタからのバス要求を調停するバス調停装置
において、前記バスマスタからの各バス要求の重み付け
を設定する重み付け設定部を前記ラウンドロビンバス調
停回路の入力側に設けている。
ウンドロビンバス調停回路を具備し、バスに接続する複
数のバスマスタからのバス要求を調停するバス調停装置
において、前記バスマスタからの各バス要求の重み付け
を設定する重み付け設定部を前記ラウンドロビンバス調
停回路の入力側に設けている。
【００１１】また、前記重み付け設定部が、前記バスマ
スタからのバス要求出力を前記バスマスタの重みに応じ
て分割し、前記ラウンドロビンバス調停回路に入力する
ように構成している。
スタからのバス要求出力を前記バスマスタの重みに応じ
て分割し、前記ラウンドロビンバス調停回路に入力する
ように構成している。
【００１２】また、前記バス要求出力の分割数を制御信
号により可変できるように構成している。
号により可変できるように構成している。
【００１３】
【作用】この調停装置では、ラウンドロビンバス調停回
路を用いているので、バス調停を効率的に行なうことが
できる。
路を用いているので、バス調停を効率的に行なうことが
できる。
【００１４】また、重要度の高いバスマスタから出力さ
れたバス要求程、多数に分割されてラウンドロビンバス
調停回路の多くの入力端子から入力されるので、ラウン
ドロビンバス調停回路の調停において選択される確率が
高くなる。
れたバス要求程、多数に分割されてラウンドロビンバス
調停回路の多くの入力端子から入力されるので、ラウン
ドロビンバス調停回路の調停において選択される確率が
高くなる。
【００１５】また、各バスマスタからのバス要求出力数
を制御信号により増減させることが可能である。
を制御信号により増減させることが可能である。
【００１６】
【実施例】本発明の実施例におけるバス調停装置の構成
を図１に示している。図１において、このバス調停装置
は、複数の入力端子BA1〜BA6及び複数の出力端子BY1〜B
Y6並びに複数の制御入力端子Q1〜Q6を有するラウンドロ
ビンバス調停回路11と、このラウンドロビンバス調停回
路の複数の出力端子BY1〜BY6のそれぞれと接続される複
数の入力端子D1〜D6及びラウンドロビンバス調停回路の
複数の制御入力端子Q1〜Q6のそれぞれと接続される複数
の出力端子Q1〜Q6並びにトリガ入力端子BTRGを有するラ
ッチ回路12と、前記ラウンドロビンバス調停回路11の複
数の出力端子BY1〜BY6のそれぞれに接続される複数の入
力端子を有し、システムのメインＣＰＵに対してバスの
要求信号BR-OUTを出力する出力端子を有するバス要求出
力回路13と、前記ラウンドロビンバス調停回路11の複数
の出力端子BY1〜BY6のそれぞれに接続される複数の入力
端子を有し、各バスマスタ（図示せず）に対してバスの
許可信号BG1〜BG3をそれぞれ出力するバス許可出力回路
14と、各バスマスタからのバスの要求出力BR1〜BR3をそ
れぞれ予め所定の出力数に分割することによりバスマス
タに応じたバス要求出力の重み付けを設定するバス要求
出力の重み付け設定部15（ここでは、BR1、BR2、BR3は
それぞれ、３分割、２分割、１分割され、前記ラウンド
ロビンバス調停回路11の（入力BA1、BA3、BA5）、（入
力BA2、BA4）、入力BA6に接続されているので、各バス
マスタ間の重み付けは３：２：１に設定されている）と
から構成されている。
を図１に示している。図１において、このバス調停装置
は、複数の入力端子BA1〜BA6及び複数の出力端子BY1〜B
Y6並びに複数の制御入力端子Q1〜Q6を有するラウンドロ
ビンバス調停回路11と、このラウンドロビンバス調停回
路の複数の出力端子BY1〜BY6のそれぞれと接続される複
数の入力端子D1〜D6及びラウンドロビンバス調停回路の
複数の制御入力端子Q1〜Q6のそれぞれと接続される複数
の出力端子Q1〜Q6並びにトリガ入力端子BTRGを有するラ
ッチ回路12と、前記ラウンドロビンバス調停回路11の複
数の出力端子BY1〜BY6のそれぞれに接続される複数の入
力端子を有し、システムのメインＣＰＵに対してバスの
要求信号BR-OUTを出力する出力端子を有するバス要求出
力回路13と、前記ラウンドロビンバス調停回路11の複数
の出力端子BY1〜BY6のそれぞれに接続される複数の入力
端子を有し、各バスマスタ（図示せず）に対してバスの
許可信号BG1〜BG3をそれぞれ出力するバス許可出力回路
14と、各バスマスタからのバスの要求出力BR1〜BR3をそ
れぞれ予め所定の出力数に分割することによりバスマス
タに応じたバス要求出力の重み付けを設定するバス要求
出力の重み付け設定部15（ここでは、BR1、BR2、BR3は
それぞれ、３分割、２分割、１分割され、前記ラウンド
ロビンバス調停回路11の（入力BA1、BA3、BA5）、（入
力BA2、BA4）、入力BA6に接続されているので、各バス
マスタ間の重み付けは３：２：１に設定されている）と
から構成されている。
【００１７】このバス調停装置では、各バスマスタから
バス要求が出力されると、このバス要求出力信号BR1〜B
R3は重み付け設定部15で所定数に分割され、ラウンドロ
ビンバス調停回路11の入力端子BA1〜BA6に印加される
が、ラウンドロビンバス調停回路11は、前回のバス使用
バスマスタを記憶しているラッチ回路12からの出力信号
Q1〜Q6によって制御されるので、ラッチ出力信号Q1〜Q6
に応じて、ラウンドロビンバス調停回路11は、後述する
図３に示す優先順位の関係により出力信号BY1〜BY6のう
ちのいずれかの信号を出力する。
バス要求が出力されると、このバス要求出力信号BR1〜B
R3は重み付け設定部15で所定数に分割され、ラウンドロ
ビンバス調停回路11の入力端子BA1〜BA6に印加される
が、ラウンドロビンバス調停回路11は、前回のバス使用
バスマスタを記憶しているラッチ回路12からの出力信号
Q1〜Q6によって制御されるので、ラッチ出力信号Q1〜Q6
に応じて、ラウンドロビンバス調停回路11は、後述する
図３に示す優先順位の関係により出力信号BY1〜BY6のう
ちのいずれかの信号を出力する。
【００１８】この信号は、ラッチ回路12によりラッチさ
れ、次回のバス要求出力の優先順位を決定する場合の制
御信号としてラウンドロビンバス調停回路11で使用され
ると共に、オア回路で構成されるバス要求出力回路13に
供給され、システムのメインＣＰＵに対してバス使用の
要求信号BR-OUTが出力され、さらに、複数のオア回路で
構成されるバス許可出力回路14に供給され、バスの使用
を許可するバスマスタに対して許可信号BG1〜BG3が出力
される。
れ、次回のバス要求出力の優先順位を決定する場合の制
御信号としてラウンドロビンバス調停回路11で使用され
ると共に、オア回路で構成されるバス要求出力回路13に
供給され、システムのメインＣＰＵに対してバス使用の
要求信号BR-OUTが出力され、さらに、複数のオア回路で
構成されるバス許可出力回路14に供給され、バスの使用
を許可するバスマスタに対して許可信号BG1〜BG3が出力
される。
【００１９】次いで、バス使用の要求を受けたシステム
のメインＣＰＵがバスを開放し、バス使用許可を受けた
バスマスタがバスを使ってデータを転送する。
のメインＣＰＵがバスを開放し、バス使用許可を受けた
バスマスタがバスを使ってデータを転送する。
【００２０】次に、図２には、説明を簡単にするために
図１のラウンドロビンバス調停回路11の出力信号（BY1
〜BY6）のうちの１出力信号（BY1）を形成するための論
理回路を示している。この論理回路は、信号BA1、信号B
A2の反転信号BA2′、信号BA3の反転信号BA3′、信号BA4
の反転信号BA4′、信号BA5の反転信号BA5′、信号BA6の
反転信号BA6′の６入力と、ラッチ回路14の出力信号Q1
の１入力を有する第１のアンド回路21と、信号BA1及び
反転信号信号BA3′〜BA6′の５入力とラッチ回路14の出
力信号Q2の１入力を有する第２のアンド回路22と、信号
BA1及び反転信号BA4〜BA6の４入力とラッチ回路14の出
力信号Q3の１入力を有する第３のアンド回路23と、信号
BA1及び反転信号BA5及びBA6の３入力とラッチ回路14の
出力信号Q4の１入力を有する第４のアンド回路24と、信
号BA1と反転信号BA6の２入力とラッチ回路14の出力信号
Q5の１入力を有する第５のアンド回路25と、信号BA1の
１入力とラッチ回路14の出力信号Q5の１入力を有する第
６のアンド回路25と、第１〜第６のアンド回路21〜26の
出力信号を供給するオア回路27とから構成されている。
図１のラウンドロビンバス調停回路11の出力信号（BY1
〜BY6）のうちの１出力信号（BY1）を形成するための論
理回路を示している。この論理回路は、信号BA1、信号B
A2の反転信号BA2′、信号BA3の反転信号BA3′、信号BA4
の反転信号BA4′、信号BA5の反転信号BA5′、信号BA6の
反転信号BA6′の６入力と、ラッチ回路14の出力信号Q1
の１入力を有する第１のアンド回路21と、信号BA1及び
反転信号信号BA3′〜BA6′の５入力とラッチ回路14の出
力信号Q2の１入力を有する第２のアンド回路22と、信号
BA1及び反転信号BA4〜BA6の４入力とラッチ回路14の出
力信号Q3の１入力を有する第３のアンド回路23と、信号
BA1及び反転信号BA5及びBA6の３入力とラッチ回路14の
出力信号Q4の１入力を有する第４のアンド回路24と、信
号BA1と反転信号BA6の２入力とラッチ回路14の出力信号
Q5の１入力を有する第５のアンド回路25と、信号BA1の
１入力とラッチ回路14の出力信号Q5の１入力を有する第
６のアンド回路25と、第１〜第６のアンド回路21〜26の
出力信号を供給するオア回路27とから構成されている。
【００２１】この論理回路では、BA1が入力したとき、Q
1〜Q6の信号に応じて、BY1の出力し得る状態が変わって
くる。即ち、Q6が“１”であれば、必ずBY1を出力する
ことができる。Q5が“１”のときは、BA6が“１”でな
ければBY1を出力することができる。Q4が“１”のとき
は、BA6及びBA5が“１”でなければBY1を出力すること
ができる。また、Q1が“１”のときは、BA2〜BA6の全て
が“０”のときでないとBY1を出力することができな
い。このように、この論理回路では、Q1〜Q6の信号によ
ってBA1の優先順位が変化する。
1〜Q6の信号に応じて、BY1の出力し得る状態が変わって
くる。即ち、Q6が“１”であれば、必ずBY1を出力する
ことができる。Q5が“１”のときは、BA6が“１”でな
ければBY1を出力することができる。Q4が“１”のとき
は、BA6及びBA5が“１”でなければBY1を出力すること
ができる。また、Q1が“１”のときは、BA2〜BA6の全て
が“０”のときでないとBY1を出力することができな
い。このように、この論理回路では、Q1〜Q6の信号によ
ってBA1の優先順位が変化する。
【００２２】なお、他の出力信号（BY2〜BY6）を形成す
るための論理回路も図２に示す論理回路と同様である。
るための論理回路も図２に示す論理回路と同様である。
【００２３】ラウンドロビンバス調停回路11は、図２と
同様の回路構成を備えることにより、制御信号Q1が入力
したとき（つまり、ラウンドロビンバス調停回路11から
前回BY1が出力され、そのため今回ラッチ回路12から制
御信号Q1が出力されたとき）、出力BY1〜BY6の間にBY2
＞BY3＞BY4＞BY5＞BY6＞BY1の優先順位を設定し、例え
ば、BA3とBA4とが同じタイミングで入力したときには、
優先順位の高いBY3を出力する。このようにラウンドロ
ビンバス調停回路11が前回の出力に応じて設定する優先
順位の関係を図３に示している。
同様の回路構成を備えることにより、制御信号Q1が入力
したとき（つまり、ラウンドロビンバス調停回路11から
前回BY1が出力され、そのため今回ラッチ回路12から制
御信号Q1が出力されたとき）、出力BY1〜BY6の間にBY2
＞BY3＞BY4＞BY5＞BY6＞BY1の優先順位を設定し、例え
ば、BA3とBA4とが同じタイミングで入力したときには、
優先順位の高いBY3を出力する。このようにラウンドロ
ビンバス調停回路11が前回の出力に応じて設定する優先
順位の関係を図３に示している。
【００２４】次に、バス調停回路に複数のバス要求が同
一のタイミングで出力されたときの動作を説明する。
一のタイミングで出力されたときの動作を説明する。
【００２５】いま、直前のバス要求出力がBY3であると
する。この状態で、バスマスタ１及びバスマスタ２から
それぞれバス要求出力BR1及びBR2が出力されると、重み
付け設定部15から分割されたバス要求出力BA1〜BA5の５
つのバス要求がラウンドロビンバス調停回路11に入力さ
れるが、前述のように直前のバス要求出力がBY3である
と仮定しているので、ラッチ回路12には信号BY3がラッ
チされている。そのため、ラウンドロビンバス調停回路
の制御入力Q3に信号が入力されているので、ラウンドロ
ビンバス調停回路11は、図３に示す優先順位の関係から
BY4が最高優先順位となり、図２に示すバス要求出力信
号を形成するための論理回路によりバス要求出力信号BY
4のみを出力する。したがって、バス要求出力信号BY4が
出力されるのは、図１に示すようにバスマスタ２からの
バス要求出力BR2が出力される場合であるので、バスマ
スタ２からのバス要求が最優先される。このように各バ
スマスタからバス要求出力を分割することによって、例
えばバスマスタ１からのバス要求出力BR1は、３分割さ
れているので、バスマスタ３からのバス要求出力BR3の
ように分割されていないバス要求出力に比べて約３倍の
バス獲得権を得ることができる。したがって、バスマス
タの性能や重要度に応じたバス要求の重み付けが可能と
なる。
する。この状態で、バスマスタ１及びバスマスタ２から
それぞれバス要求出力BR1及びBR2が出力されると、重み
付け設定部15から分割されたバス要求出力BA1〜BA5の５
つのバス要求がラウンドロビンバス調停回路11に入力さ
れるが、前述のように直前のバス要求出力がBY3である
と仮定しているので、ラッチ回路12には信号BY3がラッ
チされている。そのため、ラウンドロビンバス調停回路
の制御入力Q3に信号が入力されているので、ラウンドロ
ビンバス調停回路11は、図３に示す優先順位の関係から
BY4が最高優先順位となり、図２に示すバス要求出力信
号を形成するための論理回路によりバス要求出力信号BY
4のみを出力する。したがって、バス要求出力信号BY4が
出力されるのは、図１に示すようにバスマスタ２からの
バス要求出力BR2が出力される場合であるので、バスマ
スタ２からのバス要求が最優先される。このように各バ
スマスタからバス要求出力を分割することによって、例
えばバスマスタ１からのバス要求出力BR1は、３分割さ
れているので、バスマスタ３からのバス要求出力BR3の
ように分割されていないバス要求出力に比べて約３倍の
バス獲得権を得ることができる。したがって、バスマス
タの性能や重要度に応じたバス要求の重み付けが可能と
なる。
【００２６】また、図１は、重み付け設定部15が固定的
に配線することにより重み付けを設定していたが、図４
に示すように重み付け設定部15を、第１〜第６のアンド
回路151〜156からなる複数の論理から構成することもで
きる。すなわち、第１のアンド回路151は、バスの要求
信号BR1と制御信号Set1を入力し、信号BA2を出力し、第
２のアンド回路152は、バスの要求信号BR1と制御信号Se
t2を入力し、信号BA3を出力し、第３のアンド回路153
は、バスの要求信号BR2と制御信号Set3を入力し、信号B
A5を出力し、第４のアンド回路154は、バスの要求信号B
R2と制御信号Set4を入力し、信号BA6を出力し、第５の
アンド回路155は、バスの要求信号BR3と制御信号Set5を
入力し、信号BA8を出力し、第６のアンド回路156は、バ
スの要求信号BR3と制御信号Set6を入力し、信号BA9を出
力する。
に配線することにより重み付けを設定していたが、図４
に示すように重み付け設定部15を、第１〜第６のアンド
回路151〜156からなる複数の論理から構成することもで
きる。すなわち、第１のアンド回路151は、バスの要求
信号BR1と制御信号Set1を入力し、信号BA2を出力し、第
２のアンド回路152は、バスの要求信号BR1と制御信号Se
t2を入力し、信号BA3を出力し、第３のアンド回路153
は、バスの要求信号BR2と制御信号Set3を入力し、信号B
A5を出力し、第４のアンド回路154は、バスの要求信号B
R2と制御信号Set4を入力し、信号BA6を出力し、第５の
アンド回路155は、バスの要求信号BR3と制御信号Set5を
入力し、信号BA8を出力し、第６のアンド回路156は、バ
スの要求信号BR3と制御信号Set6を入力し、信号BA9を出
力する。
【００２７】第１〜第６のアンド回路151〜156のそれぞ
れに、制御信号Set1〜Set6のそれぞれを印加かるかしな
いかによって可変的に重み付けを設定することができ
る。このようにすることにより、３つのバスマスタの重
みづけをそれぞれ同等の１：１：１や一つだけ突出させ
た３：１：１、また３：２：１等にシステムに応じて任
意に設定することができる。
れに、制御信号Set1〜Set6のそれぞれを印加かるかしな
いかによって可変的に重み付けを設定することができ
る。このようにすることにより、３つのバスマスタの重
みづけをそれぞれ同等の１：１：１や一つだけ突出させ
た３：１：１、また３：２：１等にシステムに応じて任
意に設定することができる。
【００２８】このように、本発明のバス調停装置は、バ
スマスタの重要性等を配慮した、重みを付けたバス調停
を行なうことができる。
スマスタの重要性等を配慮した、重みを付けたバス調停
を行なうことができる。
【００２９】また、この装置では、一つのバスマスタが
バスを獲得している間に、他のバスマスタからバス要求
が行なわれた場合、ラウンドロビンバス調停回路からバ
スの要求が連続して出力される状態となり、後から要求
したバスマスタがバスを獲得する際に、システムのメイ
ンＣＰＵに対するバスの要求・メインＣＰＵのバスの開
放という手順を省略できる。
バスを獲得している間に、他のバスマスタからバス要求
が行なわれた場合、ラウンドロビンバス調停回路からバ
スの要求が連続して出力される状態となり、後から要求
したバスマスタがバスを獲得する際に、システムのメイ
ンＣＰＵに対するバスの要求・メインＣＰＵのバスの開
放という手順を省略できる。
【００３０】
【発明の効果】以上の実施例の説明から明らかなよう
に、本発明のバス調停装置では、優先順位の高いバスマ
スタがバスを占有し続け、優先順位の低いバスマスタが
バス使用権を得られないという事態を回避しながら、重
要度や能力の高いバスマスタには、それなりにバス獲得
の機会が多くなるようなバス調停を行なうことができ
る。また、各バスマスタの能力等を計算し、それに応じ
てバス要求出力数を増減することにより、各バスマスタ
の能力差に見合った最適の重み付けを設定することがで
きる。
に、本発明のバス調停装置では、優先順位の高いバスマ
スタがバスを占有し続け、優先順位の低いバスマスタが
バス使用権を得られないという事態を回避しながら、重
要度や能力の高いバスマスタには、それなりにバス獲得
の機会が多くなるようなバス調停を行なうことができ
る。また、各バスマスタの能力等を計算し、それに応じ
てバス要求出力数を増減することにより、各バスマスタ
の能力差に見合った最適の重み付けを設定することがで
きる。
【００３１】また、バス要求出力数を制御信号で調整す
る構成により複数のシステムへの対応が可能になる。
る構成により複数のシステムへの対応が可能になる。
【００３２】また、本発明のバス調停装置では、ラウン
ドロビンバス調停回路を使用しているため、一つのバス
マスタがバスを獲得しているときに他のバスマスタがバ
スの要求を行なった場合に、バス開放手順の省略が可能
となり、効率的なバスの調停を行なうことができる。
ドロビンバス調停回路を使用しているため、一つのバス
マスタがバスを獲得しているときに他のバスマスタがバ
スの要求を行なった場合に、バス開放手順の省略が可能
となり、効率的なバスの調停を行なうことができる。
【図１】本発明の一実施例におけるバス調停装置の構成
を示す図、
を示す図、
【図２】実施例のバス調停装置におけるラウンドロビン
バス調停回路の一部を示す図、
バス調停回路の一部を示す図、
【図３】前記ラウンドロビンバス調停回路の設定する優
先順位を示す図、
先順位を示す図、
【図４】本発明の他の実施例におけるバス調停装置の構
成を示すブロック図である。
成を示すブロック図である。
11 ラウンドロビンバス調停回路 12 ラッチ回路 13 バス要求出力回路 14 バス許可出力回路 15 重み付け設定部 21〜26 アンド回路 27 オア回路 151〜156 アンド回路
Claims (3)
- 【請求項１】 ラウンドロビンバス調停回路を具備し、
バスに接続する複数のバスマスタからのバス要求を調停
するバス調停装置において、前記バスマスタからの各バ
ス要求の重み付けを設定する重み付け設定部を前記ラウ
ンドロビンバス調停回路の入力側に設けたことを特徴と
するバス調停装置。 - 【請求項２】 前記重み付け設定部が、前記バスマスタ
からのバス要求出力を前記バスマスタの重みに応じて分
割し、前記ラウンドロビンバス調停回路に入力すること
を特徴とする請求項１に記載のバス調停装置。 - 【請求項３】 前記バス要求出力の分割数を制御信号に
より可変できるようにしたことを特徴とする請求項２に
記載のバス調停装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25155994A JP3483312B2 (ja) | 1994-09-21 | 1994-09-21 | バス調停装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25155994A JP3483312B2 (ja) | 1994-09-21 | 1994-09-21 | バス調停装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0895906A true JPH0895906A (ja) | 1996-04-12 |
| JP3483312B2 JP3483312B2 (ja) | 2004-01-06 |
Family
ID=17224624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25155994A Expired - Fee Related JP3483312B2 (ja) | 1994-09-21 | 1994-09-21 | バス調停装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3483312B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998012645A1 (en) * | 1996-09-19 | 1998-03-26 | Philips Electronics N.V. | Method and apparatus for bus arbitration with weighted bandwidth allocation |
| JP2011076160A (ja) * | 2009-09-29 | 2011-04-14 | Nec Corp | 調停優位性の切り替え方法、調停装置、及びプロセッサ |
-
1994
- 1994-09-21 JP JP25155994A patent/JP3483312B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998012645A1 (en) * | 1996-09-19 | 1998-03-26 | Philips Electronics N.V. | Method and apparatus for bus arbitration with weighted bandwidth allocation |
| US6385678B2 (en) | 1996-09-19 | 2002-05-07 | Trimedia Technologies, Inc. | Method and apparatus for bus arbitration with weighted bandwidth allocation |
| JP2011076160A (ja) * | 2009-09-29 | 2011-04-14 | Nec Corp | 調停優位性の切り替え方法、調停装置、及びプロセッサ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3483312B2 (ja) | 2004-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4698753A (en) | Multiprocessor interface device | |
| US6570403B2 (en) | Quantized queue length arbiter | |
| US4901234A (en) | Computer system having programmable DMA control | |
| US5301283A (en) | Dynamic arbitration for system bus control in multiprocessor data processing system | |
| US5497501A (en) | DMA controller using a predetermined number of transfers per request | |
| US20020199052A1 (en) | System and method for controlling bus arbitration during cache memory burst cycles | |
| US5274785A (en) | Round robin arbiter circuit apparatus | |
| US4417303A (en) | Multi-processor data communication bus structure | |
| JPH0728758A (ja) | ダイナミックタイムループ調停及び装置 | |
| JPS6048791B2 (ja) | アクセス制御装置 | |
| EP0463775B1 (en) | Multiple speed expansion card | |
| US5241661A (en) | DMA access arbitration device in which CPU can arbitrate on behalf of attachment having no arbiter | |
| US6826644B1 (en) | Peripheral component interconnect arbiter implementation with dynamic priority scheme | |
| JP3483312B2 (ja) | バス調停装置 | |
| US4180855A (en) | Direct memory access expander unit for use with a microprocessor | |
| US5241629A (en) | Method and apparatus for a high performance round robin distributed bus priority network | |
| CN119847956A (zh) | 中断控制器、芯片和电子设备 | |
| US20100153610A1 (en) | Bus arbiter and bus system | |
| US6581145B1 (en) | Multiple source generic memory access interface providing significant design flexibility among devices requiring access to memory | |
| JPS6155704B2 (ja) | ||
| JP2539117B2 (ja) | マルチプロセッサシステム | |
| JPH01189750A (ja) | バス調停回路 | |
| INC | FEEDBACK CONTROLLED DYNAMIC QUALITY OF SERVICE SYSTEM | |
| JPH10207762A (ja) | メモリおよび電子装置 | |
| JPH03252847A (ja) | システムバス調停方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |