JPH0896698A - 電子放出素子 - Google Patents
電子放出素子Info
- Publication number
- JPH0896698A JPH0896698A JP22941594A JP22941594A JPH0896698A JP H0896698 A JPH0896698 A JP H0896698A JP 22941594 A JP22941594 A JP 22941594A JP 22941594 A JP22941594 A JP 22941594A JP H0896698 A JPH0896698 A JP H0896698A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- cathodes
- cathode
- electron
- resistance layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/02—Main electrodes
- H01J1/30—Cold cathodes, e.g. field-emissive cathode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J3/00—Details of electron-optical or ion-optical arrangements common to two or more basic types of discharge tubes or lamps
- H01J3/02—Electron guns
- H01J3/021—Electron guns using a field emission, photo emission, or secondary emission electron source
- H01J3/022—Electron guns using a field emission, photo emission, or secondary emission electron source with microengineered cathode, e.g. Spindt-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2201/00—Electrodes common to discharge tubes
- H01J2201/30—Cold cathodes
- H01J2201/319—Circuit elements associated with the emitters by direct integration
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】
【目的】 メッシュ状に配置した第一の電極から等間隔
に複数のカソードを配置することにより、電子放出特性
が均一な、しかも、抵抗層の耐電圧特性を向上した電子
放出素子を提供する。 【構成】 絶縁基板１上にメッシュ状に形成した第一の
電極１２と、全面に亘り形成した抵抗層１３と、キャビ
ティ１５を形成する絶縁層１６と第二の陰極１７とが順
次積層されて成り、第一の電極１２に区画されたメッシ
ュ内に複数のキャビティ１５が設けられ、各キャビティ
１５内にカソード１４が抵抗層１３上に接して配された
電子放出素子において、第一の電極１２を正方形のメッ
シュパターンとし、該メツシュパターンの中央部に各カ
ソード１４と第一の電極１２との最短距離が等しくなる
ように正方形状に４個のカソード１４を配置する。
に複数のカソードを配置することにより、電子放出特性
が均一な、しかも、抵抗層の耐電圧特性を向上した電子
放出素子を提供する。 【構成】 絶縁基板１上にメッシュ状に形成した第一の
電極１２と、全面に亘り形成した抵抗層１３と、キャビ
ティ１５を形成する絶縁層１６と第二の陰極１７とが順
次積層されて成り、第一の電極１２に区画されたメッシ
ュ内に複数のキャビティ１５が設けられ、各キャビティ
１５内にカソード１４が抵抗層１３上に接して配された
電子放出素子において、第一の電極１２を正方形のメッ
シュパターンとし、該メツシュパターンの中央部に各カ
ソード１４と第一の電極１２との最短距離が等しくなる
ように正方形状に４個のカソード１４を配置する。
Description
【０００１】
【産業上の利用分野】本発明は電界放出型の電子放出素
子に関し、特に平面型ディスプレイの電子銃として用い
られる微小サイズの電界放出型陰極線管用電子放出素子
に関する。
子に関し、特に平面型ディスプレイの電子銃として用い
られる微小サイズの電界放出型陰極線管用電子放出素子
に関する。
【０００２】
【従来の技術】平面型陰極線管の電子銃として、特開平
４−２９２８３１号公報に開示されているように、最
近、微小サイズの多数のカソードを平面的に配置した電
界放出型の電子放出素子が使用されている。この電子放
出素子は、図４に示すように、ガラス等の絶縁基板１上
にアルミニウム等から成り、例えば直径φが数μｍ〜１
０μｍの円形の開口を有する第一の電極２が被着形成さ
れ、この第一の電極２上に例えば厚さが数十Å〜数μｍ
で、抵抗値が数百Ω・ｃｍ〜数百万Ω・ｃｍのシリコン
薄膜等より成る抵抗層３が全面的に被着形成されてい
る。そして、この第一の電極２の開口上に、抵抗層３を
介して、タングステン、モリブデン等の高融点かつ低仕
事関数の金属からなり、尖鋭な先端形状を有する円錐状
のカソード４が形成される。
４−２９２８３１号公報に開示されているように、最
近、微小サイズの多数のカソードを平面的に配置した電
界放出型の電子放出素子が使用されている。この電子放
出素子は、図４に示すように、ガラス等の絶縁基板１上
にアルミニウム等から成り、例えば直径φが数μｍ〜１
０μｍの円形の開口を有する第一の電極２が被着形成さ
れ、この第一の電極２上に例えば厚さが数十Å〜数μｍ
で、抵抗値が数百Ω・ｃｍ〜数百万Ω・ｃｍのシリコン
薄膜等より成る抵抗層３が全面的に被着形成されてい
る。そして、この第一の電極２の開口上に、抵抗層３を
介して、タングステン、モリブデン等の高融点かつ低仕
事関数の金属からなり、尖鋭な先端形状を有する円錐状
のカソード４が形成される。
【０００３】そして、このカソード４の周囲に直径１μ
ｍ〜１．５μｍの開口幅ｗをもったキャビティ５を有す
る酸化珪素等よりなる絶縁層６が形成され、この絶縁層
６の上に、モリブデン、タングステン、ニオブ等の高融
点金属からなる第二の電極７すなわちゲート電極がカソ
ード４に対する対抗電極として配置された構造となって
いる。このような電子放出素子は、第二の電極７すなわ
ちゲート電極とカソード４との間に、約１０Ｋｖ／ｃｍ
以上の電界強度を付与する電圧（上記素子の場合、数
Ｖ）を印加することによりカソード４を熱することなく
電子を放出させることができる。そして、例えば平面型
陰極線管の電子銃としてこの電子放出素子を用いると例
えば２０μｍピツチ程度で配置することにより、画素が
数億個の低電圧、低消費電力の薄型ディスプレイを得る
ことができる。
ｍ〜１．５μｍの開口幅ｗをもったキャビティ５を有す
る酸化珪素等よりなる絶縁層６が形成され、この絶縁層
６の上に、モリブデン、タングステン、ニオブ等の高融
点金属からなる第二の電極７すなわちゲート電極がカソ
ード４に対する対抗電極として配置された構造となって
いる。このような電子放出素子は、第二の電極７すなわ
ちゲート電極とカソード４との間に、約１０Ｋｖ／ｃｍ
以上の電界強度を付与する電圧（上記素子の場合、数
Ｖ）を印加することによりカソード４を熱することなく
電子を放出させることができる。そして、例えば平面型
陰極線管の電子銃としてこの電子放出素子を用いると例
えば２０μｍピツチ程度で配置することにより、画素が
数億個の低電圧、低消費電力の薄型ディスプレイを得る
ことができる。
【０００４】ところが、第二の電極７とカソード４との
距離が０．５μｍ〜０．７５μｍと微小であるため、動
作中に塵埃等が付着して第二の電極７とカソード４が短
絡すると、その短絡電流により素子の破壊が起きること
がある。したがって、上述した電子放出素子において
は、抵抗層３の抵抗により短絡電流を制限し、短絡によ
る素子の破壊を防止する構成となっている。しかし、抵
抗層の厚さが薄いため、その抵抗値は第一の電極とカソ
ードの間隔に依存するので、高精細のカラーディスプレ
イのように更にカソードのピツチを小さくすると、抵抗
層の抵抗値が小さくなるとともに、短絡電流の制限特性
も低下するという問題があった。
距離が０．５μｍ〜０．７５μｍと微小であるため、動
作中に塵埃等が付着して第二の電極７とカソード４が短
絡すると、その短絡電流により素子の破壊が起きること
がある。したがって、上述した電子放出素子において
は、抵抗層３の抵抗により短絡電流を制限し、短絡によ
る素子の破壊を防止する構成となっている。しかし、抵
抗層の厚さが薄いため、その抵抗値は第一の電極とカソ
ードの間隔に依存するので、高精細のカラーディスプレ
イのように更にカソードのピツチを小さくすると、抵抗
層の抵抗値が小さくなるとともに、短絡電流の制限特性
も低下するという問題があった。
【０００５】そこで、図５に示すように、特開平４−２
２９９２２号公報に、第一の電極８をメッシュ状に配置
し、第一の電極に包囲された区画９内に、６×６のマト
リクス状に３６個のカソード１０，１０・・を配置し、
第一の電極８とカソード１０の間の距離を稼ぐことによ
り抵抗層の抵抗値を大きくして抵抗層の短絡電流の制限
特性を向上し、しかも、各カソード１０，１０・・間の
抵抗層により各カソード１０，１０・・への印加電圧を
調整し、平均化した電子放出が得られるようにした電子
放出素子が開示されている。
２９９２２号公報に、第一の電極８をメッシュ状に配置
し、第一の電極に包囲された区画９内に、６×６のマト
リクス状に３６個のカソード１０，１０・・を配置し、
第一の電極８とカソード１０の間の距離を稼ぐことによ
り抵抗層の抵抗値を大きくして抵抗層の短絡電流の制限
特性を向上し、しかも、各カソード１０，１０・・間の
抵抗層により各カソード１０，１０・・への印加電圧を
調整し、平均化した電子放出が得られるようにした電子
放出素子が開示されている。
【０００６】
【発明が解決しようとする課題】ところが、上述した第
一の電極８をメッシュ状に配置し、第一の電極８に包囲
された区画内にマトリクス状に複数のカソード１０，１
０・・を配置した場合、第一の電極８に近い外周部に配
置したカソード１０と、第一の電極８から遠い中央部に
配置したカソード１０では抵抗層の抵抗値が異なるた
め、印加される電界強度に差が生じ、電子放出特性が不
均一になるという問題があった。本発明の目的は、上記
の問題点を解決するために、第一の電極をメッシュ状に
配置し、第一の電極に包囲された区画の中央部に第一の
電極から等間隔に複数のカソードを配置することによ
り、電子放出特性が均一な、しかも、抵抗層の短絡電流
の制限特性を向上した電子放出素子を提供することにあ
る。
一の電極８をメッシュ状に配置し、第一の電極８に包囲
された区画内にマトリクス状に複数のカソード１０，１
０・・を配置した場合、第一の電極８に近い外周部に配
置したカソード１０と、第一の電極８から遠い中央部に
配置したカソード１０では抵抗層の抵抗値が異なるた
め、印加される電界強度に差が生じ、電子放出特性が不
均一になるという問題があった。本発明の目的は、上記
の問題点を解決するために、第一の電極をメッシュ状に
配置し、第一の電極に包囲された区画の中央部に第一の
電極から等間隔に複数のカソードを配置することによ
り、電子放出特性が均一な、しかも、抵抗層の短絡電流
の制限特性を向上した電子放出素子を提供することにあ
る。
【０００７】
【課題を解決するための手段】本発明の電子放出素子
は、絶縁基板上にメッシュ状に形成した第一の電極と、
全面に亘り形成した抵抗層と、キャビティを形成する絶
縁層と第二の陰極とが順次積層されてなり、前記第一の
電極に区画されたメッシュ内に複数のキャビティが形成
され、前記の各キャビティ内に円錐状のカソードが前記
抵抗層上に接して配された電子放出素子において、前記
の各カソードと前記第一の電極との最短距離を等しく配
置したことを特徴とし、また、前記第一の電極を正ｎ角
形のメッシュパターンとし、該メツシュパターンの中央
部にｎ個のカソードを正ｎ角形パターン状に配置した
り、前記第一の電極を長方形のメッシュパターンとし、
該メツシュパターンの中央部に該メッシュパターンと相
似形状に複数の前記カソードを配置するのが望ましい。
は、絶縁基板上にメッシュ状に形成した第一の電極と、
全面に亘り形成した抵抗層と、キャビティを形成する絶
縁層と第二の陰極とが順次積層されてなり、前記第一の
電極に区画されたメッシュ内に複数のキャビティが形成
され、前記の各キャビティ内に円錐状のカソードが前記
抵抗層上に接して配された電子放出素子において、前記
の各カソードと前記第一の電極との最短距離を等しく配
置したことを特徴とし、また、前記第一の電極を正ｎ角
形のメッシュパターンとし、該メツシュパターンの中央
部にｎ個のカソードを正ｎ角形パターン状に配置した
り、前記第一の電極を長方形のメッシュパターンとし、
該メツシュパターンの中央部に該メッシュパターンと相
似形状に複数の前記カソードを配置するのが望ましい。
【０００８】
【作用】本発明の電子放出素子によれば、各カソードは
該カソードに電圧を印加する第一の電極から等間隔に配
置されているため、どのカソードに対しても抵抗層の抵
抗値は等しくなり、電子放出特性は均一となる。また、
第一の電極に包囲された区画内に複数のカソードを配置
することができるため、カソードピッチを微小にして
も、抵抗層の抵抗値を大きくできるため、カソード密度
を高くしても短絡電流の制限特性を向上できる。また、
各カソード間の抵抗層による電子放出の均一効果も維持
できる。
該カソードに電圧を印加する第一の電極から等間隔に配
置されているため、どのカソードに対しても抵抗層の抵
抗値は等しくなり、電子放出特性は均一となる。また、
第一の電極に包囲された区画内に複数のカソードを配置
することができるため、カソードピッチを微小にして
も、抵抗層の抵抗値を大きくできるため、カソード密度
を高くしても短絡電流の制限特性を向上できる。また、
各カソード間の抵抗層による電子放出の均一効果も維持
できる。
【０００９】
【実施例】以下、本発明について、図面を参照して説明
する。従来例と同一部分には同一参照符号を付し説明を
省略する。本発明の第一の実施例の電界放出素子は、図
１（ａ）に示すように、ガラス等の絶縁基板１上にアル
ミニウム等から成る略幅１μｍ、厚さ０．２μｍの第一
の電極１２が、図１（ｂ）に示すように、ピッチ１６μ
ｍでメッシュ状に被着形成され、この第一の電極１２を
含む絶縁基板１上に例えば厚さが略０．５μｍで、抵抗
値が略３０００Ω・ｃｍのシリコン薄膜等より成る抵抗
層１３が全面的に被着形成されている。そして、この第
一の電極１２に包囲された部分の中央部の抵抗層１３上
にタングステン、モリブデン等の高融点かつ低仕事関数
の金属からなり、底面部の直径が略１μｍの、尖鋭な先
端形状を有する円錐状のカソード１４が、図１（ｂ）に
示すように、４個、ピッチ４μｍで正方形状に形成され
ている。
する。従来例と同一部分には同一参照符号を付し説明を
省略する。本発明の第一の実施例の電界放出素子は、図
１（ａ）に示すように、ガラス等の絶縁基板１上にアル
ミニウム等から成る略幅１μｍ、厚さ０．２μｍの第一
の電極１２が、図１（ｂ）に示すように、ピッチ１６μ
ｍでメッシュ状に被着形成され、この第一の電極１２を
含む絶縁基板１上に例えば厚さが略０．５μｍで、抵抗
値が略３０００Ω・ｃｍのシリコン薄膜等より成る抵抗
層１３が全面的に被着形成されている。そして、この第
一の電極１２に包囲された部分の中央部の抵抗層１３上
にタングステン、モリブデン等の高融点かつ低仕事関数
の金属からなり、底面部の直径が略１μｍの、尖鋭な先
端形状を有する円錐状のカソード１４が、図１（ｂ）に
示すように、４個、ピッチ４μｍで正方形状に形成され
ている。
【００１０】そして、このカソード１４の周囲に直径１
μｍ〜１．５μｍの開口幅ｗをもったキャビティ１５を
有する酸化珪素等よりなる厚さ略２μｍの絶縁層１６が
形成され、この絶縁層１６の上に、モリブデン、タング
ステン、ニオブ等の高融点金属からなる第二の電極１７
すなわちゲート電極がカソード１４に対する対抗電極と
して配置された構造となっている。このような電界放出
素子は、第二の電極１７すなわちゲート電極とカソード
１４との間に、約１０Ｋｖ／ｃｍ以上の電界強度を付与
する電圧（上記素子の場合、数Ｖ）を印加することによ
りカソード１４を熱することなく電子を放出させること
ができる。
μｍ〜１．５μｍの開口幅ｗをもったキャビティ１５を
有する酸化珪素等よりなる厚さ略２μｍの絶縁層１６が
形成され、この絶縁層１６の上に、モリブデン、タング
ステン、ニオブ等の高融点金属からなる第二の電極１７
すなわちゲート電極がカソード１４に対する対抗電極と
して配置された構造となっている。このような電界放出
素子は、第二の電極１７すなわちゲート電極とカソード
１４との間に、約１０Ｋｖ／ｃｍ以上の電界強度を付与
する電圧（上記素子の場合、数Ｖ）を印加することによ
りカソード１４を熱することなく電子を放出させること
ができる。
【００１１】この電界放出素子においては、第二の電極
１７とカソード１４との距離が０．５μｍ〜０．７５μ
ｍと微小で、動作中に塵埃等が付着して第二の電極１７
とカソード１４が短絡すると、抵抗層１３を介して短絡
電流が流れ、この抵抗層１３の抵抗により短絡電流が制
限され、短絡による素子の破壊を防止するとともに、第
一の電極１２と各カソード１４の間の距離が等しいた
め、抵抗層１３を介して印加される各カソードへの印加
電圧が等しくなり、かつ、抵抗層１３により各カソード
の印加電圧も調整され、平均化した電子放出が得られ
る。 また、第二の実施例として、図２に示すように、
ガラス等の絶縁基板上にアルミニウム等から成る略幅１
μｍ、厚さ０．２μｍの第一の電極１８をピッチ１９μ
ｍで正三角形のメッシュが形成されるように被着形成
し、この第一の電極１８を含む絶縁基板１上に例えば厚
さが略０．５μｍで、抵抗値が略３０００Ω・ｃｍのシ
リコン薄膜等より成る抵抗層１３が全面的に被着形成
し、この第一の電極１８に包囲された部分の中央部の抵
抗層１３上にタングステン、モリブデン等の高融点かつ
低仕事関数の金属からなり、底面部の直径が略１μｍ
の、尖鋭な先端形状を有する円錐状のカソード１４が３
個、ピッチ４μｍで正三角形状に形成した電子放出素子
がある。また、キャビティ、絶縁膜、第二の電極は図示
しないが第一の実施例と同様に形成される。
１７とカソード１４との距離が０．５μｍ〜０．７５μ
ｍと微小で、動作中に塵埃等が付着して第二の電極１７
とカソード１４が短絡すると、抵抗層１３を介して短絡
電流が流れ、この抵抗層１３の抵抗により短絡電流が制
限され、短絡による素子の破壊を防止するとともに、第
一の電極１２と各カソード１４の間の距離が等しいた
め、抵抗層１３を介して印加される各カソードへの印加
電圧が等しくなり、かつ、抵抗層１３により各カソード
の印加電圧も調整され、平均化した電子放出が得られ
る。 また、第二の実施例として、図２に示すように、
ガラス等の絶縁基板上にアルミニウム等から成る略幅１
μｍ、厚さ０．２μｍの第一の電極１８をピッチ１９μ
ｍで正三角形のメッシュが形成されるように被着形成
し、この第一の電極１８を含む絶縁基板１上に例えば厚
さが略０．５μｍで、抵抗値が略３０００Ω・ｃｍのシ
リコン薄膜等より成る抵抗層１３が全面的に被着形成
し、この第一の電極１８に包囲された部分の中央部の抵
抗層１３上にタングステン、モリブデン等の高融点かつ
低仕事関数の金属からなり、底面部の直径が略１μｍ
の、尖鋭な先端形状を有する円錐状のカソード１４が３
個、ピッチ４μｍで正三角形状に形成した電子放出素子
がある。また、キャビティ、絶縁膜、第二の電極は図示
しないが第一の実施例と同様に形成される。
【００１２】この実施例の場合、カソードの密度は前記
第一の実施例と比べて低下するものの、３電子銃方式の
カラーディスプレイ用の電子銃に好適し、第二の電極と
カソードの短絡による素子の破壊を防止し、かつ、各カ
ソードからの均一な電子放出が得られるという効果は第
一の実施例と同様である。また、本発明の第三の実施例
の電界放出素子は、図３に示すように、ガラス等の絶縁
基板上にアルミニウム等から成る略幅１μｍ、厚さ０．
２μｍの第一の電極１９をピッチ２０μｍで正六角形の
メッシュが形成されるように被着形成し、この第一の電
極１９を含む絶縁基板上に例えば厚さが略０．５μｍ
で、抵抗値が略３０００Ω・ｃｍのシリコン薄膜等より
成る抵抗層１３が全面的に被着形成されてた電子放出素
子がある。そして、この第一の電極１９に包囲された部
分の中央部の抵抗層１３上にタングステン、モリブデン
等の高融点かつ低仕事関数の金属からなり、底面部の直
径が略１μｍの、尖鋭な先端形状を有する円錐状のカソ
ード１４が６個、ピッチ４μｍで正六角形状に形成され
ている。この場合も、キャビティ、絶縁膜、第二の電極
は図示しないが第一の実施例と同様に形成される。
第一の実施例と比べて低下するものの、３電子銃方式の
カラーディスプレイ用の電子銃に好適し、第二の電極と
カソードの短絡による素子の破壊を防止し、かつ、各カ
ソードからの均一な電子放出が得られるという効果は第
一の実施例と同様である。また、本発明の第三の実施例
の電界放出素子は、図３に示すように、ガラス等の絶縁
基板上にアルミニウム等から成る略幅１μｍ、厚さ０．
２μｍの第一の電極１９をピッチ２０μｍで正六角形の
メッシュが形成されるように被着形成し、この第一の電
極１９を含む絶縁基板上に例えば厚さが略０．５μｍ
で、抵抗値が略３０００Ω・ｃｍのシリコン薄膜等より
成る抵抗層１３が全面的に被着形成されてた電子放出素
子がある。そして、この第一の電極１９に包囲された部
分の中央部の抵抗層１３上にタングステン、モリブデン
等の高融点かつ低仕事関数の金属からなり、底面部の直
径が略１μｍの、尖鋭な先端形状を有する円錐状のカソ
ード１４が６個、ピッチ４μｍで正六角形状に形成され
ている。この場合も、キャビティ、絶縁膜、第二の電極
は図示しないが第一の実施例と同様に形成される。
【００１３】この実施例の場合、カソードの密度は前記
第一の実施例と比べて増加し、しかも、第二の電極とカ
ソードの短絡による素子の破壊を防止し、かつ、各カソ
ードからの均一な電子放出が得られるという効果は第一
の実施例と同様である。以上、第一の電極を正多角形の
メッシュ状に形成し、そのメツシュの中央部に複数のカ
ソードを配置した例について説明したが、本発明はこれ
に限定されず、例えば、メッシュ形状を長方形とし、そ
の長方形の中央部に複数のカソードを長方形状に配置し
たり、第一の電極を正三角形のメッシュ状に形成し、そ
のメツシュの中央部に１個のカソードを配置することも
できるのは言うまでもない。
第一の実施例と比べて増加し、しかも、第二の電極とカ
ソードの短絡による素子の破壊を防止し、かつ、各カソ
ードからの均一な電子放出が得られるという効果は第一
の実施例と同様である。以上、第一の電極を正多角形の
メッシュ状に形成し、そのメツシュの中央部に複数のカ
ソードを配置した例について説明したが、本発明はこれ
に限定されず、例えば、メッシュ形状を長方形とし、そ
の長方形の中央部に複数のカソードを長方形状に配置し
たり、第一の電極を正三角形のメッシュ状に形成し、そ
のメツシュの中央部に１個のカソードを配置することも
できるのは言うまでもない。
【００１４】
【発明の効果】上述したように、本発明の電子放出素子
によれば、各カソードは該カソードに電圧を印加する第
一の電極から等間隔に配置されているため、どのカソー
ドに対しても抵抗層の抵抗値は等しくなり、電子放出特
性は均一となる。また、第一の電極に包囲された区画内
に複数のカソードを配置することができるため、カソー
ドピッチを微小にしても、抵抗層の抵抗値を大きくでき
るため、カソード密度を高くしても短絡電流の制限特性
を向上できる。また、各カソード間の抵抗層による電子
放出の均一効果も維持できる。
によれば、各カソードは該カソードに電圧を印加する第
一の電極から等間隔に配置されているため、どのカソー
ドに対しても抵抗層の抵抗値は等しくなり、電子放出特
性は均一となる。また、第一の電極に包囲された区画内
に複数のカソードを配置することができるため、カソー
ドピッチを微小にしても、抵抗層の抵抗値を大きくでき
るため、カソード密度を高くしても短絡電流の制限特性
を向上できる。また、各カソード間の抵抗層による電子
放出の均一効果も維持できる。
【図１】 （ａ）本発明の第一実施例の電子放出素子の
要部断面図 （ｂ）本発明の第一実施例の電子放出素子のカソード配
置を示す平面図
要部断面図 （ｂ）本発明の第一実施例の電子放出素子のカソード配
置を示す平面図
【図２】 本発明の第二実施例の電子放出素子のカソー
ド配置を示す平面図
ド配置を示す平面図
【図３】 本発明の第三実施例の電子放出素子のカソー
ド配置を示す平面図
ド配置を示す平面図
【図４】 従来の電子放出素子の要部断面図
【図５】 従来の他の電子放出素子のカソード配置を示
す平面図
す平面図
１ 絶縁基板 １２，１８，１９ 第一の電極 １３ 抵抗層 １４ カソード １５ キャビティ １６ 絶縁層 １７ 第二の電極
Claims (3)
- 【請求項１】絶縁基板上にメツシュ状に形成した第一の
電極と、全面に亘り形成した抵抗層と、キャビティを形
成する絶縁層と第二の陰極とが順次積層されてなり、前
記第一の電極に区画されたメッシュ内に複数のキャビテ
ィが形成され、各キャビティ内に円錐状のカソードが前
記抵抗層上に接して配された電子放出素子において、各
カソードと前記第一の電極との最短距離を等しく配置し
たことを特徴とする電子放出素子。 - 【請求項２】前記第一の電極を正ｎ角形のメッシュパタ
ーンとし、該メツシュパターンの中央部にｎ個のカソー
ドを正ｎ角形パターン状に配置したことを特徴とする請
求項１記載の電子放出素子。 - 【請求項３】前記第一の電極を長方形のメッシュパター
ンとし、該メツシュパターンの中央部に該メッシュパタ
ーンと相似形状に複数の前記カソードを配置したことを
特徴とする請求項１記載の電子放出素子。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22941594A JP2907024B2 (ja) | 1994-09-26 | 1994-09-26 | 電子放出素子 |
| US08/532,985 US5814925A (en) | 1994-09-26 | 1995-09-22 | Electron source with microtip emissive cathodes |
| KR1019950031853A KR0172021B1 (ko) | 1994-09-26 | 1995-09-26 | 마이크로팁 방출성 음극을 가진 전자 소스 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22941594A JP2907024B2 (ja) | 1994-09-26 | 1994-09-26 | 電子放出素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0896698A true JPH0896698A (ja) | 1996-04-12 |
| JP2907024B2 JP2907024B2 (ja) | 1999-06-21 |
Family
ID=16891875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22941594A Expired - Lifetime JP2907024B2 (ja) | 1994-09-26 | 1994-09-26 | 電子放出素子 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5814925A (ja) |
| JP (1) | JP2907024B2 (ja) |
| KR (1) | KR0172021B1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6417627B1 (en) * | 1999-02-03 | 2002-07-09 | Micron Technology, Inc. | Matrix-addressable display with minimum column-row overlap and maximum metal line-width |
| US6628052B2 (en) * | 2001-10-05 | 2003-09-30 | Hewlett-Packard Development Company, L.P. | Enhanced electron field emitter spindt tip and method for fabricating enhanced spindt tips |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2663462B1 (fr) * | 1990-06-13 | 1992-09-11 | Commissariat Energie Atomique | Source d'electrons a cathodes emissives a micropointes. |
| FR2687839B1 (fr) * | 1992-02-26 | 1994-04-08 | Commissariat A Energie Atomique | Source d'electrons a cathodes emissives a micropointes et dispositif de visualisation par cathodoluminescence excitee par emission de champ utilisant cette source. |
| US5536993A (en) * | 1994-11-18 | 1996-07-16 | Texas Instruments Incorporated | Clustered field emission microtips adjacent stripe conductors |
| US5578896A (en) * | 1995-04-10 | 1996-11-26 | Industrial Technology Research Institute | Cold cathode field emission display and method for forming it |
-
1994
- 1994-09-26 JP JP22941594A patent/JP2907024B2/ja not_active Expired - Lifetime
-
1995
- 1995-09-22 US US08/532,985 patent/US5814925A/en not_active Expired - Fee Related
- 1995-09-26 KR KR1019950031853A patent/KR0172021B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2907024B2 (ja) | 1999-06-21 |
| US5814925A (en) | 1998-09-29 |
| KR960012081A (ko) | 1996-04-20 |
| KR0172021B1 (ko) | 1999-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100297881B1 (ko) | 플래트패널디스플레이 | |
| US20060261725A1 (en) | Electron emission device, electron emission display, and manufacturing method of the electron emission device | |
| US5378182A (en) | Self-aligned process for gated field emitters | |
| JP3094459B2 (ja) | 電界放出型カソードアレイの製造方法 | |
| JP3066573B2 (ja) | 電界放出型表示素子 | |
| JPH08236014A (ja) | 電界放出型電子銃 | |
| JPH0896703A (ja) | 粒子放出装置、電界放出型装置及びこれらの製造方法 | |
| JPH07122179A (ja) | 電界放出カソード及び電界放出カソードの製造方法 | |
| JPH0896704A (ja) | 粒子放出装置、電界放出型装置及びこれらの製造方法 | |
| JP2737618B2 (ja) | 電界放出形電子源 | |
| KR100334017B1 (ko) | 평판 디스플레이 | |
| JP2970539B2 (ja) | 電界放出型陰極およびこれを用いた陰極線管 | |
| JPH0896698A (ja) | 電子放出素子 | |
| JP4228256B2 (ja) | 電子放出源およびその製造方法ならびに電子放出源を用いたディスプレイ装置 | |
| JPH0799679B2 (ja) | 平板型表示装置 | |
| KR100378103B1 (ko) | 전자원, 화상 형성 장치 및 전자원 제조 방법 | |
| JPH11111156A (ja) | 電界放出素子 | |
| JPH0787074B2 (ja) | 電子放出素子およびその製造方法 | |
| US20060238106A1 (en) | Electron emission display | |
| JP2000348601A (ja) | 電子放出源及びその製造方法、並びにその電子放出源を用いたディスプレイ装置 | |
| KR20060124332A (ko) | 전자 방출 소자 | |
| JPH0831305A (ja) | 電子放出素子 | |
| KR101072998B1 (ko) | 전자 방출 표시 디바이스 | |
| KR101049821B1 (ko) | 전자 방출 소자 | |
| KR20070042649A (ko) | 전자 방출 디바이스 및 이를 이용한 전자 방출 표시디바이스 |