JPH0897285A - Method for forming wiring interlayer film - Google Patents
Method for forming wiring interlayer filmInfo
- Publication number
- JPH0897285A JPH0897285A JP23520494A JP23520494A JPH0897285A JP H0897285 A JPH0897285 A JP H0897285A JP 23520494 A JP23520494 A JP 23520494A JP 23520494 A JP23520494 A JP 23520494A JP H0897285 A JPH0897285 A JP H0897285A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- plasma
- teos film
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】紫外光を照射することにより、配線パターンの
表面に蓄積される電荷を解離し、下地依存性がなく、膜
厚が均一で、平坦化が容易な配線層間膜を形成すること
ができる配線層間膜の形成方法の提供。
【構成】半導体基板に形成される配線パターンの上に、
少なくともプラズマＴＥＯＳ膜およびオゾンＴＥＯＳ膜
からなる配線層間膜を形成するに際し、反応性イオンエ
ッチング法により配線層をパターニングして前記配線パ
ターンを形成し、この配線パターンの上に、プラズマＣ
ＶＤ法により前記プラズマＴＥＯＳ膜を形成した後、こ
のプラズマＴＥＯＳ膜の表面に所定強度の紫外光を所定
時間照射して前記配線パターンに蓄積された電荷を解離
し、その後、前記プラズマＴＥＯＳ膜の上に前記オゾン
ＴＥＯＳ膜を形成することにより、上記目的を達成す
る。
(57) [Abstract] [Purpose] By irradiating with ultraviolet light, the charge accumulated on the surface of the wiring pattern is dissociated, there is no underlayer dependency, the film thickness is uniform, and the wiring interlayer film is easy to flatten. A method for forming a wiring interlayer film capable of forming a wiring. [Structure] On a wiring pattern formed on a semiconductor substrate,
When forming a wiring interlayer film including at least a plasma TEOS film and an ozone TEOS film, the wiring layer is patterned by a reactive ion etching method to form the wiring pattern, and the plasma C is formed on the wiring pattern.
After the plasma TEOS film is formed by the VD method, the surface of the plasma TEOS film is irradiated with ultraviolet light of a predetermined intensity for a predetermined time to dissociate the charges accumulated in the wiring pattern, and then the plasma TEOS film is formed on the plasma TEOS film. The above object is achieved by forming the ozone TEOS film on the substrate.
Description
【０００１】[0001]
【産業上の利用分野】本発明は配線層間膜（層間絶縁
膜）の形成方法に関し、詳しくは、半導体装置の製造過
程において、下層配線パターンの表面の不定位置に蓄積
される電荷に依存して、配線層間膜の膜厚が部分的に異
なることを防止することができる配線層間膜の形成方法
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a wiring interlayer film (interlayer insulating film), and more particularly, it depends on charges accumulated at indefinite positions on the surface of a lower wiring pattern in the manufacturing process of a semiconductor device. The present invention relates to a method for forming a wiring interlayer film capable of preventing the film thickness of the wiring interlayer film from being partially different.
【０００２】[0002]
【従来の技術】化学気相成長法（以下、ＣＶＤ法と記述
する）により、ケイ酸エチル（Si(OC2H5)4：以下、ＴＥ
ＯＳと記述する）を用いて形成される酸化膜(SiO2)は、
狭いギャップを埋め込むことができるため、即ち、ステ
ップカバレージ（段差被覆性）が良好であるため、多層
配線構造を有する半導体デバイスにおいて、配線パター
ンの上に形成される絶縁膜として利用されている。2. Description of the Related Art Ethyl silicate (Si (OC 2 H 5 ) 4 : hereinafter, TE was prepared by chemical vapor deposition (hereinafter referred to as CVD method).
The oxide film (SiO 2 ) formed using (described as OS) is
Since a narrow gap can be filled, that is, step coverage (step coverage) is good, it is used as an insulating film formed on a wiring pattern in a semiconductor device having a multilayer wiring structure.
【０００３】ここで、ＴＥＯＳを用いるＣＶＤ法により
形成される従来の配線層間膜の形成方法の一例を説明す
る。Here, an example of a conventional method for forming a wiring interlayer film formed by a CVD method using TEOS will be described.
【０００４】まず、常圧ＣＶＤ法により、半導体基板の
上にＢＰＳＧ（ホウ素リンケイ酸ガラス）膜を形成し、
スパッタリング法により、ＢＰＳＧ膜の上に配線層を堆
積し、反応性イオンエッチング法（以下、ＲＩＥ法と記
述する）により、配線層をパターニングして配線パター
ンを形成する。First, a BPSG (boron phosphosilicate glass) film is formed on a semiconductor substrate by an atmospheric pressure CVD method,
A wiring layer is deposited on the BPSG film by a sputtering method, and the wiring layer is patterned by a reactive ion etching method (hereinafter referred to as RIE method) to form a wiring pattern.
【０００５】続いて、プラズマＣＶＤ法により、配線パ
ターンおよび配線パターン間に露出されたＢＰＳＧ膜の
上に、ＴＥＯＳを用いてプラズマＴＥＯＳ膜を形成した
後、プラズマＣＶＤ法により、プラズマＴＥＯＳ膜の表
面をＮ2 プラズマ処理する。なお、このＮ2 プラズマ処
理は、プラズマＴＥＯＳ膜の表面を改善し、この後のオ
ゾンＴＥＯＳ膜の埋め込み性を向上させるための工程で
ある。Subsequently, a plasma TEOS film is formed using TEOS on the wiring pattern and the BPSG film exposed between the wiring patterns by the plasma CVD method, and then the surface of the plasma TEOS film is removed by the plasma CVD method. N 2 plasma treatment. The N 2 plasma treatment is a process for improving the surface of the plasma TEOS film and for improving the subsequent embedding property of the ozone TEOS film.
【０００６】続いて、常圧ＣＶＤ法により、プラズマＴ
ＥＯＳ膜の上にオゾンＴＥＯＳ膜を形成し、スピンコー
ト法により、有機ＳＯＧ（Spin-On-Glass ）膜を形成
し、ＲＩＥ法により、オゾンＴＥＯＳ膜と有機ＳＯＧ膜
とのエッチレートが略同一となる条件で、オゾンＴＥＯ
Ｓ膜および有機ＳＯＧ膜をエッチバックし、オゾンＴＥ
ＯＳ膜の表面を平坦化する。Subsequently, plasma T is formed by an atmospheric pressure CVD method.
An ozone TEOS film is formed on the EOS film, an organic SOG (Spin-On-Glass) film is formed by a spin coating method, and the ozone TEOS film and the organic SOG film have substantially the same etching rate by the RIE method. Ozone TEO
Etch back the S film and the organic SOG film, and use ozone TE
The surface of the OS film is flattened.
【０００７】最後に、プラズマＣＶＤ法により、表面が
平坦化されたオゾンＴＥＯＳ膜の上に、プラズマＴＥＯ
Ｓ膜を形成して、配線層間膜の形成を完了する。Finally, plasma TEO is formed on the ozone TEOS film whose surface is flattened by the plasma CVD method.
The S film is formed, and the formation of the wiring interlayer film is completed.
【０００８】しかしながら、上述する従来の配線層間膜
の形成方法においては、配線パターンおよび配線パター
ン間に露出されたＢＰＳＧ膜の上にプラズマＴＥＯＳ膜
を形成し、このプラズマＴＥＯＳ膜の上にオゾンＴＥＯ
Ｓ膜を形成すると、配線パターン間にボイドが発生する
という問題点があった。However, in the above-described conventional method for forming a wiring interlayer film, the plasma TEOS film is formed on the wiring pattern and the BPSG film exposed between the wiring patterns, and ozone TEO is formed on the plasma TEOS film.
When the S film is formed, there is a problem that voids are generated between the wiring patterns.
【０００９】このため、特開平５−２９１４１５号公報
に開示されている半導体装置の製造方法では、上述する
ＴＥＯＳを用いるＣＶＤ法により形成される配線層間膜
の形成方法において、配線パターンおよび配線パターン
間に露出されたＢＰＳＧ膜の上にプラズマＴＥＯＳ膜を
形成した後、このプラズマＴＥＯＳ膜の表面にＮ2 プラ
ズマ処理を施す前に、さらに熱処理、具体的には、温度
４５０℃、Ｎ2 雰囲気中、３０分間熱処理を行うことに
より、下層配線パターン間のスペースにおけるボイドの
発生を防止することを可能としている。Therefore, in the method of manufacturing a semiconductor device disclosed in Japanese Patent Laid-Open No. 5-291415, in the method of forming the wiring interlayer film formed by the CVD method using TEOS described above, the wiring pattern and the wiring pattern After forming the plasma TEOS film on the exposed BPSG film, and before performing the N 2 plasma treatment on the surface of the plasma TEOS film, further heat treatment, specifically, at a temperature of 450 ° C. in an N 2 atmosphere, The heat treatment for 30 minutes makes it possible to prevent the occurrence of voids in the space between the lower layer wiring patterns.
【００１０】ところが、図２に示すように、従来の配線
層間膜の形成方法においては、オゾンＴＥＯＳ膜１８の
下層に存在する下地により、例えば配線パターン１４、
接続孔２２などが下層に存在することに依存して、ある
いは下層に存在するものの大きさや疎密により、具体的
には、配線パターン１４の配線幅やその疎密に依存し
て、プラズマＴＥＯＳ膜１６の上に形成されるオゾンＴ
ＥＯＳ膜１８の膜厚が部分的に不均一になる、即ち、オ
ゾンＴＥＯＳ膜１８の膜厚に下地依存性があり、その平
坦度が悪い、具体的には、オゾンＴＥＯＳ膜の設定膜厚
が７０００Åの時、２０００Å〜４０００Å程度のばら
つきがあるという問題点があった。However, as shown in FIG. 2, in the conventional method of forming a wiring interlayer film, for example, the wiring pattern 14,
The plasma TEOS film 16 depends on the existence of the connection holes 22 and the like in the lower layer, or in the size and the density of the material existing in the lower layer, specifically, in the wiring width of the wiring pattern 14 and the density thereof. Ozone T formed on top
The film thickness of the EOS film 18 becomes partially non-uniform, that is, the film thickness of the ozone TEOS film 18 depends on the base and its flatness is poor. Specifically, the set film thickness of the ozone TEOS film is At 7,000Å, there was a problem in that there was a variation of about 2000Å to 4000Å.
【００１１】このため、ＳＯＧ膜を形成し、これをエッ
チバックして平坦化を行う際に、ＳＯＧ膜の膜厚を厚く
しなければ平坦化することができず、また、エッチバッ
ク量も多くしないと平坦化することができなかった。な
お、特開平５−２９１４１５号公報に開示されている半
導体装置の製造方法においては、配線パターン１４間に
ボイドが形成されることを防止することは可能であって
も、オゾンＴＥＯＳ膜１８の均一性については何も考慮
されていないため、同様に、オゾンＴＥＯＳ膜１８の平
坦度が悪く、オゾンＴＥＯＳ膜１８を平坦化することが
困難であるという問題点がある。Therefore, when the SOG film is formed and flattened by etching back the SOG film, the SOG film cannot be flattened unless the film thickness is increased, and the etching back amount is large. Otherwise, it could not be flattened. In the method of manufacturing a semiconductor device disclosed in Japanese Patent Laid-Open No. 5-291415, even if it is possible to prevent voids from being formed between the wiring patterns 14, the ozone TEOS film 18 is uniformly formed. Since no consideration is given to the property, similarly, there is a problem that the flatness of the ozone TEOS film 18 is poor and it is difficult to flatten the ozone TEOS film 18.
【００１２】上述するオゾンＴＥＯＳ膜１８の膜厚に下
地依存性がある原因については、明確な原因は不明であ
るが、下地である配線パターン１４を形成する際に、Ｒ
ＩＥ法を用いているため、配線パターン１４の表面の不
定位置に、特に、配線パターン１４の配線端に電荷が蓄
積されてしまうためであると考えられる。また、この配
線パターン１４の上にプラズマＴＥＯＳ膜１６を形成す
る際に、プラズマＣＶＤ法によりプラズマ照射を行って
いるため、さらに、配線パターン１４の表面に電荷が蓄
積されてしまうためであると考えられる。The cause of the above-mentioned film thickness of the ozone TEOS film 18 depending on the underlying layer is not clear, but when forming the underlying wiring pattern 14, R
It is considered that this is because, since the IE method is used, charges are accumulated at an indefinite position on the surface of the wiring pattern 14, especially at the wiring end of the wiring pattern 14. Further, it is considered that when the plasma TEOS film 16 is formed on the wiring pattern 14, plasma irradiation is performed by the plasma CVD method, and therefore, electric charges are further accumulated on the surface of the wiring pattern 14. To be
【００１３】[0013]
【発明が解決しようとする課題】本発明の目的は、前記
従来技術に基づく種々の問題点をかえりみて、紫外光を
照射することにより、配線パターンの表面に蓄積される
電荷を解離し、下地依存性がなく、膜厚が均一で、平坦
化が容易な配線層間膜を形成することができる配線層間
膜の形成方法を提供することにある。SUMMARY OF THE INVENTION The object of the present invention is to solve various problems based on the above-mentioned prior art, and by irradiating with ultraviolet light, the charges accumulated on the surface of the wiring pattern are dissociated, and An object of the present invention is to provide a method for forming a wiring interlayer film which has no dependence, has a uniform film thickness, and can be easily planarized.
【００１４】[0014]
【課題を解決するための手段】上記目的を達成するため
に、本発明は、半導体基板に形成される配線パターンの
上に、少なくともプラズマＴＥＯＳ膜およびオゾンＴＥ
ＯＳ膜からなる配線層間膜を形成するに際し、反応性イ
オンエッチング法により配線層をパターニングして前記
配線パターンを形成し、この配線パターンの上に、プラ
ズマＣＶＤ法により前記プラズマＴＥＯＳ膜を形成した
後、このプラズマＴＥＯＳ膜の表面に所定強度の紫外光
を所定時間照射して前記配線パターンに蓄積された電荷
を解離し、その後、前記プラズマＴＥＯＳ膜の上に前記
オゾンＴＥＯＳ膜を形成することを特徴とする配線層間
膜の形成方法を提供するものである。In order to achieve the above object, the present invention provides at least a plasma TEOS film and ozone TE on a wiring pattern formed on a semiconductor substrate.
When forming the wiring interlayer film made of the OS film, the wiring layer is patterned by the reactive ion etching method to form the wiring pattern, and the plasma TEOS film is formed on the wiring pattern by the plasma CVD method. The surface of the plasma TEOS film is irradiated with ultraviolet light of a predetermined intensity for a predetermined time to dissociate the charges accumulated in the wiring pattern, and then the ozone TEOS film is formed on the plasma TEOS film. The present invention provides a method for forming a wiring interlayer film.
【００１５】ここで、前記プラズマＴＥＯＳ膜を形成し
た後、このプラズマＴＥＯＳ膜の表面に紫外光を照射す
る前に、もしくは紫外光を照射しながら、前記半導体基
板を４５０℃以下の所定温度に加熱するのが好ましい。Here, after the plasma TEOS film is formed, the semiconductor substrate is heated to a predetermined temperature of 450 ° C. or lower before the surface of the plasma TEOS film is irradiated with ultraviolet light or while being irradiated with ultraviolet light. Preferably.
【００１６】また、前記紫外光の強度が６５０ｍＷ／ｃ
ｍ2 以上であるのが好ましい。The intensity of the ultraviolet light is 650 mW / c
It is preferably m 2 or more.
【００１７】[0017]
【発明の作用】本発明の配線層間膜の形成方法は、配線
パターンの上に形成される、少なくともプラズマＴＥＯ
Ｓ膜およびオゾンＴＥＯＳ膜からなる配線層間膜におい
て、配線パターンの表面に、特に、配線パターンの配線
端に電荷が蓄積されることにより、プラズマＴＥＯＳ膜
の上に形成されるオゾンＴＥＯＳ膜の膜厚が不均一にな
るのを防止するために、プラズマＴＥＯＳ膜を形成した
後、かつオゾンＴＥＯＳ膜を形成する前に、プラズマＴ
ＥＯＳ膜の表面に所定強度の紫外光を所定時間照射し、
その光エネルギーによって、配線パターンの表面の不定
位置に蓄積される電荷を解離するものである。このた
め、オゾンＴＥＯＳ膜の下地依存性を解消し、オゾンＴ
ＥＯＳ膜の膜厚が均一で、平坦化が容易な配線層間膜を
形成することができる。また、プラズマＴＥＯＳ膜の表
面に紫外光を照射する前に、あるいは紫外光を照射しな
がら、ウエハーを加熱することにより、その熱エネルギ
ーおよび紫外光の光エネルギーによって、さらに容易に
配線パターンの表面に蓄積された電荷を解離することが
できる。According to the method of forming a wiring interlayer film of the present invention, at least plasma TEO formed on a wiring pattern is used.
In the wiring interlayer film including the S film and the ozone TEOS film, the film thickness of the ozone TEOS film formed on the plasma TEOS film by accumulating charges on the surface of the wiring pattern, particularly at the wiring end of the wiring pattern. In order to prevent the non-uniformity of the plasma TEOS film, the plasma TOS film is formed and before the ozone TEOS film is formed.
The surface of the EOS film is irradiated with ultraviolet light of a predetermined intensity for a predetermined time,
The light energy dissociates the charge accumulated at an indefinite position on the surface of the wiring pattern. Therefore, the dependence of the ozone TEOS film on the underlayer is eliminated, and
It is possible to form a wiring interlayer film in which the EOS film has a uniform film thickness and which can be easily flattened. Further, by heating the wafer before or while irradiating the surface of the plasma TEOS film with the ultraviolet light, the heat energy and the light energy of the ultraviolet light make the surface of the wiring pattern more easily. The accumulated charge can be dissociated.
【００１８】[0018]
【実施例】以下に、添付の図面に示す好適実施例に基づ
いて、本発明の配線層間膜の形成方法を詳細に説明す
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS The method for forming a wiring interlayer film of the present invention will be described in detail below with reference to the preferred embodiments shown in the accompanying drawings.
【００１９】図１（ａ）および（ｂ）は、本発明の配線
層間膜の形成方法の各工程を示す断面図である。1A and 1B are cross-sectional views showing each step of the method for forming a wiring interlayer film of the present invention.
【００２０】まず、図１（ａ）に示すように、常圧ＣＶ
Ｄ法により、半導体基板１０の表面全面に膜厚８０００
ÅのＢＰＳＧ膜１２を形成する。なお、同図において
は、ＢＰＳＧ膜１２に接続孔（コンタクトホール）２２
が開口されている。First, as shown in FIG. 1 (a), a normal pressure CV
A film thickness of 8000 is formed on the entire surface of the semiconductor substrate 10 by the D method.
The BPSG film 12 of Å is formed. In the figure, a connection hole (contact hole) 22 is formed in the BPSG film 12.
Is opened.
【００２１】続いて、スパッタリング法により、ＢＰＳ
Ｇ膜１２の表面全面に膜厚７０００Åの配線層、例えば
アルミニウム系配線材料層を堆積し、ＲＩＥ法により、
配線層をパターニングして、配線パターン１４を形成す
る。なお、従来技術において述べたように、ＲＩＥ法を
用いて配線層をパターニングすることにより、配線パタ
ーン１４の表面に、特に、配線パターン１４の配線端に
電荷が蓄積されてしまう。Then, the BPS is formed by the sputtering method.
A wiring layer having a film thickness of 7,000 Å, for example, an aluminum-based wiring material layer is deposited on the entire surface of the G film 12, and the RIE method is used.
The wiring layer is patterned to form the wiring pattern 14. As described in the related art, by patterning the wiring layer using the RIE method, charges are accumulated on the surface of the wiring pattern 14, particularly at the wiring end of the wiring pattern 14.
【００２２】続いて、プラズマＣＶＤ法により、配線パ
ターン１４および配線パターン１４間に露出されたＢＰ
ＳＧ膜１２の上に、温度４００℃、真空度５．５Torr、
電力４５０Ｗ、ＴＥＯＳ流量５６０sccm、Ｏ2 流量８４
０sccmの成膜条件で、膜厚２０００ÅのプラズマＴＥＯ
Ｓ膜１６を形成する。従来技術において述べたように、
配線パターン１４の上にプラズマＴＥＯＳ膜１６を形成
する際に、プラズマＣＶＤ法によりプラズマ照射を行っ
ているため、さらに、配線パターン１４の表面に電荷が
蓄積されてしまう。Subsequently, the BP exposed between the wiring patterns 14 and the wiring patterns 14 is formed by the plasma CVD method.
On the SG film 12, a temperature of 400 ° C., a vacuum degree of 5.5 Torr,
Electric power 450W, TEOS flow rate 560sccm, O 2 flow rate 84
Plasma TEO with a film thickness of 2000Å under 0sccm film forming conditions
The S film 16 is formed. As mentioned in the prior art,
When the plasma TEOS film 16 is formed on the wiring pattern 14, plasma irradiation is performed by the plasma CVD method, so that electric charges are further accumulated on the surface of the wiring pattern 14.
【００２３】続いて、図１（ａ）に示すように、プラズ
マＴＥＯＳ膜１６の表面に、例えば波長３８０nm、照射
強度８００mW/cm2の紫外光を３０秒間照射する。これに
より、光エネルギーを利用して、配線パターン１４の表
面に蓄積された電荷を解離することができる。なお、プ
ラズマＴＥＯＳ膜１６を形成した後、プラズマＴＥＯＳ
膜１６の表面に紫外光を照射する前に、あるいは紫外光
を照射しながら、ウエハーが載置固定されたステージを
加熱しておくのが好ましい。即ち、ウエハーを加熱する
ことにより、熱エネルギーおよび光エネルギーを利用し
て、配線パターン１４の表面に蓄積された電荷を、さら
に容易に解離することができる。Subsequently, as shown in FIG. 1A, the surface of the plasma TEOS film 16 is irradiated with ultraviolet light having a wavelength of 380 nm and an irradiation intensity of 800 mW / cm 2 for 30 seconds. As a result, it is possible to dissociate the charges accumulated on the surface of the wiring pattern 14 using the light energy. After forming the plasma TEOS film 16, plasma TEOS
It is preferable to heat the stage on which the wafer is mounted and fixed before or while irradiating the surface of the film 16 with ultraviolet light. That is, by heating the wafer, the charges accumulated on the surface of the wiring pattern 14 can be more easily dissociated by utilizing the thermal energy and the light energy.
【００２４】ここで、上述する紫外光の波長は３８０nm
以下であるのが好ましい。また、紫外光の照射時間は、
例えば枚葉式の装置であれば２０秒〜６０秒であるのが
好ましく、３０秒前後であるのが最も好ましい。また、
紫外光の照射量は照射時間と照射強度との積（照射時間
×照射強度）となるため、紫外光の照射強度は６５０mW
/cm2以上であるのが好ましく、より好ましくは６５０mW
/cm2〜１０００mW/cm2、さらに好ましくは７００mW/cm2
〜９００mW/cm2であるのが良い。さらに、ウエハーを加
熱する際の加熱温度は、既に形成されている配線パター
ン１４に悪影響を及ぼさないように４５０℃以下の温度
とするのが好ましく、２５０℃〜４５０℃の温度範囲で
あるのがより好ましい。The wavelength of the ultraviolet light mentioned above is 380 nm.
The following is preferable. Also, the irradiation time of ultraviolet light is
For example, in the case of a single-wafer type device, it is preferably 20 seconds to 60 seconds, and most preferably about 30 seconds. Also,
Since the irradiation amount of ultraviolet light is the product of irradiation time and irradiation intensity (irradiation time x irradiation intensity), the irradiation intensity of ultraviolet light is 650 mW.
/ cm 2 or more, preferably 650 mW
/ cm 2 to 1000 mW / cm 2 , more preferably 700 mW / cm 2
It is good to be ~ 900 mW / cm 2 . Furthermore, the heating temperature for heating the wafer is preferably 450 ° C. or lower so as not to adversely affect the already formed wiring pattern 14, and the temperature range is 250 ° C. to 450 ° C. More preferable.
【００２５】なお、本発明の配線層間膜の形成方法にお
いては、従来技術において述べたように、プラズマＴＥ
ＯＳ膜１６の表面を改善し、埋め込み性を向上させるた
めに、プラズマＴＥＯＳ膜１６の表面に紫外光を照射す
る前に、例えばプラズマＣＶＤ法により、温度４００
℃、真空度６．０Torr、Ｎ2 流量８４０sccmの条件で、
プラズマＴＥＯＳ膜１６の表面をＮ2 プラズマ処理して
も良いことは言うまでもない。In the method of forming a wiring interlayer film of the present invention, as described in the prior art, plasma TE is used.
In order to improve the surface of the OS film 16 and improve the embedding property, the temperature of the plasma TEOS film 16 may be increased to 400 ° C. by, for example, a plasma CVD method before irradiating the surface with ultraviolet light.
C, vacuum degree 6.0 Torr, N 2 flow rate 840 sccm,
It goes without saying that the surface of the plasma TEOS film 16 may be subjected to N 2 plasma treatment.
【００２６】続いて、図１（ｂ）に示すように、常圧Ｃ
ＶＤ法により、温度４００℃、ＴＥＯＳ流量１．７l/mi
n 、Ｏ3 流量８０g/Nm3 、Ｏ2 流量７．５l/min 、Ｎ2
流量１８l/min の条件で、プラズマＴＥＯＳ膜１６の上
に膜厚７０００ÅのオゾンＴＥＯＳ膜１８を形成する。
このオゾンＴＥＯＳ膜１８は、上述するように、所定強
度の紫外光を所定時間照射することにより、配線パター
ン１４の表面に蓄積された電荷を予め解離しているた
め、下地依存性がなく、均一な膜厚に形成することがで
きる。Subsequently, as shown in FIG. 1 (b), a normal pressure C
VD method, temperature 400 ℃, TEOS flow rate 1.7l / mi
n, O 3 flow rate 80 g / Nm 3 , O 2 flow rate 7.5 l / min, N 2
An ozone TEOS film 18 having a film thickness of 7,000 Å is formed on the plasma TEOS film 16 under the condition of a flow rate of 18 l / min.
As described above, the ozone TEOS film 18 dissociates the electric charge accumulated on the surface of the wiring pattern 14 in advance by irradiating it with ultraviolet light of a predetermined intensity for a predetermined time, and therefore has no underlying dependency and is uniform. It can be formed in various thicknesses.
【００２７】続いて、スピンコート法により、有機ＳＯ
Ｇ液を５０００Å程度塗布した後、これを乾燥して有機
ＳＯＧ膜を形成し、ＲＩＥ法により、オゾンＴＥＯＳ膜
１８と有機ＳＯＧ膜とのエッチレートが略同一となる条
件で、オゾンＴＥＯＳ膜１８および有機ＳＯＧ膜をエッ
チバックし、オゾンＴＥＯＳ膜１８の表面を平坦化す
る。Then, an organic SO is applied by a spin coating method.
After applying about 5000 Å of the G liquid, it is dried to form an organic SOG film, and the ozone TEOS film 18 and The organic SOG film is etched back to flatten the surface of the ozone TEOS film 18.
【００２８】最後に、プラズマＣＶＤ法により、表面が
平坦化されたオゾンＴＥＯＳ膜１８の上に、温度４００
℃、真空度５．５Torr、電力４００Ｗ、ＴＥＯＳ流量５
６０sccm、Ｏ2 流量８４０sccmの成膜条件で、膜厚４０
００ÅのプラズマＴＥＯＳ膜を形成して、配線層間膜の
形成を完了する。Finally, on the ozone TEOS film 18 whose surface is flattened by the plasma CVD method, a temperature of 400 is applied.
° C, vacuum degree 5.5 Torr, electric power 400W, TEOS flow rate 5
Under the film forming conditions of 60 sccm and O 2 flow rate of 840 sccm, a film thickness of 40
A plasma TEOS film of 00Å is formed to complete the formation of the wiring interlayer film.
【００２９】なお、本発明の配線層間膜の形成方法の一
実施例を、具体的な膜（層）の名称や、その膜厚、成膜
条件などを挙げて説明したが、本発明はこの実施例に限
定されるものではなく、各層（膜）に用いられる材料は
従来公知のどのような材料を用いても良く、その膜厚、
成膜条件などは適宜選定すれば良い。また、本発明の配
線層間膜の形成方法は、配線層間膜として少なくともプ
ラズマＴＥＯＳ膜およびオゾンＴＥＯＳ膜を用いて配線
層間膜を形成するのであれば、第何層目の配線層間膜に
おいても適用することができる。さらに、上述する実施
例においては平坦化の一実施例を説明したが、下地依存
性のないオゾンＴＥＯＳ膜を形成した後、従来公知のど
のような平坦化技術を用いて配線層間膜を平坦化しても
良いのは当然のことである。An embodiment of the method for forming a wiring interlayer film of the present invention has been described with reference to specific film (layer) names, film thicknesses, film forming conditions, and the like. The material used for each layer (film) is not limited to the examples, and any conventionally known material may be used.
The film forming conditions may be appropriately selected. The method for forming a wiring interlayer film of the present invention is applicable to any wiring interlayer film as long as the wiring interlayer film is formed using at least a plasma TEOS film and an ozone TEOS film as the wiring interlayer film. be able to. Further, although an example of planarization has been described in the above-described example, after forming an ozone TEOS film having no underlayer dependency, the wiring interlayer film is planarized by using any conventionally known planarization technique. Of course it is okay.
【００３０】[0030]
【発明の効果】以上詳細に説明した様に、本発明の配線
層間膜の形成方法は、配線パターンの上に形成される、
少なくともプラズマＴＥＯＳ膜およびオゾンＴＥＯＳ膜
からなる配線層間膜において、例えばＲＩＥ法により、
配線層をパターニングして配線パターンを形成するた
め、あるいはプラズマＣＶＤ法により、配線パターンの
上にプラズマＴＥＯＳ膜を形成するため、配線パターン
の配線幅や疎密に依存して、配線パターンの表面の不定
位置に電荷が蓄積されてしまい、プラズマＴＥＯＳ膜の
上に形成されるオゾンＴＥＯＳ膜の膜厚が部分的に不均
一になるのを防止するために、プラズマＴＥＯＳ膜を形
成した後、プラズマＴＥＯＳ膜の表面に紫外光を照射
し、その光エネルギーによって、配線パターンの表面に
蓄積される電荷を解離するものである。従って、本発明
の配線層間膜によれば、オゾンＴＥＯＳ膜の下地依存性
を解消することができ、オゾンＴＥＯＳ膜の膜厚が均一
で、平坦化が容易な配線層間膜を形成することができ
る。As described in detail above, according to the method of forming the wiring interlayer film of the present invention, the wiring interlayer film is formed on the wiring pattern.
At least in the wiring interlayer film including the plasma TEOS film and the ozone TEOS film, for example, by the RIE method,
In order to form the wiring pattern by patterning the wiring layer or to form the plasma TEOS film on the wiring pattern by the plasma CVD method, the surface of the wiring pattern is undefined depending on the wiring width and the density of the wiring pattern. After the plasma TEOS film is formed, the plasma TEOS film is formed in order to prevent electric charges from being accumulated at positions and the film thickness of the ozone TEOS film formed on the plasma TEOS film is partially uneven. The surface of the is irradiated with ultraviolet light, and the light energy dissociates the charges accumulated on the surface of the wiring pattern. Therefore, according to the wiring interlayer film of the present invention, the dependency of the ozone TEOS film on the underlayer can be eliminated, and a wiring interlayer film having a uniform film thickness of the ozone TEOS film and easily planarized can be formed. .
【図１】 （ａ）および（ｂ）は、本発明の配線層間膜
の形成方法の各工程を示す一実施例の断面図である。1A and 1B are cross-sectional views of one embodiment showing each step of a method for forming a wiring interlayer film of the present invention.
【図２】 従来の配線層間膜の形状を示す一例の断面図
である。FIG. 2 is a sectional view of an example showing a shape of a conventional wiring interlayer film.
１０ 半導体基板 １２ ＢＰＳＧ膜 １４ 配線パターン １６ プラズマＴＥＯＳ膜 １８ オゾンＴＥＯＳ膜 ２２ 接続孔 10 Semiconductor Substrate 12 BPSG Film 14 Wiring Pattern 16 Plasma TEOS Film 18 Ozone TEOS Film 22 Connection Hole
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/316 Ｘ Ｈ０１Ｌ 21/90 Ｋ ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI Technical display location H01L 21/316 X H01L 21/90 K
Claims (3)
に、少なくともプラズマＴＥＯＳ膜およびオゾンＴＥＯ
Ｓ膜からなる配線層間膜を形成するに際し、 反応性イオンエッチング法により配線層をパターニング
して前記配線パターンを形成し、この配線パターンの上
に、プラズマＣＶＤ法により前記プラズマＴＥＯＳ膜を
形成した後、このプラズマＴＥＯＳ膜の表面に所定強度
の紫外光を所定時間照射して前記配線パターンに蓄積さ
れた電荷を解離し、その後、前記プラズマＴＥＯＳ膜の
上に前記オゾンＴＥＯＳ膜を形成することを特徴とする
配線層間膜の形成方法。1. At least a plasma TEOS film and ozone TEO are formed on a wiring pattern formed on a semiconductor substrate.
In forming the wiring interlayer film made of the S film, the wiring layer is patterned by the reactive ion etching method to form the wiring pattern, and the plasma TEOS film is formed on the wiring pattern by the plasma CVD method. The surface of the plasma TEOS film is irradiated with ultraviolet light of a predetermined intensity for a predetermined time to dissociate the charges accumulated in the wiring pattern, and then the ozone TEOS film is formed on the plasma TEOS film. And a method for forming a wiring interlayer film.
あって、前記プラズマＴＥＯＳ膜を形成した後、このプ
ラズマＴＥＯＳ膜の表面に紫外光を照射する前に、もし
くは紫外光を照射しながら、前記半導体基板を４５０℃
以下の所定温度に加熱することを特徴とする配線層間膜
の形成方法。2. The method for forming a wiring interlayer film according to claim 1, wherein after the plasma TEOS film is formed, the surface of the plasma TEOS film is irradiated with ultraviolet light or is irradiated with ultraviolet light. While keeping the semiconductor substrate at 450 ° C.
A method for forming a wiring interlayer film, which comprises heating to the following predetermined temperature.
上であることを特徴とする請求項１または２に記載の配
線層間膜の形成方法。3. The method for forming a wiring interlayer film according to claim 1, wherein the intensity of the ultraviolet light is 650 mW / cm 2 or more.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23520494A JPH0897285A (en) | 1994-09-29 | 1994-09-29 | Method for forming wiring interlayer film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23520494A JPH0897285A (en) | 1994-09-29 | 1994-09-29 | Method for forming wiring interlayer film |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0897285A true JPH0897285A (en) | 1996-04-12 |
Family
ID=16982627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23520494A Withdrawn JPH0897285A (en) | 1994-09-29 | 1994-09-29 | Method for forming wiring interlayer film |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0897285A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100247480B1 (en) * | 1996-12-30 | 2000-03-15 | 김영환 | Method of forming interlayer insulating film of semiconductor device |
| US6294484B1 (en) | 1999-09-07 | 2001-09-25 | Oki Electric Industry Co., Ltd. | Method of forming TEOS oxide films |
-
1994
- 1994-09-29 JP JP23520494A patent/JPH0897285A/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100247480B1 (en) * | 1996-12-30 | 2000-03-15 | 김영환 | Method of forming interlayer insulating film of semiconductor device |
| US6294484B1 (en) | 1999-09-07 | 2001-09-25 | Oki Electric Industry Co., Ltd. | Method of forming TEOS oxide films |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5665643A (en) | Manufacture of planarized insulating layer | |
| US5747381A (en) | Technique for the removal of residual spin-on-glass (SOG) after full SOG etchback | |
| US5849640A (en) | In-situ SOG etchback and deposition for IMD process | |
| US4305974A (en) | Method of manufacturing a semiconductor device | |
| JPH07312368A (en) | Method for forming a planarization structure of an insulating film | |
| CN1195884A (en) | Method for manufacturing semiconductor device using planarization technology | |
| US5366850A (en) | Submicron planarization process with passivation on metal line | |
| US5393709A (en) | Method of making stress released VLSI structure by the formation of porous intermetal layer | |
| JP2994128B2 (en) | Method for manufacturing semiconductor device | |
| JP3250518B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100195246B1 (en) | Method for manufacturing contact hole in semiconductor device using SOG | |
| US5930677A (en) | Method for reducing microloading in an etchback of spin-on-glass or polymer | |
| JPH09186155A (en) | Method for manufacturing semiconductor device | |
| JPH0897285A (en) | Method for forming wiring interlayer film | |
| JPH08203891A (en) | Method for manufacturing semiconductor device | |
| KR0172539B1 (en) | S.O.Film Formation Method of Semiconductor Device | |
| JP2636715B2 (en) | Method for manufacturing semiconductor device | |
| JP3402937B2 (en) | Method for manufacturing semiconductor device | |
| JP3022740B2 (en) | Method for manufacturing semiconductor device | |
| JPH1056064A (en) | Intermetallic insulation layer formation method | |
| JPH10214892A (en) | Method for manufacturing semiconductor device | |
| JPH0226053A (en) | Manufacture of semiconductor device | |
| KR100898588B1 (en) | Gap Fill Method of Semiconductor Device | |
| JP2795029B2 (en) | Method of forming multilayer wiring | |
| JPH11274152A (en) | Method for forming SOG layer of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020115 |