JPH09100197A - 半導体基材及び半導体基材の製造方法 - Google Patents
半導体基材及び半導体基材の製造方法Info
- Publication number
- JPH09100197A JPH09100197A JP8189422A JP18942296A JPH09100197A JP H09100197 A JPH09100197 A JP H09100197A JP 8189422 A JP8189422 A JP 8189422A JP 18942296 A JP18942296 A JP 18942296A JP H09100197 A JPH09100197 A JP H09100197A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- silicon layer
- crystal silicon
- porous single
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】
【課題】 多孔質シリコン層上により結晶欠陥の低減さ
れたエピタキシャルシリコン層を配することが困難。 【解決手段】 多孔質単結晶シリコン層101上に、非多
孔質単結晶シリコン層102を成長させて構成する半導体
基材の製造方法において、前記非多孔質単結晶シリコン
層102の成長速度を、該非多孔質単結晶シリコン層102が
前記多孔質単結晶シリコン層101の孔の径に相当する層
厚まで成長した時の結晶成長面の残留孔密度が１０００
／ｃｍ2 より少なくなるような小さな値に制御して前記
非多孔質単結晶シリコン層102を成長させる。
れたエピタキシャルシリコン層を配することが困難。 【解決手段】 多孔質単結晶シリコン層101上に、非多
孔質単結晶シリコン層102を成長させて構成する半導体
基材の製造方法において、前記非多孔質単結晶シリコン
層102の成長速度を、該非多孔質単結晶シリコン層102が
前記多孔質単結晶シリコン層101の孔の径に相当する層
厚まで成長した時の結晶成長面の残留孔密度が１０００
／ｃｍ2 より少なくなるような小さな値に制御して前記
非多孔質単結晶シリコン層102を成長させる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体基材、半導体
基材の形成方法に関し、特にＳＯＩ基板に適用可能で、
ＭＯＳＦＥＴ、バイポーラトランジスタ等を使用する集
積回路の基体として利用される半導体基材、および、そ
の作製方法に関する。
基材の形成方法に関し、特にＳＯＩ基板に適用可能で、
ＭＯＳＦＥＴ、バイポーラトランジスタ等を使用する集
積回路の基体として利用される半導体基材、および、そ
の作製方法に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】シリコ
ン系半導体デバイス、集積回路技術において、シリコン
オン インシュレーター（ＳＯＩ）構造は、寄生容量
の低減、素子分離の容易化等により、トランジスタの高
速化、低消費電力化、高集積化、および、トータルコス
トの削減をもたらす技術としてこれまでに幾多の研究が
なされてきた。
ン系半導体デバイス、集積回路技術において、シリコン
オン インシュレーター（ＳＯＩ）構造は、寄生容量
の低減、素子分離の容易化等により、トランジスタの高
速化、低消費電力化、高集積化、および、トータルコス
トの削減をもたらす技術としてこれまでに幾多の研究が
なされてきた。
【０００３】１９７０年代には、今井が多孔質シリコン
増速酸化現象を利用してＳＯＩ構造を形成するＦＩＰＯ
Ｓ（Fully isolation by porous silicon）法を提案し
た（K.Imai,Solid State Electronics24(1981)p.15
9）。この方法では、まずｐ型基板上にｎ型の島を形成
する。こののち陽極化成によりｐ型領域をｎ型の島の下
部まで含めて選択的に多孔質化する。一方、ｎ型の領域
は多孔質化されずに残る。多孔質シリコンは１９６４年
にUhlirら（A.Uhlir,Bell Syst.Tech.J.,35(1956),p.33
3）が発見したものでスポンジのようにシリコン結晶内
部に直径数ナノメートルから数十ナノメートルの孔が空
いており、単位体積当たりの表面積は数百ｍ2／ｃｍ3
以上と非常に大きい。このため、酸素を含む雰囲気で熱
酸化をすると（Thermal Oxidation）、多孔質シリコン
内部に到達した酸素により多孔質シリコンの表面のみな
らず内部も同時に酸化されるため、多孔質層を選択的に
酸化することができる。酸化膜厚は酸化時間よりもむし
ろ、多孔質層の厚さによって制御されるので、バルクシ
リコンを酸化した場合と比べて数十倍から数百倍の厚さ
の酸化シリコン膜を形成することが可能である。すなわ
ち、形成された多孔質領域を完全に酸化し、かつ、ｎ型
シリコン島を完全に酸化せずにシリコンの島状の領域を
残留させることができる。この方法により、酸化された
多孔質シリコン上にシリコンの島を形成したのが、ＦＩ
ＰＯＳである。シリコンは酸化されると体積が膨張する
ので、ＦＩＰＯＳにおいても多孔質シリコンは、酸化に
よる体積膨張、および、これに伴う、ウエハの反りと欠
陥の導入を防ぐため、そのポロジティ（Ｐｏｒｏｓｉｔ
ｙ（多孔度）：孔体積／（残留シリコン体積＋孔体
積））は５６％前後が好ましいとされた。
増速酸化現象を利用してＳＯＩ構造を形成するＦＩＰＯ
Ｓ（Fully isolation by porous silicon）法を提案し
た（K.Imai,Solid State Electronics24(1981)p.15
9）。この方法では、まずｐ型基板上にｎ型の島を形成
する。こののち陽極化成によりｐ型領域をｎ型の島の下
部まで含めて選択的に多孔質化する。一方、ｎ型の領域
は多孔質化されずに残る。多孔質シリコンは１９６４年
にUhlirら（A.Uhlir,Bell Syst.Tech.J.,35(1956),p.33
3）が発見したものでスポンジのようにシリコン結晶内
部に直径数ナノメートルから数十ナノメートルの孔が空
いており、単位体積当たりの表面積は数百ｍ2／ｃｍ3
以上と非常に大きい。このため、酸素を含む雰囲気で熱
酸化をすると（Thermal Oxidation）、多孔質シリコン
内部に到達した酸素により多孔質シリコンの表面のみな
らず内部も同時に酸化されるため、多孔質層を選択的に
酸化することができる。酸化膜厚は酸化時間よりもむし
ろ、多孔質層の厚さによって制御されるので、バルクシ
リコンを酸化した場合と比べて数十倍から数百倍の厚さ
の酸化シリコン膜を形成することが可能である。すなわ
ち、形成された多孔質領域を完全に酸化し、かつ、ｎ型
シリコン島を完全に酸化せずにシリコンの島状の領域を
残留させることができる。この方法により、酸化された
多孔質シリコン上にシリコンの島を形成したのが、ＦＩ
ＰＯＳである。シリコンは酸化されると体積が膨張する
ので、ＦＩＰＯＳにおいても多孔質シリコンは、酸化に
よる体積膨張、および、これに伴う、ウエハの反りと欠
陥の導入を防ぐため、そのポロジティ（Ｐｏｒｏｓｉｔ
ｙ（多孔度）：孔体積／（残留シリコン体積＋孔体
積））は５６％前後が好ましいとされた。
【０００４】その後、この方法の改良として、多孔質シ
リコンを全面に形成した後、非多孔質単結晶シリコンを
多孔質シリコン上にエピタキシャル成長させた後に、こ
のエピタキシャルシリコン層の一部を除去して多孔質シ
リコンを露出させた後、熱酸化により多孔質シリコンを
選択酸化してＳＯＩ構造を実現する方法が提案された
（H.Takai,and T.Itoh,J.Electronic Materials 12(198
3)p.973）。
リコンを全面に形成した後、非多孔質単結晶シリコンを
多孔質シリコン上にエピタキシャル成長させた後に、こ
のエピタキシャルシリコン層の一部を除去して多孔質シ
リコンを露出させた後、熱酸化により多孔質シリコンを
選択酸化してＳＯＩ構造を実現する方法が提案された
（H.Takai,and T.Itoh,J.Electronic Materials 12(198
3)p.973）。
【０００５】ＦＩＰＯＳという多孔質シリコンの応用分
野の開拓により、多孔質シリコン層上の非多孔質単結晶
シリコン層の成長もまた、ＦＩＰＯＳへの応用を念頭に
おいて開発がなされた。
野の開拓により、多孔質シリコン層上の非多孔質単結晶
シリコン層の成長もまた、ＦＩＰＯＳへの応用を念頭に
おいて開発がなされた。
【０００６】T.Unagamiら（T.Unagami,and M.Seki,J.El
ectrochem.Soc.,125(1978)p.1340）がＦＩＰＯＳ法の発
表以前に報告したおそらく最初の多孔質シリコン上のエ
ピタキシャル成長は、０．００４−０．１５Ωｃｍのｐ
型（１１１）Ｓｉウエハの表面に多孔質を形成した後、
１１７０℃の水素雰囲気中でＳｉＣｌ4 を原料ガスとし
て成長速度０．４μｍ／ｍｉｎ．でエピタキシャルシリ
コン層を成長させている。Ｓｉｒｔｌｅ Ｅｔｃｈｉｎ
ｇをしたのちの観察では積層欠陥はほとんど観察されな
いとしている。しかしながら、かかる高温の熱処理では
多孔質の構造の粗大化が著しく、ＦＩＰＯＳ構造の作成
には不向きであった。このことから、ＦＩＰＯＳ登場以
後のエピタキシャル層形成の研究報告はいかに多孔質シ
リコンの構造変化の抑制と低結晶欠陥密度のエピタキシ
ャル層を両立させるかに注力された。
ectrochem.Soc.,125(1978)p.1340）がＦＩＰＯＳ法の発
表以前に報告したおそらく最初の多孔質シリコン上のエ
ピタキシャル成長は、０．００４−０．１５Ωｃｍのｐ
型（１１１）Ｓｉウエハの表面に多孔質を形成した後、
１１７０℃の水素雰囲気中でＳｉＣｌ4 を原料ガスとし
て成長速度０．４μｍ／ｍｉｎ．でエピタキシャルシリ
コン層を成長させている。Ｓｉｒｔｌｅ Ｅｔｃｈｉｎ
ｇをしたのちの観察では積層欠陥はほとんど観察されな
いとしている。しかしながら、かかる高温の熱処理では
多孔質の構造の粗大化が著しく、ＦＩＰＯＳ構造の作成
には不向きであった。このことから、ＦＩＰＯＳ登場以
後のエピタキシャル層形成の研究報告はいかに多孔質シ
リコンの構造変化の抑制と低結晶欠陥密度のエピタキシ
ャル層を両立させるかに注力された。
【０００７】高井ら（H.Takai,and T.Itoh,J.Electroni
c Materials 12(1983)p.973,H.Takai,and T.Itoh,J.App
l.Phys.60(1986)p.223）は多孔質シリコンの構造変化を
抑制するため７５０℃において、ＳｉＨ4 を用いたプラ
ズマＣＶＤ法で成長速度１０２−１３２ｎｍ／ｍｉｎ．
で単結晶シリコン層を形成した。高井らは、プラズマＣ
ＶＤ法で多孔質シリコン上にエピタキシャルシリコン層
を形成する場合、多孔質の孔はエピタキシャルシリコン
層の膜厚が増えるにつれて塞がってくると報告してい
る。孔が残留している遷移層（transition layer）はお
よそ１５０ｎｍと見積もっている。
c Materials 12(1983)p.973,H.Takai,and T.Itoh,J.App
l.Phys.60(1986)p.223）は多孔質シリコンの構造変化を
抑制するため７５０℃において、ＳｉＨ4 を用いたプラ
ズマＣＶＤ法で成長速度１０２−１３２ｎｍ／ｍｉｎ．
で単結晶シリコン層を形成した。高井らは、プラズマＣ
ＶＤ法で多孔質シリコン上にエピタキシャルシリコン層
を形成する場合、多孔質の孔はエピタキシャルシリコン
層の膜厚が増えるにつれて塞がってくると報告してい
る。孔が残留している遷移層（transition layer）はお
よそ１５０ｎｍと見積もっている。
【０００８】Vescanら（L.Vescan,G.Bomchil,A.Halimao
ui,A.Perio,and R.Herino,MaterialLetters7(1988)p.9
4)）は、ＬＰＶＰＥ（Low Pressure Vapor Phase Epita
xy）を用いた。０．０１Ωｃｍのｐ型Ｓｉ基板上に形成
した Porosity ５６％の多孔質シリコンを用意し、３０
０℃、１ｈのドライ酸化で孔の側壁を薄く酸化した（Pr
eoxidation；前酸化）。この酸化処理は多孔質層がその
後のエピタキシャル成長、あるいは、酸化処理等の高温
熱処理で構造が粗大化（Coarsening）するのを抑えるた
めである。その後、ＨＦ Ｄｉｐにより多孔質表面の酸
化膜のみ除去した後、基板を成長容器に設置し、５×１
０-6ｍｂａｒの超高真空中でベークしたのち、ＳｉＨ2
Ｃｌ2 を導入して、９００℃以下のプロセスで非多孔質
単結晶シリコン層をエピタキシャル成長した。透過型電
子顕微鏡による断面観察によれば、界面近傍には１０5
／ｃｍ2 程度の転移網が見いだされている。また、エピ
タキシャル層を横切る欠陥もいくつか観察されている。
ui,A.Perio,and R.Herino,MaterialLetters7(1988)p.9
4)）は、ＬＰＶＰＥ（Low Pressure Vapor Phase Epita
xy）を用いた。０．０１Ωｃｍのｐ型Ｓｉ基板上に形成
した Porosity ５６％の多孔質シリコンを用意し、３０
０℃、１ｈのドライ酸化で孔の側壁を薄く酸化した（Pr
eoxidation；前酸化）。この酸化処理は多孔質層がその
後のエピタキシャル成長、あるいは、酸化処理等の高温
熱処理で構造が粗大化（Coarsening）するのを抑えるた
めである。その後、ＨＦ Ｄｉｐにより多孔質表面の酸
化膜のみ除去した後、基板を成長容器に設置し、５×１
０-6ｍｂａｒの超高真空中でベークしたのち、ＳｉＨ2
Ｃｌ2 を導入して、９００℃以下のプロセスで非多孔質
単結晶シリコン層をエピタキシャル成長した。透過型電
子顕微鏡による断面観察によれば、界面近傍には１０5
／ｃｍ2 程度の転移網が見いだされている。また、エピ
タキシャル層を横切る欠陥もいくつか観察されている。
【０００９】C.Oulesら（C.Oules,A.Halimaoui,J.L.Reg
olini,R.Herino,A.Perio,D.Benshahel,and G.Bomchil,M
ater.Sci.Eng.,B4(1989)p.435.、あるいは、C.Oules,A.Ha
limaoui,J.L.Regolini,A.Perio,and G.Bomchil,J.Elect
rochem.Soc.139(1992)p.3595.）は、Vescan らと同様に
Preoxidation の後、同様のＬＰＶＰＥ法において、Ｓ
ｉＨ4 を原料ガスとした報告をしている。彼らはＨ2 を
キャリアガスとしてＳｉＨ4 を原料ガスとして８３０
℃、２Ｔｏｒｒでエピタキシャル成長を行った。成長速
度は、０．５μｍ／ｍｉｎ．であった。０．０１Ωｃｍ
のｐ型Ｓｉ基板上に形成した多孔質シリコン上のエピタ
キシャルシリコン層における結晶欠陥密度は多孔質層の
Porosity に強く依存し、５０％以下の Porosity にお
いて、平面ＴＥＭで観察した欠陥密度はバルクシリコン
ウエハ（多孔質を形成していない）の上での同条件での
エピタキシャル成長層の結晶欠陥と同程度であることが
示されているものの、その絶対値については言及されて
いない。通常の平面ＴＥＭ観察の１サンプルの測定領域
は１００μｍ□程度であるので、欠陥密度の測定限界は
概ね１０4 ／ｃｍ2 、かなり詳細な観察をしても１０3
／ｃｍ2 に届くかどうかであると考えられる。また、残
留する欠陥は装置上の問題からくる粒子等によると想定
しており、欠陥密度の詳細な評価には清浄環境下でのさ
らなる実験が必要としている。
olini,R.Herino,A.Perio,D.Benshahel,and G.Bomchil,M
ater.Sci.Eng.,B4(1989)p.435.、あるいは、C.Oules,A.Ha
limaoui,J.L.Regolini,A.Perio,and G.Bomchil,J.Elect
rochem.Soc.139(1992)p.3595.）は、Vescan らと同様に
Preoxidation の後、同様のＬＰＶＰＥ法において、Ｓ
ｉＨ4 を原料ガスとした報告をしている。彼らはＨ2 を
キャリアガスとしてＳｉＨ4 を原料ガスとして８３０
℃、２Ｔｏｒｒでエピタキシャル成長を行った。成長速
度は、０．５μｍ／ｍｉｎ．であった。０．０１Ωｃｍ
のｐ型Ｓｉ基板上に形成した多孔質シリコン上のエピタ
キシャルシリコン層における結晶欠陥密度は多孔質層の
Porosity に強く依存し、５０％以下の Porosity にお
いて、平面ＴＥＭで観察した欠陥密度はバルクシリコン
ウエハ（多孔質を形成していない）の上での同条件での
エピタキシャル成長層の結晶欠陥と同程度であることが
示されているものの、その絶対値については言及されて
いない。通常の平面ＴＥＭ観察の１サンプルの測定領域
は１００μｍ□程度であるので、欠陥密度の測定限界は
概ね１０4 ／ｃｍ2 、かなり詳細な観察をしても１０3
／ｃｍ2 に届くかどうかであると考えられる。また、残
留する欠陥は装置上の問題からくる粒子等によると想定
しており、欠陥密度の詳細な評価には清浄環境下でのさ
らなる実験が必要としている。
【００１０】これらＦＩＰＯＳ法に関する研究報告は１
９７０年代から１９８０年代前半にかけて盛んであった
が、近年ＦＩＰＯＳ法は表面シリコン層を島状にしか形
成できず、汎用性に欠けるなどの理由と、新たなＳＯＩ
構造の形成方法の発展に伴い、下火となっている。
９７０年代から１９８０年代前半にかけて盛んであった
が、近年ＦＩＰＯＳ法は表面シリコン層を島状にしか形
成できず、汎用性に欠けるなどの理由と、新たなＳＯＩ
構造の形成方法の発展に伴い、下火となっている。
【００１１】以上に示すようにＦＩＰＯＳ法に向けた多
孔質シリコン上のエピタキシャル成長では、後工程であ
る多孔質選択酸化プロセスを阻害する多孔質の構造粗大
化を抑制するため、プロセス温度を９００℃以下の低温
にしなければならなかった。そのため、エピタキシャル
成長も半導体シリコンの生産装置としては普及していな
いＭＢＥやＬＰＶＰＥといった手法に限定されていた。
したがって、生産装置として広く普及する１０Ｔｏｒｒ
〜７６０Ｔｏｒｒ程度の圧力の水素雰囲気中に原料ガス
を供給して成長を行うＣＶＤ装置での成長はほとんど検
討されていなかった。
孔質シリコン上のエピタキシャル成長では、後工程であ
る多孔質選択酸化プロセスを阻害する多孔質の構造粗大
化を抑制するため、プロセス温度を９００℃以下の低温
にしなければならなかった。そのため、エピタキシャル
成長も半導体シリコンの生産装置としては普及していな
いＭＢＥやＬＰＶＰＥといった手法に限定されていた。
したがって、生産装置として広く普及する１０Ｔｏｒｒ
〜７６０Ｔｏｒｒ程度の圧力の水素雰囲気中に原料ガス
を供給して成長を行うＣＶＤ装置での成長はほとんど検
討されていなかった。
【００１２】最近注目を集めるＳＯＩの形成技術として
は、酸素打ち込み法（ＳＩＭＯＸ：Separation by Impl
anted Oxygen）、および、ウエハ貼り合わせ法（wafer
bonding technology）が挙げられる。ＳＩＭＯＸはＮＴ
Ｔの泉氏が１９７８年に提案した方法（K.Izumi,M.Doke
n,and H.Ariyoshi,Electron.Lett.14(1978)p.593）で、
シリコン基板に酸素をイオン注入した後、１３００度を
越える高温で熱処理することで、埋め込み酸化シリコン
膜とする方法である。表面シリコン膜厚、埋め込み酸化
シリコン膜厚は、欠陥密度、酸化膜の品質の制御に関わ
るため制約され、現状市販されているものは表面Ｓｉ厚
２００ｎｍ±６０ｎｍ、埋込み酸化膜厚３９０ｎｍとい
うように、特定の厚みに限定されている。膜厚均一性に
ついても、イオン注入時の注入エネルギーのばらつき等
によって影響される。デバイス作製者は所望の膜厚を得
るためには、犠牲酸化、エピタキシャル成長などの処置
をとらねばならず、特に薄膜化時には膜厚均一性は劣化
する方向にあった。又、埋込み酸化膜は注入された酸素
イオンの凝集により形成されるため、凝集の不充分な部
分において、埋込み酸化膜のピンホールとなる部分が発
生していた。このピンホールは埋込み酸化膜のリーク、
耐圧不良の原因となっていた。
は、酸素打ち込み法（ＳＩＭＯＸ：Separation by Impl
anted Oxygen）、および、ウエハ貼り合わせ法（wafer
bonding technology）が挙げられる。ＳＩＭＯＸはＮＴ
Ｔの泉氏が１９７８年に提案した方法（K.Izumi,M.Doke
n,and H.Ariyoshi,Electron.Lett.14(1978)p.593）で、
シリコン基板に酸素をイオン注入した後、１３００度を
越える高温で熱処理することで、埋め込み酸化シリコン
膜とする方法である。表面シリコン膜厚、埋め込み酸化
シリコン膜厚は、欠陥密度、酸化膜の品質の制御に関わ
るため制約され、現状市販されているものは表面Ｓｉ厚
２００ｎｍ±６０ｎｍ、埋込み酸化膜厚３９０ｎｍとい
うように、特定の厚みに限定されている。膜厚均一性に
ついても、イオン注入時の注入エネルギーのばらつき等
によって影響される。デバイス作製者は所望の膜厚を得
るためには、犠牲酸化、エピタキシャル成長などの処置
をとらねばならず、特に薄膜化時には膜厚均一性は劣化
する方向にあった。又、埋込み酸化膜は注入された酸素
イオンの凝集により形成されるため、凝集の不充分な部
分において、埋込み酸化膜のピンホールとなる部分が発
生していた。このピンホールは埋込み酸化膜のリーク、
耐圧不良の原因となっていた。
【００１３】一方、ウエハの貼り合わせ技術を適用しＳ
ＯＩ構造を実現する方法は、ＳＯＩ構造の表面シリコン
層、埋め込み酸化シリコン層の膜厚任意性と表面シリコ
ン層の結晶性の良さから、様々な手法が提案されてい
る。ウエハ同士を接着剤等の中間層なしに接合する貼り
合わせ（Bonding）法は、中村らにより特公昭３９−１
７８６９号公報で提案されたが、その研究が盛んになる
のは、J.B.Laskyら（J.B.Lasky,S.R.Stiffler,F.R.Whit
e,and J.R.Abernathey,technical Digest of theIntern
ational Electron Devices Meeting(IEEE,New York,198
5),p.684）が貼り合わせたウエハの一方を薄膜化する手
法とその上に形成したＭＯＳトランジスタの動作を１９
８５年に報告して以降である。 Lasky らの方法は、第
１のウエハとして高濃度にボロンの添加された単結晶シ
リコンウエハ上に低濃度、あるいは、ｎ型のエピタキシ
ャルシリコン層を形成したものを用意する。この第１の
ウエハと表面に酸化膜が形成された第２のウエハを必要
に応じて洗浄したのち、密着するとファンデルワールス
力により２枚のウエハは接着する。さらに熱処理を加え
ると、両ウエハの間には共有結合が形成され、接合強度
はデバイス作製に支障のないレベルにまで高まる。しか
るのち、第１のウエハを裏面より、ふっ酸、硝酸、酢酸
の混合液でエッチングし、ｐ+ シリコンウエハを選択的
に除去し、エピタキシャルシリコン層のみを第２のウエ
ハ上に残すというのが Lasky らの方法である。しかし
ながら、ｐ+ シリコンとエピタキシャルシリコン（ｐ-
あるいは、ｎ）のエッチング速度の比は数十と低いた
め、ウエハ全面に均一な膜厚のエピタキシャルシリコン
層を残すことには、困難があった。
ＯＩ構造を実現する方法は、ＳＯＩ構造の表面シリコン
層、埋め込み酸化シリコン層の膜厚任意性と表面シリコ
ン層の結晶性の良さから、様々な手法が提案されてい
る。ウエハ同士を接着剤等の中間層なしに接合する貼り
合わせ（Bonding）法は、中村らにより特公昭３９−１
７８６９号公報で提案されたが、その研究が盛んになる
のは、J.B.Laskyら（J.B.Lasky,S.R.Stiffler,F.R.Whit
e,and J.R.Abernathey,technical Digest of theIntern
ational Electron Devices Meeting(IEEE,New York,198
5),p.684）が貼り合わせたウエハの一方を薄膜化する手
法とその上に形成したＭＯＳトランジスタの動作を１９
８５年に報告して以降である。 Lasky らの方法は、第
１のウエハとして高濃度にボロンの添加された単結晶シ
リコンウエハ上に低濃度、あるいは、ｎ型のエピタキシ
ャルシリコン層を形成したものを用意する。この第１の
ウエハと表面に酸化膜が形成された第２のウエハを必要
に応じて洗浄したのち、密着するとファンデルワールス
力により２枚のウエハは接着する。さらに熱処理を加え
ると、両ウエハの間には共有結合が形成され、接合強度
はデバイス作製に支障のないレベルにまで高まる。しか
るのち、第１のウエハを裏面より、ふっ酸、硝酸、酢酸
の混合液でエッチングし、ｐ+ シリコンウエハを選択的
に除去し、エピタキシャルシリコン層のみを第２のウエ
ハ上に残すというのが Lasky らの方法である。しかし
ながら、ｐ+ シリコンとエピタキシャルシリコン（ｐ-
あるいは、ｎ）のエッチング速度の比は数十と低いた
め、ウエハ全面に均一な膜厚のエピタキシャルシリコン
層を残すことには、困難があった。
【００１４】これを解決する方法は、選択エッチングを
２回に分けて実施するものがある。すなわち、第１の基
板として、低不純物濃度のシリコンウエハの基板の表面
にｐ ++Ｓｉ層と低不純物濃度層を積層したものを用意す
る。この基板を前記方法と同様な第２の基板に貼り合わ
せる。そののち、第１の基板を裏面より、研削、研磨等
の機械的方法で薄層化する。次に第１の基板に埋め込ま
れたｐ++Ｓｉ層が全面で露出するまで、選択エッチング
を行う。このとき、エッチング液としてエチレンジアミ
ンピロカテコール、ＫＯＨ等のアルカリ液を用いること
で、基板の不純物濃度の違いによる選択エッチングが行
われる。しかるのち、前記した Laskyらの方法と同様の
ふっ酸、硝酸、酢酸の混合液による選択エッチングによ
り、露出したｐ++Ｓｉ層を選択的に除去すれば、第２の
基板上には前記した低不純物濃度の単結晶Ｓｉ層のみが
移設される。かかる方法においては、選択エッチングを
複数回実施することにより、総合的なエッチングの選択
比を向上せしめ、結果としてＳＯＩにおける表面Ｓｉ層
の膜厚均一性を向上させていた。
２回に分けて実施するものがある。すなわち、第１の基
板として、低不純物濃度のシリコンウエハの基板の表面
にｐ ++Ｓｉ層と低不純物濃度層を積層したものを用意す
る。この基板を前記方法と同様な第２の基板に貼り合わ
せる。そののち、第１の基板を裏面より、研削、研磨等
の機械的方法で薄層化する。次に第１の基板に埋め込ま
れたｐ++Ｓｉ層が全面で露出するまで、選択エッチング
を行う。このとき、エッチング液としてエチレンジアミ
ンピロカテコール、ＫＯＨ等のアルカリ液を用いること
で、基板の不純物濃度の違いによる選択エッチングが行
われる。しかるのち、前記した Laskyらの方法と同様の
ふっ酸、硝酸、酢酸の混合液による選択エッチングによ
り、露出したｐ++Ｓｉ層を選択的に除去すれば、第２の
基板上には前記した低不純物濃度の単結晶Ｓｉ層のみが
移設される。かかる方法においては、選択エッチングを
複数回実施することにより、総合的なエッチングの選択
比を向上せしめ、結果としてＳＯＩにおける表面Ｓｉ層
の膜厚均一性を向上させていた。
【００１５】しかしながら、上記したような基板の不純
物濃度、ないしは、組成の違いを利用した選択エッチン
グによる薄層化においては、エッチングの選択性・不純
物濃度の深さ方向のプロファイルの影響を大きく受ける
ことは容易に予測可能である。すなわち、ウエハの接合
強度を高めるために貼り合わせ後の熱処理を高温にする
と、埋め込み層の不純物分布が拡がる結果、エッチング
の選択性が劣化し、結果として、膜厚均一性が劣化して
しまっていた。したがって、貼り合わせ後の熱処理は摂
氏８００度以下である必要があった。また、かかる複数
回のエッチングはそれぞれのエッチング選択比が低いの
で、量産時の制御性が疑問視されていた。
物濃度、ないしは、組成の違いを利用した選択エッチン
グによる薄層化においては、エッチングの選択性・不純
物濃度の深さ方向のプロファイルの影響を大きく受ける
ことは容易に予測可能である。すなわち、ウエハの接合
強度を高めるために貼り合わせ後の熱処理を高温にする
と、埋め込み層の不純物分布が拡がる結果、エッチング
の選択性が劣化し、結果として、膜厚均一性が劣化して
しまっていた。したがって、貼り合わせ後の熱処理は摂
氏８００度以下である必要があった。また、かかる複数
回のエッチングはそれぞれのエッチング選択比が低いの
で、量産時の制御性が疑問視されていた。
【００１６】前記した方法ではエッチングの選択性を不
純物濃度、ないしは、組成の差に求めていたが、本発明
者の１人米原（YONEHARA）は、特開平５−２１３３８号
公報（ＥＰ公開公報０４６９６３０号）において新規な
方法を提案した。当該公報に開示された方法は、多孔質
単結晶半導体領域上に非多孔質単結晶半導体領域を配し
た部材を形成し、前記非多孔質単結晶半導体領域の表面
に、表面が絶縁性物質で構成された部材の表面を貼り合
わせた後、前記多孔質単結晶半導体領域をエッチングに
より除去する半導体部材の製造方法（A process for pr
eparing a semiconductor member comprising the step
s of:forming a member having a non-porous monocrys
talline semiconductor region on a porous monocryst
alline semiconductor region,bonding the surface of
a member of which the surface is constituted ofan
insulating substance onto the surface of said non
-porous monocrystalline semiconductor region, and
then removing said porous monocrystallinesemicondu
ctor region by etching.）である。
純物濃度、ないしは、組成の差に求めていたが、本発明
者の１人米原（YONEHARA）は、特開平５−２１３３８号
公報（ＥＰ公開公報０４６９６３０号）において新規な
方法を提案した。当該公報に開示された方法は、多孔質
単結晶半導体領域上に非多孔質単結晶半導体領域を配し
た部材を形成し、前記非多孔質単結晶半導体領域の表面
に、表面が絶縁性物質で構成された部材の表面を貼り合
わせた後、前記多孔質単結晶半導体領域をエッチングに
より除去する半導体部材の製造方法（A process for pr
eparing a semiconductor member comprising the step
s of:forming a member having a non-porous monocrys
talline semiconductor region on a porous monocryst
alline semiconductor region,bonding the surface of
a member of which the surface is constituted ofan
insulating substance onto the surface of said non
-porous monocrystalline semiconductor region, and
then removing said porous monocrystallinesemicondu
ctor region by etching.）である。
【００１７】該方法は、多孔質単結晶半導体領域と、非
多孔質単結晶半導体領域と、のエッチングの選択性を利
用して、例えばシリコン活性層の層厚が均一なＳＯＩ基
板が得られる優れた方法である。この方法を用いると、
単位体積当たりの表面積が２００ｍ2 ／ｃｍ3 というよ
うな多孔質シリコンと非多孔質シリコンの構造の差異に
より、１０万倍という高い選択エッチングを実現でき
る。
多孔質単結晶半導体領域と、のエッチングの選択性を利
用して、例えばシリコン活性層の層厚が均一なＳＯＩ基
板が得られる優れた方法である。この方法を用いると、
単位体積当たりの表面積が２００ｍ2 ／ｃｍ3 というよ
うな多孔質シリコンと非多孔質シリコンの構造の差異に
より、１０万倍という高い選択エッチングを実現でき
る。
【００１８】そして、この方法では、１０万倍という高
い選択比が得られるので結果として得られるＳＯＩ層の
膜厚均一性はエッチングで損なわれることはほとんどな
く、エピタキシャル成長した単結晶シリコン層の成長時
の均一性がそのまま反映される。すなわち、市販のＣＶ
Ｄエピタキシャル成長装置を用いれば、この装置が実現
するウエハ内均一性として例えば±２−４％以下がＳＯ
Ｉ−Ｓｉ層においても実現可能である。この方法ではＦ
ＩＰＯＳで選択酸化のための材料であった多孔質シリコ
ンを選択エッチングの材料とした。したがって、 Poros
ity は５６％近辺に限定されることはなく、むしろ、２
０％前後といった低いものが好適である。また、多孔質
シリコンは最終物の構造材とならないため、反りや歪み
の影響も緩和されるので、多孔質シリコンの構造変化、
粗大化もエッチングの選択比を損なわない範囲で許容さ
れる。すなわち、エピタキシャル成長温度は９００℃以
下に限定されない。上記した特開平５−２１３３８号公
報に開示されるＳＯＩ構造の作製方法は米原らの報告
（T.Yonehara,K.Sakaguchi,N.Sato,Appl.Phys.Lett.64
(1994)p.2108）において、ＥＬＴＲＡＮと名付けられ
た。この方法において、多孔質シリコン上への非多孔質
単結晶シリコンのエピタキシャル成長は非常に重要な工
程の一つであり、成長条件のとり方によっては多孔質シ
リコン上のエピタキシャルシリコン層中の積層欠陥密度
は１０3 −１０4 ／ｃｍ2 となる場合があることが報告
された。ＥＬＴＲＡＮ法により形成されるＳＯＩウエハ
では、この積層欠陥が主たる欠陥である。
い選択比が得られるので結果として得られるＳＯＩ層の
膜厚均一性はエッチングで損なわれることはほとんどな
く、エピタキシャル成長した単結晶シリコン層の成長時
の均一性がそのまま反映される。すなわち、市販のＣＶ
Ｄエピタキシャル成長装置を用いれば、この装置が実現
するウエハ内均一性として例えば±２−４％以下がＳＯ
Ｉ−Ｓｉ層においても実現可能である。この方法ではＦ
ＩＰＯＳで選択酸化のための材料であった多孔質シリコ
ンを選択エッチングの材料とした。したがって、 Poros
ity は５６％近辺に限定されることはなく、むしろ、２
０％前後といった低いものが好適である。また、多孔質
シリコンは最終物の構造材とならないため、反りや歪み
の影響も緩和されるので、多孔質シリコンの構造変化、
粗大化もエッチングの選択比を損なわない範囲で許容さ
れる。すなわち、エピタキシャル成長温度は９００℃以
下に限定されない。上記した特開平５−２１３３８号公
報に開示されるＳＯＩ構造の作製方法は米原らの報告
（T.Yonehara,K.Sakaguchi,N.Sato,Appl.Phys.Lett.64
(1994)p.2108）において、ＥＬＴＲＡＮと名付けられ
た。この方法において、多孔質シリコン上への非多孔質
単結晶シリコンのエピタキシャル成長は非常に重要な工
程の一つであり、成長条件のとり方によっては多孔質シ
リコン上のエピタキシャルシリコン層中の積層欠陥密度
は１０3 −１０4 ／ｃｍ2 となる場合があることが報告
された。ＥＬＴＲＡＮ法により形成されるＳＯＩウエハ
では、この積層欠陥が主たる欠陥である。
【００１９】本発明者佐藤ら（N.Sato,K.Sakaguchi,K.Y
amagata,Y.Fujiyama,and T.Yonehara,Proc.of the Seve
nth Int.Symp.on Silicon Mater.Sci.and Tech.,Semico
nductor Silicon,(Pennington,The Electrochem.Soc.In
c.,1994),p.443）はＥＬＴＲＡＮ法向けの多孔質上のエ
ピタキシャル成長として、ＳｉＨ2 Ｃｌ2 を原料ガスと
したＨ2 雰囲気下でのＣＶＤ（Chemical vapor Deposit
ion）法を実施した。プロセス温度は、プリベークが１
０４０度、結晶成長は９００−９５０度といずれも従来
のＦＩＰＯＳでの報告に比して高いが、Preoxidation
（４００℃，１ｈｉｎ Ｏ2 ）により多孔質シリコン層
の構造粗大化はほぼ抑制されている。エピタキシャル層
に導入される欠陥は積層欠陥が支配的であるとし、積層
欠陥の低減には、エピタキシャル成長炉内で成長に先立
って行われる水素プリベークで多孔質シリコン表面の孔
が４桁以上（１０11から１０7 ／ｃｍ2 以下）減少する
ことの寄与とエピタキシャル成長炉へ基板を設置する直
前のＨＦディップによる多孔質層表面近傍の酸素濃度の
減少が（積層欠陥の低減に）有効であることを示してい
る。多孔質シリコン上のエピタキシャルシリコン層中の
積層密度はＨＦディップを長くすることにより１０3 −
１０4 ／ｃｍ2 まで減少したが、欠陥密度の減少は飽和
しつつあった。一方、多孔質シリコン表面に水素プリベ
ーク後も依然残留する孔が積層欠陥の Origin であるこ
とが示唆されている。成長速度は概ね１００ｎｍ／ｍｉ
ｎ．を越していた。一般に積層欠陥は酸化膜の絶縁耐圧
の劣化を引き起こす可能性のあることが指摘されてい
る。また、積層欠陥を囲む転位は、ｐ−ｎ接合のリーク
電流を高め、少数キャリアライフタイムを劣化させる
が、これは、転位部分に金属不純物が伴うときにのみ生
じるという考えが現在は支配的である。その他の上記し
た多孔質上のエピタキシャル成長に関する報告にあって
も、より検出下限の低い欠陥顕在化エッチングののち、
光学顕微鏡観察するという方法でも結晶欠陥が１０3 ／
ｃｍ2 を下回るという報告はなかった。１０3−１０4
／ｃｍ2 の積層欠陥が１μｍ2 のゲート領域に含まれる
確率はおよそ０．０００１〜０．００００１と低いもの
の、バルクシリコンウエハに比べれば、依然欠陥密度は
高く、その影響は一般的には集積回路の収率として表面
化する可能性のあることが予測される。上記方法により
得られるＳＯＩウエハを実用に供するにあたっては、か
かる積層欠陥密度を更に低減させることが望ましい。
amagata,Y.Fujiyama,and T.Yonehara,Proc.of the Seve
nth Int.Symp.on Silicon Mater.Sci.and Tech.,Semico
nductor Silicon,(Pennington,The Electrochem.Soc.In
c.,1994),p.443）はＥＬＴＲＡＮ法向けの多孔質上のエ
ピタキシャル成長として、ＳｉＨ2 Ｃｌ2 を原料ガスと
したＨ2 雰囲気下でのＣＶＤ（Chemical vapor Deposit
ion）法を実施した。プロセス温度は、プリベークが１
０４０度、結晶成長は９００−９５０度といずれも従来
のＦＩＰＯＳでの報告に比して高いが、Preoxidation
（４００℃，１ｈｉｎ Ｏ2 ）により多孔質シリコン層
の構造粗大化はほぼ抑制されている。エピタキシャル層
に導入される欠陥は積層欠陥が支配的であるとし、積層
欠陥の低減には、エピタキシャル成長炉内で成長に先立
って行われる水素プリベークで多孔質シリコン表面の孔
が４桁以上（１０11から１０7 ／ｃｍ2 以下）減少する
ことの寄与とエピタキシャル成長炉へ基板を設置する直
前のＨＦディップによる多孔質層表面近傍の酸素濃度の
減少が（積層欠陥の低減に）有効であることを示してい
る。多孔質シリコン上のエピタキシャルシリコン層中の
積層密度はＨＦディップを長くすることにより１０3 −
１０4 ／ｃｍ2 まで減少したが、欠陥密度の減少は飽和
しつつあった。一方、多孔質シリコン表面に水素プリベ
ーク後も依然残留する孔が積層欠陥の Origin であるこ
とが示唆されている。成長速度は概ね１００ｎｍ／ｍｉ
ｎ．を越していた。一般に積層欠陥は酸化膜の絶縁耐圧
の劣化を引き起こす可能性のあることが指摘されてい
る。また、積層欠陥を囲む転位は、ｐ−ｎ接合のリーク
電流を高め、少数キャリアライフタイムを劣化させる
が、これは、転位部分に金属不純物が伴うときにのみ生
じるという考えが現在は支配的である。その他の上記し
た多孔質上のエピタキシャル成長に関する報告にあって
も、より検出下限の低い欠陥顕在化エッチングののち、
光学顕微鏡観察するという方法でも結晶欠陥が１０3 ／
ｃｍ2 を下回るという報告はなかった。１０3−１０4
／ｃｍ2 の積層欠陥が１μｍ2 のゲート領域に含まれる
確率はおよそ０．０００１〜０．００００１と低いもの
の、バルクシリコンウエハに比べれば、依然欠陥密度は
高く、その影響は一般的には集積回路の収率として表面
化する可能性のあることが予測される。上記方法により
得られるＳＯＩウエハを実用に供するにあたっては、か
かる積層欠陥密度を更に低減させることが望ましい。
【００２０】また、採用される結晶成長方法としては、
エピタキシャルシリコン層の膜厚均一性が少なくとも±
４％以内、よりよい装置にあっては±２％以内を実現で
きるＨ2 で希釈した原料ガスを用いるＣＶＤ法によるエ
ピタキシャル成長法が要望されている。それは、普及し
た市販のＣＶＤエピタキシャル成長装置を利用できるの
で、装置投資の低減、装置開発コストの削減等が図れる
という理由からである。
エピタキシャルシリコン層の膜厚均一性が少なくとも±
４％以内、よりよい装置にあっては±２％以内を実現で
きるＨ2 で希釈した原料ガスを用いるＣＶＤ法によるエ
ピタキシャル成長法が要望されている。それは、普及し
た市販のＣＶＤエピタキシャル成長装置を利用できるの
で、装置投資の低減、装置開発コストの削減等が図れる
という理由からである。
【００２１】このような半導体プロセスで通常用いられ
るＣＶＤエピタキシャル成長装置であれば、ウエハサイ
ズの拡大（６→８→１２インチ）にも容易に対応できる
ので、都合が良い。
るＣＶＤエピタキシャル成長装置であれば、ウエハサイ
ズの拡大（６→８→１２インチ）にも容易に対応できる
ので、都合が良い。
【００２２】一方、成長炉への導入直前のＨＦディップ
を長時間化することが、結晶欠陥密度の低減に寄与する
ことが示されている。しかしながら、ＨＦディップにお
いては、ＨＦ液が局所的に多孔質シリコン内部に深く浸
入して、 Preoxidation で形成した孔側壁の極薄酸化膜
を除去してしまうことがあった。そうすると、結果とし
て、多孔質シリコンの局所的な構造粗大化を招き、多孔
質シリコンの選択エッチングによっても多孔質シリコン
が除去しきれず、島状に残留してしまうこととなる。こ
のようなことから良好な膜厚分布を実現する原料ガスを
Ｈ2で希釈して供給するＣＶＤ法において多孔質シリコ
ン上のエピタキシャルシリコン層中の結晶欠陥を更に低
減させる方法の確立が望まれていた。
を長時間化することが、結晶欠陥密度の低減に寄与する
ことが示されている。しかしながら、ＨＦディップにお
いては、ＨＦ液が局所的に多孔質シリコン内部に深く浸
入して、 Preoxidation で形成した孔側壁の極薄酸化膜
を除去してしまうことがあった。そうすると、結果とし
て、多孔質シリコンの局所的な構造粗大化を招き、多孔
質シリコンの選択エッチングによっても多孔質シリコン
が除去しきれず、島状に残留してしまうこととなる。こ
のようなことから良好な膜厚分布を実現する原料ガスを
Ｈ2で希釈して供給するＣＶＤ法において多孔質シリコ
ン上のエピタキシャルシリコン層中の結晶欠陥を更に低
減させる方法の確立が望まれていた。
【００２３】また、多孔質シリコン上のエピタキシャル
シリコン層を貼り合わせたのち、多孔質層をエッチング
により除去する上述の方法の場合、エピタキシャルシリ
コン層を極めて薄く形成した場合には、該層にピンホー
ルがあると、ここからエッチング液が貼り合わせ界面に
浸入する場合があった。そうすると、埋め込み酸化シリ
コン膜をエッチングすることでボイドと呼ばれる空隙が
生じる可能性が生ずる。かかる空隙部が生じた場合、埋
め込み酸化膜が存在しないので、ＭＯＳトランジスタな
どのデバイスを作製した場合、下地界面の不安定性から
動作不良の原因となることがあった。 （発明の目的）本発明の第１の目的は、多孔質シリコン
層上に結晶欠陥の低減されたエピタキシャルシリコン層
を配する半導体基材の製造方法を提供することである。
シリコン層を貼り合わせたのち、多孔質層をエッチング
により除去する上述の方法の場合、エピタキシャルシリ
コン層を極めて薄く形成した場合には、該層にピンホー
ルがあると、ここからエッチング液が貼り合わせ界面に
浸入する場合があった。そうすると、埋め込み酸化シリ
コン膜をエッチングすることでボイドと呼ばれる空隙が
生じる可能性が生ずる。かかる空隙部が生じた場合、埋
め込み酸化膜が存在しないので、ＭＯＳトランジスタな
どのデバイスを作製した場合、下地界面の不安定性から
動作不良の原因となることがあった。 （発明の目的）本発明の第１の目的は、多孔質シリコン
層上に結晶欠陥の低減されたエピタキシャルシリコン層
を配する半導体基材の製造方法を提供することである。
【００２４】本発明の第２の目的は、多孔質シリコン層
上に形成されるエピタキシャルシリコン層中の結晶欠陥
の低減と成長速度の確保を図った半導体基材の製造方法
を提供することである。
上に形成されるエピタキシャルシリコン層中の結晶欠陥
の低減と成長速度の確保を図った半導体基材の製造方法
を提供することである。
【００２５】本発明の別の目的は、多孔質シリコン層上
に形成されるエピタキシャルシリコン層中の結晶欠陥の
低減と層厚の均一性を図った半導体基材の製造方法を提
供することである。
に形成されるエピタキシャルシリコン層中の結晶欠陥の
低減と層厚の均一性を図った半導体基材の製造方法を提
供することである。
【００２６】本発明の更に別の目的は、膜厚均一性、欠
陥密度、埋込み酸化膜特性に優れたＳＯＩ基板に適用可
能な半導体基材を提供することである。
陥密度、埋込み酸化膜特性に優れたＳＯＩ基板に適用可
能な半導体基材を提供することである。
【００２７】
【課題を解決するための手段】上述した目的は、下述す
る構成の本発明によって達成される。
る構成の本発明によって達成される。
【００２８】本発明の半導体基材の製造方法の第１の態
様は、多孔質単結晶シリコン層上に、非多孔質単結晶シ
リコン層を成長させて構成する半導体基材の製造方法に
おいて、前記非多孔質単結晶シリコン層の成長速度を、
該非多孔質単結晶シリコン層が前記多孔質単結晶シリコ
ン層の孔の径に相当する層厚まで成長した時の結晶成長
面の残留孔密度が１０００／ｃｍ2 より少なくなるよう
な小さな値に制御して前記非多孔質単結晶シリコン層を
成長させることを特徴とするものである。
様は、多孔質単結晶シリコン層上に、非多孔質単結晶シ
リコン層を成長させて構成する半導体基材の製造方法に
おいて、前記非多孔質単結晶シリコン層の成長速度を、
該非多孔質単結晶シリコン層が前記多孔質単結晶シリコ
ン層の孔の径に相当する層厚まで成長した時の結晶成長
面の残留孔密度が１０００／ｃｍ2 より少なくなるよう
な小さな値に制御して前記非多孔質単結晶シリコン層を
成長させることを特徴とするものである。
【００２９】本発明の半導体基材の製造方法の第２の態
様は、多孔質単結晶シリコン層上に、非多孔質単結晶シ
リコン層を成長させて構成する半導体基材の製造方法に
おいて、前記非多孔質単結晶シリコン層の成長速度を、
該非多孔質単結晶シリコン層が前記多孔質単結晶シリコ
ン層の孔の径に相当する層厚まで成長した時の結晶成長
面の残留孔密度が１０００／ｃｍ2 より少なくなるよう
な小さな値に制御して前記非多孔質単結晶シリコン層を
一部成長させた後、成長速度を前記値よりも大きくして
前記非多孔質単結晶シリコン層を成長させることを特徴
とするものである。
様は、多孔質単結晶シリコン層上に、非多孔質単結晶シ
リコン層を成長させて構成する半導体基材の製造方法に
おいて、前記非多孔質単結晶シリコン層の成長速度を、
該非多孔質単結晶シリコン層が前記多孔質単結晶シリコ
ン層の孔の径に相当する層厚まで成長した時の結晶成長
面の残留孔密度が１０００／ｃｍ2 より少なくなるよう
な小さな値に制御して前記非多孔質単結晶シリコン層を
一部成長させた後、成長速度を前記値よりも大きくして
前記非多孔質単結晶シリコン層を成長させることを特徴
とするものである。
【００３０】本発明の半導体基材の製造方法の第３の態
様は、多孔質単結晶シリコン層上に、非多孔質単結晶シ
リコン層を成長させて第１の部材を用意する工程、前記
第１の部材の前記非多孔質単結晶シリコン層と第２の部
材とを少なくともいずれか一方の貼り合わせ面に絶縁層
を配した状態で貼り合わせる工程、及び前記多孔質単結
晶シリコン層をエッチング除去する工程、を有する半導
体基材の製造方法において、前記非多孔質単結晶シリコ
ン層の成長速度を、該非多孔質単結晶シリコン層が前記
多孔質単結晶シリコン層の孔の径に相当する層厚まで成
長した時の結晶成長面の残留孔密度が１０００／ｃｍ2
より少なくなるような小さな値に制御して前記非多孔質
単結晶シリコン層を成長させることを特徴とするもので
ある。
様は、多孔質単結晶シリコン層上に、非多孔質単結晶シ
リコン層を成長させて第１の部材を用意する工程、前記
第１の部材の前記非多孔質単結晶シリコン層と第２の部
材とを少なくともいずれか一方の貼り合わせ面に絶縁層
を配した状態で貼り合わせる工程、及び前記多孔質単結
晶シリコン層をエッチング除去する工程、を有する半導
体基材の製造方法において、前記非多孔質単結晶シリコ
ン層の成長速度を、該非多孔質単結晶シリコン層が前記
多孔質単結晶シリコン層の孔の径に相当する層厚まで成
長した時の結晶成長面の残留孔密度が１０００／ｃｍ2
より少なくなるような小さな値に制御して前記非多孔質
単結晶シリコン層を成長させることを特徴とするもので
ある。
【００３１】本発明の半導体基材の製造方法の第４の態
様は、多孔質単結晶シリコン層上に、非多孔質単結晶シ
リコン層を成長させて第１の部材を用意する工程、前記
第１の部材の前記非多孔質単結晶シリコン層と第２の部
材とを少なくともいずれか一方の貼り合わせ面に絶縁層
を配した状態で貼り合わせる工程、及び前記多孔質単結
晶シリコン層をエッチング除去する工程、を有する半導
体基材の製造方法において、前記非多孔質単結晶シリコ
ン層の成長速度を該非多孔質単結晶シリコン層が前記多
孔質単結晶シリコン層の孔の径に相当する層厚まで成長
した時の結晶成長面の残留孔密度が１０００／ｃｍ2 よ
り少なくなるような小さな値に制御して前記非多孔質単
結晶シリコン層の一部成長させた後、成長速度を前記値
よりも大きくして前記非多孔質単結晶シリコン層を成長
させることを特徴とするものである。
様は、多孔質単結晶シリコン層上に、非多孔質単結晶シ
リコン層を成長させて第１の部材を用意する工程、前記
第１の部材の前記非多孔質単結晶シリコン層と第２の部
材とを少なくともいずれか一方の貼り合わせ面に絶縁層
を配した状態で貼り合わせる工程、及び前記多孔質単結
晶シリコン層をエッチング除去する工程、を有する半導
体基材の製造方法において、前記非多孔質単結晶シリコ
ン層の成長速度を該非多孔質単結晶シリコン層が前記多
孔質単結晶シリコン層の孔の径に相当する層厚まで成長
した時の結晶成長面の残留孔密度が１０００／ｃｍ2 よ
り少なくなるような小さな値に制御して前記非多孔質単
結晶シリコン層の一部成長させた後、成長速度を前記値
よりも大きくして前記非多孔質単結晶シリコン層を成長
させることを特徴とするものである。
【００３２】本発明は、半導体基材を包含する。本発明
の半導体基材は、本発明の半導体基材の製造方法により
得られたものである。更に、本発明の半導体基材は、次
の態様を包含する。
の半導体基材は、本発明の半導体基材の製造方法により
得られたものである。更に、本発明の半導体基材は、次
の態様を包含する。
【００３３】本発明の半導体基材は、多孔質単結晶シリ
コン層上に形成された非多孔質単結晶シリコン層の結晶
欠陥密度が１０００／ｃｍ2 未満であることを特徴とす
るものである。
コン層上に形成された非多孔質単結晶シリコン層の結晶
欠陥密度が１０００／ｃｍ2 未満であることを特徴とす
るものである。
【００３４】更に本発明の半導体基材は、結晶欠陥密度
が１０００個／ｃｍ2 未満でかつ膜厚均一性±４％以下
を満足する非多孔質単結晶シリコン層を絶縁層上に配し
て構成したことを特徴とするものである。
が１０００個／ｃｍ2 未満でかつ膜厚均一性±４％以下
を満足する非多孔質単結晶シリコン層を絶縁層上に配し
て構成したことを特徴とするものである。
【００３５】上述した構成の本発明によれば、上述した
目的が達成される。
目的が達成される。
【００３６】本発明によれば、多孔質シリコン上に非多
孔質単結晶シリコン層を形成する際の成長速度を核形成
が生じない範囲に抑えることにより、非多孔質単結晶シ
リコン層中の欠陥密度をおよそ１０００／ｃｍ2 未満に
低減することができる。
孔質単結晶シリコン層を形成する際の成長速度を核形成
が生じない範囲に抑えることにより、非多孔質単結晶シ
リコン層中の欠陥密度をおよそ１０００／ｃｍ2 未満に
低減することができる。
【００３７】さらに本発明によれば、かかる核形成を生
じない成長速度での成長を多孔質上への成長の初期に限
定し、以降は従来通りの成長方法をとることを可能にし
た結果、成長速度を従来通りに維持しつつ、結晶欠陥密
度を低減することを可能にした。また、核形成を生じな
い成長速度での成長ののち、膜厚の増加のための成長を
低温領域で実施することにより、結晶欠陥密度の低減と
Ｂｏｒｏｎ濃度の低減、多孔質の構造粗大化の抑制の両
立が図れる。
じない成長速度での成長を多孔質上への成長の初期に限
定し、以降は従来通りの成長方法をとることを可能にし
た結果、成長速度を従来通りに維持しつつ、結晶欠陥密
度を低減することを可能にした。また、核形成を生じな
い成長速度での成長ののち、膜厚の増加のための成長を
低温領域で実施することにより、結晶欠陥密度の低減と
Ｂｏｒｏｎ濃度の低減、多孔質の構造粗大化の抑制の両
立が図れる。
【００３８】さらに本発明によれば、多孔質シリコン上
のエピタキシャルシリコン層の表面ラフネスが改善され
るので、貼り合わせを実施した場合には、接着強度の増
加、あるいは、貼り合わせ不良領域の発生が著しく抑制
される。さらに核形成を抑制する成長速度での成長はす
なわち入射原子の表面拡散が優勢な成長様式であるの
で、微小な異物等に起因するピンホールの発生も抑制さ
れる。
のエピタキシャルシリコン層の表面ラフネスが改善され
るので、貼り合わせを実施した場合には、接着強度の増
加、あるいは、貼り合わせ不良領域の発生が著しく抑制
される。さらに核形成を抑制する成長速度での成長はす
なわち入射原子の表面拡散が優勢な成長様式であるの
で、微小な異物等に起因するピンホールの発生も抑制さ
れる。
【００３９】これに加えて、本発明の半導体基材の製造
方法をＳＯＩ基板の製造方法に適用すると、単結晶シリ
コン層中の結晶欠陥密度が１０００個／ｃｍ2 未満のＳ
ＯＩ構造を実現できる。しかも、ピンホールに起因する
貼り合わせ界面の空隙もほとんどなくすことができる。
又、埋込み酸化膜にもピンホールが存在しないものとな
る。
方法をＳＯＩ基板の製造方法に適用すると、単結晶シリ
コン層中の結晶欠陥密度が１０００個／ｃｍ2 未満のＳ
ＯＩ構造を実現できる。しかも、ピンホールに起因する
貼り合わせ界面の空隙もほとんどなくすことができる。
又、埋込み酸化膜にもピンホールが存在しないものとな
る。
【００４０】本方法を用いて得られるＳＯＩ基板は、低
欠陥密度と膜厚均一性を具備し、ＳＩＭＯＸと比較する
と埋め込み酸化層にピンホールが存在しない優れたもの
となる。何故ならば、貼り合わせる第２の部材に形成さ
れる熱酸化膜をＳＯＩ構造の埋め込み絶縁層とすること
ができるからである。
欠陥密度と膜厚均一性を具備し、ＳＩＭＯＸと比較する
と埋め込み酸化層にピンホールが存在しない優れたもの
となる。何故ならば、貼り合わせる第２の部材に形成さ
れる熱酸化膜をＳＯＩ構造の埋め込み絶縁層とすること
ができるからである。
【００４１】
【発明の実施の形態】本発明の半導体基材の製造方法の
構成は、前述したとおりのものである。本発明の製造方
法において、最も特徴的なことは、多孔質単結晶シリコ
ン層上に、非多孔質単結晶シリコン層を成長させる際
に、当初非常に遅い成長速度で成長させるということで
ある。本発明の半導体基材の製造方法は、ＳＯＩ基板の
製造方法に適用できるものであり、良質なＳＯＩ基板の
要望は、大きなものであることから、本発明者らが研究
してきたＳＯＩ基板の製造方法をふまえて以下に、本発
明を説明する。本発明者らが研究しているＳＯＩ基板の
製造方法は、大きく分けると単結晶シリコン基板の多孔
質化工程、多孔質シリコン層上への単結晶シリコンのエ
ピタキシャル成長工程、エピタキシャルシリコン膜を形
成した基板とこれとは別の基板との貼り合わせ工程、及
び多孔質シリコン層の除去工程からなる。
構成は、前述したとおりのものである。本発明の製造方
法において、最も特徴的なことは、多孔質単結晶シリコ
ン層上に、非多孔質単結晶シリコン層を成長させる際
に、当初非常に遅い成長速度で成長させるということで
ある。本発明の半導体基材の製造方法は、ＳＯＩ基板の
製造方法に適用できるものであり、良質なＳＯＩ基板の
要望は、大きなものであることから、本発明者らが研究
してきたＳＯＩ基板の製造方法をふまえて以下に、本発
明を説明する。本発明者らが研究しているＳＯＩ基板の
製造方法は、大きく分けると単結晶シリコン基板の多孔
質化工程、多孔質シリコン層上への単結晶シリコンのエ
ピタキシャル成長工程、エピタキシャルシリコン膜を形
成した基板とこれとは別の基板との貼り合わせ工程、及
び多孔質シリコン層の除去工程からなる。
【００４２】このようなＳＯＩ基板の製造方法の１例を
図７及び図１０を参照しながら説明する。
図７及び図１０を参照しながら説明する。
【００４３】単結晶シリコン基板１００を陽極化成して
多孔質シリコン１０１を形成する（図７（Ａ））。この
とき多孔質化する厚みは、基板の片側表面層数μｍ〜数
十μｍでよい。またシリコン基板１００全体を陽極化成
してもかまわない。
多孔質シリコン１０１を形成する（図７（Ａ））。この
とき多孔質化する厚みは、基板の片側表面層数μｍ〜数
十μｍでよい。またシリコン基板１００全体を陽極化成
してもかまわない。
【００４４】多孔質シリコンの形成方法については、図
１０を用いて説明する。まず基板としてＰ型の単結晶シ
リコン基板６００を用意する。Ｎ型でも不可能ではない
が、その場合は低抵抗の基板に限定されるか、または光
を基板表面に照射してホールの生成を促進した状態で行
なわなければならない。基板６００を図１０（Ａ）に示
すような装置にセッティングする。即ち基板の片側がフ
ッ酸系の溶液６０４に接していて、溶液側に負の電極６
０６がとられており、逆側は正の金属電極６０５に接し
ている。これと別に図１０（Ｂ）に示すように、正電極
側６０５′も溶液６０４′を介して電位をとってもかま
わない。いずれにせよフッ酸系溶液に接している負の電
極側から多孔質化が起こる。フッ酸系溶液６０４として
は、一般的には濃フッ酸（４９％ＨＦ）を用いる。純水
（Ｈ2 Ｏ）で希釈していくと、流す電流値にもよるが、
ある濃度からエッチングが起こってしまうので好ましく
ない。また陽極化成中に基板６００の表面から気泡が発
生してしまい、この気泡を効率よく取り除く目的から、
界面活性剤としてアルコールを加えることもできる。ア
ルコールとしてメタノール、エタノール、プロパノー
ル、イソプロパノール等が用いられる。また界面活性剤
の代わりに撹はん器を用いて、溶液を撹はんしながら陽
極化成を行ってもよい。負電極６０６に関しては、フッ
酸溶液に対して侵食されないような材料、例えば金（Ａ
ｕ）、白金（Ｐｔ）等が用いられる。正側の電極６０５
の材質は一般に用いられる金属材料でかまわないが、陽
極化成が基板６００すべてになされた時点で、フッ酸系
溶液６０４が正電極６０５に達するので、正電極６０５
の表面にも耐フッ酸溶液性の金属膜をコーティングして
おくとよい。陽極化成を行う電流値は最大数百ｍＡ／ｃ
ｍ2 であり、最小値は零でなければよい。この値は多孔
質化したシリコンの表面に良質のエピタキシャル成長が
できる範囲内で決定される。通常電流値が大きいと陽極
化成の速度が増すと同時に、多孔質シリコン層の密度が
小さくなる。即ち孔の占める体積が大きくなる。これに
よってエピタキシャル成長の条件が変わってくるのであ
る。
１０を用いて説明する。まず基板としてＰ型の単結晶シ
リコン基板６００を用意する。Ｎ型でも不可能ではない
が、その場合は低抵抗の基板に限定されるか、または光
を基板表面に照射してホールの生成を促進した状態で行
なわなければならない。基板６００を図１０（Ａ）に示
すような装置にセッティングする。即ち基板の片側がフ
ッ酸系の溶液６０４に接していて、溶液側に負の電極６
０６がとられており、逆側は正の金属電極６０５に接し
ている。これと別に図１０（Ｂ）に示すように、正電極
側６０５′も溶液６０４′を介して電位をとってもかま
わない。いずれにせよフッ酸系溶液に接している負の電
極側から多孔質化が起こる。フッ酸系溶液６０４として
は、一般的には濃フッ酸（４９％ＨＦ）を用いる。純水
（Ｈ2 Ｏ）で希釈していくと、流す電流値にもよるが、
ある濃度からエッチングが起こってしまうので好ましく
ない。また陽極化成中に基板６００の表面から気泡が発
生してしまい、この気泡を効率よく取り除く目的から、
界面活性剤としてアルコールを加えることもできる。ア
ルコールとしてメタノール、エタノール、プロパノー
ル、イソプロパノール等が用いられる。また界面活性剤
の代わりに撹はん器を用いて、溶液を撹はんしながら陽
極化成を行ってもよい。負電極６０６に関しては、フッ
酸溶液に対して侵食されないような材料、例えば金（Ａ
ｕ）、白金（Ｐｔ）等が用いられる。正側の電極６０５
の材質は一般に用いられる金属材料でかまわないが、陽
極化成が基板６００すべてになされた時点で、フッ酸系
溶液６０４が正電極６０５に達するので、正電極６０５
の表面にも耐フッ酸溶液性の金属膜をコーティングして
おくとよい。陽極化成を行う電流値は最大数百ｍＡ／ｃ
ｍ2 であり、最小値は零でなければよい。この値は多孔
質化したシリコンの表面に良質のエピタキシャル成長が
できる範囲内で決定される。通常電流値が大きいと陽極
化成の速度が増すと同時に、多孔質シリコン層の密度が
小さくなる。即ち孔の占める体積が大きくなる。これに
よってエピタキシャル成長の条件が変わってくるのであ
る。
【００４５】以上のようにして形成した多孔質層１０１
上に、非多孔質の単結晶シリコン層１０２をエピタキシ
ャル成長させる（図７（Ｂ））。ここで、どのようにし
て単結晶シリコン層を形成するかが、本発明の重要な点
であり、これについては後ほど詳しく説明する。
上に、非多孔質の単結晶シリコン層１０２をエピタキシ
ャル成長させる（図７（Ｂ））。ここで、どのようにし
て単結晶シリコン層を形成するかが、本発明の重要な点
であり、これについては後ほど詳しく説明する。
【００４６】次いで、エピタキシャル層１０２の表面を
酸化してＳｉＯ2 層１０３（熱酸化を含む）を形成する
（図７（Ｃ））。これはエピタキシャル層を次の工程で
直接支持基板と貼り合わせた場合、貼り合わせ界面には
不純物が偏析しやすく、また界面の原子の非結合手（ダ
ングリングボンド）が多くなり、薄膜デバイスの特性を
不安定化させる要因になるからである。但し必ずしもこ
の工程は必須ではなく、上記現象が問題とならないよう
なデバイス構成を考えるならば省略してもかまわない。
ここで、ＳｉＯ2 層１０３は、ＳＯＩ基板の絶縁層とし
ての機能を果たすが、絶縁層は、貼り合わせる基板表面
の少なくとも１面に形成される必要があり、絶縁層の形
成に際しては種々の態様がある。
酸化してＳｉＯ2 層１０３（熱酸化を含む）を形成する
（図７（Ｃ））。これはエピタキシャル層を次の工程で
直接支持基板と貼り合わせた場合、貼り合わせ界面には
不純物が偏析しやすく、また界面の原子の非結合手（ダ
ングリングボンド）が多くなり、薄膜デバイスの特性を
不安定化させる要因になるからである。但し必ずしもこ
の工程は必須ではなく、上記現象が問題とならないよう
なデバイス構成を考えるならば省略してもかまわない。
ここで、ＳｉＯ2 層１０３は、ＳＯＩ基板の絶縁層とし
ての機能を果たすが、絶縁層は、貼り合わせる基板表面
の少なくとも１面に形成される必要があり、絶縁層の形
成に際しては種々の態様がある。
【００４７】尚、酸化する場合酸化膜厚は、貼り合わせ
界面に取り込まれる大気中からのコンタミネーションの
影響を受けない程度の厚みがあれば良い。
界面に取り込まれる大気中からのコンタミネーションの
影響を受けない程度の厚みがあれば良い。
【００４８】上記表面が酸化されたエピタキシャル面を
有する基板１００と、支持基板となるＳｉＯ2 層１０４
を表面に有する基板１１０を用意する。支持基板１１０
はシリコン基板表面を酸化（熱酸化を含む）したもの、
石英ガラス、結晶化ガラス、任意基板上にＳｉＯ2 を堆
積したものなどが挙げられる。ここでＳｉＯ2 層１０４
を設けないシリコン基板を用いることもできる。
有する基板１００と、支持基板となるＳｉＯ2 層１０４
を表面に有する基板１１０を用意する。支持基板１１０
はシリコン基板表面を酸化（熱酸化を含む）したもの、
石英ガラス、結晶化ガラス、任意基板上にＳｉＯ2 を堆
積したものなどが挙げられる。ここでＳｉＯ2 層１０４
を設けないシリコン基板を用いることもできる。
【００４９】上記用意した２枚の基板を洗浄した後に貼
り合わせる（図７（Ｄ））。洗浄方法は通常の半導体基
板を（例えば酸化前に）洗浄する工程に準じて行なう。
り合わせる（図７（Ｄ））。洗浄方法は通常の半導体基
板を（例えば酸化前に）洗浄する工程に準じて行なう。
【００５０】貼り合わせた後に基板を全面で加圧する
と、接合の強度を高める効果がある。
と、接合の強度を高める効果がある。
【００５１】そして次に貼り合った基板を熱処理する。
熱処理温度は高い方が好ましいが、あまり高すぎると多
孔質層１０１が構造変化をおこしてしまったり、基板に
含まれていた不純物がエピタキシャル層に拡散すること
があるので、これらをおこさない温度と時間を選択する
必要がある。具体的には６００〜１１００℃程度が好ま
しい。また基板によっては高温で熱処理できないものが
ある。例えば支持基板１１０が石英ガラスである場合に
は、シリコンと石英の熱膨張係数の違いから、２００℃
程度以下の温度でしか熱処理できない。この温度を越え
ると貼り合わせた基板が応力で剥がれたり、または割れ
たりしてしまう。ただし熱処理は次の工程で行なうバル
クシリコン１００の研削やエッチングの際の応力に耐え
られれば良い。従って２００℃以下の温度であっても活
性化の表面処理条件を最適化することで、プロセスは行
なえる。
熱処理温度は高い方が好ましいが、あまり高すぎると多
孔質層１０１が構造変化をおこしてしまったり、基板に
含まれていた不純物がエピタキシャル層に拡散すること
があるので、これらをおこさない温度と時間を選択する
必要がある。具体的には６００〜１１００℃程度が好ま
しい。また基板によっては高温で熱処理できないものが
ある。例えば支持基板１１０が石英ガラスである場合に
は、シリコンと石英の熱膨張係数の違いから、２００℃
程度以下の温度でしか熱処理できない。この温度を越え
ると貼り合わせた基板が応力で剥がれたり、または割れ
たりしてしまう。ただし熱処理は次の工程で行なうバル
クシリコン１００の研削やエッチングの際の応力に耐え
られれば良い。従って２００℃以下の温度であっても活
性化の表面処理条件を最適化することで、プロセスは行
なえる。
【００５２】次にエピタキシャル成長層１０２を残して
シリコン基板部分１００と多孔質部分１０１を選択的に
除去する（図７（Ｅ））。このようにしてＳＯＩ基板が
得られる。
シリコン基板部分１００と多孔質部分１０１を選択的に
除去する（図７（Ｅ））。このようにしてＳＯＩ基板が
得られる。
【００５３】更に、以上説明した工程に下述する工程を
付加する場合もある。 （１）多孔質層の孔の内壁の酸化（preoxidation） 多孔質シリコン層の隣接する孔の間の壁の厚みは、数ｎ
ｍ〜数十ｎｍと非常に薄い。このためエピタキシャルシ
リコン層形成時、貼り合わせ後の熱処理時等、多孔質層
に高温処理を施すと孔壁が凝集することにより、孔壁が
粗大化して孔をふさぎ、エッチング速度が低下してしま
う場合がある。そこで、多孔質層の形成後、孔壁に薄い
酸化膜を形成して、孔の粗大化を抑制することができ
る。しかし、多孔質層上には非多孔質単結晶シリコン層
をエピタキシャル成長させる必要があることから、多孔
質層の孔壁の内部には、単結晶性が残るように孔の内壁
の表面だけを酸化する必要がある。ここで形成される酸
化膜は、数Å〜数十Åの膜厚とするのが望ましい。この
ような膜厚の酸化膜は、酸素雰囲気中で２００℃〜７０
０℃の温度、より好ましくは、２５０℃〜５００℃の温
度での熱処理により形成される。 （２）水素ベーキング処理 本発明者らは、先にＥＰ５５３８５２Ａ２公報におい
て、水素雰囲気下の熱処理により、シリコン表面の微小
な荒れ（roughness）を除去し、非常になめらかなシリ
コン表面が得られることを示した。本発明においても、
水素雰囲気下でのベーキングを適用することができる。
水素ベーキングは、例えば、多孔質シリコン層形成後、
エピタキシャルシリコン層形成前に行なうことができ、
これと別に多孔質シリコン層のエッチング除去後に得ら
れるＳＯＩ基板に行なうことができる。エピタキシャル
シリコン層形成前に行なう水素ベーキング処理によって
は、多孔質シリコン表面を構成するシリコン原子のマイ
グレーション（migration）により、孔の最表面が閉塞
されるという現象が生ずる。孔の最表面が閉塞された状
態でエピタキシャルシリコン層の形成が行なわれると、
より結晶欠陥の少ないエピタキシャルシリコン層が得ら
れる。一方、多孔質シリコン層のエッチング後に行なう
水素ベーキングによっては、エッチングにより多少荒れ
たエピタキシャルシリコン表面をなめらかにする作用
と、ボンディングの際に貼り合わせ界面に不可避的にと
り込まれるクリーンルーム中のボロンをとばすという作
用がある。
付加する場合もある。 （１）多孔質層の孔の内壁の酸化（preoxidation） 多孔質シリコン層の隣接する孔の間の壁の厚みは、数ｎ
ｍ〜数十ｎｍと非常に薄い。このためエピタキシャルシ
リコン層形成時、貼り合わせ後の熱処理時等、多孔質層
に高温処理を施すと孔壁が凝集することにより、孔壁が
粗大化して孔をふさぎ、エッチング速度が低下してしま
う場合がある。そこで、多孔質層の形成後、孔壁に薄い
酸化膜を形成して、孔の粗大化を抑制することができ
る。しかし、多孔質層上には非多孔質単結晶シリコン層
をエピタキシャル成長させる必要があることから、多孔
質層の孔壁の内部には、単結晶性が残るように孔の内壁
の表面だけを酸化する必要がある。ここで形成される酸
化膜は、数Å〜数十Åの膜厚とするのが望ましい。この
ような膜厚の酸化膜は、酸素雰囲気中で２００℃〜７０
０℃の温度、より好ましくは、２５０℃〜５００℃の温
度での熱処理により形成される。 （２）水素ベーキング処理 本発明者らは、先にＥＰ５５３８５２Ａ２公報におい
て、水素雰囲気下の熱処理により、シリコン表面の微小
な荒れ（roughness）を除去し、非常になめらかなシリ
コン表面が得られることを示した。本発明においても、
水素雰囲気下でのベーキングを適用することができる。
水素ベーキングは、例えば、多孔質シリコン層形成後、
エピタキシャルシリコン層形成前に行なうことができ、
これと別に多孔質シリコン層のエッチング除去後に得ら
れるＳＯＩ基板に行なうことができる。エピタキシャル
シリコン層形成前に行なう水素ベーキング処理によって
は、多孔質シリコン表面を構成するシリコン原子のマイ
グレーション（migration）により、孔の最表面が閉塞
されるという現象が生ずる。孔の最表面が閉塞された状
態でエピタキシャルシリコン層の形成が行なわれると、
より結晶欠陥の少ないエピタキシャルシリコン層が得ら
れる。一方、多孔質シリコン層のエッチング後に行なう
水素ベーキングによっては、エッチングにより多少荒れ
たエピタキシャルシリコン表面をなめらかにする作用
と、ボンディングの際に貼り合わせ界面に不可避的にと
り込まれるクリーンルーム中のボロンをとばすという作
用がある。
【００５４】ＣＶＤ法等で成長した多孔質シリコン上の
エピタキシャルシリコン層中の結晶欠陥の導入原因は現
在のところ解明されていない。しかし、同条件でのバル
クウエハ上のエピタキシャル成長層に結晶欠陥の導入が
観察されないことからすると、多孔質上への成長である
ことが積層欠陥導入の第１の要因である。次にエピタキ
シャル成長前の水素プリベークでは、孔の閉塞が観察さ
れるものの、依然孔は残留していることが報告されてお
り、多孔質表面の残留孔が積層欠陥導入にかかわってい
ることは十分に予測される。
エピタキシャルシリコン層中の結晶欠陥の導入原因は現
在のところ解明されていない。しかし、同条件でのバル
クウエハ上のエピタキシャル成長層に結晶欠陥の導入が
観察されないことからすると、多孔質上への成長である
ことが積層欠陥導入の第１の要因である。次にエピタキ
シャル成長前の水素プリベークでは、孔の閉塞が観察さ
れるものの、依然孔は残留していることが報告されてお
り、多孔質表面の残留孔が積層欠陥導入にかかわってい
ることは十分に予測される。
【００５５】一方、Ｈ2 で希釈して原料ガスを供給する
ＣＶＤ法によるバルクシリコン上へのシリコンホモエピ
タキシャル成長はシリコン半導体プロセスにおいて必須
な技術として広く普及し膜厚均一性もウエハ全面におい
て±２〜４％以内とすることが可能である。従来、この
ＣＶＤ法によるエピタキシャル成長では数μｍの厚さの
エピタキシャル層の形成に研究開発の焦点が当てられて
きた。ここでは、不純物のオートドーピングを抑制する
ために成長温度を下げること、あるいは、成長速度を高
めることに主眼がおかれてきた。したがって、多孔質シ
リコン上のエピタキシャル成長に関する報告に見られる
ような成長速度５０ｎｍ／ｍｉｎ．以下での成長につい
てはあまり報告がなされていない。
ＣＶＤ法によるバルクシリコン上へのシリコンホモエピ
タキシャル成長はシリコン半導体プロセスにおいて必須
な技術として広く普及し膜厚均一性もウエハ全面におい
て±２〜４％以内とすることが可能である。従来、この
ＣＶＤ法によるエピタキシャル成長では数μｍの厚さの
エピタキシャル層の形成に研究開発の焦点が当てられて
きた。ここでは、不純物のオートドーピングを抑制する
ために成長温度を下げること、あるいは、成長速度を高
めることに主眼がおかれてきた。したがって、多孔質シ
リコン上のエピタキシャル成長に関する報告に見られる
ような成長速度５０ｎｍ／ｍｉｎ．以下での成長につい
てはあまり報告がなされていない。
【００５６】本発明者らはかかる積層欠陥密度の低減の
ために詳細な実験を試みた結果、エピタキシャル成長初
期の成長速度と温度が欠陥低減の重要な要素であること
を知見するに至った。図１にＳｉＨ2 Ｃｌ2 をＨ2 で希
釈する市販のＣＶＤエピタキシャル成長炉での多孔質シ
リコン上へシリコンエピタキシャル成長の実験結果を示
す。エピタキシャル成長初期の成長速度と積層欠陥密度
の関係を示す。成長温度は１１５０度、圧力は大気圧で
ある。積層欠陥密度は成長速度が２０ｎｍ／ｍｉｎ．を
下回ると急速に減少し始め、従来の高成長速度の系に比
して、少なくとも１／３、条件によっては２桁、積層欠
陥を減少させることができた。これは成長速度がある値
を下回ると、膜厚の増加よりもむしろ多孔質シリコン表
面に吸着したＳｉ原子の表面拡散が顕在化する結果、残
留孔の部分で格子に組み込まれる原子が増えるためと考
えられる。エピタキシャルシリコン成長前の水素プリベ
ークにより多孔質表面では、表面を構成する原子の表面
拡散により孔の閉塞が進行する結果、高分解能走査型電
子顕微鏡での平面観察で見られた直径数ｎｍから数十ｎ
ｍで密度１０11／ｃｍ2 もの孔は、ほとんど観察できな
くなる。この時の測定下限はおよそ１０7 ／ｃｍ2 であ
った。同時に孔の消失した部分では水素ベーキングによ
る平坦化がすすみ、（２×１）表面構造に特有の原子ス
テップが観察されるようになる。残留孔の存在を確認す
るために斯様に水素プリベークを施しただけで炉より取
り出した基板を超高真空対応のロードロック式真空チャ
ンバーに設置したところ、真空チャンバー内の圧力降下
は多孔質層の形成されていないバルクシリコンウエハに
比べ、明らかに遅かった。同様に水素プリベークをしな
い多孔質シリコン、多孔質上にエピタキシャル層を２μ
ｍ形成した基板をバルクシリコンウエハについても同様
の実験を試みた。バルクシリコンウエハを導入した際に
到達した圧力に到達するのに要する時間を比較したとこ
ろ、以下の順になった。
ために詳細な実験を試みた結果、エピタキシャル成長初
期の成長速度と温度が欠陥低減の重要な要素であること
を知見するに至った。図１にＳｉＨ2 Ｃｌ2 をＨ2 で希
釈する市販のＣＶＤエピタキシャル成長炉での多孔質シ
リコン上へシリコンエピタキシャル成長の実験結果を示
す。エピタキシャル成長初期の成長速度と積層欠陥密度
の関係を示す。成長温度は１１５０度、圧力は大気圧で
ある。積層欠陥密度は成長速度が２０ｎｍ／ｍｉｎ．を
下回ると急速に減少し始め、従来の高成長速度の系に比
して、少なくとも１／３、条件によっては２桁、積層欠
陥を減少させることができた。これは成長速度がある値
を下回ると、膜厚の増加よりもむしろ多孔質シリコン表
面に吸着したＳｉ原子の表面拡散が顕在化する結果、残
留孔の部分で格子に組み込まれる原子が増えるためと考
えられる。エピタキシャルシリコン成長前の水素プリベ
ークにより多孔質表面では、表面を構成する原子の表面
拡散により孔の閉塞が進行する結果、高分解能走査型電
子顕微鏡での平面観察で見られた直径数ｎｍから数十ｎ
ｍで密度１０11／ｃｍ2 もの孔は、ほとんど観察できな
くなる。この時の測定下限はおよそ１０7 ／ｃｍ2 であ
った。同時に孔の消失した部分では水素ベーキングによ
る平坦化がすすみ、（２×１）表面構造に特有の原子ス
テップが観察されるようになる。残留孔の存在を確認す
るために斯様に水素プリベークを施しただけで炉より取
り出した基板を超高真空対応のロードロック式真空チャ
ンバーに設置したところ、真空チャンバー内の圧力降下
は多孔質層の形成されていないバルクシリコンウエハに
比べ、明らかに遅かった。同様に水素プリベークをしな
い多孔質シリコン、多孔質上にエピタキシャル層を２μ
ｍ形成した基板をバルクシリコンウエハについても同様
の実験を試みた。バルクシリコンウエハを導入した際に
到達した圧力に到達するのに要する時間を比較したとこ
ろ、以下の順になった。
【００５７】多孔質シリコン（プリベークあり）＞多孔
質シリコン（プリベークなし）＞＞エピタキシャル層
（２μｍ）付き多孔質シリコン〜バルクシリコン すなわち、水素ベーキング直後の多孔質シリコンの表面
には依然残留孔が存在していると考えられる。図３
（ａ）−（ｃ）に水素プリベークにより表面の孔が閉塞
される過程の断面模式図を示す。孔の消失した部分では
水素ベーキングによる平坦化がすすみ、（２×１）表面
構造に特有の原子ステップが観察されるようになる。表
面のステップ、キンク等の吸着サイトの密度分布を図２
に示す。サイト密度は残留孔の周囲でのみ非常に高くな
っている。これは、残留孔の部分では露出するシリコン
表面の曲率に基づいて多くの面が連続的に表出している
ためである。
質シリコン（プリベークなし）＞＞エピタキシャル層
（２μｍ）付き多孔質シリコン〜バルクシリコン すなわち、水素ベーキング直後の多孔質シリコンの表面
には依然残留孔が存在していると考えられる。図３
（ａ）−（ｃ）に水素プリベークにより表面の孔が閉塞
される過程の断面模式図を示す。孔の消失した部分では
水素ベーキングによる平坦化がすすみ、（２×１）表面
構造に特有の原子ステップが観察されるようになる。表
面のステップ、キンク等の吸着サイトの密度分布を図２
に示す。サイト密度は残留孔の周囲でのみ非常に高くな
っている。これは、残留孔の部分では露出するシリコン
表面の曲率に基づいて多くの面が連続的に表出している
ためである。
【００５８】今、成長を開始し、表面に成長膜を構成す
る原子の供給を開始したとする。入射原子の量が多い場
合、入射原子はステップに到達する前にテラス上で入射
原子同士が衝突しダイマーとなる。表面上のダイマーの
易動度はモノマーと比べ、格段に下がる。すなわち、核
となり、さらなる入射原子の吸着サイトとなる。すなわ
ち、実効的なステップ（吸着サイト）密度が増加する結
果、入射原子はほとんど表面拡散することなく、格子に
組み込まれてしまうのである。つまり、入射原子の結晶
格子が組み込まれる確率の面内分布は小さく、その結
果、残留孔の部分では孔が消失するよりも前に膜厚が増
大してしまうので結晶格子の不整合が生じやすくなり、
ついには欠陥が導入されてしまうと考えられる。図３
（ａ）−（ｅ）にこの断面模式図を示す。図１中、成長
速度に積層欠陥密度が依存しない部分がこの機構による
成長である。核形成が生じる場合には、積層欠陥密度は
成長直前の残留孔密度によって決定づけられる。
る原子の供給を開始したとする。入射原子の量が多い場
合、入射原子はステップに到達する前にテラス上で入射
原子同士が衝突しダイマーとなる。表面上のダイマーの
易動度はモノマーと比べ、格段に下がる。すなわち、核
となり、さらなる入射原子の吸着サイトとなる。すなわ
ち、実効的なステップ（吸着サイト）密度が増加する結
果、入射原子はほとんど表面拡散することなく、格子に
組み込まれてしまうのである。つまり、入射原子の結晶
格子が組み込まれる確率の面内分布は小さく、その結
果、残留孔の部分では孔が消失するよりも前に膜厚が増
大してしまうので結晶格子の不整合が生じやすくなり、
ついには欠陥が導入されてしまうと考えられる。図３
（ａ）−（ｅ）にこの断面模式図を示す。図１中、成長
速度に積層欠陥密度が依存しない部分がこの機構による
成長である。核形成が生じる場合には、積層欠陥密度は
成長直前の残留孔密度によって決定づけられる。
【００５９】一方、入射原子量が少ない場合には、成長
はステップのみを成長起点とする２次元成長となると考
えられる。入射したＳｉ原子の表面拡散距離が残留孔周
辺以外の部分のステップ間のテラスの平均距離に比して
充分長いとすると、入射したＳｉ原子はテラスに到達し
てステップに組み込まれることになる。図２のように吸
着サイト密度に分布がある表面にＳｉ原子が入射した場
合は入射したＳｉ原子は表面拡散して、残留孔の周囲に
ある多数の吸着サイト（ステップ）に取り込まれる確率
が非常に高まる。すなわち、残留孔の部分は表面拡散原
子のシンクとして機能し、つまり、入射原子の多くが残
留孔の閉塞に費やされ、残留孔の口の部分は膜厚をほと
んど増やさずに狭まり、ついには孔は欠陥を導入するこ
となく消失してしまう。以上のようにエピタキシャル成
長プロセスの初期において、多孔質Ｓｉ表面に核形成が
生じない少量の膜の構成原子、ないし、原料ガスを供給
することにより、残留孔を欠陥を導入せずに閉塞するこ
とができる。以降は表面への原料供給量に制約されず、
通常のバルクシリコン上と同様に結晶成長することが可
能である。図４（ａ）−（ｅ）にこの断面模式図を示
す。図１中、積層欠陥密度が成長速度の現象とともに急
速に減少しているのが、この機構による残留孔の閉塞が
なされた場合である。また、成長前の水素プリベークは
必ずしも必要ではなく、自然酸化膜等が多孔質シリコン
表面に残留していなければ良いのであって、超高真空中
でのベーク、ＨＣｌ等によるエッチングなどによって、
自然酸化膜を除去しても構わない。すなわち、水素プリ
ベークであらかじめ残留孔密度を減らしておかなくて
も、表面の酸化膜が除去されていればよい。
はステップのみを成長起点とする２次元成長となると考
えられる。入射したＳｉ原子の表面拡散距離が残留孔周
辺以外の部分のステップ間のテラスの平均距離に比して
充分長いとすると、入射したＳｉ原子はテラスに到達し
てステップに組み込まれることになる。図２のように吸
着サイト密度に分布がある表面にＳｉ原子が入射した場
合は入射したＳｉ原子は表面拡散して、残留孔の周囲に
ある多数の吸着サイト（ステップ）に取り込まれる確率
が非常に高まる。すなわち、残留孔の部分は表面拡散原
子のシンクとして機能し、つまり、入射原子の多くが残
留孔の閉塞に費やされ、残留孔の口の部分は膜厚をほと
んど増やさずに狭まり、ついには孔は欠陥を導入するこ
となく消失してしまう。以上のようにエピタキシャル成
長プロセスの初期において、多孔質Ｓｉ表面に核形成が
生じない少量の膜の構成原子、ないし、原料ガスを供給
することにより、残留孔を欠陥を導入せずに閉塞するこ
とができる。以降は表面への原料供給量に制約されず、
通常のバルクシリコン上と同様に結晶成長することが可
能である。図４（ａ）−（ｅ）にこの断面模式図を示
す。図１中、積層欠陥密度が成長速度の現象とともに急
速に減少しているのが、この機構による残留孔の閉塞が
なされた場合である。また、成長前の水素プリベークは
必ずしも必要ではなく、自然酸化膜等が多孔質シリコン
表面に残留していなければ良いのであって、超高真空中
でのベーク、ＨＣｌ等によるエッチングなどによって、
自然酸化膜を除去しても構わない。すなわち、水素プリ
ベークであらかじめ残留孔密度を減らしておかなくて
も、表面の酸化膜が除去されていればよい。
【００６０】一方、成長膜の原子を供給開始以後におい
ては、Ｈ2 ガスは表面の再酸化防止に有効である。成長
表面への酸素原子の付着点は膜成長の核となるため、表
面拡散距離を減少させてしまう。かかる再酸化防止、及
び表面拡散距離増大には、成長時の温度を上げることが
有効であった。Ｈ2 希釈により原料を供給する場合、圧
力によるが、概ね８００℃以上、より好ましくは９００
℃以上の温度が望ましい。これ以下の温度においては、
効果は顕著でなかった。
ては、Ｈ2 ガスは表面の再酸化防止に有効である。成長
表面への酸素原子の付着点は膜成長の核となるため、表
面拡散距離を減少させてしまう。かかる再酸化防止、及
び表面拡散距離増大には、成長時の温度を上げることが
有効であった。Ｈ2 希釈により原料を供給する場合、圧
力によるが、概ね８００℃以上、より好ましくは９００
℃以上の温度が望ましい。これ以下の温度においては、
効果は顕著でなかった。
【００６１】さらに本発明者は、図５に示すように成長
速度と残留孔密度の低減の関係を明らかにするため、多
孔質シリコン上に幾つかの成長速度で単結晶シリコン層
を多孔質シリコンの最大孔径に相当する膜厚だけエピタ
キシャル成長したのち、超高真空チャンバーに設置し、
所定の圧力に到達するのに要する時間を比較した。ここ
では、最大孔径はガス吸着法による測定における平均孔
径に孔径分布の標準偏差の３倍を加えた値としたが、実
測定から求めてよい。ガス吸着法による孔径分布の測定
は R.Herino らの報告に詳しい（R.Herino,G.Bomchil,
K.Barla,C.Bertrand,and J.L.Ginoux,J.Electrochem.So
c.134(1987)p.1994）。成長速度が２０ｎｍ／ｍｉｎ．
を切ると急速に圧力の下がる時間が短くなっていること
がわかる。図５を図４と対応してみると、成長速度を下
げると膜厚を増さずとも、水素プリベーク時に残留した
孔が閉塞することとエピタキシャルシリコン層に導入さ
れる結晶欠陥の密度に良い対応があることが明らかであ
る。すなわち、極薄エピタキシャル層を形成した際の残
留孔密度が成長速度により大きく変化することが明らか
になった。
速度と残留孔密度の低減の関係を明らかにするため、多
孔質シリコン上に幾つかの成長速度で単結晶シリコン層
を多孔質シリコンの最大孔径に相当する膜厚だけエピタ
キシャル成長したのち、超高真空チャンバーに設置し、
所定の圧力に到達するのに要する時間を比較した。ここ
では、最大孔径はガス吸着法による測定における平均孔
径に孔径分布の標準偏差の３倍を加えた値としたが、実
測定から求めてよい。ガス吸着法による孔径分布の測定
は R.Herino らの報告に詳しい（R.Herino,G.Bomchil,
K.Barla,C.Bertrand,and J.L.Ginoux,J.Electrochem.So
c.134(1987)p.1994）。成長速度が２０ｎｍ／ｍｉｎ．
を切ると急速に圧力の下がる時間が短くなっていること
がわかる。図５を図４と対応してみると、成長速度を下
げると膜厚を増さずとも、水素プリベーク時に残留した
孔が閉塞することとエピタキシャルシリコン層に導入さ
れる結晶欠陥の密度に良い対応があることが明らかであ
る。すなわち、極薄エピタキシャル層を形成した際の残
留孔密度が成長速度により大きく変化することが明らか
になった。
【００６２】多孔質シリコンの孔密度の測定は、超高分
解能走査型電子顕微鏡観察、あるいはガス吸着法もある
が、微小径、かつ、孔密度が低い場合、測定精度に問題
を生じる場合がある。ここでは、以下に示すような方法
により、超高分解能走査型電子顕微鏡観察では発見しに
くい低密度の極薄エピタキシャル層形成後の試料の残留
孔密度を測定した。
解能走査型電子顕微鏡観察、あるいはガス吸着法もある
が、微小径、かつ、孔密度が低い場合、測定精度に問題
を生じる場合がある。ここでは、以下に示すような方法
により、超高分解能走査型電子顕微鏡観察では発見しに
くい低密度の極薄エピタキシャル層形成後の試料の残留
孔密度を測定した。
【００６３】１）試料をアンモニア、過酸化水素水の混
合液、あるいは、塩化水素、過酸化水素水の混合液を５
０度から１００度程度の温度に加熱した水溶液に浸け
て、親水性の表面にする。表面を親水化できれば、薬液
の種類は問わない。
合液、あるいは、塩化水素、過酸化水素水の混合液を５
０度から１００度程度の温度に加熱した水溶液に浸け
て、親水性の表面にする。表面を親水化できれば、薬液
の種類は問わない。
【００６４】２）試料を純水中に浸漬する。純水は表面
に残留した孔の部分から内部の多孔質層に Capillary F
orce によりしみこむ。多孔質シリコンの孔は、表面か
ら垂直にのびるのみならず、横方向にも複雑に孔がの
び、浸入した水は残留孔の真下だけではなく、横方向に
も広がる。水は室温でも十分だが、加熱するとなおよ
い。また、時間は特に限定されないが、１分以上、より
望ましくは、５分以上である。
に残留した孔の部分から内部の多孔質層に Capillary F
orce によりしみこむ。多孔質シリコンの孔は、表面か
ら垂直にのびるのみならず、横方向にも複雑に孔がの
び、浸入した水は残留孔の真下だけではなく、横方向に
も広がる。水は室温でも十分だが、加熱するとなおよ
い。また、時間は特に限定されないが、１分以上、より
望ましくは、５分以上である。
【００６５】３）試料は、純水から引き上げた後、熱酸
化により酸化する。酸化温度は少なくとも４００度以
上、より好ましくは、８００度以上であり、酸化膜厚は
１０ｎｍあれば十分である。エピタキシャル層の厚さに
比して必要以上に厚くすると、試料に反りを生じ、以降
の観察に支障を生じる場合がある。
化により酸化する。酸化温度は少なくとも４００度以
上、より好ましくは、８００度以上であり、酸化膜厚は
１０ｎｍあれば十分である。エピタキシャル層の厚さに
比して必要以上に厚くすると、試料に反りを生じ、以降
の観察に支障を生じる場合がある。
【００６６】この酸化処理中、残留孔より内部に染み込
んだ水は温度が上がることにより気化して、残留孔の部
分より脱離するプロセスと多孔質の酸化プロセスの競合
過程となるが、温度を上記した範囲にすることにより、
後者を優勢にすることができる。その結果、水の染み込
んだ部分では、多孔質シリコンが優先的に酸化されるの
で、この部分は表面モルフォロジー、あるいは、光干渉
によるコントラストから光学顕微鏡等を用いて容易に観
察できるようになることがわかった。
んだ水は温度が上がることにより気化して、残留孔の部
分より脱離するプロセスと多孔質の酸化プロセスの競合
過程となるが、温度を上記した範囲にすることにより、
後者を優勢にすることができる。その結果、水の染み込
んだ部分では、多孔質シリコンが優先的に酸化されるの
で、この部分は表面モルフォロジー、あるいは、光干渉
によるコントラストから光学顕微鏡等を用いて容易に観
察できるようになることがわかった。
【００６７】すなわち、この方法によって、孔密度が少
ない場合の多孔質シリコンの残留孔密度を測定すること
が可能となった。図６に成長速度と極薄エピタキシャル
シリコン層を多孔質シリコンの最大孔径に相当する膜厚
だけ堆積したときの残留孔密度の関係を示す。成長速度
がおよそ２０ｎｍ／ｍｉｎ．を下回ると急速に残留孔密
度が減少することがわかる。さらに図６と図１を対応さ
せると明らかなように極薄膜領域での残留孔密度と積層
欠陥が対応し、残留孔密度を１０００／ｃｍ2未満にす
ることで、積層欠陥密度を１０００／ｃｍ2 未満にでき
ることがあきらかとなった。他の実験によれば、成長温
度、成長ガス等が異なると成長速度の条件はことなる
が、いずれにしても極薄エピタキシャルシリコン層を多
孔質シリコンの最大孔径に相当する膜厚形成したときの
残留孔密度が１０００／ｃｍ2 未満となる場合、以降の
エピタキシャル成長により得られる多孔質上のエピタキ
シャル層の結晶欠陥が１０００／ｃｍ2 未満となること
があきらかになった。ここでは、最大孔径はガス吸着法
による測定における平均孔径に孔径分布の標準偏差の３
倍を加えた値とした。すなわち、成長速度２０ｎｍ／ｍ
ｉｎ．を下回ると急速に残留孔密度は減少し、１０００
／ｃｍ2 未満となることがあきらかになった。
ない場合の多孔質シリコンの残留孔密度を測定すること
が可能となった。図６に成長速度と極薄エピタキシャル
シリコン層を多孔質シリコンの最大孔径に相当する膜厚
だけ堆積したときの残留孔密度の関係を示す。成長速度
がおよそ２０ｎｍ／ｍｉｎ．を下回ると急速に残留孔密
度が減少することがわかる。さらに図６と図１を対応さ
せると明らかなように極薄膜領域での残留孔密度と積層
欠陥が対応し、残留孔密度を１０００／ｃｍ2未満にす
ることで、積層欠陥密度を１０００／ｃｍ2 未満にでき
ることがあきらかとなった。他の実験によれば、成長温
度、成長ガス等が異なると成長速度の条件はことなる
が、いずれにしても極薄エピタキシャルシリコン層を多
孔質シリコンの最大孔径に相当する膜厚形成したときの
残留孔密度が１０００／ｃｍ2 未満となる場合、以降の
エピタキシャル成長により得られる多孔質上のエピタキ
シャル層の結晶欠陥が１０００／ｃｍ2 未満となること
があきらかになった。ここでは、最大孔径はガス吸着法
による測定における平均孔径に孔径分布の標準偏差の３
倍を加えた値とした。すなわち、成長速度２０ｎｍ／ｍ
ｉｎ．を下回ると急速に残留孔密度は減少し、１０００
／ｃｍ2 未満となることがあきらかになった。
【００６８】本発明は言い換えるとエピタキシャル層と
多孔質の間の Transition Layer の厚さを制御すること
により、結晶欠陥密度を１０００／ｃｍ2 未満の多孔質
シリコン上のエピタキシャル層を得るものである。成長
方法としては、Ｈ2 希釈で原料ガスを供給するＣＶＤ法
によるエピタキシャル成長を用いれば、エピタキシャル
シリコン層の膜厚均一性を±４％以内とすることは十分
可能である。
多孔質の間の Transition Layer の厚さを制御すること
により、結晶欠陥密度を１０００／ｃｍ2 未満の多孔質
シリコン上のエピタキシャル層を得るものである。成長
方法としては、Ｈ2 希釈で原料ガスを供給するＣＶＤ法
によるエピタキシャル成長を用いれば、エピタキシャル
シリコン層の膜厚均一性を±４％以内とすることは十分
可能である。
【００６９】また、多孔質シリコンに残留孔が存在する
場合、孔の内部に残る極薄酸化膜が水素によるエッチン
グで気化し、表面近傍の酸素濃度が局所的に高まり、多
孔質シリコン表面に再付着することがあるが、微量の核
形成を生じないような微量の膜の構成原子、ないし、原
子ガスの供給は酸化物を除去し、酸化物に起因する欠陥
発生を抑制する効果もある。
場合、孔の内部に残る極薄酸化膜が水素によるエッチン
グで気化し、表面近傍の酸素濃度が局所的に高まり、多
孔質シリコン表面に再付着することがあるが、微量の核
形成を生じないような微量の膜の構成原子、ないし、原
子ガスの供給は酸化物を除去し、酸化物に起因する欠陥
発生を抑制する効果もある。
【００７０】さらに、本発明によれば、入射した原子の
衝突等による核形成が抑制され、表面拡散が優勢になる
ので、いわゆるカバレッジが良いことになり、異物等が
表面にあった場合にも、その部分にピンホールが形成さ
れず、異物を覆ってしまうことができる。
衝突等による核形成が抑制され、表面拡散が優勢になる
ので、いわゆるカバレッジが良いことになり、異物等が
表面にあった場合にも、その部分にピンホールが形成さ
れず、異物を覆ってしまうことができる。
【００７１】また、表面粗さも従来の高い成長速度の場
合と比べて改善される結果、ＥＬＴＲＡＮ法において他
の基板と貼り合わせを行う場合、貼り合わせ強度が向上
し、弱接着領域や未接着領域の発生を抑制することがで
きる。
合と比べて改善される結果、ＥＬＴＲＡＮ法において他
の基板と貼り合わせを行う場合、貼り合わせ強度が向上
し、弱接着領域や未接着領域の発生を抑制することがで
きる。
【００７２】先に、図７を用いて、本発明の半導体基材
をＳＯＩ基板の作製に適用する例について述べたが、図
７に示した例とは、貼り合わせる部材の構成が異なる態
様について説明する。 （態様２）図８に示した態様について説明する。図８に
付した番号のうち図７と同じ番号のものは、図７の同様
の部位を表わす。図７に示した例においては、貼り合わ
される２枚の基板の表面は、ＳｉＯ2 層１０３とＳｉＯ
2 層１０４であったが、必ずしも両面がＳｉＯ2 層であ
る必要はなく、少なくとも１つの面がＳｉＯ2 で構成さ
れていれば良い。ここで示す態様は、多孔質シリコン層
上に形成されたエピタキシャルシリコン層１１０２（Ｂ
１）表面を、シリコン基板１１１０上に形成された酸化
膜１１０４表面と貼り合わせる（Ｃ１）ものと、エピタ
キシャルシリコン層１１０２（Ｂ２）の表面を熱酸化し
て形成した酸化膜１１０３表面を酸化処理していないシ
リコン基板１１１０の表面と貼り合わせる（Ｃ２）もの
である。ここで示す態様においても、他の工程は、図７
に示した例と同様に行なうことができる。 （態様３）図９に示した態様について説明する。図９に
付した番号のうち図７と同じ番号のものは、図７と同様
の部位を表わす。ここで示す態様においては、エピタキ
シャルシリコン膜が形成された基板（Ｂ１，Ｂ２）と貼
り合わせる基板に、石英ガラス、青板ガラス等のガラス
材料１２１０（Ｃ１，Ｃ２）を用いることが特徴的であ
る。この態様としては、エピタキシャルシリコン層１１
０２（Ｂ１）をガラス基板１２１０と貼り合わせる（Ｃ
１）態様と、エピタキシャルシリコン層１１０２の表面
を熱酸化して形成された酸化膜１１０３（Ｂ２）とガラ
ス基板１２１０と貼り合わせる（Ｃ２）態様が示されて
いる。ここで示す態様においても他の工程は図７に示し
た例と同様に行なうことができる。
をＳＯＩ基板の作製に適用する例について述べたが、図
７に示した例とは、貼り合わせる部材の構成が異なる態
様について説明する。 （態様２）図８に示した態様について説明する。図８に
付した番号のうち図７と同じ番号のものは、図７の同様
の部位を表わす。図７に示した例においては、貼り合わ
される２枚の基板の表面は、ＳｉＯ2 層１０３とＳｉＯ
2 層１０４であったが、必ずしも両面がＳｉＯ2 層であ
る必要はなく、少なくとも１つの面がＳｉＯ2 で構成さ
れていれば良い。ここで示す態様は、多孔質シリコン層
上に形成されたエピタキシャルシリコン層１１０２（Ｂ
１）表面を、シリコン基板１１１０上に形成された酸化
膜１１０４表面と貼り合わせる（Ｃ１）ものと、エピタ
キシャルシリコン層１１０２（Ｂ２）の表面を熱酸化し
て形成した酸化膜１１０３表面を酸化処理していないシ
リコン基板１１１０の表面と貼り合わせる（Ｃ２）もの
である。ここで示す態様においても、他の工程は、図７
に示した例と同様に行なうことができる。 （態様３）図９に示した態様について説明する。図９に
付した番号のうち図７と同じ番号のものは、図７と同様
の部位を表わす。ここで示す態様においては、エピタキ
シャルシリコン膜が形成された基板（Ｂ１，Ｂ２）と貼
り合わせる基板に、石英ガラス、青板ガラス等のガラス
材料１２１０（Ｃ１，Ｃ２）を用いることが特徴的であ
る。この態様としては、エピタキシャルシリコン層１１
０２（Ｂ１）をガラス基板１２１０と貼り合わせる（Ｃ
１）態様と、エピタキシャルシリコン層１１０２の表面
を熱酸化して形成された酸化膜１１０３（Ｂ２）とガラ
ス基板１２１０と貼り合わせる（Ｃ２）態様が示されて
いる。ここで示す態様においても他の工程は図７に示し
た例と同様に行なうことができる。
【００７３】本発明においては、多孔質シリコン層上に
いかに単結晶シリコン層をエピタキシャル成長させるか
が重要である。
いかに単結晶シリコン層をエピタキシャル成長させるか
が重要である。
【００７４】多孔質シリコンは１９６４年に Uhlir ら
が発見して以来、１９７０年代にはＦＩＰＯＳ法への応
用を念頭においた研究が、また、１９９０年代には多孔
質シリコンの Photoluminescence が L.T.Canham らの
グループ、および、 U.Goseleらのグループにより発見
されて以来はこの発光デバイスへの応用を目指した研究
がなされている。発光デバイス系の研究ではｎ- ，ｐ-
のシリコン基板が好まれる。一方、ＳＯＩ構造を作製す
る場合にはその構造の安定性とエピタキシャルシリコン
層の結晶性の良さからｎ- ，ｐ- よりはｎ+ ，ｐ+ 基板
が好まれる。本発明で対象とする多孔質Ｓｉはこれらの
従来から研究されている多孔質シリコンと本質的には同
一であり、陽極化成（Anodization）などの方法により
作製されるが、多孔質Ｓｉであるかぎり、基板の不純
物、面方位、作成方法等に限定されない。
が発見して以来、１９７０年代にはＦＩＰＯＳ法への応
用を念頭においた研究が、また、１９９０年代には多孔
質シリコンの Photoluminescence が L.T.Canham らの
グループ、および、 U.Goseleらのグループにより発見
されて以来はこの発光デバイスへの応用を目指した研究
がなされている。発光デバイス系の研究ではｎ- ，ｐ-
のシリコン基板が好まれる。一方、ＳＯＩ構造を作製す
る場合にはその構造の安定性とエピタキシャルシリコン
層の結晶性の良さからｎ- ，ｐ- よりはｎ+ ，ｐ+ 基板
が好まれる。本発明で対象とする多孔質Ｓｉはこれらの
従来から研究されている多孔質シリコンと本質的には同
一であり、陽極化成（Anodization）などの方法により
作製されるが、多孔質Ｓｉであるかぎり、基板の不純
物、面方位、作成方法等に限定されない。
【００７５】陽極化成により多孔質シリコンを形成する
場合、化成液はＨＦを主たる成分とする水溶液である。
一般にはエタノールなどのアルコールを添加することに
よりシリコン表面での接触角（Contact Angle）を大き
くすることで付着した気泡の脱離を加速し、化成が均一
に起こるようにしている。もちろん、アルコールを添加
せずとも多孔質は形成される。本発明による多孔質シリ
コンをＦＩＰＯＳに用いる場合には、 porosity は５６
％付近が、ＥＬＴＲＡＮに用いる場合には低いporosity
（概ね５０％以下、より好ましくは３０％以下）が好適
であるが、これに限定されるものではない。
場合、化成液はＨＦを主たる成分とする水溶液である。
一般にはエタノールなどのアルコールを添加することに
よりシリコン表面での接触角（Contact Angle）を大き
くすることで付着した気泡の脱離を加速し、化成が均一
に起こるようにしている。もちろん、アルコールを添加
せずとも多孔質は形成される。本発明による多孔質シリ
コンをＦＩＰＯＳに用いる場合には、 porosity は５６
％付近が、ＥＬＴＲＡＮに用いる場合には低いporosity
（概ね５０％以下、より好ましくは３０％以下）が好適
であるが、これに限定されるものではない。
【００７６】多孔質シリコンは以上のようにエッチング
により形成されるため、その表面は孔以外の部分でも微
小な荒れが Field Emission type Scanning Electron M
icroscope（ＦＥＳＥＭ）により観察される。
により形成されるため、その表面は孔以外の部分でも微
小な荒れが Field Emission type Scanning Electron M
icroscope（ＦＥＳＥＭ）により観察される。
【００７７】先に、本発明においては、孔の内壁の酸化
（preoxidation）を行なうことができることを示した
が、本発明においては、preoxidation により形成され
た酸化シリコン膜を低濃度のＨＦ水溶液に浸ける（ＨＦ
ディップ）ことで、多孔質表面近傍の酸化シリコン膜を
除去する工程を付加することができる。図４（ａ）にこ
の断面模式図を示す。佐藤らの報告（N.Sato,K.Sakaguc
hi,K.Yamagata,Y.Fujiyama,and T.Yonehara,Proc.of th
e Seventh Int.Symp.on Silicon Mater.Sci.andTech.,S
emiconductor Silicon,(Pennington,The Electrochem.S
oc.Inc.,1994),p.443）によればＨＦディップの時間を
長くすることにより、積層欠陥を１０3 ／ｃｍ2 程度ま
で低減できるとあるが、本発明者らの更なる実験によれ
ば、長時間ＨＦディップをした場合、貼り合わせ後のア
ニール温度によっては多孔質層の構造粗大化が進行し、
多孔質シリコンのエッチングに際し、エッチングされな
い部分（エッチング残渣）が生じることがあった。本発
明によれば、上記したように核形成の生じない程度に微
量のＳｉ原子を多孔質シリコン表面に供給することによ
り、結晶欠陥密度を低減できるので、ＨＦディップは必
ずしも必須ではない。ＨＦディップを省略した場合に
は、エッチング残渣の発生は皆無となった。
（preoxidation）を行なうことができることを示した
が、本発明においては、preoxidation により形成され
た酸化シリコン膜を低濃度のＨＦ水溶液に浸ける（ＨＦ
ディップ）ことで、多孔質表面近傍の酸化シリコン膜を
除去する工程を付加することができる。図４（ａ）にこ
の断面模式図を示す。佐藤らの報告（N.Sato,K.Sakaguc
hi,K.Yamagata,Y.Fujiyama,and T.Yonehara,Proc.of th
e Seventh Int.Symp.on Silicon Mater.Sci.andTech.,S
emiconductor Silicon,(Pennington,The Electrochem.S
oc.Inc.,1994),p.443）によればＨＦディップの時間を
長くすることにより、積層欠陥を１０3 ／ｃｍ2 程度ま
で低減できるとあるが、本発明者らの更なる実験によれ
ば、長時間ＨＦディップをした場合、貼り合わせ後のア
ニール温度によっては多孔質層の構造粗大化が進行し、
多孔質シリコンのエッチングに際し、エッチングされな
い部分（エッチング残渣）が生じることがあった。本発
明によれば、上記したように核形成の生じない程度に微
量のＳｉ原子を多孔質シリコン表面に供給することによ
り、結晶欠陥密度を低減できるので、ＨＦディップは必
ずしも必須ではない。ＨＦディップを省略した場合に
は、エッチング残渣の発生は皆無となった。
【００７８】本発明においては、多孔質シリコンが形成
された基体をエピタキシャル成長装置に設置し、例えば
以下の工程により、単結晶シリコン層をエピタキシャル
成長させることができる。 １）自然酸化膜の除去 水素中（非酸化性雰囲気中）の熱処理、あるいは、超高
真空中での８００度付近での熱処理により、自然酸化膜
を除去する。処理温度は６００度以上、より好ましくは
１０００度以上である。また、圧力は特に限定されるも
のではないが、好ましくは大気圧以下である。
された基体をエピタキシャル成長装置に設置し、例えば
以下の工程により、単結晶シリコン層をエピタキシャル
成長させることができる。 １）自然酸化膜の除去 水素中（非酸化性雰囲気中）の熱処理、あるいは、超高
真空中での８００度付近での熱処理により、自然酸化膜
を除去する。処理温度は６００度以上、より好ましくは
１０００度以上である。また、圧力は特に限定されるも
のではないが、好ましくは大気圧以下である。
【００７９】自然酸化膜は、 ＳｉＯ2 ＋Ｓｉ → ２ＳｉＯ↑ という反応により気相中に脱離する。自然酸化膜の除去
にはＨＦガスを用いてもよい。あるいは、ＨＦディップ
後、窒素雰囲気のロードロックチャンバーにいれ、そこ
から酸素を含む雰囲気に曝すことなく、成長炉に基板を
設置するならば、熱処理による自然酸化膜の除去工程は
省略しても構わない。 ２）孔の閉塞 上記１）の自然酸化膜除去ののち、水素中での熱処理を
継続すると、多孔質シリコンの表面では微小な荒れを平
滑化し表面エネルギーを下げるべく表面原子のmigratio
n が生じ、孔の大半が消失するが、そもそも多孔質シリ
コンはその Porosity に応じて単位面積当たりのＳｉ原
子が欠乏しているため、孔を全て閉塞することは困難で
ある。図４（ｂ）にこの断面模式図を示す。また、一般
に水素中での１０００度を越えるような高温熱処理の場
合には、水素によるシリコンのエッチングが生じるの
で、Ｓｉ原子の欠乏はさらに増速される。したがって、
孔の閉塞は必ずしも充分に行わずに次の工程に進行して
も構わないが、十分な時間をかけることで、多孔質シリ
コン表面の孔密度を減少させると同時に表面にステップ
構造を表出させ、吸着サイトの密度を低減しておくとな
およい。（１００）Ｓｉにおいては、（２×１）構造の
ステップとテラスである。
にはＨＦガスを用いてもよい。あるいは、ＨＦディップ
後、窒素雰囲気のロードロックチャンバーにいれ、そこ
から酸素を含む雰囲気に曝すことなく、成長炉に基板を
設置するならば、熱処理による自然酸化膜の除去工程は
省略しても構わない。 ２）孔の閉塞 上記１）の自然酸化膜除去ののち、水素中での熱処理を
継続すると、多孔質シリコンの表面では微小な荒れを平
滑化し表面エネルギーを下げるべく表面原子のmigratio
n が生じ、孔の大半が消失するが、そもそも多孔質シリ
コンはその Porosity に応じて単位面積当たりのＳｉ原
子が欠乏しているため、孔を全て閉塞することは困難で
ある。図４（ｂ）にこの断面模式図を示す。また、一般
に水素中での１０００度を越えるような高温熱処理の場
合には、水素によるシリコンのエッチングが生じるの
で、Ｓｉ原子の欠乏はさらに増速される。したがって、
孔の閉塞は必ずしも充分に行わずに次の工程に進行して
も構わないが、十分な時間をかけることで、多孔質シリ
コン表面の孔密度を減少させると同時に表面にステップ
構造を表出させ、吸着サイトの密度を低減しておくとな
およい。（１００）Ｓｉにおいては、（２×１）構造の
ステップとテラスである。
【００８０】この工程は、残留水分、酸素等の酸化性雰
囲気が十分に除去されていれば、必ずしも水素、窒素等
の還元性雰囲気でなくともアルゴン、ヘリウム等の不活
性ガス中で実施しても構わない。
囲気が十分に除去されていれば、必ずしも水素、窒素等
の還元性雰囲気でなくともアルゴン、ヘリウム等の不活
性ガス中で実施しても構わない。
【００８１】自然酸化膜の除去と、孔の閉塞は必ずしも
順番には進行せず、同時進行、ないし、基板表面で面内
分布をもちながら進行するので工程上は明確に区別する
ことができない場合がある。 ３）微量の原料供給 多孔質シリコン表面に核形成が生じない程度に微量の原
子、ないし、原料ガスをＨ2 で希釈しながら供給する。
供給された原子、ないし、原料ガスは多孔質表面の表面
を拡散し、残留孔部のステップ等の吸着サイトに取り込
まれ、残留孔が欠陥を導入することなく閉塞される。図
４（ｃ）にこの断面模式図を示す。
順番には進行せず、同時進行、ないし、基板表面で面内
分布をもちながら進行するので工程上は明確に区別する
ことができない場合がある。 ３）微量の原料供給 多孔質シリコン表面に核形成が生じない程度に微量の原
子、ないし、原料ガスをＨ2 で希釈しながら供給する。
供給された原子、ないし、原料ガスは多孔質表面の表面
を拡散し、残留孔部のステップ等の吸着サイトに取り込
まれ、残留孔が欠陥を導入することなく閉塞される。図
４（ｃ）にこの断面模式図を示す。
【００８２】具体的にはあらかじめ同条件で形成した多
孔質シリコンの孔径分布を測定し、この孔径分布から得
られる最大孔径の膜厚を形成した際の残留孔密度が１０
００／ｃｍ2 未満となるように原子、ないし、原料ガス
の供給量を減らし、成長速度を下げる。最大孔径はガス
吸着法等に得られる孔径分布より直接求めてもよいし、
平均孔径に標準偏差の３倍を加えた値であってもよい。
孔質シリコンの孔径分布を測定し、この孔径分布から得
られる最大孔径の膜厚を形成した際の残留孔密度が１０
００／ｃｍ2 未満となるように原子、ないし、原料ガス
の供給量を減らし、成長速度を下げる。最大孔径はガス
吸着法等に得られる孔径分布より直接求めてもよいし、
平均孔径に標準偏差の３倍を加えた値であってもよい。
【００８３】ＳｉＨ2 Ｃｌ2 （ジクロルシラン）、Ｓｉ
Ｈ4 （シラン）、ＳｉＨＣｌ3 （トリクロルシラン）、
ＳｉＣｌ4 （テトラクロルシラン）、Ｓｉ2 Ｈ6 （ジシ
ラン）等のシリコンソースガスを用いたＣＶＤ成長にお
いては、２０ｎｍ／ｍｉｎ．以下、より好ましくは１０
ｎｍ／ｍｉｎ．以下、さらに好ましくは、２ｎｍ／ｍｉ
ｎ．以下の成長速度になるようソースガスの流量を設定
する。
Ｈ4 （シラン）、ＳｉＨＣｌ3 （トリクロルシラン）、
ＳｉＣｌ4 （テトラクロルシラン）、Ｓｉ2 Ｈ6 （ジシ
ラン）等のシリコンソースガスを用いたＣＶＤ成長にお
いては、２０ｎｍ／ｍｉｎ．以下、より好ましくは１０
ｎｍ／ｍｉｎ．以下、さらに好ましくは、２ｎｍ／ｍｉ
ｎ．以下の成長速度になるようソースガスの流量を設定
する。
【００８４】また、基板温度は表面に入射した原子の表
面易動度を高めるため、高温であることが望ましい。具
体的には８００度以上、より望ましくは９００度以上、
さらに望ましくは、１０００度以上であるが、必ずしも
これに制限されるものではない。供給原子量にたいし
て、表面易動度が十分であればよい。基板温度の上限
は、多孔質シリコンの構造粗大化の程度により規定され
る。
面易動度を高めるため、高温であることが望ましい。具
体的には８００度以上、より望ましくは９００度以上、
さらに望ましくは、１０００度以上であるが、必ずしも
これに制限されるものではない。供給原子量にたいし
て、表面易動度が十分であればよい。基板温度の上限
は、多孔質シリコンの構造粗大化の程度により規定され
る。
【００８５】成長表面の原子の表面拡散が促進される結
果、表面ラフネスも改善される。
果、表面ラフネスも改善される。
【００８６】また、供給する原料は、シリコン、シリコ
ン系ガスに限られるものではなく、ＳｉＧｅ，ＳｉＣ等
のIV族系のヘテロエピタキシー材料、あるいは、ＧａＡ
ｓに代表される化合物半導体であっても構わない。 ４）成長 微量の原料供給工程により、孔の閉塞が完了した後は、
成長速度は特に制約されない。通常のバルクシリコン上
の成長と同条件であっても構わない。あるいは、上記し
た微量の原料供給工程と同じ成長速度で引き続き成長を
つづけてもよいし、ガス種等を変更しても何等本発明の
要件を阻害するものではない。また、微量の原料供給工
程とは連続した工程であっても、一旦、原料の供給を中
断したのち、改めて所望の原料を供給して成長としても
構わない。いずれにしても、所望の膜厚まで単結晶層を
形成する。図４（ｄ）にこの断面模式図を示す。
ン系ガスに限られるものではなく、ＳｉＧｅ，ＳｉＣ等
のIV族系のヘテロエピタキシー材料、あるいは、ＧａＡ
ｓに代表される化合物半導体であっても構わない。 ４）成長 微量の原料供給工程により、孔の閉塞が完了した後は、
成長速度は特に制約されない。通常のバルクシリコン上
の成長と同条件であっても構わない。あるいは、上記し
た微量の原料供給工程と同じ成長速度で引き続き成長を
つづけてもよいし、ガス種等を変更しても何等本発明の
要件を阻害するものではない。また、微量の原料供給工
程とは連続した工程であっても、一旦、原料の供給を中
断したのち、改めて所望の原料を供給して成長としても
構わない。いずれにしても、所望の膜厚まで単結晶層を
形成する。図４（ｄ）にこの断面模式図を示す。
【００８７】すなわち、成長温度を３）の工程とは独立
に制御できるので、処理温度を低温にすることで多孔質
シリコンの構造粗大化、あるいは、多孔質シリコンから
のボロン、燐等の不純物のオートドーピング、固相拡散
を抑制することができる。
に制御できるので、処理温度を低温にすることで多孔質
シリコンの構造粗大化、あるいは、多孔質シリコンから
のボロン、燐等の不純物のオートドーピング、固相拡散
を抑制することができる。
【００８８】また、成長する単結晶層は、シリコン、シ
リコン系ガスに限られるものではなく、ＳｉＧｅ，Ｓｉ
Ｃ等のIV族系のヘテロエピタキシー材料、あるいは、Ｇ
ａＡｓに代表される化合物半導体であっても構わない
し、前記微量原料供給工程とはことなる材料であっても
構わない。
リコン系ガスに限られるものではなく、ＳｉＧｅ，Ｓｉ
Ｃ等のIV族系のヘテロエピタキシー材料、あるいは、Ｇ
ａＡｓに代表される化合物半導体であっても構わない
し、前記微量原料供給工程とはことなる材料であっても
構わない。
【００８９】また、本発明の方法は、ＦＩＰＯＳ法によ
り、エピタキシャル成長層を部分的に除去した後、酸化
処理により多孔質シリコンを選択的に酸化して、ＳＯＩ
構造を形成するのにも適用できる。更に多孔質シリコン
層上に形成したエピタキシャルシリコン層上にＧａＡｓ
等の化合物半導体、ＳｉＣ，ＳｉＧｅ等のIV族系のヘテ
ロエピタキシャル成長を実施しても良い。
り、エピタキシャル成長層を部分的に除去した後、酸化
処理により多孔質シリコンを選択的に酸化して、ＳＯＩ
構造を形成するのにも適用できる。更に多孔質シリコン
層上に形成したエピタキシャルシリコン層上にＧａＡｓ
等の化合物半導体、ＳｉＣ，ＳｉＧｅ等のIV族系のヘテ
ロエピタキシャル成長を実施しても良い。
【００９０】
【実施例】以下、本発明の実施例について説明する。 〔実施例１〕本実施例は本発明により多孔質シリコン上
のエピタキシャルシリコン層中の結晶欠陥の低減を図る
ものである。 １）ｐ型不純物としてボロンを添加し、比抵抗０．０１
−０．０２Ω・ｃｍの５インチ（１００）シリコンウエ
ハを５枚用意した。 ２）４９％ＨＦとエチルアルコールを２：１の比で混合
した溶液中で前記シリコンウエハを陽極に、５インチ径
の白金板を陰極としてシリコンウエハと向かい合うよう
に設置した。前記シリコンウエハの裏面は白金と溶液を
通して導通することがないように被覆する一方、前記シ
リコンウエハの表面は全て溶液を通して白金と導通する
ように被覆はウエハの端面までとした。前記シリコンウ
エハと白金の間に電流密度１０ｍＡ／ｃｍ2 で１２分間
電流を流し、前記シリコンウエハを陽極化成し（Anodiz
e）、表面層を１２μｍ厚の多孔質シリコンとした。こ
の陽極化成は１枚づつ行った。多孔質層を形成した１枚
のウエハを取り出して、多孔度（Porosity）を測定する
とおよそ２０％であった。 ３）つづいて、多孔質シリコン層を形成した５枚のウエ
ハに４００度の酸素雰囲気中で１時間酸化処理を施し
た。この酸化処理は概ね５０Å以下の酸化膜しか形成し
ないため、特開平５−２１７８２７号公報にも開示され
ている通り多孔質シリコンの表面と孔の側壁のみに酸化
シリコン膜が形成されるだけで、内部には単結晶シリコ
ンの領域が残されている。 ４）１．２５％に希釈したＨＦ水溶液に前記５枚のウエ
ハを３０秒程度曝したのち、水洗し多孔質層の表面に形
成された極薄酸化シリコン膜を除去した。 ５）ＣＶＤ成長炉に前記ウエハを設置し、以下の熱処理
を連続して行った。
のエピタキシャルシリコン層中の結晶欠陥の低減を図る
ものである。 １）ｐ型不純物としてボロンを添加し、比抵抗０．０１
−０．０２Ω・ｃｍの５インチ（１００）シリコンウエ
ハを５枚用意した。 ２）４９％ＨＦとエチルアルコールを２：１の比で混合
した溶液中で前記シリコンウエハを陽極に、５インチ径
の白金板を陰極としてシリコンウエハと向かい合うよう
に設置した。前記シリコンウエハの裏面は白金と溶液を
通して導通することがないように被覆する一方、前記シ
リコンウエハの表面は全て溶液を通して白金と導通する
ように被覆はウエハの端面までとした。前記シリコンウ
エハと白金の間に電流密度１０ｍＡ／ｃｍ2 で１２分間
電流を流し、前記シリコンウエハを陽極化成し（Anodiz
e）、表面層を１２μｍ厚の多孔質シリコンとした。こ
の陽極化成は１枚づつ行った。多孔質層を形成した１枚
のウエハを取り出して、多孔度（Porosity）を測定する
とおよそ２０％であった。 ３）つづいて、多孔質シリコン層を形成した５枚のウエ
ハに４００度の酸素雰囲気中で１時間酸化処理を施し
た。この酸化処理は概ね５０Å以下の酸化膜しか形成し
ないため、特開平５−２１７８２７号公報にも開示され
ている通り多孔質シリコンの表面と孔の側壁のみに酸化
シリコン膜が形成されるだけで、内部には単結晶シリコ
ンの領域が残されている。 ４）１．２５％に希釈したＨＦ水溶液に前記５枚のウエ
ハを３０秒程度曝したのち、水洗し多孔質層の表面に形
成された極薄酸化シリコン膜を除去した。 ５）ＣＶＤ成長炉に前記ウエハを設置し、以下の熱処理
を連続して行った。
【００９１】成長はウエハ１枚づつｂ）の工程の条件を
変えて実施した。
変えて実施した。
【００９２】ａ）温度：１１５０℃ 圧力：７６０Ｔｏｒｒ ガス：Ｈ2 ；２３０（ｌ／ｍｉｎ．） 時間：７．５分 ｂ）温度：１１５０℃ 圧力：７６０Ｔｏｒｒ ガス：Ｈ2 ；２３０（ｌ／ｍｉｎ．） ＳｉＨ2 Ｃｌ2 ；可変（ｌ／ｍｉｎ．） 時間：５分 ＳｉＨ2 Ｃｌ2 の流量は５枚のウエハに対し、それぞれ
０．００５，０．０１，０．０５，０．１，０．２５
（ｌ／ｍｉｎ．）とした。成長速度はそれぞれ２．８，
５．６，２８，５６，１４０ｎｍ／ｍｉｎ．であった。
０．００５，０．０１，０．０５，０．１，０．２５
（ｌ／ｍｉｎ．）とした。成長速度はそれぞれ２．８，
５．６，２８，５６，１４０ｎｍ／ｍｉｎ．であった。
【００９３】成長時間を調整することで、およそ１μｍ
厚の単結晶シリコン層が形成された。 ６）Ｓｅｃｃｏエッチングにより結晶欠陥を顕在化さ
せ、これらの単結晶シリコン層に含まれる結晶欠陥の密
度をノマルスキー微分干渉顕微鏡で測定したところ、結
晶欠陥は積層欠陥が占めており、ｂ）の熱処理のＳｉＨ
2 Ｃｌ2 の流量が０．００５（ｌ／ｍｉｎ．）の場合は
２×１０2 ／ｃｍ2 、０．０１（ｌ／ｍｉｎ．）の場合
は３．５×１０2 ／ｃｍ2 、０．０５（ｌ／ｍｉｎ．）
の場合は１．１×１０3 ／ｃｍ2 、０．１（ｌ／ｍｉ
ｎ．）の場合は１．３×１０3 ／ｃｍ2、０．５（ｌ／
ｍｉｎ．）の場合は１．２×１０3 ／ｃｍ2 、であっ
た。すなわち、ｂ）の工程を導入し、ＳｉＨ2 Ｃｌ2 ガ
スの流量が０．０５から０．０１（ｌ／ｍｉｎ．）にな
ると急速に積層欠陥密度が減少し、積層欠陥密度はおよ
そ１／３〜１／５に減少した。
厚の単結晶シリコン層が形成された。 ６）Ｓｅｃｃｏエッチングにより結晶欠陥を顕在化さ
せ、これらの単結晶シリコン層に含まれる結晶欠陥の密
度をノマルスキー微分干渉顕微鏡で測定したところ、結
晶欠陥は積層欠陥が占めており、ｂ）の熱処理のＳｉＨ
2 Ｃｌ2 の流量が０．００５（ｌ／ｍｉｎ．）の場合は
２×１０2 ／ｃｍ2 、０．０１（ｌ／ｍｉｎ．）の場合
は３．５×１０2 ／ｃｍ2 、０．０５（ｌ／ｍｉｎ．）
の場合は１．１×１０3 ／ｃｍ2 、０．１（ｌ／ｍｉ
ｎ．）の場合は１．３×１０3 ／ｃｍ2、０．５（ｌ／
ｍｉｎ．）の場合は１．２×１０3 ／ｃｍ2 、であっ
た。すなわち、ｂ）の工程を導入し、ＳｉＨ2 Ｃｌ2 ガ
スの流量が０．０５から０．０１（ｌ／ｍｉｎ．）にな
ると急速に積層欠陥密度が減少し、積層欠陥密度はおよ
そ１／３〜１／５に減少した。
【００９４】また、原子間力顕微鏡で５０μｍ□の領域
をスキャンし、平均２乗粗さを測定したところ、成長速
度２．８，５．６，２８，５６，１４０ｎｍ／ｍｉｎ．
に対応してそれぞれ、０．２１，０．２２，０．５１，
０．５２，０．５１ｎｍであり、結晶欠陥密度同様に流
量を２８ｎｍ／ｍｉｎ．より下げると表面粗さが低減さ
れることがわかった。同様にして市販のＳｉウエハの表
面粗さを測定したところ、０．２３ｎｍであった。すな
わち、表面粗さはＳｉウエハなみに平坦になった。 〔実施例２〕本実施例は、多孔質シリコン上のエピタキ
シャルシリコン層中の結晶欠陥の低減と成長速度の確保
の両立を図るものである。 １）ｐ型不純物としてボロンを添加し、比抵抗０．０１
−０．０２Ω・ｃｍの５インチ（１００）シリコンウエ
ハを５枚用意した。 ２）４９％ＨＦとエチルアルコールを２：１の比で混合
した溶液中で前記シリコンウエハを陽極に、５インチ径
の白金板を陰極としてシリコンウエハと向かい合うよう
に設置した。前記シリコンウエハの裏面は白金と溶液を
通して導通することがないように被覆する一方、前記シ
リコンウエハの表面は全て溶液を通して白金と導通する
ように被覆はウエハの端面までとした。前記シリコンウ
エハと白金の間に電流密度１０ｍＡ／ｃｍ2 で１２分間
電流を流し、前記シリコンウエハを陽極化成し（Anodiz
e）、表面層を１２μｍ厚の多孔質シリコンとした。こ
の陽極化成は１枚づつ行った。多孔質層を形成した１枚
のウエハを取り出して、多孔度（Porosity）を測定する
とおよそ２０％であった。 ３）つづいて、多孔質シリコン層を形成した５枚のウエ
ハに４００度の酸素雰囲気中で１時間酸化処理を施し
た。この酸化処理は概ね５０Å以下の酸化膜しか形成し
ないため、内部には単結晶シリコンの領域が残されてい
る。 ４）１．２５％に希釈したＨＦ水溶液に前記５枚のウエ
ハを３０秒程度曝したのち、水洗し多孔質層の表面に形
成された極薄酸化シリコン膜を除去した。 ５）ＣＶＤ成長炉に前記ウエハを設置し、以下の熱処理
を連続して行った。
をスキャンし、平均２乗粗さを測定したところ、成長速
度２．８，５．６，２８，５６，１４０ｎｍ／ｍｉｎ．
に対応してそれぞれ、０．２１，０．２２，０．５１，
０．５２，０．５１ｎｍであり、結晶欠陥密度同様に流
量を２８ｎｍ／ｍｉｎ．より下げると表面粗さが低減さ
れることがわかった。同様にして市販のＳｉウエハの表
面粗さを測定したところ、０．２３ｎｍであった。すな
わち、表面粗さはＳｉウエハなみに平坦になった。 〔実施例２〕本実施例は、多孔質シリコン上のエピタキ
シャルシリコン層中の結晶欠陥の低減と成長速度の確保
の両立を図るものである。 １）ｐ型不純物としてボロンを添加し、比抵抗０．０１
−０．０２Ω・ｃｍの５インチ（１００）シリコンウエ
ハを５枚用意した。 ２）４９％ＨＦとエチルアルコールを２：１の比で混合
した溶液中で前記シリコンウエハを陽極に、５インチ径
の白金板を陰極としてシリコンウエハと向かい合うよう
に設置した。前記シリコンウエハの裏面は白金と溶液を
通して導通することがないように被覆する一方、前記シ
リコンウエハの表面は全て溶液を通して白金と導通する
ように被覆はウエハの端面までとした。前記シリコンウ
エハと白金の間に電流密度１０ｍＡ／ｃｍ2 で１２分間
電流を流し、前記シリコンウエハを陽極化成し（Anodiz
e）、表面層を１２μｍ厚の多孔質シリコンとした。こ
の陽極化成は１枚づつ行った。多孔質層を形成した１枚
のウエハを取り出して、多孔度（Porosity）を測定する
とおよそ２０％であった。 ３）つづいて、多孔質シリコン層を形成した５枚のウエ
ハに４００度の酸素雰囲気中で１時間酸化処理を施し
た。この酸化処理は概ね５０Å以下の酸化膜しか形成し
ないため、内部には単結晶シリコンの領域が残されてい
る。 ４）１．２５％に希釈したＨＦ水溶液に前記５枚のウエ
ハを３０秒程度曝したのち、水洗し多孔質層の表面に形
成された極薄酸化シリコン膜を除去した。 ５）ＣＶＤ成長炉に前記ウエハを設置し、以下の熱処理
を連続して行った。
【００９５】成長はウエハ１枚づつｂ）の工程の条件を
変えて実施した。
変えて実施した。
【００９６】ａ）温度：１１５０℃ 圧力：７６０Ｔｏｒｒ ガス：Ｈ2 ；２３０（ｌ／ｍｉｎ．） 時間：７．５分 ｂ）温度：１１５０℃ 圧力：７６０Ｔｏｒｒ ガス：Ｈ2 ；２３０（ｌ／ｍｉｎ．） ＳｉＨ2 Ｃｌ2 ；可変（ｌ／ｍｉｎ．） 時間：５分 ＳｉＨ2 Ｃｌ2 の流量は５枚のウエハに対し、それぞれ
０．００５，０．０１，０．０５，０．１，０．２５
（ｌ／ｍｉｎ．）とした。成長速度はそれぞれ２．８，
５．６，２８，５６，１４０ｎｍ／ｍｉｎ．であった。
０．００５，０．０１，０．０５，０．１，０．２５
（ｌ／ｍｉｎ．）とした。成長速度はそれぞれ２．８，
５．６，２８，５６，１４０ｎｍ／ｍｉｎ．であった。
【００９７】ｃ）温度：１１５０℃ 圧力：７６０Ｔｏｒｒ ガス：Ｈ2 ／ＳｉＨ2 Ｃｌ2 ；２３０／０．２５（ｌ／
ｍｉｎ．） 時間：１３分 この熱処理により、およそ２μｍ厚さの単結晶シリコン
層が形成された。 ６）Ｓｅｃｃｏエッチングにより結晶欠陥を顕在化さ
せ、これらの単結晶シリコン層に含まれる結晶欠陥の密
度をノマルスキー微分干渉顕微鏡で測定したところ、結
晶欠陥は積層欠陥が占めており、ｂ）の熱処理のＳｉＨ
2 Ｃｌ2 の流量が０．００５（ｌ／ｍｉｎ．）の場合は
２．１×１０2 ／ｃｍ2 、０．０１（ｌ／ｍｉｎ．）の
場合は３．４×１０2 ／ｃｍ2 、０．０５（ｌ／ｍｉ
ｎ．）の場合は１．１×１０3 ／ｃｍ2 、０．１（ｌ／
ｍｉｎ．）の場合は１．２×１０3 ／ｃｍ2 、０．５
（ｌ／ｍｉｎ．）の場合は１．２×１０3 ／ｃｍ2 、で
あった。すなわち、ｂ）の工程を導入し、ＳｉＨ2 Ｃｌ
2 ガスの流量が０．０５から０．０１（ｌ／ｍｉｎ．）
になると急速に積層欠陥密度が減少し、積層欠陥密度は
およそ１／３〜１／５に減少した。また、積層欠陥密度
は実施例１の場合とほぼ同等であったことからｃ）の工
程は欠陥導入に寄与しないことがわかった。すなわち、
ｂ）の成長速度の遅い工程をｃ）の成長速度の速い工程
と組み合わせることにより、結晶欠陥を増やすことなく
成長速度の比からして成長時間をおよそ１／２５から１
／５０程度に短縮できた。 〔実施例３〕 １）ｐ型不純物としてボロンを添加し、比抵抗０．０１
−０．０２Ω・ｃｍの５インチ（１００）シリコンウエ
ハを５枚用意した。 ２）４９％ＨＦとエチルアルコールを２：１の比で混合
した溶液中で前記シリコンウエハを陽極に、５インチ径
の白金板を陰極としてシリコンウエハと向かい合うよう
に設置した。前記シリコンウエハの裏面は白金と溶液を
通して導通することがないように被覆する一方、前記シ
リコンウエハの表面は全て溶液を通して白金と導通する
ように被覆はウエハの端面までとした。前記シリコンウ
エハと白金の間に電流密度１０ｍＡ／ｃｍ2 で１２分間
電流を流し、前記シリコンウエハを陽極化成し（Anodiz
e）、表面層を１２μｍ厚の多孔質シリコンとした。こ
の陽極化成は１枚づつ行った。多孔質層を形成した１枚
のウエハを取り出して、多孔度（Porosity）を測定する
とおよそ２０％であった。 ３）ＣＶＤ成長炉に前記ウエハを設置し、以下の熱処理
を連続して行った。
ｍｉｎ．） 時間：１３分 この熱処理により、およそ２μｍ厚さの単結晶シリコン
層が形成された。 ６）Ｓｅｃｃｏエッチングにより結晶欠陥を顕在化さ
せ、これらの単結晶シリコン層に含まれる結晶欠陥の密
度をノマルスキー微分干渉顕微鏡で測定したところ、結
晶欠陥は積層欠陥が占めており、ｂ）の熱処理のＳｉＨ
2 Ｃｌ2 の流量が０．００５（ｌ／ｍｉｎ．）の場合は
２．１×１０2 ／ｃｍ2 、０．０１（ｌ／ｍｉｎ．）の
場合は３．４×１０2 ／ｃｍ2 、０．０５（ｌ／ｍｉ
ｎ．）の場合は１．１×１０3 ／ｃｍ2 、０．１（ｌ／
ｍｉｎ．）の場合は１．２×１０3 ／ｃｍ2 、０．５
（ｌ／ｍｉｎ．）の場合は１．２×１０3 ／ｃｍ2 、で
あった。すなわち、ｂ）の工程を導入し、ＳｉＨ2 Ｃｌ
2 ガスの流量が０．０５から０．０１（ｌ／ｍｉｎ．）
になると急速に積層欠陥密度が減少し、積層欠陥密度は
およそ１／３〜１／５に減少した。また、積層欠陥密度
は実施例１の場合とほぼ同等であったことからｃ）の工
程は欠陥導入に寄与しないことがわかった。すなわち、
ｂ）の成長速度の遅い工程をｃ）の成長速度の速い工程
と組み合わせることにより、結晶欠陥を増やすことなく
成長速度の比からして成長時間をおよそ１／２５から１
／５０程度に短縮できた。 〔実施例３〕 １）ｐ型不純物としてボロンを添加し、比抵抗０．０１
−０．０２Ω・ｃｍの５インチ（１００）シリコンウエ
ハを５枚用意した。 ２）４９％ＨＦとエチルアルコールを２：１の比で混合
した溶液中で前記シリコンウエハを陽極に、５インチ径
の白金板を陰極としてシリコンウエハと向かい合うよう
に設置した。前記シリコンウエハの裏面は白金と溶液を
通して導通することがないように被覆する一方、前記シ
リコンウエハの表面は全て溶液を通して白金と導通する
ように被覆はウエハの端面までとした。前記シリコンウ
エハと白金の間に電流密度１０ｍＡ／ｃｍ2 で１２分間
電流を流し、前記シリコンウエハを陽極化成し（Anodiz
e）、表面層を１２μｍ厚の多孔質シリコンとした。こ
の陽極化成は１枚づつ行った。多孔質層を形成した１枚
のウエハを取り出して、多孔度（Porosity）を測定する
とおよそ２０％であった。 ３）ＣＶＤ成長炉に前記ウエハを設置し、以下の熱処理
を連続して行った。
【００９８】成長はウエハ１枚づつｂ）の工程の条件を
変えて実施した。
変えて実施した。
【００９９】ａ）温度：９００℃ 圧力：２０Ｔｏｒｒ ガス：Ｈ2 ；２３０（ｌ／ｍｉｎ．） 時間：７．５分 ｂ）温度：９００℃ 圧力：２０Ｔｏｒｒ ガス：Ｈ2 ；２３０（ｌ／ｍｉｎ．） ＳｉＨ4 ；可変（ｌ／ｍｉｎ．） 時間：５分 ＳｉＨ4 の流量は５枚のウエハに対し、それぞれ０．０
０５，０．０１，０．０５，０．１，０．５（ｌ／ｍｉ
ｎ．）とした。成長速度は、それぞれ２．８，５．６，
２８，５６，１４０ｎｍ／ｍｉｎ．であった。
０５，０．０１，０．０５，０．１，０．５（ｌ／ｍｉ
ｎ．）とした。成長速度は、それぞれ２．８，５．６，
２８，５６，１４０ｎｍ／ｍｉｎ．であった。
【０１００】ｃ）温度：９００℃ 圧力：２０Ｔｏｒｒ ガス：Ｈ2 ／ＳｉＨ4 ；２３０／０．２５（ｌ／ｍｉ
ｎ．） 時間：１３分 この熱処理により、およそ２μｍの厚さの単結晶シリコ
ン層が形成された。 ４）Ｓｅｃｃｏエッチングにより結晶欠陥を顕在化さ
せ、これらの単結晶シリコン層に含まれる結晶欠陥の密
度をノマルスキー微分干渉顕微鏡で測定したところ、結
晶欠陥は積層欠陥が占めており、ｂ）の熱処理のＳｉＨ
4 の流量が０．００５（ｌ／ｍｉｎ．）の場合は２．１
×１０2 ／ｃｍ2 、０．０１（ｌ／ｍｉｎ．）の場合は
３．４×１０2 ／ｃｍ2 、０．０５（ｌ／ｍｉｎ．）の
場合は１．１×１０3 ／ｃｍ2 、０．１（ｌ／ｍｉ
ｎ．）の場合は１．２×１０3 ／ｃｍ2 、０．５（ｌ／
ｍｉｎ．）の場合は１．２×１０3 ／ｃｍ2 、であっ
た。すなわち、ｂ）の工程を導入し、ＳｉＨ4 ガスの流
量が０．０５から０．０１（ｌ／ｍｉｎ．）になると急
速に積層欠陥密度が減少し、積層欠陥密度はおよそ１／
３〜１／５に減少した。 〔実施例４〕 １）ｐ型不純物としてボロンを添加し、比抵抗０．０１
−０．０２Ω・ｃｍの５インチ（１００）シリコンウエ
ハを５枚用意した。 ２）４９％ＨＦとエチルアルコールを２：１の比で混合
した溶液中で前記シリコンウエハを陽極に、５インチ径
の白金板を陰極としてシリコンウエハと向かい合うよう
に設置した。前記シリコンウエハの裏面は白金と溶液を
通して導通することがないように被覆する一方、前記シ
リコンウエハの表面は全て溶液を通して白金と導通する
ように被覆はウエハの端面までとした。前記シリコンウ
エハと白金の間に電流密度１０ｍＡ／ｃｍ2 で１２分間
電流を流し、前記シリコンウエハを陽極化成し（Anodiz
e）、表面層を１２μｍ厚の多孔質シリコンとした。こ
の陽極化成は１枚づつ行った。多孔質層を形成した１枚
のウエハを取り出して、多孔度（Porosity）を測定する
とおよそ２０％であった。 ３）つづいて、多孔質シリコン層を形成した５枚のウエ
ハに４００度の酸素雰囲気中で１時間酸化処理を施し
た。この酸化処理は概ね５０Å以下の酸化膜しか形成し
ないため、多孔質シリコンの表面と孔の側壁のみに酸化
シリコン膜が形成されるだけで、内部には単結晶シリコ
ンの領域が残されている。 ４）１．２５％に希釈したＨＦ水溶液に前記５枚のウエ
ハを３０秒程度曝したのち、水洗し多孔質層の表面に形
成された極薄酸化シリコン膜を除去した。 ５）ＣＶＤ成長炉に前記ウエハを設置し、以下の熱処理
を連続して行った。
ｎ．） 時間：１３分 この熱処理により、およそ２μｍの厚さの単結晶シリコ
ン層が形成された。 ４）Ｓｅｃｃｏエッチングにより結晶欠陥を顕在化さ
せ、これらの単結晶シリコン層に含まれる結晶欠陥の密
度をノマルスキー微分干渉顕微鏡で測定したところ、結
晶欠陥は積層欠陥が占めており、ｂ）の熱処理のＳｉＨ
4 の流量が０．００５（ｌ／ｍｉｎ．）の場合は２．１
×１０2 ／ｃｍ2 、０．０１（ｌ／ｍｉｎ．）の場合は
３．４×１０2 ／ｃｍ2 、０．０５（ｌ／ｍｉｎ．）の
場合は１．１×１０3 ／ｃｍ2 、０．１（ｌ／ｍｉ
ｎ．）の場合は１．２×１０3 ／ｃｍ2 、０．５（ｌ／
ｍｉｎ．）の場合は１．２×１０3 ／ｃｍ2 、であっ
た。すなわち、ｂ）の工程を導入し、ＳｉＨ4 ガスの流
量が０．０５から０．０１（ｌ／ｍｉｎ．）になると急
速に積層欠陥密度が減少し、積層欠陥密度はおよそ１／
３〜１／５に減少した。 〔実施例４〕 １）ｐ型不純物としてボロンを添加し、比抵抗０．０１
−０．０２Ω・ｃｍの５インチ（１００）シリコンウエ
ハを５枚用意した。 ２）４９％ＨＦとエチルアルコールを２：１の比で混合
した溶液中で前記シリコンウエハを陽極に、５インチ径
の白金板を陰極としてシリコンウエハと向かい合うよう
に設置した。前記シリコンウエハの裏面は白金と溶液を
通して導通することがないように被覆する一方、前記シ
リコンウエハの表面は全て溶液を通して白金と導通する
ように被覆はウエハの端面までとした。前記シリコンウ
エハと白金の間に電流密度１０ｍＡ／ｃｍ2 で１２分間
電流を流し、前記シリコンウエハを陽極化成し（Anodiz
e）、表面層を１２μｍ厚の多孔質シリコンとした。こ
の陽極化成は１枚づつ行った。多孔質層を形成した１枚
のウエハを取り出して、多孔度（Porosity）を測定する
とおよそ２０％であった。 ３）つづいて、多孔質シリコン層を形成した５枚のウエ
ハに４００度の酸素雰囲気中で１時間酸化処理を施し
た。この酸化処理は概ね５０Å以下の酸化膜しか形成し
ないため、多孔質シリコンの表面と孔の側壁のみに酸化
シリコン膜が形成されるだけで、内部には単結晶シリコ
ンの領域が残されている。 ４）１．２５％に希釈したＨＦ水溶液に前記５枚のウエ
ハを３０秒程度曝したのち、水洗し多孔質層の表面に形
成された極薄酸化シリコン膜を除去した。 ５）ＣＶＤ成長炉に前記ウエハを設置し、以下の熱処理
を連続して行った。
【０１０１】成長はウエハ１枚づつｂ）の工程の条件を
変えて実施した。
変えて実施した。
【０１０２】ａ）温度：１１００℃ 圧力：８０Ｔｏｒｒ ガス：Ｈ2 ；２３０（ｌ／ｍｉｎ．） 時間：７．５分 ｂ）温度：１１００℃ 圧力：８０Ｔｏｒｒ ガス：Ｈ2 ；２３０（ｌ／ｍｉｎ．） ＳｉＨ4 ；可変（ｌ／ｍｉｎ．） 時間：５分 ＳｉＨ4 の流量を調節し、成長速度をそれぞれ２，５，
１０，５０，１４０ｎｍ／ｍｉｎ．とした。
１０，５０，１４０ｎｍ／ｍｉｎ．とした。
【０１０３】ｃ）温度：９００℃ 圧力：８０Ｔｏｒｒ ガス：Ｈ2 ／ＳｉＨ2 Ｃｌ2 ；２３０／０．２５（ｌ／
ｍｉｎ．） この熱処理により、およそ２μｍの厚さの単結晶シリコ
ン層が形成された。 ６）Ｓｅｃｃｏエッチングにより結晶欠陥を顕在化さ
せ、これらの単結晶シリコン層に含まれる結晶欠陥の密
度をノマルスキー微分干渉顕微鏡で測定したところ、結
晶欠陥は積層欠陥が占めており、ｂ）の熱処理の成長速
度が２ｎｍ／ｍｉｎ．の場合は１×１０2 ／ｃｍ2 、５
ｎｍ／ｍｉｎ．の場合は３×１０2 ／ｃｍ2、１０ｎｍ
／ｍｉｎ．の場合は５×１０2 ／ｃｍ2 、５０ｎｍ／ｍ
ｉｎ．の場合は１．７×１０3 ／ｃｍ2 、１４０ｎｍ／
ｍｉｎ．の場合は１．６×１０3 ／ｃｍ2 、であった。
すなわち、ｂ）の工程を導入し、成長速度が５０から１
０ｎｍ／ｍｉｎ．になると急速に積層欠陥密度が減少
し、積層欠陥密度はおよそ１／３〜１／１５に減少し
た。また、本実施例と実施例２で得られた基板の断面を
高分解能走査型電子顕微鏡で観察したところ、多孔質層
の構造の粗大化が抑制されていることが確認された。
ｍｉｎ．） この熱処理により、およそ２μｍの厚さの単結晶シリコ
ン層が形成された。 ６）Ｓｅｃｃｏエッチングにより結晶欠陥を顕在化さ
せ、これらの単結晶シリコン層に含まれる結晶欠陥の密
度をノマルスキー微分干渉顕微鏡で測定したところ、結
晶欠陥は積層欠陥が占めており、ｂ）の熱処理の成長速
度が２ｎｍ／ｍｉｎ．の場合は１×１０2 ／ｃｍ2 、５
ｎｍ／ｍｉｎ．の場合は３×１０2 ／ｃｍ2、１０ｎｍ
／ｍｉｎ．の場合は５×１０2 ／ｃｍ2 、５０ｎｍ／ｍ
ｉｎ．の場合は１．７×１０3 ／ｃｍ2 、１４０ｎｍ／
ｍｉｎ．の場合は１．６×１０3 ／ｃｍ2 、であった。
すなわち、ｂ）の工程を導入し、成長速度が５０から１
０ｎｍ／ｍｉｎ．になると急速に積層欠陥密度が減少
し、積層欠陥密度はおよそ１／３〜１／１５に減少し
た。また、本実施例と実施例２で得られた基板の断面を
高分解能走査型電子顕微鏡で観察したところ、多孔質層
の構造の粗大化が抑制されていることが確認された。
【０１０４】また、同様に本実施例と実施例２のそれぞ
れｂ）の工程の成長速度が５ｎｍ／ｍｉｎ．、５．６ｎ
ｍ／ｍｉｎ．の試料のＳＩＭＳ（２次イオン質量分析）
によりボロンの深さ方向の分析をしたところ、実施例２
の方法の場合にはエピタキシャルシリコン層のほぼ全域
に１０18／ｃｍ3 を越える濃度でボロンが含まれていた
のに対し、本実施例の場合にはボロンは多孔質シリコン
との界面からおよそ１００ｎｍ程度までしか拡散してお
らず、それより表面側ではボロンの濃度は１０ 15／ｃｍ
3 程度であり、低結晶欠陥密度とＢｏｒｏｎの多孔質か
らの拡散の抑制が同時に実現された。 〔実施例５〕 １）ｐ型不純物としてボロンを添加し、比抵抗０．０１
−０．０２Ω・ｃｍの５インチ（１００）シリコンウエ
ハを２枚用意した。 ２）４９％ＨＦとエチルアルコールを２：１の比で混合
した溶液中で前記シリコンウエハを陽極に、５インチ径
の白金板を陰極としてシリコンウエハと向かい合うよう
に設置した。前記シリコンウエハの裏面は白金と溶液を
通して導通することがないように被覆する一方、前記シ
リコンウエハの表面は全て溶液を通して白金と導通する
ように被覆はウエハの端面までとした。前記シリコンウ
エハと白金の間に電流密度１０ｍＡ／ｃｍ2 で１２分間
電流を流し、前記シリコンウエハを陽極化成し（Anodiz
e）、表面層を１２μｍ厚の多孔質シリコンとした。こ
の陽極化成は１枚づつ行った。多孔質層を形成した１枚
のウエハを取り出して、多孔度（Porosity）を測定する
とおよそ２０％であった。 ３）つづいて、多孔質シリコン層を形成した２枚のウエ
ハに４００度の酸素雰囲気中で１時間酸化処理を施し
た。この酸化処理は概ね５０Å以下の酸化膜しか形成し
ないため、多孔質シリコンの表面と孔の側壁のみに酸化
シリコン膜が形成されるだけで、内部には単結晶シリコ
ンの領域が残されている。 ４）１．２５％に希釈したＨＦ水溶液に前記２枚のウエ
ハを３０秒程度曝したのち、水洗し多孔質層の表面に形
成された極薄酸化シリコン膜を除去した。 ５）ＣＶＤ成長炉に前記ウエハを設置し、以下の熱処理
を連続して行った。
れｂ）の工程の成長速度が５ｎｍ／ｍｉｎ．、５．６ｎ
ｍ／ｍｉｎ．の試料のＳＩＭＳ（２次イオン質量分析）
によりボロンの深さ方向の分析をしたところ、実施例２
の方法の場合にはエピタキシャルシリコン層のほぼ全域
に１０18／ｃｍ3 を越える濃度でボロンが含まれていた
のに対し、本実施例の場合にはボロンは多孔質シリコン
との界面からおよそ１００ｎｍ程度までしか拡散してお
らず、それより表面側ではボロンの濃度は１０ 15／ｃｍ
3 程度であり、低結晶欠陥密度とＢｏｒｏｎの多孔質か
らの拡散の抑制が同時に実現された。 〔実施例５〕 １）ｐ型不純物としてボロンを添加し、比抵抗０．０１
−０．０２Ω・ｃｍの５インチ（１００）シリコンウエ
ハを２枚用意した。 ２）４９％ＨＦとエチルアルコールを２：１の比で混合
した溶液中で前記シリコンウエハを陽極に、５インチ径
の白金板を陰極としてシリコンウエハと向かい合うよう
に設置した。前記シリコンウエハの裏面は白金と溶液を
通して導通することがないように被覆する一方、前記シ
リコンウエハの表面は全て溶液を通して白金と導通する
ように被覆はウエハの端面までとした。前記シリコンウ
エハと白金の間に電流密度１０ｍＡ／ｃｍ2 で１２分間
電流を流し、前記シリコンウエハを陽極化成し（Anodiz
e）、表面層を１２μｍ厚の多孔質シリコンとした。こ
の陽極化成は１枚づつ行った。多孔質層を形成した１枚
のウエハを取り出して、多孔度（Porosity）を測定する
とおよそ２０％であった。 ３）つづいて、多孔質シリコン層を形成した２枚のウエ
ハに４００度の酸素雰囲気中で１時間酸化処理を施し
た。この酸化処理は概ね５０Å以下の酸化膜しか形成し
ないため、多孔質シリコンの表面と孔の側壁のみに酸化
シリコン膜が形成されるだけで、内部には単結晶シリコ
ンの領域が残されている。 ４）１．２５％に希釈したＨＦ水溶液に前記２枚のウエ
ハを３０秒程度曝したのち、水洗し多孔質層の表面に形
成された極薄酸化シリコン膜を除去した。 ５）ＣＶＤ成長炉に前記ウエハを設置し、以下の熱処理
を連続して行った。
【０１０５】ａ）温度：１１２０℃ 圧力：８０Ｔｏｒｒ ガス：Ｈ2 ；２３０（ｌ／ｍｉｎ．） 時間：７．５分 ｂ）温度：１１２０℃ 圧力：８０Ｔｏｒｒ ガス：Ｈ2 ；２３０（ｌ／ｍｉｎ．） ＳｉＨ2 Ｃｌ2 ；０．００５（ｌ／ｍｉｎ．） 時間：５分 ｃ）温度：９００℃ 圧力：８０Ｔｏｒｒ ガス：Ｈ2 ／ＳｉＨ2 Ｃｌ2 ；２３０／０．４（ｌ／ｍ
ｉｎ．） この熱処理により、およそ０．２５μｍの厚さの単結晶
シリコン層が形成された。形成された単結晶Ｓｉ層の膜
厚を Spectroreflectance 法により、ウエハ表面の１ｃ
ｍ間隔の格子点でおよそ１００点でウエハ全域を測定し
たところ、膜厚分布は２５２．２ｎｍ±８．１ｎｍ
（３．２％）であった。
ｉｎ．） この熱処理により、およそ０．２５μｍの厚さの単結晶
シリコン層が形成された。形成された単結晶Ｓｉ層の膜
厚を Spectroreflectance 法により、ウエハ表面の１ｃ
ｍ間隔の格子点でおよそ１００点でウエハ全域を測定し
たところ、膜厚分布は２５２．２ｎｍ±８．１ｎｍ
（３．２％）であった。
【０１０６】成長は２枚のウエハのうち、１枚はｂ）の
工程を省略して実施した。 ６）つづいて、これら２枚のウエハを９００度で酸素と
水素の混合雰囲気において酸化して酸化シリコン膜を５
０ｎｍの厚さに形成した。 ７）このウエハを表面に酸化膜を形成した第２のウエハ
とともに通常の半導体プロセスでの使用する薬液洗浄を
施した後、静かに表面同士を密着させると、両者は接着
し、一体化した。続いて８００度２時間の熱処理を加え
た。赤外カメラでこれら２組の貼り合わせウエハを観察
したところ、ｂ）工程を省略した場合はウエハ周縁部に
接着不良箇所が数点みられたが、ｂ）工程がある場合に
は、接着不良箇所は見られなかった。 ８）次に多孔質シリコンを有するウエハの裏面側を研削
して、多孔質シリコンを基板全面において露出させた。
しかるのち、ＨＦとＨ2 Ｏ2 とアルコールの混合水溶液
にウエハを２時間ほどつけると多孔質シリコンはエッチ
ングされて消失し、第２の基板上には酸化シリコン膜を
介してエピタキシャルシリコン層が移設された。 ９）この基板を水素１００％雰囲気中で１０００度６時
間の熱処理を行った。 １０）ノマルスキー微分干渉光学顕微鏡でエピタキシャ
ルシリコン層の表面をくまなく観察したところ、５）の
ｂ）工程を省略した方の基板上では、ウエハあたり１０
０個程度のピンホールとここからエッチング液が貼り合
わせ界面に浸入して酸化シリコン膜をエッチングして形
成したと想定される空隙が観察されたが、ｂ）の工程を
実施した場合には、空隙は２個しか観察されなかった。
工程を省略して実施した。 ６）つづいて、これら２枚のウエハを９００度で酸素と
水素の混合雰囲気において酸化して酸化シリコン膜を５
０ｎｍの厚さに形成した。 ７）このウエハを表面に酸化膜を形成した第２のウエハ
とともに通常の半導体プロセスでの使用する薬液洗浄を
施した後、静かに表面同士を密着させると、両者は接着
し、一体化した。続いて８００度２時間の熱処理を加え
た。赤外カメラでこれら２組の貼り合わせウエハを観察
したところ、ｂ）工程を省略した場合はウエハ周縁部に
接着不良箇所が数点みられたが、ｂ）工程がある場合に
は、接着不良箇所は見られなかった。 ８）次に多孔質シリコンを有するウエハの裏面側を研削
して、多孔質シリコンを基板全面において露出させた。
しかるのち、ＨＦとＨ2 Ｏ2 とアルコールの混合水溶液
にウエハを２時間ほどつけると多孔質シリコンはエッチ
ングされて消失し、第２の基板上には酸化シリコン膜を
介してエピタキシャルシリコン層が移設された。 ９）この基板を水素１００％雰囲気中で１０００度６時
間の熱処理を行った。 １０）ノマルスキー微分干渉光学顕微鏡でエピタキシャ
ルシリコン層の表面をくまなく観察したところ、５）の
ｂ）工程を省略した方の基板上では、ウエハあたり１０
０個程度のピンホールとここからエッチング液が貼り合
わせ界面に浸入して酸化シリコン膜をエッチングして形
成したと想定される空隙が観察されたが、ｂ）の工程を
実施した場合には、空隙は２個しか観察されなかった。
【０１０７】又、膜厚を測定したところウエハ全面にお
いて、２２９．５ｎｍ±８．０ｎｍ（３．５％）であっ
た。又、この基板の表面Ｓｉ層と支持基板のそれぞれに
オーミックコンタクトした電極をとりつけて、両電極間
の電流−電圧特性を評価したところ導通はみられず、両
電極は埋込み酸化膜により絶縁されていることが確認さ
れた。すなわち、埋込み酸化膜にピンホールは存在しな
かった。 〔実施例６〕 １）ｐ型不純物としてボロンを添加し、比抵抗０．０１
−０．０２Ω・ｃｍの５インチ（１００）シリコンウエ
ハを５枚用意した。 ２）４９％ＨＦとエチルアルコールを２：１の比で混合
した溶液中で前記シリコンウエハを陽極に、５インチ径
の白金板を陰極としてシリコンウエハと向かい合うよう
に設置した。前記シリコンウエハの裏面は白金と溶液を
通して導通することがないように被覆する一方、前記シ
リコンウエハの表面は全て溶液を通して白金と導通する
ように被覆はウエハの端面までとした。前記シリコンウ
エハと白金の間に電流密度１０ｍＡ／ｃｍ2 で１２分間
電流を流し、前記シリコンウエハを陽極化成し（Anodiz
e）、表面層を１２μｍ厚の多孔質シリコンとした。こ
の陽極化成は１枚づつ行った。多孔質層を形成した１枚
のウエハを取り出して、多孔度（Porosity）を測定する
とおよそ２０％であった。 ３）つづいて、多孔質シリコン層を形成した５枚のウエ
ハに４００度の酸素雰囲気中で１時間酸化処理を施し
た。この酸化処理は概ね５０Å以下の酸化膜しか形成し
ないため、多孔質シリコンの表面と孔の側壁のみに酸化
シリコン膜が形成されるだけで、内部には単結晶シリコ
ンの領域が残されている。 ４）１．２５％に希釈したＨＦ水溶液に前記５枚のウエ
ハを３０秒程度曝したのち、水洗し多孔質層の表面に形
成された極薄酸化シリコン膜を除去した。 ５）ＣＶＤ成長炉に前記ウエハを設置し、以下の熱処理
を連続して行った。
いて、２２９．５ｎｍ±８．０ｎｍ（３．５％）であっ
た。又、この基板の表面Ｓｉ層と支持基板のそれぞれに
オーミックコンタクトした電極をとりつけて、両電極間
の電流−電圧特性を評価したところ導通はみられず、両
電極は埋込み酸化膜により絶縁されていることが確認さ
れた。すなわち、埋込み酸化膜にピンホールは存在しな
かった。 〔実施例６〕 １）ｐ型不純物としてボロンを添加し、比抵抗０．０１
−０．０２Ω・ｃｍの５インチ（１００）シリコンウエ
ハを５枚用意した。 ２）４９％ＨＦとエチルアルコールを２：１の比で混合
した溶液中で前記シリコンウエハを陽極に、５インチ径
の白金板を陰極としてシリコンウエハと向かい合うよう
に設置した。前記シリコンウエハの裏面は白金と溶液を
通して導通することがないように被覆する一方、前記シ
リコンウエハの表面は全て溶液を通して白金と導通する
ように被覆はウエハの端面までとした。前記シリコンウ
エハと白金の間に電流密度１０ｍＡ／ｃｍ2 で１２分間
電流を流し、前記シリコンウエハを陽極化成し（Anodiz
e）、表面層を１２μｍ厚の多孔質シリコンとした。こ
の陽極化成は１枚づつ行った。多孔質層を形成した１枚
のウエハを取り出して、多孔度（Porosity）を測定する
とおよそ２０％であった。 ３）つづいて、多孔質シリコン層を形成した５枚のウエ
ハに４００度の酸素雰囲気中で１時間酸化処理を施し
た。この酸化処理は概ね５０Å以下の酸化膜しか形成し
ないため、多孔質シリコンの表面と孔の側壁のみに酸化
シリコン膜が形成されるだけで、内部には単結晶シリコ
ンの領域が残されている。 ４）１．２５％に希釈したＨＦ水溶液に前記５枚のウエ
ハを３０秒程度曝したのち、水洗し多孔質層の表面に形
成された極薄酸化シリコン膜を除去した。 ５）ＣＶＤ成長炉に前記ウエハを設置し、以下の熱処理
を連続して行った。
【０１０８】成長はウエハ１枚づつｂ）の工程の条件を
変えて実施した。
変えて実施した。
【０１０９】ａ）温度：１１００℃ 圧力：８０Ｔｏｒｒ ガス：Ｈ2 ；２３０（ｌ／ｍｉｎ．） 時間：７．５分 ｂ）温度：１１００℃ 圧力：８０Ｔｏｒｒ ガス：Ｈ2 ；２３０（ｌ／ｍｉｎ．） ＳｉＨ4 ；可変（ｌ／ｍｉｎ．） 時間：５分 ＳｉＨ4 の流量を調節し、成長速度をそれぞれ２．５，
１０，５０，１４０ｎｍ／ｍｉｎ．とした。
１０，５０，１４０ｎｍ／ｍｉｎ．とした。
【０１１０】ｃ）温度：９００℃ 圧力：８０Ｔｏｒｒ ガス：Ｈ2 ／ＳｉＨ2 Ｃｌ2 ；２３０／０．２５（ｌ／
ｍｉｎ．） この熱処理により、およそ２μｍの厚さの単結晶シリコ
ン層が形成された。 ６）このウエハを表面に酸化膜を形成したのち、石英ガ
ラス基板とともに通常の半導体プロセスでの使用する薬
液洗浄を施した後、酸素プラズマに表面を曝した後、水
洗して、静かに表面同士を密着させると、両者は接着
し、一体化した。続いて３００度２時間の熱処理を加え
た。 ７）次に多孔質シリコンを有するウエハの裏面側を研削
して、多孔質シリコンを基板全面において露出させた。
しかるのち、ＨＦとＨ2 Ｏ2 とアルコールの混合水溶液
にウエハを２時間ほどつけると多孔質シリコンはエッチ
ングされて消失し、第２の基板上には酸化シリコン膜を
介してエピタキシャルシリコン層が移設された。 ８）Ｓｅｃｃｏエッチングにより結晶欠陥を顕在化さ
せ、これらの単結晶シリコン層に含まれる結晶欠陥の密
度をノマルスキー微分干渉顕微鏡で測定したところ、結
晶欠陥は積層欠陥が占めており、ｂ）の熱処理の成長速
度が２ｎｍ／ｍｉｎ．の場合は１×１０2 ／ｃｍ2 、５
ｎｍ／ｍｉｎ．の場合は３×１０2 ／ｃｍ2、１０ｎｍ
／ｍｉｎ．の場合は５×１０2 ／ｃｍ2 、５０ｎｍ／ｍ
ｉｎ．の場合は１．７×１０3 ／ｃｍ2 、１４０ｎｍ／
ｍｉｎ．の場合は１．６×１０3 ／ｃｍ2 、であった。
すなわち、ｂ）の工程を導入し、成長速度が５０から１
５ｎｍ／ｍｉｎ．になると急速に積層欠陥密度が減少
し、積層欠陥密度はおよそ１／３〜１／１５に減少し
た。 〔実施例７〕 １）ｐ型不純物としてボロンを添加し、比抵抗０．０１
−０．０２Ω・ｃｍの５インチ（１００）シリコンウエ
ハを５枚用意した。 ２）４９％ＨＦとエチルアルコールを２：１の比で混合
した溶液中で前記シリコンウエハを陽極に、５インチ径
の白金板を陰極としてシリコンウエハと向かい合うよう
に設置した。前記シリコンウエハの裏面は白金と溶液を
通して導通することがないように被覆する一方、前記シ
リコンウエハの表面は全て溶液を通して白金と導通する
ように被覆はウエハの端面までとした。前記シリコンウ
エハと白金の間に電流密度１０ｍＡ／ｃｍ2 で１２分間
電流を流し、前記シリコンウエハを陽極化成し（Anodiz
e）、表面層を１２μｍ厚の多孔質シリコンとした。こ
の陽極化成は１枚づつ行った。多孔質層を形成した１枚
のウエハを取り出して、多孔度（Porosity）を測定する
とおよそ２０％であった。 ３）ＣＶＤ成長炉に前記ウエハを設置し、以下の熱処理
を連続して行った。
ｍｉｎ．） この熱処理により、およそ２μｍの厚さの単結晶シリコ
ン層が形成された。 ６）このウエハを表面に酸化膜を形成したのち、石英ガ
ラス基板とともに通常の半導体プロセスでの使用する薬
液洗浄を施した後、酸素プラズマに表面を曝した後、水
洗して、静かに表面同士を密着させると、両者は接着
し、一体化した。続いて３００度２時間の熱処理を加え
た。 ７）次に多孔質シリコンを有するウエハの裏面側を研削
して、多孔質シリコンを基板全面において露出させた。
しかるのち、ＨＦとＨ2 Ｏ2 とアルコールの混合水溶液
にウエハを２時間ほどつけると多孔質シリコンはエッチ
ングされて消失し、第２の基板上には酸化シリコン膜を
介してエピタキシャルシリコン層が移設された。 ８）Ｓｅｃｃｏエッチングにより結晶欠陥を顕在化さ
せ、これらの単結晶シリコン層に含まれる結晶欠陥の密
度をノマルスキー微分干渉顕微鏡で測定したところ、結
晶欠陥は積層欠陥が占めており、ｂ）の熱処理の成長速
度が２ｎｍ／ｍｉｎ．の場合は１×１０2 ／ｃｍ2 、５
ｎｍ／ｍｉｎ．の場合は３×１０2 ／ｃｍ2、１０ｎｍ
／ｍｉｎ．の場合は５×１０2 ／ｃｍ2 、５０ｎｍ／ｍ
ｉｎ．の場合は１．７×１０3 ／ｃｍ2 、１４０ｎｍ／
ｍｉｎ．の場合は１．６×１０3 ／ｃｍ2 、であった。
すなわち、ｂ）の工程を導入し、成長速度が５０から１
５ｎｍ／ｍｉｎ．になると急速に積層欠陥密度が減少
し、積層欠陥密度はおよそ１／３〜１／１５に減少し
た。 〔実施例７〕 １）ｐ型不純物としてボロンを添加し、比抵抗０．０１
−０．０２Ω・ｃｍの５インチ（１００）シリコンウエ
ハを５枚用意した。 ２）４９％ＨＦとエチルアルコールを２：１の比で混合
した溶液中で前記シリコンウエハを陽極に、５インチ径
の白金板を陰極としてシリコンウエハと向かい合うよう
に設置した。前記シリコンウエハの裏面は白金と溶液を
通して導通することがないように被覆する一方、前記シ
リコンウエハの表面は全て溶液を通して白金と導通する
ように被覆はウエハの端面までとした。前記シリコンウ
エハと白金の間に電流密度１０ｍＡ／ｃｍ2 で１２分間
電流を流し、前記シリコンウエハを陽極化成し（Anodiz
e）、表面層を１２μｍ厚の多孔質シリコンとした。こ
の陽極化成は１枚づつ行った。多孔質層を形成した１枚
のウエハを取り出して、多孔度（Porosity）を測定する
とおよそ２０％であった。 ３）ＣＶＤ成長炉に前記ウエハを設置し、以下の熱処理
を連続して行った。
【０１１１】成長はウエハ１枚づつｂ）の工程の条件を
変えて実施した。
変えて実施した。
【０１１２】ａ）温度：９００℃ 圧力：２０Ｔｏｒｒ ガス：Ｈ2 ；２３０（ｌ／ｍｉｎ．） 時間：７．５分 ｂ）温度：可変 圧力：２０Ｔｏｒｒ ガス：Ｈ2 ；２３０（ｌ／ｍｉｎ．） ＳｉＨ4 ；０．００５（ｌ／ｍｉｎ．） 時間：５分 温度は５枚のウエハに対し、７００，７５０，７７０，
８００，９００℃とした。成長速度は、それぞれ２．
８，５．６，２８，５６，１４０ｎｍ／ｍｉｎ．であっ
た。
８００，９００℃とした。成長速度は、それぞれ２．
８，５．６，２８，５６，１４０ｎｍ／ｍｉｎ．であっ
た。
【０１１３】ｃ）温度：９００℃ 圧力：２０Ｔｏｒｒ ガス：Ｈ2 ／ＳｉＨ4 ；２３０／０．２５（ｌ／ｍｉ
ｎ．） 時間：１３分 この熱処理により、およそ２μｍの厚さの単結晶シリコ
ン層が形成された。 ４）Ｓｅｃｃｏエッチングにより結晶欠陥を顕在化さ
せ、これらの単結晶シリコン層に含まれる結晶欠陥の密
度をノマルスキー微分干渉顕微鏡で測定したところ、結
晶欠陥は積層欠陥が占めており、ｂ）の熱処理の温度が
９００℃の場合は２．１×１０2 ／ｃｍ2 、８００℃の
場合は３．４×１０3 ／ｃｍ2 、７７０℃の場合は１．
２×１０5 ／ｃｍ2 、７５０℃の場合は５×１０5 ／ｃ
ｍ2 、７００℃の場合は１．２×１０6 ／ｃｍ2 、であ
った。すなわち、ｂ）の工程を導入し、温度が７７０℃
から８００℃になると急速に積層欠陥密度が減少し、積
層欠陥密度はおよそ１／３〜１／１０００に減少した。 〔実施例８〕 １）ｐ型不純物としてボロンを添加し、比抵抗０．０１
−０．０２Ω・ｃｍの５インチ（１００）シリコンウエ
ハを６枚用意した。 ２）４９％ＨＦとエチルアルコールを２：１の比で混合
した溶液中で前記シリコンウエハを陽極に、５インチ径
の白金板を陰極としてシリコンウエハと向かい合うよう
に設置した。前記シリコンウエハの裏面は白金と溶液を
通して導通することがないように被覆する一方、前記シ
リコンウエハの表面は全て溶液を通して白金と導通する
ように被覆はウエハの端面までとした。前記シリコンウ
エハと白金の間に電流密度７ｍＡ／ｃｍ2 で１２分間電
流を流し、前記シリコンウエハを陽極化成し（Anodiz
e）、表面層を１２μｍ厚の多孔質シリコンとした。こ
の陽極化成は１枚づつ行った。多孔質層を形成した１枚
のウエハを取り出して、多孔度（Porosity）を測定する
とおよそ１６％であった。 ３）ＣＶＤ成長炉に前記ウエハを設置し、以下の熱処理
を連続して行った。
ｎ．） 時間：１３分 この熱処理により、およそ２μｍの厚さの単結晶シリコ
ン層が形成された。 ４）Ｓｅｃｃｏエッチングにより結晶欠陥を顕在化さ
せ、これらの単結晶シリコン層に含まれる結晶欠陥の密
度をノマルスキー微分干渉顕微鏡で測定したところ、結
晶欠陥は積層欠陥が占めており、ｂ）の熱処理の温度が
９００℃の場合は２．１×１０2 ／ｃｍ2 、８００℃の
場合は３．４×１０3 ／ｃｍ2 、７７０℃の場合は１．
２×１０5 ／ｃｍ2 、７５０℃の場合は５×１０5 ／ｃ
ｍ2 、７００℃の場合は１．２×１０6 ／ｃｍ2 、であ
った。すなわち、ｂ）の工程を導入し、温度が７７０℃
から８００℃になると急速に積層欠陥密度が減少し、積
層欠陥密度はおよそ１／３〜１／１０００に減少した。 〔実施例８〕 １）ｐ型不純物としてボロンを添加し、比抵抗０．０１
−０．０２Ω・ｃｍの５インチ（１００）シリコンウエ
ハを６枚用意した。 ２）４９％ＨＦとエチルアルコールを２：１の比で混合
した溶液中で前記シリコンウエハを陽極に、５インチ径
の白金板を陰極としてシリコンウエハと向かい合うよう
に設置した。前記シリコンウエハの裏面は白金と溶液を
通して導通することがないように被覆する一方、前記シ
リコンウエハの表面は全て溶液を通して白金と導通する
ように被覆はウエハの端面までとした。前記シリコンウ
エハと白金の間に電流密度７ｍＡ／ｃｍ2 で１２分間電
流を流し、前記シリコンウエハを陽極化成し（Anodiz
e）、表面層を１２μｍ厚の多孔質シリコンとした。こ
の陽極化成は１枚づつ行った。多孔質層を形成した１枚
のウエハを取り出して、多孔度（Porosity）を測定する
とおよそ１６％であった。 ３）ＣＶＤ成長炉に前記ウエハを設置し、以下の熱処理
を連続して行った。
【０１１４】成長はウエハ１枚づつａ）の工程の条件を
変えて実施した。
変えて実施した。
【０１１５】ａ）温度：９００℃ 圧力：２０Ｔｏｒｒ ガス：Ｈ2 ；２３０（ｌ／ｍｉｎ．） ＳｉＨ4 ；可変（ｌ／ｍｉｎ．） 時間：５分 ５枚のウエハに対し、それぞれＳｉＨ4 の流量を可変す
ることで、成長速度を次の通りに設定した。ＳｉＨ4 流
量０．００５，０．０１，０．０５，０．１，０．５
（ｌ／ｍｉｎ．）に対し、成長速度はそれぞれ２．８，
５．６，２８，５６，１４０ｎｍ／ｍｉｎ．であった。
ることで、成長速度を次の通りに設定した。ＳｉＨ4 流
量０．００５，０．０１，０．０５，０．１，０．５
（ｌ／ｍｉｎ．）に対し、成長速度はそれぞれ２．８，
５．６，２８，５６，１４０ｎｍ／ｍｉｎ．であった。
【０１１６】ｂ）温度：９００℃ 圧力：２０Ｔｏｒｒ ガス：Ｈ2 ／ＳｉＨ4 ；２３０／０．２５（ｌ／ｍｉ
ｎ．） 時間：１３分 この熱処理により、およそ２μｍの厚さの単結晶シリコ
ン層が形成された。 ４）Ｓｅｃｃｏエッチングにより結晶欠陥を顕在化さ
せ、これらの単結晶シリコン層に含まれる結晶欠陥の密
度をノマルスキー微分干渉顕微鏡で測定したところ、結
晶欠陥は積層欠陥が占めており、３）ａ）の熱処理のＳ
ｉＨ4 の流量が０．００５ｌ／ｍｉｎ．の場合、４×１
０2 ／ｃｍ2 、０．０１ｌ／ｍｉｎ．の場合、５×１０
2 ／ｃｍ2 、０．０５ｌ／ｍｉｎ．の場合、１．５×１
０3 ／ｃｍ2、０．１ｌ／ｍｉｎ．の場合、１．７×１
０3 ／ｃｍ2 、０．５ｌ／ｍｉｎ．の場合、１．７×１
０3 ／ｃｍ2 、であった。すなわち、ａ）の工程を導入
し、ＳｉＨ4 ガスの流量が０．０５から０．０１ｌ／ｍ
ｉｎ．になると急速に積層欠陥密度が減少し、積層欠陥
密度はおよそ１／３〜１／５に減少した。 〔実施例９〕 １）ｐ型不純物としてボロンを添加し、比抵抗０．０１
−０．０２Ω・ｃｍの５インチ（１００）シリコンウエ
ハを３枚用意した。 ２）４９％ＨＦとエチルアルコールを２：１の比で混合
した溶液中で前記シリコンウエハを陽極に、５インチ径
の白金板を陰極としてシリコンウエハと向かい合うよう
に設置した。前記シリコンウエハの裏面は白金と溶液を
通して導通することがないように被覆する一方、前記シ
リコンウエハの表面は全て溶液を通して白金と導通する
ように被覆はウエハの端面までとした。前記シリコンウ
エハと白金の間に電流密度１０ｍＡ／ｃｍ2 で１２分間
電流を流し、前記シリコンウエハを陽極化成し（Anodiz
e）、表面層を１２μｍ厚の多孔質シリコンとした。こ
の陽極化成は１枚づつ行った。多孔質層を形成した１枚
のウエハを取り出して、多孔度（Porosity）を測定する
とおよそ２０％であった。 ３）つづいて、多孔質シリコン層を形成した２枚のウエ
ハに４００度の酸素雰囲気中で１時間酸化処理を施し
た。この酸化処理は概ね５０Å以下の酸化膜しか形成し
ないため、多孔質シリコンの表面と孔の側壁のみに酸化
シリコン膜が形成されるだけで、内部には単結晶シリコ
ンの領域が残されている。 ４）１．２５％に希釈したＨＦ水溶液に前記３枚のウエ
ハを３０秒程度曝したのち、水洗し多孔質層の表面に形
成された極薄酸化シリコン膜を除去した。 ５）ＣＶＤ成長炉に前記ウエハを設置し、以下の熱処理
を連続して行った。
ｎ．） 時間：１３分 この熱処理により、およそ２μｍの厚さの単結晶シリコ
ン層が形成された。 ４）Ｓｅｃｃｏエッチングにより結晶欠陥を顕在化さ
せ、これらの単結晶シリコン層に含まれる結晶欠陥の密
度をノマルスキー微分干渉顕微鏡で測定したところ、結
晶欠陥は積層欠陥が占めており、３）ａ）の熱処理のＳ
ｉＨ4 の流量が０．００５ｌ／ｍｉｎ．の場合、４×１
０2 ／ｃｍ2 、０．０１ｌ／ｍｉｎ．の場合、５×１０
2 ／ｃｍ2 、０．０５ｌ／ｍｉｎ．の場合、１．５×１
０3 ／ｃｍ2、０．１ｌ／ｍｉｎ．の場合、１．７×１
０3 ／ｃｍ2 、０．５ｌ／ｍｉｎ．の場合、１．７×１
０3 ／ｃｍ2 、であった。すなわち、ａ）の工程を導入
し、ＳｉＨ4 ガスの流量が０．０５から０．０１ｌ／ｍ
ｉｎ．になると急速に積層欠陥密度が減少し、積層欠陥
密度はおよそ１／３〜１／５に減少した。 〔実施例９〕 １）ｐ型不純物としてボロンを添加し、比抵抗０．０１
−０．０２Ω・ｃｍの５インチ（１００）シリコンウエ
ハを３枚用意した。 ２）４９％ＨＦとエチルアルコールを２：１の比で混合
した溶液中で前記シリコンウエハを陽極に、５インチ径
の白金板を陰極としてシリコンウエハと向かい合うよう
に設置した。前記シリコンウエハの裏面は白金と溶液を
通して導通することがないように被覆する一方、前記シ
リコンウエハの表面は全て溶液を通して白金と導通する
ように被覆はウエハの端面までとした。前記シリコンウ
エハと白金の間に電流密度１０ｍＡ／ｃｍ2 で１２分間
電流を流し、前記シリコンウエハを陽極化成し（Anodiz
e）、表面層を１２μｍ厚の多孔質シリコンとした。こ
の陽極化成は１枚づつ行った。多孔質層を形成した１枚
のウエハを取り出して、多孔度（Porosity）を測定する
とおよそ２０％であった。 ３）つづいて、多孔質シリコン層を形成した２枚のウエ
ハに４００度の酸素雰囲気中で１時間酸化処理を施し
た。この酸化処理は概ね５０Å以下の酸化膜しか形成し
ないため、多孔質シリコンの表面と孔の側壁のみに酸化
シリコン膜が形成されるだけで、内部には単結晶シリコ
ンの領域が残されている。 ４）１．２５％に希釈したＨＦ水溶液に前記３枚のウエ
ハを３０秒程度曝したのち、水洗し多孔質層の表面に形
成された極薄酸化シリコン膜を除去した。 ５）ＣＶＤ成長炉に前記ウエハを設置し、以下の熱処理
を連続して行った。
【０１１７】ａ）温度：１１２０℃ 圧力：８０Ｔｏｒｒ ガス：Ｈ2 ；２３０（ｌ／ｍｉｎ．） 時間：７．５分 ｂ）温度：１１２０℃ 圧力：８０Ｔｏｒｒ ガス：Ｈ2 ；２３０（ｌ／ｍｉｎ．） ＳｉＨ2 Ｃｌ2 ；０．００５（ｌ／ｍｉｎ．） 時間：５分 ｃ）温度：９００℃ 圧力：８０Ｔｏｒｒ ガス：Ｈ2 ／ＳｉＨ2 Ｃｌ2 ；２３０／０．４（ｌ／ｍ
ｉｎ．） この熱処理により、およそ０．２９μｍの厚さの単結晶
シリコン層が形成された。
ｉｎ．） この熱処理により、およそ０．２９μｍの厚さの単結晶
シリコン層が形成された。
【０１１８】成長は２枚のウエハのうち、１枚はｂ）の
工程を省略して実施した。 ６）つづいて、これら２枚のウエハを９００度で酸素と
水素の混合雰囲気に晒し、前記単結晶シリコン層を酸化
して厚さ２００ｎｍの酸化シリコン膜を形成した。 ７）このウエハを第２のＳｉウエハとともに通常の半導
体プロセスでの使用する薬液洗浄を施し、最終薬液洗浄
として希ＨＦ溶液にディップし、純水でリンスし、乾燥
させた後、静かに２枚のウエハの表面同士を密着させる
と、両者は接着し、一体化した。続いて１１８０度５分
の熱処理を加えた。 ８）次に多孔質シリコンを有するウエハの裏面側を研削
して、多孔質シリコンを基板全面において露出させた。
しかるのち、ＨＦとＨ2 Ｏ2 の混合水溶液にウエハを２
時間ほどつけると多孔質シリコンはエッチングされて消
失し、第２の基板上には酸化シリコン膜を介して厚みお
よそ０．２μｍのエピタキシャルシリコン層が移設され
た。 ９）この基板を水素１００％雰囲気中で１１００度４時
間の熱処理を行った。 １０）ノマルスキー微分干渉光学顕微鏡でエピタキシャ
ルシリコン層の表面をくまなく観察したところ、５）の
ｂ）工程を省略した方の基板上では、ウエハあたり１０
０個程度のピンホールとここからエッチング液が貼り合
わせ界面に浸入して酸化シリコン膜をエッチングして形
成したと想定される空隙が観察されたが、ｂ）の工程を
実施した場合には、空隙は２個しか観察されなかった。 〔実施例１０〕 １）ｐ型不純物としてボロンを添加し、比抵抗０．０１
−０．０２Ω・ｃｍの５インチ（１００）シリコンウエ
ハを３枚用意した。 ２）４９％ＨＦとエチルアルコールを２：１の比で混合
した溶液中で前記シリコンウエハを陽極に、５インチ径
の白金板を陰極としてシリコンウエハと向かい合うよう
に設置した。前記シリコンウエハの裏面は白金と溶液を
通して導通することがないように被覆する一方、前記シ
リコンウエハの表面は全て溶液を通して白金と導通する
ように被覆はウエハの端面までとした。前記シリコンウ
エハと白金の間に電流密度７ｍＡ／ｃｍ2 で１２分間電
流を流し、前記シリコンウエハを陽極化成し（Anodiz
e）、表面層を１２μｍ厚の多孔質シリコンとした。こ
の陽極化成は１枚づつ行った。多孔質層を形成した１枚
のウエハを取り出して、多孔度（Porosity）を測定する
とおよそ１６％であった。 ３）ＣＶＤ成長炉に前記ウエハを設置し、以下の熱処理
を連続して行った。
工程を省略して実施した。 ６）つづいて、これら２枚のウエハを９００度で酸素と
水素の混合雰囲気に晒し、前記単結晶シリコン層を酸化
して厚さ２００ｎｍの酸化シリコン膜を形成した。 ７）このウエハを第２のＳｉウエハとともに通常の半導
体プロセスでの使用する薬液洗浄を施し、最終薬液洗浄
として希ＨＦ溶液にディップし、純水でリンスし、乾燥
させた後、静かに２枚のウエハの表面同士を密着させる
と、両者は接着し、一体化した。続いて１１８０度５分
の熱処理を加えた。 ８）次に多孔質シリコンを有するウエハの裏面側を研削
して、多孔質シリコンを基板全面において露出させた。
しかるのち、ＨＦとＨ2 Ｏ2 の混合水溶液にウエハを２
時間ほどつけると多孔質シリコンはエッチングされて消
失し、第２の基板上には酸化シリコン膜を介して厚みお
よそ０．２μｍのエピタキシャルシリコン層が移設され
た。 ９）この基板を水素１００％雰囲気中で１１００度４時
間の熱処理を行った。 １０）ノマルスキー微分干渉光学顕微鏡でエピタキシャ
ルシリコン層の表面をくまなく観察したところ、５）の
ｂ）工程を省略した方の基板上では、ウエハあたり１０
０個程度のピンホールとここからエッチング液が貼り合
わせ界面に浸入して酸化シリコン膜をエッチングして形
成したと想定される空隙が観察されたが、ｂ）の工程を
実施した場合には、空隙は２個しか観察されなかった。 〔実施例１０〕 １）ｐ型不純物としてボロンを添加し、比抵抗０．０１
−０．０２Ω・ｃｍの５インチ（１００）シリコンウエ
ハを３枚用意した。 ２）４９％ＨＦとエチルアルコールを２：１の比で混合
した溶液中で前記シリコンウエハを陽極に、５インチ径
の白金板を陰極としてシリコンウエハと向かい合うよう
に設置した。前記シリコンウエハの裏面は白金と溶液を
通して導通することがないように被覆する一方、前記シ
リコンウエハの表面は全て溶液を通して白金と導通する
ように被覆はウエハの端面までとした。前記シリコンウ
エハと白金の間に電流密度７ｍＡ／ｃｍ2 で１２分間電
流を流し、前記シリコンウエハを陽極化成し（Anodiz
e）、表面層を１２μｍ厚の多孔質シリコンとした。こ
の陽極化成は１枚づつ行った。多孔質層を形成した１枚
のウエハを取り出して、多孔度（Porosity）を測定する
とおよそ１６％であった。 ３）ＣＶＤ成長炉に前記ウエハを設置し、以下の熱処理
を連続して行った。
【０１１９】ａ）温度：９００℃ 圧力：２０Ｔｏｒｒ ガス：Ｈ2 ；２３０（ｌ／ｍｉｎ．） ＳｉＨ4 ；０．００５（ｌ／ｍｉｎ．） 時間：５分 ｂ）温度：９００℃ 圧力：８０Ｔｏｒｒ ガス：Ｈ2 ／ＳｉＨ2 Ｃｌ2 ；２３０／０．４（ｌ／ｍ
ｉｎ．） この熱処理により、およそ０．３０μｍの厚さの単結晶
シリコン層が形成された。
ｉｎ．） この熱処理により、およそ０．３０μｍの厚さの単結晶
シリコン層が形成された。
【０１２０】成長は２枚のウエハのうち、１枚はａ）の
工程を省略して実施した。 ４）つづいて、これら２枚のウエハを９００度で酸素と
水素の混合雰囲気に晒し、前記単結晶シリコン層を酸化
して厚さ２００ｎｍの酸化シリコン膜を形成した。 ５）このウエハを第２のＳｉウエハとともに通常の半導
体プロセスでの使用する薬液洗浄を施し、最終薬液洗浄
として希ＨＦ溶液にディップし、純水でリンスし、乾燥
させた後、静かに２枚のウエハの表面同士を密着させる
と、両者は接着し、一体化した。続いて８００度２時間
の熱処理を加えた。 ６）次に多孔質シリコンを有するウエハの裏面側を研削
して、多孔質シリコンを基板全面において露出させた。
しかるのち、ＨＦとＨ2 Ｏ2 の混合水溶液にウエハを２
時間ほどつけると多孔質シリコンはエッチングされて消
失し、第２の基板上には酸化シリコン膜を介して厚みお
よそ０．２μｍのエピタキシャルシリコン層が移設され
た。 ７）この基板を水素１００％雰囲気中で１１００度４時
間の熱処理を行った。 ８）ノマルスキー微分干渉光学顕微鏡でエピタキシャル
シリコン層の表面をくまなく観察したところ、３）の
ａ）の工程を省略した方の基板上では、ウエハあたり１
００個程度のピンホールとここからエッチング液が貼り
合わせ界面に浸入して酸化シリコン膜をエッチングして
形成したと想定される空隙が観察されたが、ａ）の工程
を実施した場合には、空隙は２個しか観察されなかっ
た。
工程を省略して実施した。 ４）つづいて、これら２枚のウエハを９００度で酸素と
水素の混合雰囲気に晒し、前記単結晶シリコン層を酸化
して厚さ２００ｎｍの酸化シリコン膜を形成した。 ５）このウエハを第２のＳｉウエハとともに通常の半導
体プロセスでの使用する薬液洗浄を施し、最終薬液洗浄
として希ＨＦ溶液にディップし、純水でリンスし、乾燥
させた後、静かに２枚のウエハの表面同士を密着させる
と、両者は接着し、一体化した。続いて８００度２時間
の熱処理を加えた。 ６）次に多孔質シリコンを有するウエハの裏面側を研削
して、多孔質シリコンを基板全面において露出させた。
しかるのち、ＨＦとＨ2 Ｏ2 の混合水溶液にウエハを２
時間ほどつけると多孔質シリコンはエッチングされて消
失し、第２の基板上には酸化シリコン膜を介して厚みお
よそ０．２μｍのエピタキシャルシリコン層が移設され
た。 ７）この基板を水素１００％雰囲気中で１１００度４時
間の熱処理を行った。 ８）ノマルスキー微分干渉光学顕微鏡でエピタキシャル
シリコン層の表面をくまなく観察したところ、３）の
ａ）の工程を省略した方の基板上では、ウエハあたり１
００個程度のピンホールとここからエッチング液が貼り
合わせ界面に浸入して酸化シリコン膜をエッチングして
形成したと想定される空隙が観察されたが、ａ）の工程
を実施した場合には、空隙は２個しか観察されなかっ
た。
【０１２１】圧力：２０Ｔｏｒｒ ガス：Ｈ2 ／ＳｉＨ2 Ｃｌ2 ；２３０／０．２５（ｌ／
ｍｉｎ．） 時間：５分 この熱処理により、およそ２μｍの厚さの単結晶シリコ
ン層が形成された。 ９）Ｓｅｃｃｏエッチングにより結晶欠陥を顕在化さ
せ、これらの単結晶シリコン層に含まれる結晶欠陥の密
度をノマルスキー微分干渉顕微鏡で測定したところ、結
晶欠陥は積層欠陥が占めており、ｂ）の熱処理温度が９
００℃の場合、２．１×１０2 ／ｃｍ2 、８００℃の場
合、３．４×１０2 ／ｃｍ2 、７７０℃の場合、１．２
×１０5 ／ｃｍ2 、７５０℃の場合、５×１０5 ／ｃｍ
2 、７００℃の場合、１．２×１０6 ／ｃｍ2 、であっ
た。すなわち、ｂ）の工程を導入し、温度が７７０℃か
ら８００℃になると急速に積層欠陥密度が減少し、積層
欠陥密度はおよそ１／３〜１／１０００に減少した。
ｍｉｎ．） 時間：５分 この熱処理により、およそ２μｍの厚さの単結晶シリコ
ン層が形成された。 ９）Ｓｅｃｃｏエッチングにより結晶欠陥を顕在化さ
せ、これらの単結晶シリコン層に含まれる結晶欠陥の密
度をノマルスキー微分干渉顕微鏡で測定したところ、結
晶欠陥は積層欠陥が占めており、ｂ）の熱処理温度が９
００℃の場合、２．１×１０2 ／ｃｍ2 、８００℃の場
合、３．４×１０2 ／ｃｍ2 、７７０℃の場合、１．２
×１０5 ／ｃｍ2 、７５０℃の場合、５×１０5 ／ｃｍ
2 、７００℃の場合、１．２×１０6 ／ｃｍ2 、であっ
た。すなわち、ｂ）の工程を導入し、温度が７７０℃か
ら８００℃になると急速に積層欠陥密度が減少し、積層
欠陥密度はおよそ１／３〜１／１０００に減少した。
【図１】結晶欠陥密度と成長速度の関係を示す図であ
る。
る。
【図２】水素中で熱処理された多孔質シリコンの断面模
式図と表面の吸着サイト密度の分布図である。
式図と表面の吸着サイト密度の分布図である。
【図３】従来の方法での多孔質シリコン上へのエピタキ
シャルシリコン層形成の工程を示す図である。
シャルシリコン層形成の工程を示す図である。
【図４】本発明に基づく多孔質シリコン上へのエピタキ
シャルシリコン層形成の工程を示す図である。
シャルシリコン層形成の工程を示す図である。
【図５】単結晶シリコン層の成長速度と最大孔径相当の
膜厚を成長させた際の所定の圧力に到達するまでに要す
る時間の関係を示す図である。
膜厚を成長させた際の所定の圧力に到達するまでに要す
る時間の関係を示す図である。
【図６】成長速度と残留孔密度の関係を示す図である。
【図７】本発明の半導体基材の製造方法の１例を示す模
式図である。
式図である。
【図８】本発明の半導体基材の製造方法の１例を示す模
式図である。
式図である。
【図９】本発明の半導体基材の製造方法の１例を示す模
式図である。
式図である。
【図１０】陽極化成（anodization）装置の１例を示す
模式図である。
模式図である。
１００ 単結晶シリコン基板 １０１ 多孔質シリコン １０２ 非多孔質単結晶シリコン層 １０３ ＳｉＯ2 層 １０４ ＳｉＯ2 層 １１０ 支持基板 １１０２ エピタキシャルシリコン層 １１１０ シリコン基板 １１０４ 酸化膜 １１０３ 酸化膜 １２１０ ガラス材料
Claims (52)
- 【請求項１】 多孔質単結晶シリコン層上に、非多孔質
単結晶シリコン層を成長させて構成する半導体基材の製
造方法において、 前記非多孔質単結晶シリコン層の成長速度を、該非多孔
質単結晶シリコン層が前記多孔質単結晶シリコン層の孔
の径に相当する層厚まで成長した時の結晶成長面の残留
孔密度が１０００／ｃｍ2 より少なくなるような小さな
値に制御して前記非多孔質単結晶シリコン層を成長させ
ることを特徴とする半導体基材の製造方法。 - 【請求項２】 前記非多孔質単結晶シリコン層の成長
は、前記多孔質単結晶シリコン層を配した結晶成長炉内
に原料ガスを供給して行なわれる請求項１に記載の半導
体基材の製造方法。 - 【請求項３】 前記原料ガスはシラン、ジクロルシラ
ン、トリクロルシラン、テトラクロルシラン、ジシラン
のいずれかから選択される請求項１又は請求項２に記載
の半導体基材の製造方法。 - 【請求項４】 前記非多孔質単結晶シリコン層の成長に
先立ち、前記多孔質単結晶シリコン層を非酸化性雰囲気
中で加熱する請求項１〜請求項３のいずれかの請求項に
記載の半導体基材の製造方法。 - 【請求項５】 前記非酸化性雰囲気は、水素雰囲気であ
る請求項４に記載の半導体基材の製造方法。 - 【請求項６】 前記非多孔質単結晶シリコン層の成長に
先立ち、自然酸化膜を除去する工程を有する請求項１〜
請求項５のいずれかの請求項に記載の半導体基材の製造
方法。 - 【請求項７】 前記非多孔質単結晶シリコン層の成長に
先立ち、多孔質単結晶シリコン層の孔の側壁に極薄酸化
膜を形成する工程、および、多孔質単結晶シリコン層表
面の酸化膜を除去する工程を有する請求項１〜請求項３
のいずれかの請求項に記載の半導体基材の製造方法。 - 【請求項８】 前記非多孔質単結晶シリコン層の成長に
先立ち、多孔質単結晶シリコン層の孔の側壁に極薄酸化
膜を形成する工程、多孔質単結晶シリコン層表面の酸化
膜を除去する工程、および、水素中での熱処理工程を有
する請求項１〜請求項３のいずれかの請求項に記載の半
導体基材の製造方法。 - 【請求項９】 前記成長速度は２０ｎｍ／ｍｉｎ．以下
である請求項１〜請求項８のいずれかの請求項に記載の
半導体基材の製造方法。 - 【請求項１０】 前記非多孔質単結晶シリコン層の成長
の際、前記多孔質単結晶層を摂氏９００度以上に加熱す
る請求項２に記載の半導体基材の製造方法。 - 【請求項１１】 前記孔の径は、前記多孔質単結晶シリ
コン層の最大孔径である請求項１に記載の半導体基材の
製造方法。 - 【請求項１２】 多孔質単結晶シリコン層上に、非多孔
質単結晶シリコン層を成長させて構成する半導体基材の
製造方法において、 前記非多孔質単結晶シリコン層の成長速度を、該非多孔
質単結晶シリコン層が前記多孔質単結晶シリコン層の孔
の径に相当する層厚まで成長した時の結晶成長面の残留
孔密度が１０００／ｃｍ2 より少なくなるような小さな
値に制御して前記非多孔質単結晶シリコン層を一部成長
させた後、成長速度を前記値よりも大きくして前記非多
孔質単結晶シリコン層を成長させることを特徴とする半
導体基材の製造方法。 - 【請求項１３】 前記非多孔質単結晶シリコン層の成長
は、前記多孔質単結晶シリコン層を配した結晶成長炉内
に原料ガスを供給して行なわれる請求項１２に記載の半
導体基材の製造方法。 - 【請求項１４】 前記原料ガスはシラン、ジクロルシラ
ン、トリクロルシラン、テトラクロルシラン、ジシラン
のいずれかから選択される請求項１２又は請求項１３に
記載の半導体基材の製造方法。 - 【請求項１５】 前記非多孔質単結晶シリコン層の成長
に先立ち、前記多孔質単結晶シリコン層を非酸化性雰囲
気中で加熱する請求項１２〜請求項１４のいずれかの請
求項に記載の半導体基材の製造方法。 - 【請求項１６】 前記非酸化性雰囲気は、水素雰囲気で
ある請求項１５に記載の半導体基材の製造方法。 - 【請求項１７】 前記非多孔質単結晶シリコン層の成長
に先立ち、自然酸化膜を除去する工程を有する請求項１
２〜請求項１６のいずれかの請求項に記載の半導体基材
の製造方法。 - 【請求項１８】 前記非多孔質単結晶シリコン層の成長
に先立ち、多孔質単結晶シリコン層の孔の側壁に極薄酸
化膜を形成する工程、および、多孔質単結晶シリコン層
表面の酸化膜を除去する工程を有する請求項１２〜請求
項１４のいずれかの請求項に記載の半導体基材の製造方
法。 - 【請求項１９】 前記非多孔質単結晶シリコン層の成長
に先立ち、多孔質単結晶シリコン層の孔の側壁に極薄酸
化膜を形成する工程、多孔質単結晶シリコン層表面の酸
化膜を除去する工程、および、水素中での熱処理工程を
有する請求項１２〜請求項１４のいずれかの請求項に記
載の半導体基材の製造方法。 - 【請求項２０】 前記成長速度は２０ｎｍ／ｍｉｎ．以
下である請求項１２〜請求項１９のいずれかの請求項に
記載の半導体基材の製造方法。 - 【請求項２１】 前記非多孔質単結晶シリコン層の成長
の際、前記多孔質単結晶層を摂氏９００度以上に加熱す
る請求項１３に記載の半導体基材の製造方法。 - 【請求項２２】 前記孔の径は、前記多孔質単結晶シリ
コン層の最大孔径である請求項１２に記載の半導体基材
の製造方法。 - 【請求項２３】 多孔質単結晶シリコン層上に、非多孔
質単結晶シリコン層を成長させて第１の部材を用意する
工程、前記第１の部材の前記非多孔質単結晶シリコン層
と第２の部材とを少なくともいずれか一方の貼り合わせ
面に絶縁層を配した状態で貼り合わせる工程、及び前記
多孔質単結晶シリコン層をエッチング除去する工程、を
有する半導体基材の製造方法において、 前記非多孔質単結晶シリコン層の成長速度を、該非多孔
質単結晶シリコン層が前記多孔質単結晶シリコン層の孔
の径に相当する層厚まで成長した時の結晶成長面の残留
孔密度が１０００／ｃｍ2 より少なくなるような小さな
値に制御して前記非多孔質単結晶シリコン層を成長させ
ることを特徴とする半導体基材の製造方法。 - 【請求項２４】 前記非多孔質単結晶シリコン層の成長
は、前記多孔質単結晶シリコン層を配した結晶成長炉内
に原料ガスを供給して行なわれる請求項２３に記載の半
導体基材の製造方法。 - 【請求項２５】 前記原料ガスはシラン、ジクロルシラ
ン、トリクロルシラン、テトラクロルシラン、ジシラン
のいずれかから選択される請求項２３又は請求項２４に
記載の半導体基材の製造方法。 - 【請求項２６】 前記非多孔質単結晶シリコン層の成長
に先立ち、前記多孔質単結晶シリコン層を非酸化性雰囲
気中で加熱する請求項２３〜請求項２５のいずれかの請
求項に記載の半導体基材の製造方法。 - 【請求項２７】 前記非酸化性雰囲気は、水素雰囲気で
ある請求項２６に記載の半導体基材の製造方法。 - 【請求項２８】 前記非多孔質単結晶シリコン層の成長
に先立ち、自然酸化膜を除去する工程を有する請求項２
３〜請求項２７のいずれかの請求項に記載の半導体基材
の製造方法。 - 【請求項２９】 前記非多孔質単結晶シリコン層の成長
に先立ち、多孔質単結晶シリコン層の孔の側壁に極薄酸
化膜を形成する工程、および、多孔質単結晶シリコン層
表面の酸化膜を除去する工程を有する請求項２３〜請求
項２５のいずれかの請求項に記載の半導体基材の製造方
法。 - 【請求項３０】 前記非多孔質単結晶シリコン層の成長
に先立ち、多孔質単結晶シリコン層の孔の側壁に極薄酸
化膜を形成する工程、多孔質単結晶シリコン層表面の酸
化膜を除去する工程、および、水素中での熱処理工程を
有する請求項２３〜請求項２５のいずれかの請求項に記
載の半導体基材の製造方法。 - 【請求項３１】 前記成長速度は２０ｎｍ／ｍｉｎ．以
下である請求項２３〜請求項３０のいずれかの請求項に
記載の半導体基材の製造方法。 - 【請求項３２】 前記非多孔質単結晶シリコン層の成長
の際、前記多孔質単結晶層を摂氏９００度以上に加熱す
る請求項２４に記載の半導体基材の製造方法。 - 【請求項３３】 前記孔の径は、前記多孔質単結晶シリ
コン層の最大孔径である請求項２３に記載の半導体基材
の製造方法。 - 【請求項３４】 前記絶縁層は前記第１の部材側に形成
される請求項２３に記載の半導体基材の製造方法。 - 【請求項３５】 前記絶縁層は、前記非多孔質単結晶シ
リコン層の表面を熱酸化したものである請求項３４に記
載の半導体基材の製造方法。 - 【請求項３６】 前記第２の部材は、単結晶シリコン基
板である請求項３４又は請求項３５に記載の半導体基材
の製造方法。 - 【請求項３７】 前記第２の部材の貼り合わせ面には、
酸化層が形成されている請求項３６に記載の半導体基材
の製造方法。 - 【請求項３８】 前記第２の部材の貼り合わせ面は、単
結晶シリコンからなる請求項３６に記載の半導体基材の
製造方法。 - 【請求項３９】 前記第２の部材はガラスからなる請求
項３４又は請求項３５に記載の半導体基材の製造方法。 - 【請求項４０】 前記絶縁層は前記第２の部材側に形成
される請求項２３に記載の半導体基材の製造方法。 - 【請求項４１】 前記絶縁層は、単結晶シリコン基板を
熱酸化して形成される請求項４０に記載の半導体基材の
製造方法。 - 【請求項４２】 前記絶縁層は、ガラス基板を構成する
請求項４０に記載の半導体基材の製造方法。 - 【請求項４３】 前記第１の部材の貼り合わせ面には、
前記非多孔質単結晶シリコン層が存在する請求項４０〜
請求項４２のいずれかの請求項に記載の半導体基材の製
造方法。 - 【請求項４４】 多孔質単結晶シリコン層上に、非多孔
質単結晶シリコン層を成長させて第１の部材を用意する
工程、前記第１の部材の前記非多孔質単結晶シリコン層
と第２の部材とを少なくともいずれか一方の貼り合わせ
面に絶縁層を配した状態で貼り合わせる工程、及び前記
多孔質単結晶シリコン層をエッチング除去する工程、を
有する半導体基材の製造方法において、 前記非多孔質単結晶シリコン層の成長速度を該非多孔質
単結晶シリコン層が前記多孔質単結晶シリコン層の孔の
径に相当する層厚まで成長した時の結晶成長面の残留孔
密度が１０００／ｃｍ2 より少なくなるような小さな値
に制御して前記非多孔質単結晶シリコン層の一部成長さ
せた後、成長速度を前記値よりも大きくして前記非多孔
質単結晶シリコン層を成長させることを特徴とする半導
体基材の製造方法。 - 【請求項４５】 多孔質単結晶シリコン層上に形成され
た非多孔質単結晶シリコン層の結晶欠陥密度が１０００
／ｃｍ2 未満であることを特徴とする半導体基材。 - 【請求項４６】 前記非多孔質単結晶シリコン層は層厚
均一性が±４％以内である請求項４４に記載の半導体基
材。 - 【請求項４７】 前記結晶欠陥は、積層欠陥である請求
項４５に記載の半導体基材。 - 【請求項４８】 前記非多孔質単結晶シリコン層の表面
粗さは０．５ｎｍ未満である請求項４５に記載の半導体
基材。 - 【請求項４９】 前記非多孔質単結晶シリコン層はピン
ホールを有さない請求項４５に記載の半導体基材。 - 【請求項５０】 前記非多孔質単結晶シリコン層の面方
位は、（１００）である請求項４５に記載の半導体基
材。 - 【請求項５１】 前記多孔質単結晶シリコン層は、多孔
度が５０％以下である請求項４５に記載の半導体基材。 - 【請求項５２】 結晶欠陥密度が１０００個／ｃｍ2 未
満でかつ膜厚均一性±４％以下を満足する非多孔質単結
晶シリコン層を絶縁層上に配して構成したことを特徴と
する半導体基材。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18942296A JP3216078B2 (ja) | 1995-07-21 | 1996-07-18 | 半導体基材及び半導体基材の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-185510 | 1995-07-21 | ||
| JP18551095 | 1995-07-21 | ||
| JP18942296A JP3216078B2 (ja) | 1995-07-21 | 1996-07-18 | 半導体基材及び半導体基材の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09100197A true JPH09100197A (ja) | 1997-04-15 |
| JP3216078B2 JP3216078B2 (ja) | 2001-10-09 |
Family
ID=26503148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18942296A Expired - Fee Related JP3216078B2 (ja) | 1995-07-21 | 1996-07-18 | 半導体基材及び半導体基材の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3216078B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6143629A (en) * | 1998-09-04 | 2000-11-07 | Canon Kabushiki Kaisha | Process for producing semiconductor substrate |
| US6335269B1 (en) | 1998-09-04 | 2002-01-01 | Canon Kabushiki Kaisha | Semiconductor substrate and method for producing the same |
| US6593211B2 (en) | 1998-09-04 | 2003-07-15 | Canon Kabushiki Kaisha | Semiconductor substrate and method for producing the same |
| US6653209B1 (en) | 1999-09-30 | 2003-11-25 | Canon Kabushiki Kaisha | Method of producing silicon thin film, method of constructing SOI substrate and semiconductor device |
| KR100511900B1 (ko) * | 1999-06-28 | 2005-09-02 | 주식회사 하이닉스반도체 | 에스오아이 기판의 제조방법 |
| JP2018093117A (ja) * | 2016-12-06 | 2018-06-14 | 株式会社Sumco | エピタキシャルウェーハの製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5198071A (en) | 1991-11-25 | 1993-03-30 | Applied Materials, Inc. | Process for inhibiting slip and microcracking while forming epitaxial layer on semiconductor wafer |
-
1996
- 1996-07-18 JP JP18942296A patent/JP3216078B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6143629A (en) * | 1998-09-04 | 2000-11-07 | Canon Kabushiki Kaisha | Process for producing semiconductor substrate |
| US6335269B1 (en) | 1998-09-04 | 2002-01-01 | Canon Kabushiki Kaisha | Semiconductor substrate and method for producing the same |
| US6593211B2 (en) | 1998-09-04 | 2003-07-15 | Canon Kabushiki Kaisha | Semiconductor substrate and method for producing the same |
| KR100511900B1 (ko) * | 1999-06-28 | 2005-09-02 | 주식회사 하이닉스반도체 | 에스오아이 기판의 제조방법 |
| US6653209B1 (en) | 1999-09-30 | 2003-11-25 | Canon Kabushiki Kaisha | Method of producing silicon thin film, method of constructing SOI substrate and semiconductor device |
| JP2018093117A (ja) * | 2016-12-06 | 2018-06-14 | 株式会社Sumco | エピタキシャルウェーハの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3216078B2 (ja) | 2001-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0755068B1 (en) | Semiconductor substrate and process for production thereof | |
| KR100348513B1 (ko) | 반도체기판의 제작방법 | |
| US6593211B2 (en) | Semiconductor substrate and method for producing the same | |
| AU744654B2 (en) | Substrate and production method thereof | |
| US5453394A (en) | Process for preparing semiconductor substrate by bringing first and second substrates in contact | |
| KR100246902B1 (ko) | 반도체기판 및 그의 제작방법 | |
| KR100376658B1 (ko) | 반도체기판 및 그 형성방법 | |
| EP0558925B1 (en) | Method for controlling roughness on surface of monocrystal | |
| JP2901031B2 (ja) | 半導体基材及びその作製方法 | |
| JP2001168308A (ja) | シリコン薄膜の製造方法、ｓｏｉ基板の作製方法及び半導体装置 | |
| JP3216078B2 (ja) | 半導体基材及び半導体基材の製造方法 | |
| JP3697052B2 (ja) | 基板の製造方法及び半導体膜の製造方法 | |
| JP3733265B2 (ja) | 半導体基板の作製方法及び半導体膜の作製方法 | |
| JPH09102594A (ja) | 半導体基板及びその作製方法 | |
| JP3748499B2 (ja) | 半導体基板の作製方法 | |
| JP3748500B2 (ja) | 半導体基板の作製方法 | |
| TWI887466B (zh) | Soi晶圓之製造方法及soi晶圓 | |
| JP3293766B2 (ja) | 半導体部材の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070803 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080803 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080803 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090803 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090803 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130803 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |