JPH09101184A - 状態検出回路 - Google Patents

Abstract

(57)【要約】 【課題】 ソフトウェアの負担を軽減しつつ障害等が除
去されたかどうかを確認するすることのできる状態検出
回路を実現する。 【解決手段】 Ｍ個のグループに分けられたＮ個のセン
サに夫々対応してＮ個のラッチ回路を設け、対応するセ
ンサの状態を外部入力に応答してこのＮ個のラッチ回路
に夫々ラッチする。これらラッチ回路のラッチ出力をＮ
個のセンサの状態の対応するものと夫々比較する。これ
らの比較結果が不一致であることを示したものに対応す
るセンサが属するグループを特定し、この特定されたグ
ループに基づき特定の状態になっているセンサを特定す
る。 【効果】 ハードウェアで比較を行うので、ソフトウェ
アの負担を軽減できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は状態検出回路に関
し、特に機械等の各部に設けられているセンサの状態検
出回路に関する。

【０００２】

【従来の技術】一般に、ＦＡ（Ｆａｃｔｏｒｙ Ａｕｔ
ｏｍａｔｉｏｎ）を実現するための機械や装置（以下、
機械等と呼ぶ）には、数百個のセンサが設けられてお
り、これらセンサの状態に応じて各種の動作が行われ
る。機械等の内部にはＣＰＵ等が設けられており、この
ＣＰＵによってセンサの状態を常に監視している。

【０００３】一般に、機械制御においては、自動モード
と手動モードという２つのモードがある。機械を運用す
るにあたり、通常は自動モードを使用し、実行中に何か
障害が発生した場合に、手動モードで障害を取除き、取
除いた後で再度自動運転を継続する場合がある。このと
きに、停止した時点の状態に戻さずに自動運転を継続さ
せてしまい、新たな障害が発生してしまうことがある。

【０００４】このため、機械等に障害等が発生したとき
には、機械の動作を停止した上で修理等が行われる。そ
して、修理等の作業終了後には、障害等が除去されたか
どうかを確認する必要がある。

【０００５】この場合、機械等に障害等が発生した時点
で、ソフトウェア制御によって各センサの状態を取込ん
で記憶しておく。そして、この記憶内容と修理等の作業
終了後の各センサの状態とを比較することによって修理
等が正しく行われたかどうか、及び他の部分に障害が発
生していないかどうかを判断している。

【０００６】

【発明が解決しようとする課題】上述した従来技術にお
いては、ソフトウェア制御によって各センサの状態を取
込んで記憶し、修理後の各センサの状態と比較してお
り、ソフトウェアの負担が大きいという欠点がある。

【０００７】ところで、図２は特開平３―１５７８８号
公報に記載されているモードＣ相関処理方式の一例を示
すブロック図である。

【０００８】図において、入力された信号は、シリアル
／パラレル変換器（Ｓ／Ｐ）３１でパラレル信号に変換
され次段のラッチ回路３３に出力される。このラッチ回
路３３の出力は信号を一時保持するメモリ３５、排他的
論理和回路３７の一入力端に夫々入力される。メモリ３
５の出力は所定時間後の排他的論理和回路３７の他の入
力端に入力される。

【０００９】このように、シリアル／パラレル変換器３
１及びラッチ回路３３を介して排他的論理和回路３７に
入力される信号とメモリ３５に一時記憶された過去の信
号とを排他的論理和回路３７に入力することでビットの
変化を検出している。そして、この検出結果を次段の不
一致ビット数チェック器３９に入力することにより、検
出数が「１」以下即ち「０」又は「１」の場合には信号
の相関がとれたものと判断し、相関出力を与える。

【００１０】しかし、上述した特許公報に記載されてい
る従来技術では、シリアルデータをパラレルデータに変
換して一時記憶するためにメモリの書込みタイミング
が、データを受信した後に限定されているため、任意の
時点での状態を記憶することができない。このため、障
害等が除去されたかどうかを確認することができないと
いう欠点がある。

【００１１】本発明は上述した従来技術の欠点を解決す
るためになされたものであり、その目的はソフトウェア
の負担を軽減しつつ障害等が除去されたかどうかを確認
するすることのできる状態検出回路を提供することであ
る。

【００１２】

【課題を解決するための手段】本発明による状態検出回
路は、Ｎ個（Ｎは正の整数）のグループに分けられたＭ
個（Ｍは２以上の整数かつＭ＞Ｎ）のセンサに夫々対応
して設けられ対応するセンサの状態を外部入力に応答し
て夫々ラッチするＮ個のラッチ手段と、これらラッチ手
段のラッチ出力を前記Ｎ個のセンサの状態の対応するも
のと夫々比較するＮ個の比較手段と、前記Ｎ個の比較手
段のうち比較結果が不一致であることを示したものに対
応するセンサが属するグループを特定するグループ特定
手段とを含み、この特定されたグループに基づき前記状
態が特定の状態になっているセンサを特定するようにし
たことを特徴とする。

【００１３】

【発明の実施の形態】本発明の作用は以下の通りであ
る。

【００１４】Ｍ個のグループに分けられたＮ個のセンサ
に夫々対応してＮ個のラッチ回路を設け、対応するセン
サの状態を外部入力に応答してこのＮ個のラッチ回路に
夫々ラッチする。これらラッチ回路のラッチ出力をＮ個
のセンサの状態の対応するものと夫々比較する。これら
の比較結果が不一致であることを示したものに対応する
センサが属するグループを特定し、この特定されたグル
ープに基づき特定の状態になっているセンサを特定す
る。

【００１５】次に、本発明の実施例について図面を参照
して説明する。

【００１６】図１は本発明による状態検出回路の一実施
例の構成を示すブロック図である。

【００１７】図において、本発明の一実施例による状態
検出回路は、入力信号ａ―１〜ａ―ＮをＴＴＬ（Ｔｒａ
ｎｓｉｓｔｏｒ Ｔｒａｎｓｉｓｔｏｒ Ｌｏｇｉｃ）
レベルの信号に変換するレベル変換回路１―１〜１―Ｎ
と、入力状態読出しストローブ信号ｆ―１〜ｆ―Ｎの論
理レベルに応じてレベル変換後のＴＴＬレベルの入力信
号ｂ―１〜ｂ―Ｎをデータバス信号ｃとして出力する３
ステートバッファ２―１〜２―Ｎと、ラッチストローブ
信号ｈの入力に応答して入力信号ｂ―１〜ｂ―Ｎをラッ
チするラッチ回路４―１〜４―Ｎとを含んで構成されて
いる。

【００１８】また、本実施例による状態検出回路は、ラ
ッチ回路４―１〜４―Ｎの出力を入力信号ｂ―１〜ｂ―
Ｎと比較する比較器５―１〜５―Ｎと、比較結果読出し
ストローブ信号ｊの入力に応答して比較器５―１〜５―
Ｎからの比較結果信号ｋ―１〜ｋ―Ｎをデータバス信号
ｃとして出力する３ステートバッファ６と、機械等の各
部の制御をするＣＰＵ７と、このＣＰＵ７からのアドレ
スバス信号ｄ及び制御信号ｅから入力状態読出しストロ
ーブ信号ｆ―１〜ｆ―Ｎ、ラッチストローブ信号ｈ及び
比較結果読出しストローブ信号ｊを生成するＩ／Ｏ命令
デコード回路３とを含んで構成されている。

【００１９】本状態検出回路が搭載される機械等には図
示せぬＭ個のセンサが設けられているものとし、これら
センサがＮ個のグループに分けられているものとする。
そして、各グループに分けられたセンサの状態を示す信
号ａ―１〜ａ―Ｎがレベル変換回路１―１〜１―Ｎに入
力されている。つまり、レベル変換回路１―１〜１―Ｎ
は夫々複数のレベル変換回路を含んでおり、これらレベ
ル変換回路１―１〜１―Ｎに含まれているレベル変換回
路の合計数がセンサの個数Ｍに一致する。要するに、Ｍ
個のセンサに夫々対応してレベル変換回路が設けられ、
対応するセンサからの信号ａ―１〜ａ―Ｎを夫々ＴＴＬ
レベルに変換しているのである。

【００２０】レベル変換回路１―１〜１―Ｎにおいて変
換された信号ｂ―１〜ｂ―Ｎの信号線数はセンサの個数
Ｍに一致し、この総数Ｍの信号ｂ―１〜ｂ―Ｎは、ラッ
チ回路４―１〜４―Ｎ、比較器５―１〜５―Ｎ及び３ス
テートバッファ２―１〜２―Ｎに夫々入力されている。
つまり、ラッチ回路４―１〜４―Ｎは夫々複数のラッチ
回路を含んでおり、これらラッチ回路４―１〜４―Ｎに
含まれているラッチ回路の合計数がセンサの個数Ｍに一
致する。また、比較器５―１〜５―Ｎは夫々複数の比較
器を含んでおり、これら比較器５―１〜５―Ｎに含まれ
ている比較器の合計数がセンサの個数Ｍに一致する。さ
らにまた、３ステートバッファ２―１〜２―Ｎは夫々複
数の３ステートバッファを含んでおり、これら３ステー
トバッファ２―１〜２―Ｎに含まれている３ステートバ
ッファの合計数がセンサの個数Ｍに一致する。

【００２１】なお、データバス信号ｃのビット幅はＣＰ
Ｕが一度に処理できるビット数「１６」又は「３２」で
あるため、信号ａ―１〜ａ―Ｎの各ビット幅、信号ｂ―
１〜ｂ―Ｎの各ビット幅、信号ｇ―１〜ｇ―Ｎの各ビッ
ト幅も「１６」又は「３２」であるものとする。

【００２２】上述したように比較器５―１〜５―Ｎの夫
々の内部には複数の比較器が設けられているが、各比較
結果は比較器５―１〜５―Ｎの内部において論理和がと
られ、この論理和の結果が比較結果信号ｋ―１〜ｋ―Ｎ
として出力される。したがって、比較結果が不一致であ
ることを示した比較器に対応するセンサが属するグルー
プを特定することができるのである。

【００２３】したがって、機械等に障害等が発生した時
点で各センサからの信号をラッチ回路に記憶しておき、
この記憶内容と修理等の作業終了後の各センサの状態と
を比較することによって、作業が終了して正常状態に戻
った機械等内部のセンサの状態を確認することができ
る。つまり、修理等の作業の前後で比較結果信号ｋ―１
〜ｋ―Ｎの内容が変化していた場合は、その信号を出力
した比較器に対応するセンサが属するグループを特定で
きる。さらに、センサ単体の特定が必要な場合は、各３
ステートバッファ２―１〜２―Ｎを利用して特定すれば
良い。

【００２４】要するに、各比較器５―１〜５―Ｎからの
比較結果信号ｋ―１〜ｋ―Ｎをみれば、比較結果が不一
致であることを示したものに対応するセンサが属するグ
ループを特定することができるのである。

【００２５】次に、本回路の動作を詳細に説明する。

【００２６】入力信号ａ―１〜ａ―Ｎはレベル変換回路
１―１〜１―Ｎに入力され、ＴＴＬレベルの入力信号ｂ
―１〜ｂ―Ｎに変換されて出力される。このＴＴＬレベ
ル信号ｂ―１〜ｂ―Ｎは、３ステートバッファ２―１〜
２―Ｎと、ラッチ回路４―１〜４―Ｎと、比較器５―１
〜５―Ｎとに入力される。

【００２７】機械等において、故障等の異常が発生する
と、図示せぬ警報信号がＣＰＵ７に入力される。この警
報信号に応答してＣＰＵ７は、アドレスバス信号ｄと制
御信号ｅとを出力する。

【００２８】Ｉ／Ｏデコード回路３は、ＣＰＵ７から出
力されるアドレスバス信号ｄと制御信号ｅから入力状態
読出しストローブ信号ｆ―１〜ｆ―Ｎと、ラッチストロ
ーブ信号ｈと、比較結果読出しストローブ信号ｊを生成
する。状態読出しストローブ信号ｆ―１〜ｆ―Ｎは、そ
れぞれ３ステートバッファ２―１〜２―Ｎに入力され、
比較結果読出しストローブ信号ｊは３ステートバッファ
６に入力される。ラッチ回路４―１〜４―Ｎは入力され
たレベル変換後のＴＴＬレベルの入力信号ｂ―１〜ｂ―
Ｎをラッチストローブ信号ｈによりラッチして、ラッチ
出力信号ｇ―１〜ｇ―Ｎを出力する。

【００２９】比較器５―１〜５―Ｎは、ラッチ出力信号
ｇ―１〜ｇ―Ｎとレベル変換後の入力信号ｂ―１〜ｂ―
Ｎを入力して比較結果信号ｋ―１〜ｋ―Ｎを３ステート
バッファ６に対して出力する。入力状態読出しストロー
ブ信号ｆ―１〜ｆ―Ｎ、結果読出しストローブ信号ｊの
うち有効となった３ステートバッファ２―１〜２―Ｎ、
６の入力信号ｂ―１〜ｂ―Ｎ、信号ｋ―１〜ｋ―Ｎのい
ずれか１系統をデータバス信号ｃとして出力する。

【００３０】修理等の作業が終了したときに、ＣＰＵ７
及びＩ／Ｏデコード回路３によって結果読出しストロー
ブ信号ｊを有効にすることにより、信号ｋ―１〜ｋ―Ｎ
をデータバス信号ｃとして出力することができる。そし
て、この信号ｋ―１〜ｋ―Ｎの内容をみれば、修理等が
正常に終了したかどうかを判断することができる。

【００３１】すなわち、修理等の対象になった部分に関
連するセンサの現在の状態は、修理等が正常に終了して
いれば、ラッチされている内容（異常時のセンサの状
態）と一致しないはずである。したがって、一致してい
れば修理等が正常に終了していないことがわかるのであ
る。

【００３２】一方、修理等の対象になっていない部分に
関連するセンサの状態は、ラッチされている内容と一致
するはずである。したがって、不一致であればその部分
も異常状態であることがわかるのである。このとき、不
一致である部分を特定することができ、その部分の修理
等を続けて行うことができるのである。

【００３３】以上の構成により、パラレルで入力された
状態を任意の時点でラッチすることができる。また、比
較結果信号（一致、不一致）と現在のセンサの状態とを
選択して読出すことができる。

【００３４】このように、入力に左右されずに、ＣＰＵ
の制御によって任意の時点で状態を記憶できるラッチ回
路を付加することで、任意の時点でのパラレル入力状態
と現在の状態とを比較して結果を即座に判断できるので
ある。そして、ハードウェアで異常時の状態と現在の状
態との比較を行うので、ソフトウェアの負担を軽減でき
るのである。

【００３５】なお、センサ数Ｍ、グループ数Ｍの各数値
には、特に限定条件がないことは明らかである。また、
ＴＴＬレベルへの変換は必ずしも必要でないことは明ら
かである。

【００３６】

【発明の効果】以上説明したように本発明は、各センサ
の状態をラッチし、これらラッチ出力を現在のセンサの
状態と比較することにより、ソフトウェアの負担を軽減
することができるという効果がある。

【図面の簡単な説明】

【図１】本発明の実施例による状態検出回路の構成を示
すブロック図である。

【図２】従来の状態検出回路の構成を示すブロック図で
ある。

【符号の説明】

１―１〜１―Ｎ レベル変換回路 ２―１〜２―Ｎ、６ ３ステートバッファ ３ Ｉ／Ｏ命令デコード回路 ４―１〜４―Ｎ ラッチ回路 ５―１〜５―Ｎ 比較器 ７ ＣＰＵ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 Ｎ個（Ｎは正の整数）のグループに分け
   られたＭ個（Ｍは２以上の整数かつＭ＞Ｎ）のセンサに
   夫々対応して設けられ対応するセンサの状態を外部入力
   に応答して夫々ラッチするＮ個のラッチ手段と、これら
   ラッチ手段のラッチ出力を前記Ｎ個のセンサの状態の対
   応するものと夫々比較するＮ個の比較手段と、前記Ｎ個
   の比較手段のうち比較結果が不一致であることを示した
   ものに対応するセンサが属するグループを特定するグル
   ープ特定手段とを含み、この特定されたグループに基づ
   き前記状態が特定の状態になっているセンサを特定する
   ようにしたことを特徴とする状態検出回路。
2. 【請求項２】 前記センサは、機械等の各部に設けられ
   ていることを特徴とする請求項１記載の状態検出回路。
3. 【請求項３】 前記外部入力は、前記機械等の異常発生
   時に入力されることを特徴とする請求項２記載の状態検
   出回路。