JPH09101503A - 表示装置 - Google Patents

表示装置

Info

Publication number
JPH09101503A
JPH09101503A JP7282503A JP28250395A JPH09101503A JP H09101503 A JPH09101503 A JP H09101503A JP 7282503 A JP7282503 A JP 7282503A JP 28250395 A JP28250395 A JP 28250395A JP H09101503 A JPH09101503 A JP H09101503A
Authority
JP
Japan
Prior art keywords
active matrix
horizontal scanning
scanning control
image
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7282503A
Other languages
English (en)
Inventor
Yoshiharu Hirakata
吉晴 平形
Satoshi Teramoto
聡 寺本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP7282503A priority Critical patent/JPH09101503A/ja
Priority to US08/720,679 priority patent/US5877740A/en
Priority to TW085112008A priority patent/TW362162B/zh
Priority to KR1019960044474A priority patent/KR100321280B1/ko
Publication of JPH09101503A publication Critical patent/JPH09101503A/ja
Priority to US09/239,067 priority patent/US6320567B1/en
Priority to KR1019990014357A priority patent/KR100324580B1/ko
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3666—Control of matrices with row and column drivers using an active matrix with the matrix divided into sections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Video Image Reproduction Devices For Color Tv Systems (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

(57)【要約】 【目的】 アクティブマトリクス型の液晶表示装置にお
いて、水平走査制御を行う周辺回路の負担を軽減させ
る。 【構成】 １枚のガラス基板上に６つのアクティブマト
リクス領域１０３〜１０８が集積化されて配置された構
成において、水平走査制御回路１０１と１０２をそれぞ
れアクティブマトリクス領域１０３〜１０５、１０６〜
１０８に共通なものとして配置する。そして、水平走査
制御回路１０１と１０２とを異なるタイミングで動作さ
せ、アクティブマトリクス領域１０３〜１０５、１０６
〜１０８で形成される画像を合成して投影する。このよ
うにすることによって、一つの水平走査制御回路に要求
される水平走査周波数を表示される画面の水平走査周波
数の半分とすることができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本明細書で開示する発明は、投影
型の表示装置に関する。特に大画面表示を行うことがで
きる投影型の表示装置に関する。
【０００２】
【従来の技術】液晶を用いた表示装置（液晶表示装置と
称される）が知られている。この表示装置は、液晶の光
学的な特性を利用して、光を変調し像を形成するもので
ある。この液晶表示装置は、例えば水平方向に６４０画
素、垂直方向に４８０画素を有するようなマトリクス状
の画素領域を有している。
【０００３】一般的な表示方法としては、マトリクス状
に配置された各画素において順次走査しながら情報を書
込み、当該画素における液晶の光学応答を変化させてい
くことによって、画像表示を行う構成を有している。
【０００４】図５にｍ×ｎ行のマトリクス状に画素領域
が配置されたアクティブマトリクス型の液晶表示装置の
概要を示す。一般に行われる表示動作を以下に示す。ま
ず(0,0) 番地の画素に情報が書き込まれる。次に(1,0)
番地の画素に情報が書き込まれる。こうして次々に１行
目の各画素に対して情報が走査されながら書き込まれ
る。
【０００５】１行目に対する情報の書込みが終了する
と、次に２行目に対して同様に情報の書込みが行われ
る。こうして順次ｎ行目までの情報の書込みが行われ
る。この情報の書込において、右下隅の(m,n) 番地の画
素に対する情報の書込みが終了した時点で１画面の形成
が終了する。この１画面の形成を１フレームという。一
般には、このフレームが１秒間に３０回書き換えられ
る。
【０００６】上記のような動作を行う場合には、外付け
の外部回路（ＩＣチップで構成される）において、１水
平ライン分の画像データを蓄積し、各水平ライン毎にこ
の蓄積された画像データをアクティブマトリクス領域に
供給する方法が採用されている。なお、この方式は線順
次方式と呼ばれている。
【０００７】他方、さらに集積化を進めた構成として、
同一の基板（一般に石英基板やガラス基板が利用され
る）上にアクティブマトクス領域と周辺回路領域とを集
積化する構成が知られている。
【０００８】この構成は、薄型化及び小型化をより進め
ることができ、液晶パネルを利用する上で非常に有用な
構成を実現することができる。また作製コストを下げる
ことができる。
【０００９】しかし、水平走査を制御する回路に必要と
される動作周波数は(m×n ×30)(Ｈｚ）となるのでかな
りの高速動作が要求されることになる。例えば６４０×
４８０の画素を有するアクティブマトリクス領域の水平
走査を行うためには、水平走査制御回路として約１０Ｍ
Ｈｚの動作レートが要求される。
【００１０】しかしながら、現状の技術では、ガラス基
板上や石英基板上に薄膜トランジスタでもって１０ＭＨ
ｚというような周波数で動作する回路を構成することは
困難である。
【００１１】また、ガラス基板上や石英基板上に薄膜ト
ランジスタでもって形成された回路は、動作の安定性や
生産歩留りを考慮すると、なるべく低き周波数で動作さ
せることが望ましい。
【００１２】従って、アクティブマトリクス領域と周辺
回路とを同一基板上に集積化したアクティブマトリクス
型の液晶表示装置では、周辺回路の動作周波数、特に水
平走査周波数が大きく制限されることになる。この結
果、表示画面を特定の大きさ以上には大きくできないと
いう問題が生じてしまう。
【００１３】
【発明が解決しようとする課題】本明細書で開示する発
明は、周辺回路をも一体化した大画面のアクティブマト
リクス型の表示装置において、表示される画像の質を低
下させずに周辺回路に必要とされる動作周波数を低くす
る構成を提供することを課題とする。
【００１４】
【課題を解決するための手段】本明細書で開示する発明
の一つは、図１に具体的な例の一つを示すように、 画像を形成するための少なくとも２つのアクティブマ
トリクス領域１０３、１０６と、前記２つのアクティブ
マトリクス領域の水平走査制御をそれぞれ行う第１の水
平走査制御回路１０１と第２の水平走査制御回路１０２
と、前記２つのアクティブマトリクス領域の垂直走査制
御を共通に行う回路１０９と、が同一基板上に集積化さ
れた構成と、 前記少なくとも２つのアクティブマトリクス領域で形
成される画像を合成して投影する手段４０８（図４参
照）と、を有し、前記第１の水平走査制御回路と第２の
水平走査制御回路とは、投影される画像の水平走査周波
数の１／２の周波数で動作することを特徴とする。
【００１５】図１に示す構成は、ＲＧＢでなるカラー画
像を異なるアクティブマトリクス領域で形成するため
に、１０３〜１０５で示される組と１０６〜１０８で示
される組との計６個のアクティブマトリクス領域が配置
されている。しかし、モノクロ画像やカラーフィルター
を用いてカラー画像を１つのアクティブマトリクス領域
で形成する場合には、１０３と１０６のアクティブマト
リクス領域があれば事足りる。
【００１６】他の発明の構成は、上述の発明の構成にお
いて、異なる水平走査制御が行われるアクティブマトリ
クス領域の数を２個以上のｍ個としたものである。
【００１７】即ち、ｍを２以上の自然数として、 画像を形成するための少なくともｍ個のアクティブマ
トリクス領域と、前記ｍ個のアクティブマトリクス領域
の水平走査制御をそれぞれ行うｍ個の水平走査制御回路
と、前記ｍ個のアクティブマトリクス領域の垂直走査制
御を共通に行う回路と、が同一基板上に集積化された構
成と、 前記少なくともｍ個のアクティブマトリクス領域で形
成される画像を合成して投影する手段と、を有し、前記
ｍ個の水平走査制御回路は、投影される画像の水平走査
周波数の１／ｍの周波数で動作することを特徴とする。
【００１８】上記２つの構成において特徴とするのは、
それぞれの水平走査制御回路は異なるタイミングで動作
することである。
【００１９】また上記２つの構成において、隣合う画素
表示のタイミングが重ならないようにするために光学シ
ャッターによってそれぞれの画像を選択することもでき
る。
【００２０】また上記２つの構成において特徴とするの
は、投影される画像の水平方向における隣合う画素は、
それぞれ異なるアクティブマトリクス領域で形成される
ことである。このような構成とすることによって、一つ
の水平走査制御回路に必要とされる動作周波数を下げる
ことができる。
【００２１】他の発明の構成は、 画像を形成するための少なくとも２つのアクティブマ
トリクス領域と、前記２つのアクティブマトリクス領域
の水平走査制御をそれぞれ行う第１の水平走査制御回路
と第２の水平走査制御回路と、前記２つのアクティブマ
トリクス領域の垂直走査制御を共通に行う回路と、が同
一基板上に集積化された構成と、 前記少なくとも２つのアクティブマトリクス領域で形
成される画像を合成して投影する手段と、を有し、表示
される画像の所定の行において前記第１の水平走査制御
回路は奇数個目または偶数個目の画素に対する情報の書
込みを行い、前記第２の水平走査制御回路は偶数個目ま
たは奇数個目の画素に対する情報の書込みを行うことを
特徴とする。
【００２２】例えば図１に示す構成でいうならば、第１
の水平走査制御回路１０１は図３に示すようにＰ0,Ｐ2,
Ｐ4 ・・・というように表示される画像（画面）の奇数
個目の画素に対する情報の書込みを行い、第２の水平走
査制御回路１０２は図３に示すようにＰ1,Ｐ3,Ｐ5 ・・
・というように表示される画像（画面）の偶数個目の画
素に対する情報の書込みを行う。そして投影面で合成す
ることによって、図３（Ｃ）に示すように１行の表示を
行うことができる。
【００２３】他の発明の構成は、それぞれ異なる水平走
査制御回路で制御される複数のアクティブマトリクス領
域と、前記アクティブマトリクス領域で形成される画像
を合成して投影する手段と、を有し、投影される画像の
水平方向における隣合う画素は、異なるアクティブマト
リクス領域によって形成されることを特徴とする。
【００２４】上記構成の具体的な例を図１に示す。図１
に示す構成では、複数のアクティブマトリクス領域とし
て、１０３と１０６が配置されている。また、図１に示
す集積化した液晶パネルを利用した投影型の表示装置で
ある図４に示す装置は、４０８で示される各アクティブ
マトリクス領域で形成された画像を合成する光学系４０
８を備えている。
【００２５】図１に示す構成を利用すると、水平方向に
おける隣合う画素（表示面での画素）に対する情報の書
込みは、１０３〜１０５で示されるアクティブマトリク
ス群と１０６〜１０８で示されるアクティブマトリクス
群とで交互に行われることになる。
【００２６】他の発明の構成は、それぞれ異なる垂直走
査制御回路で制御される複数のアクティブマトリクス領
域と、前記アクティブマトリクス領域で形成される画像
を合成して投影する手段と、を有し、投影される画像の
垂直方向における隣合う画素は、異なるアクティブマト
リクス領域によって形成されることを特徴とする。
【００２７】上記構成は、一般には行われていないが、
縦方向に走査が行われるようにした場合に利用される構
成である。
【００２８】
【作用】まず同一基板上にｍ個（組）のアクティブマト
リスク領域と、このｍ個（組）のアクティブイマトリク
ス領域を駆動する複数の周辺回路とを集積化させた構成
を採用する。なおｍは２以上の自然数である。
【００２９】そして１水平ライン（１行）を構成する各
画素の画像データを前記ｍ個（組）のアクティブマトリ
クス領域で分割して形成する。
【００３０】例えば、図１に示すように２つのアクティ
ブマトリクス領域１０３と１０６を用いて１ライン分の
画像を形成する場合、第１のアクティブマトリクス領域
１０３で奇数個目の画素の像を順次走査しながら表示す
る。また第２のアクティブマトリクス領域１０６で偶数
個目の画素の像を順次走査しながら表示する。
【００３１】即ち、ｊ番目の水平ラインで考えて、第１
のアクティブマトリクス領域１０３を用いて、実際に表
示される１水平ラインの(0,j),(2,j),(4,j),(6,j) ・・
・(2i,j)番地の画素に対する情報の書込みを行い。第２
のアクティブマトリクス領域１０６を用いて、実際に表
示される１水平ラインの(1,j),(3,j),(5,j),(7,j) ・・
・(2i+1,j)番目の画素に対する情報の書込みを行う。
（但しｊ＝０、１、２・・・）
【００３２】そしてこの２つのアクティブマトリクス領
域で形成される像を適時タイミングを選択して投影面で
合成する。すると、実際の投影面においては、水平ライ
ンは(0,j),(1,j),(2,j),(3,j) ・・・(i,j) と順次走査
されて表示されることになり、画像を表示することがで
きる。
【００３３】この際、各アクティブマトリクス領域に必
要とされる水平走査周波数は、１つのアクティブマトリ
クス領域で(0,j),(1,j),(2,j),(3,j) ・・・(i,j) と順
次走査する場合に比較して１／２となる。これは、一つ
のアクティブマトリクス領域における情報の書込みの負
担が半分になるからである。
【００３４】即ち、水平走査制御回路１０１及び１０２
に必要とされる水平走査周波数は、実際に表示される画
面の水平走査周波数の半分で済むことになる。
【００３５】このような原理により、個々に水平走査制
御を行うアクティブマトリクス領域の数（組）をｍ個
（組）とすることによって、１つ（１組）のアクティブ
マトリクス領域で画像を投影する場合に比較して必要と
される水平走査周波数を１／ｍとすることができる。
【００３６】
【実施例】
〔実施例１〕図１に本実施例の概略の構成を示すブロッ
ク図を示す。図１には、ＲＧＢの画像をそれぞれ形成す
る３つ１組の構成を２組集積化した構成が示されてい
る。そして、この２組のＲＧＢの像を形成するアクティ
ブマトリクス領域でもって、一つの走査線を構成する画
素を一つおきに形成し、１組当たりのアクティブマトリ
クス領域に必要とされる水平走査周波数を１／２とする
ことを特徴とする。
【００３７】また図１に示す構成が特徴とするのは、複
数のアクティブマトリクス領域を同一の水平走査制御回
路および垂直走査制御回路で制御する点にある。このよ
うな構成を採用し、さらに同一基板上に複数のアクティ
ブマトリクス回路と水平および垂直走査制御回路とを集
積化したものとすることによって、全体の構成の小型化
や簡略化、さらには作製コストの低減を計ることができ
る。
【００３８】図１に示す構成においては、アクティブマ
トリクス領域１０３で光学変調されるＲ画像と、アクテ
ィブマトリクス領域１０４で光学変調されるＧ画像と、
アクティブマトリクス領域１０５で光学変調されるＢ画
像とが組となってカラー像を構成する。
【００３９】またアクティブマトリクス領域１０６で光
学変調されるＲ’画像と、アクティブマトリクス領域１
０７で光学変調されるＧ’画像と、アクティブマトリク
ス領域１０８で光学変調されるＢ’画像とが組となって
他の一つのカラー像を構成する。
【００４０】図１に示す構成においては、水平走査制御
回路１０２によって、Ｒ画像の光学変調を行う１０３で
示されるアクティブマトリクス領域と、Ｇ画像の光学変
調を行う１０４で示されるアクティブマトリクス領域
と、Ｂ画像の光学変調を行う１０５で示されるアクティ
ブマトリクス領域の水平走査制御が同時に行われる。
【００４１】また水平走査制御回路１０２によって、
Ｒ’画像の光学変調を行う１０６で示されるアクティブ
マトリクス領域とＧ’画像の光学変調を行う１０７で示
されるアクティブマトリクス領域とＢ’画像の光学変調
を行う１０８で示されるアクティブマトリクス領域の水
平走査制御が同時に行われる。
【００４２】また垂直走査制御回路１０９によって、Ｒ
画像の光学変調を行う１０３で示されるアクティブマト
リクス領域と、Ｒ’画像の光学変調を行う１０６で示さ
れるアクティブマトリクス領域の垂直走査制御が同時に
行われる。
【００４３】また垂直走査制御回路１１０によって、Ｇ
画像の光学変調を行う１０４で示されるアクティブマト
リクス領域と、Ｇ’画像の光学変調を行う１０７で示さ
れるアクティブマトリクス領域の垂直走査制御が同時に
行われる。
【００４４】また垂直走査制御回路１１１によって、Ｂ
画像の光学変調を行う１０５で示されるアクティブマト
リクス領域と、Ｂ’画像の光学変調を行う１０８で示さ
れるアクティブマトリクス領域の垂直走査制御が同時に
行われる。
【００４５】図１に示す構成が特徴とするのは、１０３
〜１０５で示されるＲＧＢの組のアクティブマトリクス
領域の垂直走査制御と、１０９〜１１１で示されるＲ’
Ｇ’Ｂ’の組のアクティブマトリクス領域の垂直走査制
御とが、そのタイミングをずらした状態で行われること
である。即ち、水平走査制御回路１０１と水平走査制御
回路１０２とはタイミングのずれた動作を行う。一方、
垂直走査制御回路１０９〜１１１は全て同じタイミング
で動作を行う。
【００４６】図１に示す構成において、水平走査制御回
路の動作は、１００で示される回路において生成される
ＣＬＫＨＡとＣＬＫＨＢによって制御される。ＣＬＫＨ
Ａは１０３〜１０５で示されるＲＧＢの組のアクティブ
マトリクス領域群の水平走査を制御する動作クロックで
ある。ＣＬＫＨＢは１０６〜１０８で示されるＲ’Ｇ’
Ｂ’の組のアクティブマトリクス領域群の水平走査を制
御する動作クロックである。
【００４７】ＣＬＫＨＡとＣＬＫＨＢの信号は、回路１
００の働きによって、図２に示すようにＣＬＫＨに対し
て１／２の周波数又はＣＬＫＨの位相分ずれたものとな
っている。
【００４８】垂直走査制御の方は、全てのアクティブマ
トリクス領域において同じ動作が行われる。即ち、ＣＬ
ＫＶ（垂直走査制御回路の動作クロック）によって、Ｖ
ＳＴＡ（垂直走査タイミングイネーブル信号）が打ち抜
かれ、例えば１０３のアクティブマトリクス領域の(m,
0) の行（第１行目）〜(m,n) の行（第ｎ行目）までの
走査が順次進行する。ＣＬＫＶとＶＳＴＡとは、全ての
アクティブマトリクス領域において同じタイミングで入
力され、上記の垂直走査は、全てのアクティブマトリク
ス領域において同時に進行する。
【００４９】以下に図１に示す構成の具体的な動作の例
を説明する。まず垂直走査制御回路１０９のフリップフ
ロップ回路１１２において、図示しないＣＬＫＶ（垂直
走査制御回路の動作クロック）信号の立ち上がりエッジ
によって、ＶＳＴＡ（垂直走査タイミングイネーブル信
号）が打ち抜かれる。この結果、１０９〜１１１で示さ
れる各垂直走査制御回路のｎ＝１個目のフリップフロッ
プ回路１１２の入力部はＨ（論理レベルでHigh）の状態
となる。
【００５０】フリップフロップ回路は、２つの安定状態
をとる回路である。例えばフリップフロップ回路の出力
がＬのレベルにあり、かつ入力がＨのレベルにある状態
において、クロック信号の立ち上がりエッジが入力する
と、その出力はＨのレベルに変化する。そして次にクロ
ック信号の立ち上がりエッジが入力すると、出力がＬの
レベルに変化する。なお図示しないが、各フリップフロ
ップ回路には、シーケンサもしくはパワーオン回路等よ
り、ＣＬＫＨに同期もしくは非同期してリセット信号が
入力される。
【００５１】また次のクロック信号の立ち上がりエッジ
が入力しない限り、出力レベルはＨの状態に維持され
る。なお、入力がＬのレベルの状態において、クロック
のエッジが入力しても、出力はＬのままである。
【００５２】即ち、垂直走査制御回路１０９のｎ＝１個
目のフリップフロップ回路１１２でＶＳＴＡからＨの信
号が入力した状態において、ＣＬＫＶがフリップフロッ
プ回路１１２に入力することにより、フリップフロップ
回路１１２の出力はＨのレベルへと変化する。
【００５３】この結果、Ｙ0 行目のゲイト信号線１２５
がＨの信号レベルとなる。そして、アクティブマトリク
ス領域１０３と１０６の第０行目の全ての薄膜トランジ
スタがＯＮ状態となる。即ち、アクティブマトリクス領
域１０３と１０６における(0,0),(0,1) ・・・(m,0) の
番地で示される薄膜トランジスタが全てＯＮ状態とな
る。
【００５４】ここでは、１０３と１０６で示されるアク
ティブマトリクス領域を例にとり説明を加えたが、他の
アクティブマトリクス領域１０４と１０７、さらに１０
５と１０８の第０行目のゲイト信号線が全てＨのレベル
になる。
【００５５】この状態において、ＣＬＫＨＡとＣＬＫＨ
Ｂとが、図２に示すようなタイミングで供給される。図
６にＣＬＫＨとＣＮＴφとＣＬＫＨＡとＣＬＫＨＢとの
関係の一覧を示す。
【００５６】本実施例においては、図２に示すようにＣ
ＬＫＨＡとＣＬＫＨＢの２つの動作クロックが交互に有
効なエッジを印加するように設定されている。
【００５７】従ってまずフリップフロップ回路１１３に
おいて、ＣＬＫＨＡの立ち上がりエッジによってＨＳＴ
Ａ（水平走査タイミングイネーブル信号）が打ち抜か
れ、画像サンプリング信号線１１４がＨのレベルにな
る。この１１４に流れる画像サンプリング信号は図２の
Ａ0 で示されるような信号となる。
【００５８】この画像サンプリング信号線１１４がＨの
レベルになることによって、サンプリングホールド回路
１１５において、画像データ線１１８に流れる画像デー
タ（図２にそのタイミングをdataＡとして図示）が取り
込まれる。
【００５９】なお画像データ線１１８に流れる画像デー
タもＣＬＫＨＡに同期して制御されている。一方、アク
ティブマトリクス領域１０６〜１０８に供給される画像
データはＣＬＫＨＢに同期して制御されている。
【００６０】サンプリングホールド回路１１５に画像デ
ータ線１１８から画像データが取り込まれることによ
り、画像信号線１１９（薄膜トランジスタのソースに接
続されている）に画像データが流れる。そして、アクテ
ィブマトリクス領域１０３の(0,0),(0,1) ・・・(0,n)
で示される番地の薄膜トランジスタのソースに所定のデ
ータ信号が加わる状態が実現される。
【００６１】この状態においては、(0,0),(1,0) ・・・
(m,0) で示される番地の薄膜トランジスタのゲイト電極
に信号電圧が印加され、それらの薄膜トランジスタがＯ
Ｎの状態となっている。従って、ここでは(0,0) 番地の
薄膜トランジスタが動作し、(0,0) 番地の画素電極に所
定の情報が書き込まれることになる。
【００６２】この情報が書き込まれている時間は、図２
のＡ0 で示される信号がＨの状態にあり、このＡ0 で示
される信号に基づいてサンプリングホールド回路１１５
においてdataＡで示される画像データが取り込まれる時
間である。本実施例においては、画像データも水平走査
に合わせて１２１や１２２のフリップフロップ回路にお
いてそのタイミングを決められている。従って、実質的
に情報の書込みはＰ0,Ｐ2,Ｐ4 ・・・で示されるdataＡ
のタイミングで示されると考えてよい。
【００６３】(0,0) 番地への情報の書込みは、次のＣＬ
ＫＨＡの立ち上がりエッジがフリップフロップ回路１１
３に入力することによって終了する。即ち、次のＣＬＫ
ＨＡの立ち上がりエッジがフリップフロップ回路１１３
に入力することによって、フリップフロップ回路１１３
の出力がＬレベルとなり、画像サンプリング信号線１１
４はＬのレベルとなる。そして、サンプリングホールド
回路１１５における画像データの取込みが行われなくな
り、(0,0) 番地の薄膜トランジスタのソースへの所定の
信号電圧の印加が行われなくなる。この結果、(0,0) 番
地への情報の書込みは行われなくなる。
【００６４】一方、フリップフロップ回路１１３の出力
がＬレベルへと変化するのと同時にフリップフロップ回
路１１６の出力はＨレベルへと変化する。この結果、画
像サンプリング信号線１１７がＨレベルとなる。
【００６５】即ち、ＣＬＫＨＡの次のクロックがくるま
での間、画像サンプリング信号線１１４はＨのレベルで
あり、画像サンプリング信号線１１７はＬのレベルであ
る。ここで、ＣＬＫＨＡの次のクロックの立ち上がりエ
ッジがフリップフロップ回路１１６に入力することによ
って、画像サンプリング信号線１１４はＬのレベルとな
り、画像サンプリング信号線１１７はＨのレベルへと変
化する。
【００６６】そして(1,0) 番地の画素電極に所定の画像
データの書込みが行われることになる。このようにして
(2,0) 番地、(3,0) 番地、(4,0) 番地、(m,0) 番地と情
報の書込みは次々に行われていく。
【００６７】この情報の書込みは、図１のフリップフロ
ップ回路１１３の出力Ａ0 （図２参照）がＨの期間に画
像データＰ0(図２のdateＡ参照）が(0,0) 番地の画素に
書き込まれ、フリップフロップ回路１１６の出力Ａ2 が
Ｈの期間に画像データＰ2 が(0,1) 番地の画素に書き込
まれ、というように順次行われる。
【００６８】他方、水平走査制御回路１０２には、画像
サンプリング信号線１１４に供給される信号が水平走査
タイミングイネーブル信号として入力する。そしてこの
信号が図２に示すようなタイミングで供給されるＣＬＫ
ＨＢによって打ち抜かれ、Ｂ1 で示されるような水平走
査信号のレベルに画像サンプリング信号線１２０がな
る。
【００６９】この動作は、フロップフリップ回路１０２
において、ＣＬＫＨＢによってＡ0で示される信号が打
ち抜かれ、Ｂ1 で示される信号が生成されると理解する
こともできる。
【００７０】図２に示すように水平走査を制御する動作
クロックであるＣＬＫＨＡとＣＬＫＨＢとは、その位相
が１／２の周波数分だけ又はＣＬＫＨの位相分だけずれ
ている。よって、水平走査信号もＡ0 とＢ0 とで示され
るように１／２の周波数分だけ又はＣＬＫＨの位相分ず
れた状態となる。
【００７１】即ち、アクティブマトリクス領域１０３の
(0,0) 番地の画素に情報の書込みが行われている最中に
アクティブマトリクス領域１０６の(0,0) 番地の画素に
情報の書込みが開始される。そしてアクティブマトリク
ス領域１０６の(0,0) 番地の画素に情報の書込みが行わ
れてれる最中にアクティブマトリクス領域１０３の(1,
0) 番地の画素に情報の書込みが開始される。
【００７２】このようにして２つのアクティブマトリク
ス１０３と１０６とにおいて、一つの列における画素へ
の情報の書込みが交互に順次、その一部が重なり合った
タイミングで行われていく形になる。即ち、図２にＰ0,
Ｐ1,Ｐ2,Ｐ3,Ｐ4 ・・・と示されるように交互にそれぞ
れのアクティブマトリクス領域において情報の書込みが
行われていく。
【００７３】第１行目への情報の書込みが終了すると、
ＣＫＬＶ（垂直走査制御回路の動作クロック）の次のパ
ルスの立ち上がりエッジによって、フリップフロップ回
路１１２の出力がＬのレベルとなり、ゲイト信号線１２
５はＬのレベルとなる。従って、Ｙ0 行の薄膜トランジ
スタは全てＯＦＦとなる。即ち、アクティブマトリクス
領域１０３と１０６の(0,0),(1,0),・・・(m,0) の番地
で示される画素の薄膜トランジスタが全てＯＦＦとな
る。
【００７４】またこの時、フリップフロップ回路１２３
の出力がＨのレベルとなる。そしてＹ1 の行の薄膜トラ
ンジスタが全てＯＮとなる。即ち、アクティブマトリク
ス領域１０３と１０６の(0,1),(1,1),・・・(m,1) 番地
で示される画素の薄膜トランジスタが全てＯＮとなる。
【００７５】そして、アクティブマトリクス領域１０３
と１０６の領域のＹ1 の行において、Ｙ0 行の場合と同
様な動作が行われる。こうして順次画素への情報の書込
みが行われていく。
【００７６】このような動作は、アクティブマトリクス
領域１０４と１０７、１０５と１０８においても同様に
行われる。
【００７７】１０３と１０４と１０５のアクティブマト
リクス領域で形成される画像を適当な光学系を用いて合
成し、適当な投影面に投影するとカラー画像を得ること
ができる。一方、１０６と１０７と１０８のアクティブ
マトリクス領域で形成される画像を適当な光学系を用い
て合成し、適当な投影面に投影するとこれもまたカラー
画像を得ることができる。
【００７８】図３（Ａ）に１０３と１０４と１０５のア
クティブマトリクス領域で形成される画像を合成し投影
した場合の水平走査の状態を模式的に示す。また、図３
（Ｂ）に１０６と１０７と１０８のアクティブマトリク
ス領域で形成される画像を合成し投影した場合の水平走
査の状態を模式的に示す。なお、２つの投影画像は、そ
れぞれの画素の水平方向の間隔が適当なものとなるよう
に設定する。
【００７９】この２つのカラー画像を重ね合わせた場合
を考える。即ち１０３〜１０８で示される６つのアクテ
ィブマトリクス領域を適当な光学系を用いて合成し、投
影面に投影した場合を考える。
【００８０】すると、図３（Ｃ）に示すような表示が行
われる状態となる。この表示は、図2のdetaＡとdetaＢ
とで示されるタイミングが重ね合わされた状態でもって
行われる。即ち、まずＰ0 の画素表示が行われ、その表
示が行われている最中にＰ1の画素表示が行われ、さら
にＰ1 の画素表示が行われている最中にＰ2 の画素表示
が行われ、というようにして水平走査が順次行われてお
く。
【００８１】図４に示すのは、図１に示す集積化された
アクティブマトリクス領域を有する液晶パネル４０７を
用いて構成された投影型の液晶表示装置である。
【００８２】図４に示す投影型の液晶表示装置は、筐体
４００内に光源４０１、光源４０１からの光をＲＧＢの
画像用の光に分光するハーフミラー４０２、光源４０１
からの光をＲ’Ｇ’Ｂ’の画像用の光に分光するミラー
４０３を備えている。
【００８３】ハーフミラー４０２からの光はダイクロイ
ックミラー４０４でＢ（青）に対応する波長分布を有す
る光にまず分光され、さらにダイクロックミラー４０５
でＧに対応する波長分布を有する光に分光され、さらに
ダイクロイックミラー４０６でＲに対応する波長分布を
有する光に分光される。
【００８４】また図面におけるダイクロイックミラー４
０４〜４０６の向う側には、同様なダイクロックミラー
が配置されており、ミラー４０３からの光をＲＧＢの光
に分光する構造となっている。
【００８５】集積化された液晶パネル４０７は、制御回
路４１１でもって制御される。制御回路４１１は、図１
に示すＣＬＫＨＡやＣＬＫＨＢさらにはＨＳＴＡ等の信
号を制御する回路（図１の１２４で示される部分の回
路）を有している。なお、液晶パネルの動作自体は前述
した通りである。
【００８６】集積化された液晶パネル４０７で光学変調
された像は、ＲＧＢとＲ’Ｇ’Ｂ’の２組の像となる。
即ち、図１に示す１０３〜１０５のアクティブマトリク
ス回路で光学変調されるＲＧＢの画像と、１０６〜１０
８のアクティブマトリクス回路で光学変調されるＲ’
Ｇ’Ｂ’の画像とが形成される。
【００８７】液晶パネル４０７で光学変調された各画像
は、光学系４０８を介して投影される。そしてミラー４
０９によって反射されて投影面（スクリーン）４１０に
投影され結像する。
【００８８】このようにして投影面４１０においては、
マトリクス状に配置された画素において１列毎に順次画
素領域への情報の書込み（表示）が行われる状態とな
る。即ち、図３（Ｃ）に示すように、一つの行において
は、Ｐ0,Ｐ1,Ｐ2,Ｐ3 ・・・というように順次表示が行
われる状態となる。
【００８９】このような動作において、水平走査制御回
路１０１は実際に表示される画素の数（１行の画素の
数）の半分の画素に対して情報の書込みを行えばよい。
そして実際の表示速度の半分の動作速度で動作すればよ
い。これは、１０１と１０２で示される２つの水平走査
制御回路が、図２のＣＬＫＨＡとＣＬＫＨＢとで示され
る動作クロックによって交互に動作すればよいからであ
る。
【００９０】ここでは、１つの画像を表示するのに、２
つの水平走査制御回路を利用する場合を示した。しか
し、合成する像をＲＧＢ、Ｒ’Ｇ’Ｂ’、Ｒ''Ｇ''Ｂ''
と３組として、それぞれを水平走査制御回路で制御し、
各水平走査制御回路をＣＬＫＨＡとＣＬＫＨＢとＣＬＫ
ＨＣで制御することもできる。この場合、１つあたりの
水平走査制御回路の動作速度は、実際の表示画面の水平
走査速度に比較して１／３とすることができる。
【００９１】ここでは、ＲＧＢの画像を異なるアクティ
ブマトリクス領域で形成する例を示した。しかし、カラ
ーフィルターを用いて１つのアクティブマトリクス領域
でもってカラー画像を形成する構成としてもよい。この
場合、１０９〜１１１で示されるような垂直走査制御回
路は１つでよい。
【００９２】以上の実施例においては、点順次走査を行
わす構成を主に説明した。しかし、この構成及び動作方
法を利用して線順次走査を行わすことも可能である。
【００９３】以上説明した構成は水平走査制御回路と垂
直走査制御回路とをシフトレジスタ回路で構成した場合
の例である。しかし、カウンターデコーダー方式を利用
してもよい。
【００９４】〔実施例２〕本実施例は、特に高速で水平
走査制御を行う必要がある構成に有効なものとなる。図
７に示すのは、レンチキュラーレンズ（またはレンチキ
ュラースクリーン）を用いて立体画像や複数の画像を同
時に表示する場合の原理図である。
【００９５】レンチキュラーレンズは、異なる角度から
見ることによって、表示面上の異なる位置が見える機能
を有するものである。レンチキュラーレンズを用いる
と、右目と左目とで異なる画像を見ることができたり、
複数の人が異なる画像を同時に見ることができる。
【００９６】しかしレンチキュラーレンズを用いた場
合、表示する画像の数を増やさなくてはならなので、水
平方向（行方向）の解像度が低下してしまう。この現象
を抑制するには、水平方向の画素数を細かくし、さらに
その数を増やす必要がある。またそれに対応させて水平
走査周波数を高くする必要がある。
【００９７】そこで本実施例に示す構成においては、本
明細書に開示する発明を利用することにより、表示画面
の水平走査周波数を高めるものである。
【００９８】即ち、図１に示す集積化された液晶パネル
を用いて、図７のａ〜ｃにＡと画像を形成し、ｅ〜ｇに
Ｂという画像を表示させる場合を考える。なお、ｄはＡ
の画像とＢの画像とのクロストークを下げるために白ま
たは黒または適当な背景色の表示をさせる領域である。
【００９９】このような表示方法は、レンチキュラーレ
ンズの光学設計を適当に行うことにより、Ａの画像とＢ
の画像を左右の目でそれぞれ見て立体画像を見ることが
できる構成や、異なる視点から複数の人がＡの画像とＢ
の画像をそれぞれ個別に見ることができる構成に利用す
ることができる。
【０１００】図７に示すような表示方法を採用した場
合、水平方向の走査はａ〜ｇへと順次進行していく。そ
して、２つの画像の表示をその水平解像度を下げずに行
わせるために水平走査周波数を高める必要がある。
【０１０１】そこで本明細書で開示する発明である水平
方向におけるアクティブマトリクス領域をｍ個用いる方
法を利用する。すると、１つのアクティブマトリクス領
域を利用して図７に示すような表示を行う場合に比較し
て、一つの水平走査制御回路に必要とされる水平走査周
波数を１／ｍとすることができる。こうして、図７に示
すような表示方法を採用しても高解像度を有する表示を
行わすことができる。
【０１０２】〔実施例３〕本実施例は、時分割表示によ
り複数の画像を表示したり、立体画像を得る場合に本明
細書で開示する発明を利用する例である。時分割表示を
行う場合、それだけ多くの情報を表示しなければならな
くなるので、当然水平走査周波数を高くすることが要求
される。
【０１０３】このような場合も例えば図１に示す集積化
された液晶パネルにおいて、集積化するアクティブマト
リクス領域に数をｍ×３（この場合ｍは３以上の自然数
とする）個とし、ｍ個の水平走査制御を順次ずらして行
わすことにより、一つの水平走査制御回路に必要とされ
る水平走査周波数を表示される画面の水平走査周波数の
１／ｍとすることができる。このようにして時分割画面
の解像度を高めることができる。
【０１０４】
【発明の効果】本明細書で開示する発明を利用すること
で、周辺回路をも一体化した大画面のアクティブマトリ
クス型の表示装置において、表示される画像の質を低下
させずに周辺回路に必要とされる動作周波数を低くする
ことができる。
【０１０５】また各水平走査制御回路は、一つのクロッ
クによって制御されるので、構成を単純化することがで
き、またその信頼性を高めることができる。具体的に
は、水平走査制御回路の配線パターンを簡略化すること
ができる。また水平走査制御回路において複数のクロッ
クの干渉が生じることがないので、誤動作を防ぎその信
頼性を高めることができる。
【０１０６】また複数の画像を重ね合わせることになる
ので、表示を高輝度で高微細なものとすることができ
る。
【０１０７】本明細書で開示する発明は、表示画面にお
ける水平走査周波数を高めることができるものであり、
普通の２次元表示のみではなく３次元表示に利用するこ
ともできる。例えば、レンチキュラーレンズや時分割表
示を利用して３次元表示を行う場合に必要とされる水平
走査周波数の増加を水平走査制御回路に負担をかけずに
実現することができる。
【図面の簡単な説明】
【図１】 集積化された液晶パネルの構成を示す図。
【図２】 図１に示す液晶パネルを動作させる場合のタ
イミングチャートを示す図。
【図３】 表示が行われる画面の状態を示す模式図。
【図４】 投影型の表示装置の概略を示す図。
【図５】 液晶表示装置における従来からの方法による
表示方法を示す図。
【図６】 表示行うための信号間の関係を示す図。
【図７】 レンチキュラーレンズを用いた表示方法を示
す原理図。
【符号の説明】
１０１、１０２ 水平走査制御回路 １０３、１０４、１０５ アクティブマトリクス回路 １０６、１０７、１０８ アクティブマトリクス回路 １０９、１１０、１１１ 垂直走査制御回路 １１２、１１３ フリップフロップ回路 １１４ 画像サンプリング信号線 １１５ サンプリングホールド回路 １１６ フリップフロップ回路 １１７ 画像サンプリング信号線 １１８ 画像データ線 １１９ 画像信号線 １２０ 画像サンプリング信号線 １２１、１２２ フリップフロップ回路 １２３ フリップフロップ回路

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】画像を形成するための少なくとも２つの
    アクティブマトリクス領域と、 前記２つのアクティブマトリクス領域の水平走査制御を
    それぞれ行う第１の水平走査制御回路と第２の水平走査
    制御回路と、 前記２つのアクティブマトリクス領域の垂直走査制御を
    共通に行う回路と、 が同一基板上に集積化された構成と、 前記少なくとも２つのアクティブマトリクス領域で形
    成される画像を合成して投影する手段と、 を有し、 前記第１の水平走査制御回路と第２の水平走査制御回路
    とは、投影される画像の水平走査周波数の１／２の周波
    数で動作することを特徴とする表示装置。
  2. 【請求項２】ｍを２以上の自然数として、 画像を形成するための少なくともｍ個のアクティブマ
    トリクス領域と、 前記ｍ個のアクティブマトリクス領域の水平走査制御を
    それぞれ行うｍ個の水平走査制御回路と、 前記ｍ個のアクティブマトリクス領域の垂直走査制御を
    共通に行う回路と、 が同一基板上に集積化された構成と、 前記少なくともｍ個のアクティブマトリクス領域で形
    成される画像を合成して投影する手段と、 を有し、 前記ｍ個の水平走査制御回路は、投影される画像の水平
    走査周波数の１／ｍの周波数で動作することを特徴とす
    る表示装置。
  3. 【請求項３】請求項１または請求項２において、それぞ
    れの水平走査制御回路は異なるタイミングで動作するこ
    とを特徴とする表示装置。
  4. 【請求項４】請求項１または請求項２において、それぞ
    れのアクティブマトリクス領域で形成される像は、光学
    シャッターによってそれぞれ選択されて投影されること
    を特徴とする表示装置。
  5. 【請求項５】請求項１または請求項２において、投影さ
    れる画像の水平方向における隣合う画素は、それぞれ異
    なるアクティブマトリクス領域で形成されることを特徴
    とする表示装置。
  6. 【請求項６】画像を形成するための少なくとも２つの
    アクティブマトリクス領域と、 前記２つのアクティブマトリクス領域の水平走査制御を
    それぞれ行う第１の水平走査制御回路と第２の水平走査
    制御回路と、 前記２つのアクティブマトリクス領域の垂直走査制御を
    共通に行う回路と、 が同一基板上に集積化された構成と、 前記少なくとも２つのアクティブマトリクス領域で形
    成される画像を合成して投影する手段と、 を有し、 表示される画像の所定の行において前記第１の水平走査
    制御回路は奇数個目または偶数個目の画素に対する情報
    の書込みを行い、前記第２の水平走査制御回路は偶数個
    目または奇数個目の画素に対する情報の書込みを行うこ
    とを特徴とする表示装置。
  7. 【請求項７】それぞれ異なる水平走査制御回路で制御さ
    れる複数のアクティブマトリクス領域と、 前記アクティブマトリクス領域で形成される画像を合成
    して投影する手段と、 を有し、 投影される画像の水平方向における隣合う画素は、異な
    るアクティブマトリクス領域によって形成されることを
    特徴とする表示装置。
  8. 【請求項８】請求項７において、水平走査制御回路と複
    数のアクティブマトリクス領域とは同一の基板上に集積
    化されて構成されていることを特徴とする表示装置。
  9. 【請求項９】それぞれ異なる垂直走査制御回路で制御さ
    れる複数のアクティブマトリクス領域と、 前記アクティブマトリクス領域で形成される画像を合成
    して投影する手段と、 を有し、 投影される画像の垂直方向における隣合う画素は、異な
    るアクティブマトリクス領域によって形成されることを
    特徴とする表示装置。
  10. 【請求項１０】請求項９において、垂直走査制御回路と
    複数のアクティブマトリクス領域とは同一の基板上に集
    積化されて構成されていることを特徴とする表示装置。
JP7282503A 1995-10-04 1995-10-04 表示装置 Withdrawn JPH09101503A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP7282503A JPH09101503A (ja) 1995-10-04 1995-10-04 表示装置
US08/720,679 US5877740A (en) 1995-10-04 1996-10-02 Display device
TW085112008A TW362162B (en) 1995-10-04 1996-10-02 Display device
KR1019960044474A KR100321280B1 (ko) 1995-10-04 1996-10-04 표시장치
US09/239,067 US6320567B1 (en) 1995-10-04 1999-01-25 Display device
KR1019990014357A KR100324580B1 (ko) 1995-10-04 1999-04-22 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7282503A JPH09101503A (ja) 1995-10-04 1995-10-04 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005140551A Division JP3934656B2 (ja) 2005-05-13 2005-05-13 表示装置

Publications (1)

Publication Number Publication Date
JPH09101503A true JPH09101503A (ja) 1997-04-15

Family

ID=17653297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7282503A Withdrawn JPH09101503A (ja) 1995-10-04 1995-10-04 表示装置

Country Status (4)

Country Link
US (2) US5877740A (ja)
JP (1) JPH09101503A (ja)
KR (2) KR100321280B1 (ja)
TW (1) TW362162B (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3683660B2 (ja) * 1996-10-16 2005-08-17 株式会社半導体エネルギー研究所 投射型カラー画像表示装置およびその駆動方法
JP3349638B2 (ja) * 1996-11-15 2002-11-25 シャープ株式会社 表示装置を駆動する方法および回路
KR100508037B1 (ko) * 1997-09-30 2005-12-02 삼성전자주식회사 액정표시장치의전원제어회로
JP4090569B2 (ja) 1997-12-08 2008-05-28 株式会社半導体エネルギー研究所 半導体装置、液晶表示装置及びｅｌ表示装置
JP3280307B2 (ja) * 1998-05-11 2002-05-13 インターナショナル・ビジネス・マシーンズ・コーポレーション 液晶表示装置
JP2000039628A (ja) * 1998-05-16 2000-02-08 Semiconductor Energy Lab Co Ltd 半導体表示装置
JP2001034237A (ja) * 1999-07-21 2001-02-09 Fujitsu Ltd 液晶表示装置
JP3789066B2 (ja) 1999-12-08 2006-06-21 三菱電機株式会社 液晶表示装置
KR100464315B1 (ko) * 2000-03-23 2004-12-31 삼성에스디아이 주식회사 플라즈마 표시 패널의 전력공급장치
GB0007863D0 (en) * 2000-03-31 2000-05-17 Koninkl Philips Electronics Nv Hand-held electronic device having a display
JP2003098992A (ja) * 2001-09-19 2003-04-04 Nec Corp ディスプレイの駆動方法、その回路及び携帯用電子機器
US6919875B2 (en) * 2001-10-02 2005-07-19 Rohm Co., Ltd. Flip-flop circuit, shift register and scan driving circuit for display device
GB2396070A (en) * 2002-12-07 2004-06-09 Sharp Kk Multiple view display
JP2004205725A (ja) * 2002-12-25 2004-07-22 Semiconductor Energy Lab Co Ltd 表示装置および電子機器
KR101296862B1 (ko) * 2006-02-14 2013-08-14 삼성디스플레이 주식회사 양방향 표시장치
JP5333753B2 (ja) * 2009-04-07 2013-11-06 Ｎｌｔテクノロジー株式会社 液晶表示装置及び信号処理方法
US8766907B2 (en) * 2009-07-31 2014-07-01 Sharp Kabushiki Kaisha Drive control method of supplying image data for displaying divided drive regions of a display panel, drive control device and display device for supplying image data for displaying divided drive regions of a display panel
KR101607293B1 (ko) * 2010-01-08 2016-03-30 삼성디스플레이 주식회사 데이터 처리 방법 및 이를 수행하기 위한 표시 장치
KR101409110B1 (ko) * 2010-02-25 2014-06-17 샤프 가부시키가이샤 표시 장치
US10930205B2 (en) * 2016-05-19 2021-02-23 Semiconductor Energy Laboratory Co., Ltd. Display system and moving object
WO2018116049A1 (en) 2016-12-23 2018-06-28 Semiconductor Energy Laboratory Co., Ltd. Data conversion circuit and display device
CN114631145A (zh) 2019-11-11 2022-06-14 株式会社半导体能源研究所 信息处理装置及信息处理装置的工作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5917430B2 (ja) * 1977-10-31 1984-04-21 シャープ株式会社 マトリツクス型液晶表示装置
JPS60257497A (ja) * 1984-06-01 1985-12-19 シャープ株式会社 液晶表示装置の駆動方法
JPS63225295A (ja) * 1987-03-14 1988-09-20 シャープ株式会社 液晶表示装置
US5012274A (en) * 1987-12-31 1991-04-30 Eugene Dolgoff Active matrix LCD image projection system
JP2653099B2 (ja) * 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル，投写型表示装置及びビューファインダー
JPH02157813A (ja) * 1988-12-12 1990-06-18 Sharp Corp 液晶表示パネル
JP2660566B2 (ja) * 1988-12-15 1997-10-08 キヤノン株式会社 強誘電性液晶装置およびその駆動法
US5010413A (en) * 1989-10-10 1991-04-23 Imtech International, Inc. Method and apparatus for displaying an enlarged image on multiple monitors to form a composite image
US5376944A (en) * 1990-05-25 1994-12-27 Casio Computer Co., Ltd. Liquid crystal display device with scanning electrode selection means
JPH04298178A (ja) * 1991-03-26 1992-10-21 Victor Co Of Japan Ltd 画像処理装置
JP3189990B2 (ja) * 1991-09-27 2001-07-16 キヤノン株式会社 電子回路装置
WO1993019452A1 (en) * 1992-03-20 1993-09-30 Vlsi Technology, Inc. Vga controller using address translation to drive a dual scan lcd panel and method therefor
JP3329887B2 (ja) * 1992-06-17 2002-09-30 ゼロックス・コーポレーション ２光路液晶ライトバルブカラー表示装置
US6252569B1 (en) * 1994-09-28 2001-06-26 Texas Instruments Incorporated Large field emission display (FED) made up of independently operated display sections integrated behind one common continuous large anode which displays one large image or multiple independent images

Also Published As

Publication number Publication date
KR970022940A (ko) 1997-05-30
US6320567B1 (en) 2001-11-20
TW362162B (en) 1999-06-21
KR100324580B1 (ko) 2002-02-16
US5877740A (en) 1999-03-02
KR100321280B1 (ko) 2002-06-22

Similar Documents

Publication Publication Date Title
JPH09101503A (ja) 表示装置
US6232939B1 (en) Liquid crystal display apparatus including scanning circuit having bidirectional shift register stages
USRE33882E (en) Liquid crystal display device
US4822142A (en) Planar display device
US7224341B2 (en) Driving circuit system for use in electro-optical device and electro-optical device
JP4701589B2 (ja) 液晶装置と投射型表示装置
US6005645A (en) Stereoscopic display device having particular circuits
KR100288023B1 (ko) 평면표시장치및표시방법
JP2004004216A (ja) 液晶表示装置
JP2001075534A (ja) 液晶表示装置
CN100399378C (zh) 显示装置及其驱动方法、以及投影型显示装置
JPH11259053A (ja) 液晶表示装置
JP3056631B2 (ja) 液晶表示装置
KR100332618B1 (ko) 화상표시방법및표시장치
JP3244618B2 (ja) 液晶パネル及びそれを用いた投射型画像表示装置
JP3934656B2 (ja) 表示装置
JP4620933B2 (ja) 情報表示装置
JP2001228831A (ja) 電気光学装置
JP3602395B2 (ja) 投射型の表示装置
JP4082198B2 (ja) 液晶表示装置
JP2004021025A (ja) 画像表示装置および画像表示装置の駆動方法
JPH07199864A (ja) 表示装置
JP2005148218A (ja) 画像処理装置、画像表示装置および画像処理装置における演算パラメータの設定方法
JPH0836370A (ja) カラー表示装置
JPH09114425A (ja) 表示装置および表示方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040309

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041005

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041201

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050315

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20050627