JPH09101761A - Ｅｌ表示装置 - Google Patents
Ｅｌ表示装置Info
- Publication number
- JPH09101761A JPH09101761A JP7282527A JP28252795A JPH09101761A JP H09101761 A JPH09101761 A JP H09101761A JP 7282527 A JP7282527 A JP 7282527A JP 28252795 A JP28252795 A JP 28252795A JP H09101761 A JPH09101761 A JP H09101761A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- tft
- memory
- selection
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
(57)【要約】
【課題】 本発明は、アクティブマトリクス駆動により
高輝度かつ中間階調表示を可能とするＥＬドットマトリ
クス表示パネルを利用したＥＬ表示装置を提供すること
である。 【解決手段】 トランジスタ駆動回路３は、選択ＴＦＴ
３ａとメモリＴＦＴ３ｂとにより構成され、選択ＴＦＴ
３ａのゲート電極Ｇにはアドレス線が接続されるととも
に、そのドレイン電極Ｄにはデータ線が接続されてい
る。この選択ＴＦＴ３ａでは、アドレス線から入力され
る選択信号によりゲートがＯＮされることによって、デ
ータ線から入力される入力画像データが、メモリＴＦＴ
３ｂに蓄積される。メモリＴＦＴ３ｂでは、そのゲート
電極に入力される入力画像データに含まれる階調情報に
より、ゲート電極のメモリ深さ（書き込み／消去による
ＯＮ閾値電圧Ｖｔシフト量）で、有機ＥＬダイオード素
子１の発光輝度を制御する。
高輝度かつ中間階調表示を可能とするＥＬドットマトリ
クス表示パネルを利用したＥＬ表示装置を提供すること
である。 【解決手段】 トランジスタ駆動回路３は、選択ＴＦＴ
３ａとメモリＴＦＴ３ｂとにより構成され、選択ＴＦＴ
３ａのゲート電極Ｇにはアドレス線が接続されるととも
に、そのドレイン電極Ｄにはデータ線が接続されてい
る。この選択ＴＦＴ３ａでは、アドレス線から入力され
る選択信号によりゲートがＯＮされることによって、デ
ータ線から入力される入力画像データが、メモリＴＦＴ
３ｂに蓄積される。メモリＴＦＴ３ｂでは、そのゲート
電極に入力される入力画像データに含まれる階調情報に
より、ゲート電極のメモリ深さ（書き込み／消去による
ＯＮ閾値電圧Ｖｔシフト量）で、有機ＥＬダイオード素
子１の発光輝度を制御する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＥＬ表示装置に係
り、詳細には、ＥＬ素子によりドットマトリクス表示パ
ネルを構成するＥＬ表示装置に関する。
り、詳細には、ＥＬ素子によりドットマトリクス表示パ
ネルを構成するＥＬ表示装置に関する。
【０００２】
【従来の技術】従来、自発光表示素子である有機薄膜Ｅ
Ｌ（Electro Luminescence）素子を利用したドットマト
リクス表示パネルが提案されており、この有機ＥＬドッ
トマトリクス表示パネルでは、カソード・スキャンライ
ン（金属電極側）をコモンラインとし、アノードデータ
ライン（ＩＴＯ側）に正電圧をカソード選択期間内で一
斉に印加して、コモンラインとデータラインが直交する
部分のＥＬ素子を線順次駆動して、画像を表示してい
る。この場合、各有機ＥＬ素子をデューティＨ＝τ／Ｔ
（τはデータライン側の正電圧印加時間、Ｔはコモンラ
イン選択の１周期期間）で駆動している場合と等価であ
る。
Ｌ（Electro Luminescence）素子を利用したドットマト
リクス表示パネルが提案されており、この有機ＥＬドッ
トマトリクス表示パネルでは、カソード・スキャンライ
ン（金属電極側）をコモンラインとし、アノードデータ
ライン（ＩＴＯ側）に正電圧をカソード選択期間内で一
斉に印加して、コモンラインとデータラインが直交する
部分のＥＬ素子を線順次駆動して、画像を表示してい
る。この場合、各有機ＥＬ素子をデューティＨ＝τ／Ｔ
（τはデータライン側の正電圧印加時間、Ｔはコモンラ
イン選択の１周期期間）で駆動している場合と等価であ
る。
【０００３】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の有機ＥＬドットマトリクス表示パネルにあっ
ては、コモンラインとデータラインが直交する部分のＥ
Ｌ素子を線順次駆動して画像を表示するようになってい
たため、コモンライン数及びデータライン数が多くなる
に従って、１画素当りの選択時間（デューティＨ）が短
くなり、表示装置として必要な輝度を得ることができな
いという問題点があった。そのため、デューティＨの値
を上げる必要があるが、コモンライン数及びデータライ
ン数が多くなるに従って困難になる。また、デューティ
Ｈを上げない場合は、高輝度ＥＬ素子が必要となり、有
機ＥＬドットマトリクス表示パネルを実現することは困
難である。
うな従来の有機ＥＬドットマトリクス表示パネルにあっ
ては、コモンラインとデータラインが直交する部分のＥ
Ｌ素子を線順次駆動して画像を表示するようになってい
たため、コモンライン数及びデータライン数が多くなる
に従って、１画素当りの選択時間（デューティＨ）が短
くなり、表示装置として必要な輝度を得ることができな
いという問題点があった。そのため、デューティＨの値
を上げる必要があるが、コモンライン数及びデータライ
ン数が多くなるに従って困難になる。また、デューティ
Ｈを上げない場合は、高輝度ＥＬ素子が必要となり、有
機ＥＬドットマトリクス表示パネルを実現することは困
難である。
【０００４】本発明の課題は、アクティブマトリクス駆
動により高輝度かつ中間階調表示を可能とするＥＬドッ
トマトリクス表示パネルを利用したＥＬ表示装置を提供
することである。
動により高輝度かつ中間階調表示を可能とするＥＬドッ
トマトリクス表示パネルを利用したＥＬ表示装置を提供
することである。
【０００５】
【課題を解決するための手段】請求項１記載の発明のＥ
Ｌ表示装置は、ＥＬ素子の１対の端子の一方の電極に所
定の電源を接続するとともに、このＥＬ素子の他方の電
極にアドレスデータによって選択された画像データを記
憶する電圧制御手段を接続することにより、１画素分の
ＥＬ表示回路を形成し、前記電圧制御手段は、前記画像
データの信号の大小に応じた電圧を所定時間記憶し、こ
の記憶した画像データを前記ＥＬ素子に出力して、前記
ＥＬ素子の輝度を制御することを特徴としている。
Ｌ表示装置は、ＥＬ素子の１対の端子の一方の電極に所
定の電源を接続するとともに、このＥＬ素子の他方の電
極にアドレスデータによって選択された画像データを記
憶する電圧制御手段を接続することにより、１画素分の
ＥＬ表示回路を形成し、前記電圧制御手段は、前記画像
データの信号の大小に応じた電圧を所定時間記憶し、こ
の記憶した画像データを前記ＥＬ素子に出力して、前記
ＥＬ素子の輝度を制御することを特徴としている。
【０００６】この請求項１記載の発明のＥＬ表示装置に
よれば、ＥＬ素子の１対の端子の一方の電極に所定の電
源を接続するとともに、このＥＬ素子の他方の電極にア
ドレスデータによって選択された画像データを記憶する
電圧制御手段が接続されることにより、１画素分のＥＬ
表示回路が形成され、前記電圧制御手段では、前記画像
データの信号の大小に応じた電圧が所定時間記憶され、
この記憶した画像データが前記ＥＬ素子に出力されて、
前記ＥＬ素子の輝度が制御される。したがって、各画素
を構成するＥＬ表示回路毎に入力画像データを確実に保
持することができ、各ＥＬ素子の発光状態を良好にする
ことができ、高輝度のＥＬ素子を用いずにＥＬ表示装置
の高輝度化を図ることができる。
よれば、ＥＬ素子の１対の端子の一方の電極に所定の電
源を接続するとともに、このＥＬ素子の他方の電極にア
ドレスデータによって選択された画像データを記憶する
電圧制御手段が接続されることにより、１画素分のＥＬ
表示回路が形成され、前記電圧制御手段では、前記画像
データの信号の大小に応じた電圧が所定時間記憶され、
この記憶した画像データが前記ＥＬ素子に出力されて、
前記ＥＬ素子の輝度が制御される。したがって、各画素
を構成するＥＬ表示回路毎に入力画像データを確実に保
持することができ、各ＥＬ素子の発光状態を良好にする
ことができ、高輝度のＥＬ素子を用いずにＥＬ表示装置
の高輝度化を図ることができる。
【０００７】この場合、請求項２に記載する発明のＥＬ
表示装置のように、前記電圧制御手段は、所定時間毎に
前記アドレスデータがゲート電極に入力され、このアド
レスデータに基づいてドレイン電極に入力された画像デ
ータをメモリトランジスタに出力する選択トランジスタ
と、該選択トランジスタから入力された画像データを書
き込み・消去及び記憶するメモリトランジスタと、から
構成され、前記ＥＬ表示回路はマトリクス状に複数配列
されていることが有効である。
表示装置のように、前記電圧制御手段は、所定時間毎に
前記アドレスデータがゲート電極に入力され、このアド
レスデータに基づいてドレイン電極に入力された画像デ
ータをメモリトランジスタに出力する選択トランジスタ
と、該選択トランジスタから入力された画像データを書
き込み・消去及び記憶するメモリトランジスタと、から
構成され、前記ＥＬ表示回路はマトリクス状に複数配列
されていることが有効である。
【０００８】この請求項２記載の発明のＥＬ表示装置に
よれば、前記電圧制御手段では、所定時間毎に前記アド
レスデータがゲート電極に入力され、このアドレスデー
タに基づいてドレイン電極に入力された画像データをメ
モリトランジスタに出力する選択トランジスタと、該選
択トランジスタから入力された画像データを書き込み・
消去及び記憶するメモリトランジスタと、から構成さ
れ、前記ＥＬ表示回路はマトリクス状に複数配列され
る。したがって、各ＥＬ表示回路において画像データの
保持状態を維持することができ、高輝度のＥＬドットマ
トリクス表示パネルを構成することができ、高輝度のＥ
Ｌ表示装置を容易に実現することができる。
よれば、前記電圧制御手段では、所定時間毎に前記アド
レスデータがゲート電極に入力され、このアドレスデー
タに基づいてドレイン電極に入力された画像データをメ
モリトランジスタに出力する選択トランジスタと、該選
択トランジスタから入力された画像データを書き込み・
消去及び記憶するメモリトランジスタと、から構成さ
れ、前記ＥＬ表示回路はマトリクス状に複数配列され
る。したがって、各ＥＬ表示回路において画像データの
保持状態を維持することができ、高輝度のＥＬドットマ
トリクス表示パネルを構成することができ、高輝度のＥ
Ｌ表示装置を容易に実現することができる。
【０００９】さらに、請求項３に記載する発明のＥＬ表
示装置のように、前記メモリトランジスタは、前記画像
データを書き込み・消去時を除き、前記ＥＬ素子を常時
発光状態とすることが有効である。
示装置のように、前記メモリトランジスタは、前記画像
データを書き込み・消去時を除き、前記ＥＬ素子を常時
発光状態とすることが有効である。
【００１０】この請求項３記載の発明のＥＬ表示装置に
よれば、前記メモリトランジスタでは、前記画像データ
の書き込み・消去時を除き、前記ＥＬ素子が常時発光状
態とされる。したがって、アドレス選択ラインが非選択
時でもＥＬ素子の発光状態を維持することができるた
め、ＥＬ表示パネルを高精細化してもＥＬ素子を高輝度
化せずに面発光状態を維持することができる。
よれば、前記メモリトランジスタでは、前記画像データ
の書き込み・消去時を除き、前記ＥＬ素子が常時発光状
態とされる。したがって、アドレス選択ラインが非選択
時でもＥＬ素子の発光状態を維持することができるた
め、ＥＬ表示パネルを高精細化してもＥＬ素子を高輝度
化せずに面発光状態を維持することができる。
【００１１】さらにまた、請求項４に記載する発明のＥ
Ｌ表示装置のように、前記メモリトランジスタは、前記
画像データの大小に応じた電圧を次の画像データが入力
されるまで記憶し、この記憶された画像データによって
前記ＥＬ素子の輝度を制御することが有効である。
Ｌ表示装置のように、前記メモリトランジスタは、前記
画像データの大小に応じた電圧を次の画像データが入力
されるまで記憶し、この記憶された画像データによって
前記ＥＬ素子の輝度を制御することが有効である。
【００１２】この請求項４記載の発明のＥＬ表示装置に
よれば、前記メモリトランジスタでは、前記画像データ
の大小に応じた電圧が次の画像データが入力されるまで
記憶され、この記憶された画像データによって前記ＥＬ
素子の輝度が制御が制御される。したがって、入力画像
データに含まれる階調設定に応じて中間階調表示を行う
ことができ、ＥＬ表示装置の画像表現力を向上させるこ
とができる。
よれば、前記メモリトランジスタでは、前記画像データ
の大小に応じた電圧が次の画像データが入力されるまで
記憶され、この記憶された画像データによって前記ＥＬ
素子の輝度が制御が制御される。したがって、入力画像
データに含まれる階調設定に応じて中間階調表示を行う
ことができ、ＥＬ表示装置の画像表現力を向上させるこ
とができる。
【００１３】
【発明の実施の形態】以下、図１〜図８を参照して本発
明の実施の形態を詳細に説明する。図１〜図８は、本発
明を適用した有機ＥＬ表示装置の一実施の形態を示す図
である。まず、本実施の形態の有機ＥＬ表示装置を構成
する有機ＥＬマトリクス表示パネルを駆動する駆動原理
を図１に示す１画素分の等価回路を参照して説明する。
この図１は、有機ＥＬマトリクス表示パネルの駆動する
駆動回路の１画素分の等価回路を示す図であり、有機Ｅ
Ｌダイオード素子１と電力制御素子２から構成されてい
る。有機ＥＬダイオード素子１は、そのカソード電極側
には一定の電源−Ｖｄｄが接続され、そのアノード電極
側に電力制御素子２が接続され、電力制御素子２はグラ
ンドに接地されている。
明の実施の形態を詳細に説明する。図１〜図８は、本発
明を適用した有機ＥＬ表示装置の一実施の形態を示す図
である。まず、本実施の形態の有機ＥＬ表示装置を構成
する有機ＥＬマトリクス表示パネルを駆動する駆動原理
を図１に示す１画素分の等価回路を参照して説明する。
この図１は、有機ＥＬマトリクス表示パネルの駆動する
駆動回路の１画素分の等価回路を示す図であり、有機Ｅ
Ｌダイオード素子１と電力制御素子２から構成されてい
る。有機ＥＬダイオード素子１は、そのカソード電極側
には一定の電源−Ｖｄｄが接続され、そのアノード電極
側に電力制御素子２が接続され、電力制御素子２はグラ
ンドに接地されている。
【００１４】この等価回路において、電源−Ｖｄｄによ
り有機ＥＬダイオード素子１は常時点灯させ、電力制御
素子２は、選択時に入力画像データによる階調データに
応じて有機ＥＬ素子１の発光輝度を変化させるように電
力を制御する。
り有機ＥＬダイオード素子１は常時点灯させ、電力制御
素子２は、選択時に入力画像データによる階調データに
応じて有機ＥＬ素子１の発光輝度を変化させるように電
力を制御する。
【００１５】図２は、図１に示した１画素分の等価回路
の具体的駆動回路例を示す図である。この図２におい
て、図１に示した電力制御素子２をＥＥＰＲＯＭメモリ
機能を有するトランジスタ駆動回路３により構成したも
のである。このトランジスタ駆動回路３は、選択ＴＦＴ
（Thin Film Transistor：薄膜トランジスタ）３ａとメ
モリＴＦＴ３ｂとにより構成され、選択ＴＦＴ３ａのゲ
ート電極Ｇにはアドレス線が接続されるとともに、その
ドレイン電極Ｄにはデータ線が接続されている。この選
択ＴＦＴ３ａでは、アドレス線から入力される選択信号
によりゲートがＯＮされることによって、データ線から
入力される入力画像データが、メモリＴＦＴ３ｂに蓄積
される。メモリＴＦＴ３ｂでは、そのゲート電極に入力
される入力画像データに含まれる階調情報により、ゲー
ト電極のメモリ深さ（書き込み／消去によるＯＮ閾値電
圧Ｖｔシフト量）で、有機ＥＬダイオード素子１の発光
輝度を制御する。
の具体的駆動回路例を示す図である。この図２におい
て、図１に示した電力制御素子２をＥＥＰＲＯＭメモリ
機能を有するトランジスタ駆動回路３により構成したも
のである。このトランジスタ駆動回路３は、選択ＴＦＴ
（Thin Film Transistor：薄膜トランジスタ）３ａとメ
モリＴＦＴ３ｂとにより構成され、選択ＴＦＴ３ａのゲ
ート電極Ｇにはアドレス線が接続されるとともに、その
ドレイン電極Ｄにはデータ線が接続されている。この選
択ＴＦＴ３ａでは、アドレス線から入力される選択信号
によりゲートがＯＮされることによって、データ線から
入力される入力画像データが、メモリＴＦＴ３ｂに蓄積
される。メモリＴＦＴ３ｂでは、そのゲート電極に入力
される入力画像データに含まれる階調情報により、ゲー
ト電極のメモリ深さ（書き込み／消去によるＯＮ閾値電
圧Ｖｔシフト量）で、有機ＥＬダイオード素子１の発光
輝度を制御する。
【００１６】このため、１フレーム中で、その画素デー
タ書き込み時間以外は、その書き込み情報に応じた出力
（発光）をする。この図２に示した各素子の電気特性を
図３〜図５に示す。
タ書き込み時間以外は、その書き込み情報に応じた出力
（発光）をする。この図２に示した各素子の電気特性を
図３〜図５に示す。
【００１７】図３は、図２の有機ＥＬダイオード素子１
の電気特性を示す図であり、その横軸にアノード−カソ
ード間電圧Ｖｄｄ、その縦軸に輝度を設定して電圧−輝
度特性を示している。この図３に示すように、本実施の
形態の有機ＥＬダイオード素子１は、アノード−カソー
ド間電圧Ｖｄｄが１／２Ｖｄｄ〜Ｖｄｄの範囲で制御さ
れることにより、その輝度特性が制御される。図４は、
図２の選択ＴＦＴ３ａの電気特性を示す図であり、その
横軸にゲート電圧Ｖｄｄ、その縦軸にＬＯＧチャネル電
流を設定してＯＮ−ＯＦＦ特性を示している。この図４
において、ゲート電圧Ｖｄｄが小さい場合は、ノーマル
ＴＦＴでも０Ｖや＋２Ｖｄｄで殆ど電流は流れない。
の電気特性を示す図であり、その横軸にアノード−カソ
ード間電圧Ｖｄｄ、その縦軸に輝度を設定して電圧−輝
度特性を示している。この図３に示すように、本実施の
形態の有機ＥＬダイオード素子１は、アノード−カソー
ド間電圧Ｖｄｄが１／２Ｖｄｄ〜Ｖｄｄの範囲で制御さ
れることにより、その輝度特性が制御される。図４は、
図２の選択ＴＦＴ３ａの電気特性を示す図であり、その
横軸にゲート電圧Ｖｄｄ、その縦軸にＬＯＧチャネル電
流を設定してＯＮ−ＯＦＦ特性を示している。この図４
において、ゲート電圧Ｖｄｄが小さい場合は、ノーマル
ＴＦＴでも０Ｖや＋２Ｖｄｄで殆ど電流は流れない。
【００１８】図５は、図２のメモリＴＦＴ３ｂの電気特
性を示す図であり、その横軸にゲート電圧Ｖｄｄ、その
縦軸にＬＯＧチャネル電流を設定して書込み−消去特性
を示している。この図５に示すように、書込み時と消去
時でゲート電圧特性がシフトしており、そのシフト量
（ヒステリシス幅）は、書込み消去時のメモリゲート絶
縁膜にかかる電界強度と印加時間によって決定される。
したがって、図４及び図５に示したように、選択ＴＦＴ
３ａ及びメモリＴＦＴ３ｂＦは共にＰＭＯＳ特性を有す
る。
性を示す図であり、その横軸にゲート電圧Ｖｄｄ、その
縦軸にＬＯＧチャネル電流を設定して書込み−消去特性
を示している。この図５に示すように、書込み時と消去
時でゲート電圧特性がシフトしており、そのシフト量
（ヒステリシス幅）は、書込み消去時のメモリゲート絶
縁膜にかかる電界強度と印加時間によって決定される。
したがって、図４及び図５に示したように、選択ＴＦＴ
３ａ及びメモリＴＦＴ３ｂＦは共にＰＭＯＳ特性を有す
る。
【００１９】そして、上記図２において、ＥＥＰＲＯＭ
機能を有するＴＦＴ部分は、ゲートの絶縁膜にヒステリ
シス特性を持ったＳｉリッチな組成のＳｉＮ膜を有する
メモリＴＦＴとしての画素駆動部ＴＦＴ３ｂと、このメ
モリＴＦＴ３ｂのメモリゲートへの書き込み／消去を選
択実行するため、ゲート絶縁膜にヒステリシスの無いス
トイキオメトリ（化学的に安定している領域のこと）な
組成のＳｉＮ膜を持った選択ゲート電極を有する選択Ｔ
ＦＴ３ａとで構成されている。
機能を有するＴＦＴ部分は、ゲートの絶縁膜にヒステリ
シス特性を持ったＳｉリッチな組成のＳｉＮ膜を有する
メモリＴＦＴとしての画素駆動部ＴＦＴ３ｂと、このメ
モリＴＦＴ３ｂのメモリゲートへの書き込み／消去を選
択実行するため、ゲート絶縁膜にヒステリシスの無いス
トイキオメトリ（化学的に安定している領域のこと）な
組成のＳｉＮ膜を持った選択ゲート電極を有する選択Ｔ
ＦＴ３ａとで構成されている。
【００２０】この選択ＴＦＴ３ａのソース電極は、メモ
リＴＦＴのゲート電極に接続され、ドレイン電極には書
き込み・消去電圧が印加される。これにより、線順次で
各画素メモリにデータを書き込むのに、選択ＴＦＴ３ａ
のドレイン電極のバイアスが画像データで、選択ＴＦＴ
３ａのゲート電極がアドレス選択とすれば、有機ＥＬ表
示パネルは選択ライン以外の領域の全画素は、メモリゲ
ートのデータに応じた階調で発光し続ける。
リＴＦＴのゲート電極に接続され、ドレイン電極には書
き込み・消去電圧が印加される。これにより、線順次で
各画素メモリにデータを書き込むのに、選択ＴＦＴ３ａ
のドレイン電極のバイアスが画像データで、選択ＴＦＴ
３ａのゲート電極がアドレス選択とすれば、有機ＥＬ表
示パネルは選択ライン以外の領域の全画素は、メモリゲ
ートのデータに応じた階調で発光し続ける。
【００２１】次に、図２に示したトランジスタ駆動回路
３を、有機ＥＬ表示パネル上にＴＦＴとして形成した場
合の１画素分の駆動回路の平面図を図６に示すととも
に、その図６においてＡ−Ａ´断面図を図７に示す。こ
の図６及び図７において、１０はガラス基板、１１はア
ノード電極、１２はカソード電極、１３は有機発光層、
１４は選択ＴＦＴソース電極、１５は選択ＴＦＴドレイ
ン電極、１６は選択ＴＦＴゲート電極、１７は選択ＴＦ
Ｔゲート絶縁膜、１８はメモリＴＦＴソース電極、１９
はメモリＴＦＴドレイン電極、２０はメモリＴＦＴゲー
ト電極、２１はメモリＴＦＴＳｉＮ膜、２２は半導体
層、２３は層間絶縁膜、２４はアドレス線、２５はデー
タ線、２６はＧＮＤ線、２７は選択ＴＦＴソース電極と
メモリＴＦＴゲート電極のコンタクト孔、２８はメモリ
ＴＦＴのソース／ドレインメタルと有機ＥＬアノード電
極（ＩＴＯ透明電極）のコンタクト孔である。
３を、有機ＥＬ表示パネル上にＴＦＴとして形成した場
合の１画素分の駆動回路の平面図を図６に示すととも
に、その図６においてＡ−Ａ´断面図を図７に示す。こ
の図６及び図７において、１０はガラス基板、１１はア
ノード電極、１２はカソード電極、１３は有機発光層、
１４は選択ＴＦＴソース電極、１５は選択ＴＦＴドレイ
ン電極、１６は選択ＴＦＴゲート電極、１７は選択ＴＦ
Ｔゲート絶縁膜、１８はメモリＴＦＴソース電極、１９
はメモリＴＦＴドレイン電極、２０はメモリＴＦＴゲー
ト電極、２１はメモリＴＦＴＳｉＮ膜、２２は半導体
層、２３は層間絶縁膜、２４はアドレス線、２５はデー
タ線、２６はＧＮＤ線、２７は選択ＴＦＴソース電極と
メモリＴＦＴゲート電極のコンタクト孔、２８はメモリ
ＴＦＴのソース／ドレインメタルと有機ＥＬアノード電
極（ＩＴＯ透明電極）のコンタクト孔である。
【００２２】また、図８は、図６及び図７に示したＴＦ
Ｔとして形成した場合の１画素分の駆動回路を搭載した
有機ＥＬ表示パネルの回路構成を示す図である。この図
８に示す有機ＥＬ表示パネル３０は、４画素分の表示回
路を示しており、各表示画素は、上記図６及び図７に示
した構造による選択ＴＦＴ３１、メモリＴＦＴ３２及び
有機ＥＬダイオード３３により構成されるとともに、そ
の各選択ＴＦＴ３１のゲート電極にはアドレス選択ライ
ン３４が接続され、その各選択ＴＦＴ３１のドレイン電
極にはデータライン３５が接続されている。また、有機
ＥＬダイオード３３のカソード電極には、図中に示すよ
うに駆動電源−Ｖｄｄが接続されている。
Ｔとして形成した場合の１画素分の駆動回路を搭載した
有機ＥＬ表示パネルの回路構成を示す図である。この図
８に示す有機ＥＬ表示パネル３０は、４画素分の表示回
路を示しており、各表示画素は、上記図６及び図７に示
した構造による選択ＴＦＴ３１、メモリＴＦＴ３２及び
有機ＥＬダイオード３３により構成されるとともに、そ
の各選択ＴＦＴ３１のゲート電極にはアドレス選択ライ
ン３４が接続され、その各選択ＴＦＴ３１のドレイン電
極にはデータライン３５が接続されている。また、有機
ＥＬダイオード３３のカソード電極には、図中に示すよ
うに駆動電源−Ｖｄｄが接続されている。
【００２３】この図８のアドレス選択ライン３４に入力
されるアドレス選択信号は、選択時はＶａｄｄｒｅｓｓ
Ｍ＝−Ｖｄｄ、非選択時はＶａｄｄｒｅｓｓＭ＋１＝Ｖ
ｄｄに設定されて制御される。また、データライン３５
に入力される画像データ信号は、書き込み時はＶｄａｔ
ａＮ＝Ｖｄｄ、消去時はＶｄａｔａＮ＋１＝−Ｖｄｄに
設定されて制御される。
されるアドレス選択信号は、選択時はＶａｄｄｒｅｓｓ
Ｍ＝−Ｖｄｄ、非選択時はＶａｄｄｒｅｓｓＭ＋１＝Ｖ
ｄｄに設定されて制御される。また、データライン３５
に入力される画像データ信号は、書き込み時はＶｄａｔ
ａＮ＝Ｖｄｄ、消去時はＶｄａｔａＮ＋１＝−Ｖｄｄに
設定されて制御される。
【００２４】次に、本実施の形態の動作を説明する。ま
ず、図６、図７及び図８に示した選択ＴＦＴ３１及びメ
モリＴＦＴ３２における動作について説明する。図８の
回路において、アドレス選択信号が選択時に−Ｖｄｄ以
下に設定されて、選択ＴＦＴ３１からメモリＴＦＴ３２
への電子注入（正孔抜き取り）時には、データライン３
５に書き込み電圧＋Ｖｄｄの正バイアスが印加されるこ
とにより、メモリＴＦＴ３２のゲート電極からソース電
極に向ってメモリゲート絶縁膜両端に＋Ｖｄｄの電圧が
かかり、電子注入が達成されて、画像データの書き込み
が達成される。この場合、メモリＴＦＴ３２では、上記
図５に示した電気特性のように電流を流す方向にシフト
される。
ず、図６、図７及び図８に示した選択ＴＦＴ３１及びメ
モリＴＦＴ３２における動作について説明する。図８の
回路において、アドレス選択信号が選択時に−Ｖｄｄ以
下に設定されて、選択ＴＦＴ３１からメモリＴＦＴ３２
への電子注入（正孔抜き取り）時には、データライン３
５に書き込み電圧＋Ｖｄｄの正バイアスが印加されるこ
とにより、メモリＴＦＴ３２のゲート電極からソース電
極に向ってメモリゲート絶縁膜両端に＋Ｖｄｄの電圧が
かかり、電子注入が達成されて、画像データの書き込み
が達成される。この場合、メモリＴＦＴ３２では、上記
図５に示した電気特性のように電流を流す方向にシフト
される。
【００２５】一方、消去時にはデータライン３５が消去
電圧−Ｖｄｄの負バイアスが印加されることにより、選
択時メモリＴＦＴ３２の両端に−Ｖｄｄの電圧がかか
り、正孔注入（電子抜き取り）が達成される。これによ
り、メモリＴＦＴ３２には電流が流されない方向にシフ
トされる。また、データライン３５に印加される電圧の
如何に関わらず、非選択時のアドレス選択信号＋Ｖｄｄ
により選択ＴＦＴ３１がハイインピーダンスとなり、非
選択時のメモリＴＦＴ３２のメモリ状態は変化しない。
これにより、一度のアドレスライン選択で、データライ
ン毎に書き込みも消去も可能となる。
電圧−Ｖｄｄの負バイアスが印加されることにより、選
択時メモリＴＦＴ３２の両端に−Ｖｄｄの電圧がかか
り、正孔注入（電子抜き取り）が達成される。これによ
り、メモリＴＦＴ３２には電流が流されない方向にシフ
トされる。また、データライン３５に印加される電圧の
如何に関わらず、非選択時のアドレス選択信号＋Ｖｄｄ
により選択ＴＦＴ３１がハイインピーダンスとなり、非
選択時のメモリＴＦＴ３２のメモリ状態は変化しない。
これにより、一度のアドレスライン選択で、データライ
ン毎に書き込みも消去も可能となる。
【００２６】以上の説明において、メモリＴＦＴ３２内
の図７に示したＴＦＴメモリＳｉＮ膜２１におけるＳｉ
リッチによりトラップされる領域は、ＴＦＴメモリゲー
ト電極２０のメモリチャネルＳｉ層近傍にあるものと
し、電子注入や正孔注入はチャネルＳｉとゲートＳｉＮ
の間でのキャリア授受であるものとして説明した。
の図７に示したＴＦＴメモリＳｉＮ膜２１におけるＳｉ
リッチによりトラップされる領域は、ＴＦＴメモリゲー
ト電極２０のメモリチャネルＳｉ層近傍にあるものと
し、電子注入や正孔注入はチャネルＳｉとゲートＳｉＮ
の間でのキャリア授受であるものとして説明した。
【００２７】次に、図８に示した有機ＥＬ表示パネル３
０における動作について説明する。図８において、メモ
リＴＦＴ３２のソース電極はグランド電位になってお
り、有機ＥＬダイオード素子３３のカソード電極には駆
動電源−Ｖｄｄが印加されている。そして、アドレス選
択ライン３４に入力されるアドレス選択信号がＶａｄｄ
ｒｅｓｓＭ（−Ｖｄｄ）になって、アドレス選択ライン
３４が選択されると、そのアドレス選択ライン３４に接
続された選択ＴＦＴ３１のゲート電極がＯＮされる。そ
の時、当該選択ＴＦＴ３１のドレイン電極に入力される
画像データによるデータ電圧が、その選択ＴＦＴ３１の
ゲート電極に印加される。
０における動作について説明する。図８において、メモ
リＴＦＴ３２のソース電極はグランド電位になってお
り、有機ＥＬダイオード素子３３のカソード電極には駆
動電源−Ｖｄｄが印加されている。そして、アドレス選
択ライン３４に入力されるアドレス選択信号がＶａｄｄ
ｒｅｓｓＭ（−Ｖｄｄ）になって、アドレス選択ライン
３４が選択されると、そのアドレス選択ライン３４に接
続された選択ＴＦＴ３１のゲート電極がＯＮされる。そ
の時、当該選択ＴＦＴ３１のドレイン電極に入力される
画像データによるデータ電圧が、その選択ＴＦＴ３１の
ゲート電極に印加される。
【００２８】この選択ＴＦＴ３１の選択ＴＦＴゲート絶
縁膜１７には、このデータ電圧とメモリＴＦＴ３２のソ
ース電極側ＧＮＤとの間の電位差により、電子や正孔が
ＴＦＴメモリゲート電極２０でトラップされたり抜き取
られたりする。これにより、この選択ＴＦＴ３１に直列
に接続されたメモリＴＦＴ３２のメモリＴＦＴゲート電
極２０においてＯＮ閾値電圧Ｖｔが変化（シフト）す
る。これにより、このメモリＴＦＴ３２に直列に接続さ
れた有機ＥＬダイオード３３のアノード電極とカソード
電極の間の電位差（−ＶｄｄとＶｄｄの電位差）が変化
して、有機ＥＬダイオード３３の発光輝度が画像データ
の階調に応じて調整される。
縁膜１７には、このデータ電圧とメモリＴＦＴ３２のソ
ース電極側ＧＮＤとの間の電位差により、電子や正孔が
ＴＦＴメモリゲート電極２０でトラップされたり抜き取
られたりする。これにより、この選択ＴＦＴ３１に直列
に接続されたメモリＴＦＴ３２のメモリＴＦＴゲート電
極２０においてＯＮ閾値電圧Ｖｔが変化（シフト）す
る。これにより、このメモリＴＦＴ３２に直列に接続さ
れた有機ＥＬダイオード３３のアノード電極とカソード
電極の間の電位差（−ＶｄｄとＶｄｄの電位差）が変化
して、有機ＥＬダイオード３３の発光輝度が画像データ
の階調に応じて調整される。
【００２９】一方、アドレス選択ライン３４に入力され
るアドレス選択信号がＶａｄｄｒｅｓｓＭ＋１（Ｖｄ
ｄ）になって、アドレス選択ライン３４が非選択になる
と、そのアドレス選択ライン３４に接続された選択ＴＦ
Ｔ３１のゲート電極がＯＦＦされる。このゲート電極が
ＯＦＦされた選択ＴＦＴ３１はハイインピーダンスとな
り、この選択ＴＦＴ３１に直列に接続されたメモリＴＦ
Ｔ３２もハイインピーダンスとなり、このメモリＴＦＴ
３２に蓄積された画像データは保持されて、このメモリ
ＴＦＴ３２に接続された有機ＥＬダイオード３３の発光
状態が維持される。
るアドレス選択信号がＶａｄｄｒｅｓｓＭ＋１（Ｖｄ
ｄ）になって、アドレス選択ライン３４が非選択になる
と、そのアドレス選択ライン３４に接続された選択ＴＦ
Ｔ３１のゲート電極がＯＦＦされる。このゲート電極が
ＯＦＦされた選択ＴＦＴ３１はハイインピーダンスとな
り、この選択ＴＦＴ３１に直列に接続されたメモリＴＦ
Ｔ３２もハイインピーダンスとなり、このメモリＴＦＴ
３２に蓄積された画像データは保持されて、このメモリ
ＴＦＴ３２に接続された有機ＥＬダイオード３３の発光
状態が維持される。
【００３０】以上のように、本実施の形態の図８に示し
た有機ＥＬ表示パネル３０では、アドレス選択ライン３
４が非選択時でも有機ＥＬダイオード３３の発光状態を
維持することができるため、有機ＥＬ表示パネル３０を
高精細化しても有機ＥＬダイオード３３を高輝度化せず
に面発光状態を維持することができる。例えば、従来の
線順次方式の有機ＥＬ表示パネルにおいて面輝度１００
ｃｄを得ようとした場合、アドレス選択ライン数が４８
０本あるとすると、４８０００ｃｄの発光輝度が必要だ
ったものが、本実施の形態の有機ＥＬ表示パネル３０を
利用すれば、選択時に非発光になったとしても約１００
ｃｄで良いことになる。（実際には、選択時の発光輝度
は不定であり、前回の画像データと次回の画像データの
階調設定による） また、アドレス選択ライン数が１０００本の場合も従来
４８０００ｃｄの発光輝度が必要だったものが、本実施
の形態の有機ＥＬ表示パネル３０を利用すれば、やはり
１００ｃｄで良い。但し、６０Ｈｚが１フレームとする
と、アドレス線が増えると画像データの書き込み／消去
時間が足りなくなる。書き込み、消去とも５０μｓでで
きるとすると、最大アドレス本数はノンインタレース方
式で３３３本、インタレース方式で６６７本程度とな
る。
た有機ＥＬ表示パネル３０では、アドレス選択ライン３
４が非選択時でも有機ＥＬダイオード３３の発光状態を
維持することができるため、有機ＥＬ表示パネル３０を
高精細化しても有機ＥＬダイオード３３を高輝度化せず
に面発光状態を維持することができる。例えば、従来の
線順次方式の有機ＥＬ表示パネルにおいて面輝度１００
ｃｄを得ようとした場合、アドレス選択ライン数が４８
０本あるとすると、４８０００ｃｄの発光輝度が必要だ
ったものが、本実施の形態の有機ＥＬ表示パネル３０を
利用すれば、選択時に非発光になったとしても約１００
ｃｄで良いことになる。（実際には、選択時の発光輝度
は不定であり、前回の画像データと次回の画像データの
階調設定による） また、アドレス選択ライン数が１０００本の場合も従来
４８０００ｃｄの発光輝度が必要だったものが、本実施
の形態の有機ＥＬ表示パネル３０を利用すれば、やはり
１００ｃｄで良い。但し、６０Ｈｚが１フレームとする
と、アドレス線が増えると画像データの書き込み／消去
時間が足りなくなる。書き込み、消去とも５０μｓでで
きるとすると、最大アドレス本数はノンインタレース方
式で３３３本、インタレース方式で６６７本程度とな
る。
【００３１】ちなみに、上記実施の形態の図７で示した
ようなＳｉＮ膜トラップを用いたメモリＴＦＴの保持時
間は非常に長い（通常１年〜１０年）ので、画面の変化
部分だけ書き換えていく方式であれば、書き込み・消去
速度がｍｓｅｃオーダーでもフリッカーレスでＯＡ表示
パネルレベルの表示は可能であり、高品位な静止画を表
示することができる。したがって、本実施の形態の有機
ＥＬ表示パネル３０は、従来提案されていた線順次駆動
方式の有機ＥＬマトリクス表示パネルに較べて、高輝度
化した有機ＥＬ素子を用いずに面発光状態を維持するこ
とができる。
ようなＳｉＮ膜トラップを用いたメモリＴＦＴの保持時
間は非常に長い（通常１年〜１０年）ので、画面の変化
部分だけ書き換えていく方式であれば、書き込み・消去
速度がｍｓｅｃオーダーでもフリッカーレスでＯＡ表示
パネルレベルの表示は可能であり、高品位な静止画を表
示することができる。したがって、本実施の形態の有機
ＥＬ表示パネル３０は、従来提案されていた線順次駆動
方式の有機ＥＬマトリクス表示パネルに較べて、高輝度
化した有機ＥＬ素子を用いずに面発光状態を維持するこ
とができる。
【００３２】このため、高輝度かつ中間階調表示を可能
とした有機ＥＬ表示装置を容易に実現することができ、
その有機ＥＬ表示装置の入力画像の表現力を向上させる
ことができる。
とした有機ＥＬ表示装置を容易に実現することができ、
その有機ＥＬ表示装置の入力画像の表現力を向上させる
ことができる。
【００３３】
【発明の効果】請求項１記載の発明のＥＬ表示装置によ
れば、各画素を構成するＥＬ表示回路毎に入力画像デー
タを確実に保持することができ、各ＥＬ素子の発光状態
を良好にすることができ、高輝度のＥＬ素子を用いずに
ＥＬ表示装置の高輝度化を図ることができる。
れば、各画素を構成するＥＬ表示回路毎に入力画像デー
タを確実に保持することができ、各ＥＬ素子の発光状態
を良好にすることができ、高輝度のＥＬ素子を用いずに
ＥＬ表示装置の高輝度化を図ることができる。
【００３４】請求項２記載の発明のＥＬ表示装置によれ
ば、各ＥＬ表示回路において画像データの保持状態を維
持することができ、高輝度のＥＬドットマトリクス表示
パネルを構成することができ、高輝度のＥＬ表示装置を
容易に実現することができる。
ば、各ＥＬ表示回路において画像データの保持状態を維
持することができ、高輝度のＥＬドットマトリクス表示
パネルを構成することができ、高輝度のＥＬ表示装置を
容易に実現することができる。
【００３５】請求項３記載の発明のＥＬ表示装置によれ
ば、アドレス選択ラインが非選択時でもＥＬ素子の発光
状態を維持することができるため、ＥＬ表示パネルを高
精細化してもＥＬ素子を高輝度化せずに面発光状態を維
持することができる。
ば、アドレス選択ラインが非選択時でもＥＬ素子の発光
状態を維持することができるため、ＥＬ表示パネルを高
精細化してもＥＬ素子を高輝度化せずに面発光状態を維
持することができる。
【００３６】請求項４記載の発明のＥＬ表示装置によれ
ば、入力画像データに含まれる階調設定に応じて中間階
調表示を行うことができ、ＥＬ表示装置の画像表現力を
向上させることができる。
ば、入力画像データに含まれる階調設定に応じて中間階
調表示を行うことができ、ＥＬ表示装置の画像表現力を
向上させることができる。
【図１】本発明を適用したＥＬ表示装置を構成する有機
ＥＬマトリクス表示パネルを駆動する駆動原理を説明す
るための１画素分の等価回路を示す図。
ＥＬマトリクス表示パネルを駆動する駆動原理を説明す
るための１画素分の等価回路を示す図。
【図２】図１の１画素分の等価回路の具体的駆動回路例
を示す図。
を示す図。
【図３】図２の有機ＥＬダイオード素子の電気特性を示
す図。
す図。
【図４】図２の選択ＴＦＴの電気特性を示す図。
【図５】図２のメモリＴＦＴの電気特性を示す図。
【図６】図２のトランジスタ駆動回路３を、有機ＥＬ表
示パネル上にＴＦＴとして形成した場合の平面図。
示パネル上にＴＦＴとして形成した場合の平面図。
【図７】図６のＡ−Ａ´線断面図。
【図８】図６及び図７に示したＴＦＴとして形成した場
合の１画素分の駆動回路を搭載した有機ＥＬ表示パネル
の回路構成を示す図。
合の１画素分の駆動回路を搭載した有機ＥＬ表示パネル
の回路構成を示す図。
１ 有機ＥＬダイオード素子 ３ トランジスタ駆動回路 ３ａ 選択ＴＦＴ ３ｂ メモリＴＦＴ（画素駆動部ＴＦＴ） １０ ガラス基板 １１ アノード電極 １２ カソード電極 １３ 有機発光層 １４ 選択ＴＦＴソース電極 １５ 選択ＴＦＴドレイン電極 １６ 選択ＴＦＴゲート電極 １７ 選択ＴＦＴゲート絶縁膜 １８ メモリＴＦＴソース電極 １９ メモリＴＦＴドレイン電極 ２０ メモリＴＦＴゲート電極 ２１ メモリＴＦＴＳｉＮ膜 ２２ 半導体層 ２３ 層間絶縁膜 ２４ アドレス線 ２５ データ線 ２６ ＧＮＤ線 ２７ コンタクト孔 ２８ コンタクト孔 ３０ 有機ＥＬ表示パネル ３１ 選択ＴＦＴ ３２ メモリＴＦＴ ３３ 有機ＥＬダイオード ３４ アドレス選択ライン ３５ データライン
Claims (4)
- 【請求項１】ＥＬ素子の１対の端子の一方の電極に所定
の電源を接続するとともに、このＥＬ素子の他方の電極
にアドレスデータによって選択された画像データを記憶
する電圧制御手段を接続することにより、１画素分のＥ
Ｌ表示回路を形成し、 前記電圧制御手段は、前記画像データの信号の大小に応
じた電圧を所定時間記憶し、この記憶した画像データを
前記ＥＬ素子に出力して、前記ＥＬ素子の輝度を制御す
ることを特徴とするＥＬ表示装置。 - 【請求項２】前記電圧制御手段は、所定時間毎に前記ア
ドレスデータがゲート電極に入力され、このアドレスデ
ータに基づいてドレイン電極に入力された画像データを
メモリトランジスタに出力する選択トランジスタと、 該選択トランジスタから入力された画像データを書き込
み・消去及び記憶するメモリトランジスタと、から構成
され、 前記ＥＬ表示回路はマトリクス状に複数配列されている
ことを特徴とする請求項１記載のＥＬ表示装置。 - 【請求項３】前記メモリトランジスタは、前記画像デー
タを書き込み・消去時を除き、前記ＥＬ素子を常時発光
状態としたことを特徴とする請求項２記載のＥＬ表示装
置。 - 【請求項４】前記メモリトランジスタは、前記画像デー
タの大小に応じた電圧を次の画像データが入力されるま
で記憶し、この記憶された画像データによって前記ＥＬ
素子の輝度を制御することを特徴とする請求項２記載の
ＥＬ表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7282527A JPH09101761A (ja) | 1995-10-03 | 1995-10-03 | Ｅｌ表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7282527A JPH09101761A (ja) | 1995-10-03 | 1995-10-03 | Ｅｌ表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09101761A true JPH09101761A (ja) | 1997-04-15 |
Family
ID=17653625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7282527A Pending JPH09101761A (ja) | 1995-10-03 | 1995-10-03 | Ｅｌ表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09101761A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001100663A (ja) * | 1999-09-29 | 2001-04-13 | Sanyo Electric Co Ltd | Ｅｌ表示装置 |
| JP2002055675A (ja) * | 1999-09-17 | 2002-02-20 | Matsushita Electric Ind Co Ltd | 画像表示装置 |
| JP2002132234A (ja) * | 2000-08-18 | 2002-05-09 | Semiconductor Energy Lab Co Ltd | 液晶表示装置およびその駆動方法 |
| JP2002132217A (ja) * | 2000-08-18 | 2002-05-09 | Semiconductor Energy Lab Co Ltd | 電子装置およびその駆動方法 |
| KR100420907B1 (ko) * | 2000-03-28 | 2004-03-02 | 산요덴키가부시키가이샤 | 표시 장치 |
| US6791566B1 (en) | 1999-09-17 | 2004-09-14 | Matsushita Electric Industrial Co., Ltd. | Image display device |
| KR100682803B1 (ko) * | 1999-10-29 | 2007-02-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 전자 장치 |
| JP2007122062A (ja) * | 2005-10-28 | 2007-05-17 | Samsung Electronics Co Ltd | 表示装置及びその駆動装置 |
| JP2008151991A (ja) * | 2006-12-18 | 2008-07-03 | Seiko Epson Corp | 電気光学表示装置の駆動回路、電気光学表示装置、それらの駆動方法及び電子機器 |
| US7622865B2 (en) | 2006-06-19 | 2009-11-24 | Seiko Epson Corporation | Light-emitting device, image forming apparatus, display device, and electronic apparatus |
-
1995
- 1995-10-03 JP JP7282527A patent/JPH09101761A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002055675A (ja) * | 1999-09-17 | 2002-02-20 | Matsushita Electric Ind Co Ltd | 画像表示装置 |
| US6791566B1 (en) | 1999-09-17 | 2004-09-14 | Matsushita Electric Industrial Co., Ltd. | Image display device |
| JP2001100663A (ja) * | 1999-09-29 | 2001-04-13 | Sanyo Electric Co Ltd | Ｅｌ表示装置 |
| KR100682803B1 (ko) * | 1999-10-29 | 2007-02-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 전자 장치 |
| KR100420907B1 (ko) * | 2000-03-28 | 2004-03-02 | 산요덴키가부시키가이샤 | 표시 장치 |
| JP2002132234A (ja) * | 2000-08-18 | 2002-05-09 | Semiconductor Energy Lab Co Ltd | 液晶表示装置およびその駆動方法 |
| JP2002132217A (ja) * | 2000-08-18 | 2002-05-09 | Semiconductor Energy Lab Co Ltd | 電子装置およびその駆動方法 |
| JP2007122062A (ja) * | 2005-10-28 | 2007-05-17 | Samsung Electronics Co Ltd | 表示装置及びその駆動装置 |
| TWI421832B (zh) * | 2005-10-28 | 2014-01-01 | Samsung Display Co Ltd | 顯示器裝置，驅動顯示器裝置之裝置及方法 |
| US7622865B2 (en) | 2006-06-19 | 2009-11-24 | Seiko Epson Corporation | Light-emitting device, image forming apparatus, display device, and electronic apparatus |
| US7994704B2 (en) | 2006-06-19 | 2011-08-09 | Seiko Epson Corporation | Light-emitting device, image forming apparatus, display device, and electronic apparatus |
| JP2008151991A (ja) * | 2006-12-18 | 2008-07-03 | Seiko Epson Corp | 電気光学表示装置の駆動回路、電気光学表示装置、それらの駆動方法及び電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3457819B2 (ja) | 表示装置 | |
| US6738034B2 (en) | Picture image display device and method of driving the same | |
| JP4409821B2 (ja) | Ｅｌ表示装置 | |
| KR100619609B1 (ko) | 화상표시장치 | |
| US7592991B2 (en) | Light emitting device and drive method thereof | |
| CN101561992B (zh) | 显示装置 | |
| JP4024557B2 (ja) | 発光装置、電子機器 | |
| TWI413962B (zh) | Display device and display device | |
| US6992663B2 (en) | Driving circuit of active matrix type light-emitting element | |
| CN101572055B (zh) | 显示装置和显示装置驱动方法 | |
| JPH10232649A (ja) | 電界発光表示装置およびその駆動方法 | |
| KR100599724B1 (ko) | 표시 패널, 이를 이용한 발광 표시 장치 및 그 구동 방법 | |
| CN100440292C (zh) | 发光装置及显示装置 | |
| JP2010008521A (ja) | 表示装置 | |
| JP2009244526A (ja) | 表示装置 | |
| JP2005157349A (ja) | 発光表示装置及びその駆動方法 | |
| WO2002075710A1 (en) | Circuit for driving active-matrix light-emitting element | |
| KR100578791B1 (ko) | 발광 표시 장치 및 그 구동 방법 | |
| JP4831392B2 (ja) | 画素回路及び表示装置 | |
| JP2002341790A (ja) | 表示画素回路 | |
| JP2003043999A (ja) | 表示画素回路および自己発光型表示装置 | |
| KR20040014308A (ko) | 발광 소자 패널의 구동 장치 및 구동 방법 | |
| JP2007148222A (ja) | 画像表示装置 | |
| JP5019217B2 (ja) | アクティブマトリクス型表示装置およびその駆動方法 | |
| JP2008304573A (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040123 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040330 |