JPH09102747A

JPH09102747A - 情報データのｒｌｌ符号化方法及び符号化装置

Info

Publication number: JPH09102747A
Application number: JP26021995A
Authority: JP
Inventors: Hideki Hayashi; 英樹林
Original assignee: Pioneer Electronic Corp
Current assignee: Pioneer Corp
Priority date: 1995-10-06
Filing date: 1995-10-06
Publication date: 1997-04-15

Abstract

(57)【要約】（修正有）【課題】符号化効率が高く、高密度記録に適した情報
データのＲＬＬ（ＲｕｎＬｅｕｇｔｈＬｉｍｉｔｅ
ｄ）符号化を図る。【解決課題】基本変換テーブルに基づいて、ｍビット
の情報データを、最小ランレングスｄ及び最大ランレン
グスｋにてランレングス制限されており、かつその最下
位ビットの値が０であるｎビットのＲＬＬ符号データに
変換し、この変換によって得られた連続する２つのＲＬ
Ｌ符号データ同士の連結部分において、最小ランレング
スの制約が満たされないときには、前段のＲＬＬ符号デ
ータの最下位のビットの値を０から１に置換し、更に、
後段のＲＬＬ符号データを上位側の方向にビットシフト
する。一方、上記２つのＲＬＬ符号データ同士の連結部
分において、最大ランレングスの制約が満たされない時
には、前段のＲＬＬ符号データの最下位のビットの値を
１に置換する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、情報データのＲＬ
Ｌ（Run Length Limited）符号化方法に関する。

【０００２】

【従来の技術】情報データを伝送、又は記録媒体に記録
する際に為されるＲＬＬ符号化方法として、ＣＤ等に採
用されているＥＦＭ（Eight to Fourteen Modulation）
変調が知られている。かかるＥＦＭ変調によれば、１ブ
ロックのビット長が８ビットの情報データが、１ブロッ
クのビット長が１４ビットであり、かつその１ブロック
内において「０」が連続するランレングスが、夫々、最
小ランレングスｄ＝２、最大ランレングスｋ＝１０に制
限されたＲＬＬ符号データに変換される。

【０００３】ここで、かかるＥＦＭ変調にて得られたＲ
ＬＬ符号データは、そのデータ１ブロック内においては
上記の如きランレングスの制限が満たされているが、各
ブロックの連結部分において、かかるランレングス制限
を保つことが出来ない場合が生じる。例えば、ＥＦＭ変
調にて得られた２つの連続したブロックのＲＬＬ符号デ
ータが夫々、｛００００００１０００１００１｝、｛０
１０００００１００１０００｝である場合には、その連
結部分において｛１０１｝という系列が出来てしまい、
上記の最小ランレングスｄ＝２の制約を満たすことが出
来なくなる。

【０００４】そこで、かかる接続部分に対しても上記の
如きランレングス制限が満たされるように、ＥＦＭ変調
では、ＲＬＬ符号データの各ブロック間に３ビットの挿
入ビットを付加するようにしている。例えば、上記の２
つの連続したブロック間に３ビット列の｛０００｝を挿
入すれば、その連結部分においても、最小ランレングス
ｄ＝２の制約を満たすことが出来るのである。

【０００５】ところが、この際、１ブロック分のＲＬＬ
符号データのビット長は、実質的に、１７ビット長とな
ってしまう。従って、ビット長８ビットの情報データ
が、ビット長１７ビットのＲＬＬ符号データに変換され
ることになり、高密度記録又は伝送を実施するにあたり
その符号化効率が悪いという問題があった。

【０００６】

【発明が解決しようとする課題】本発明は、かかる問題
を解決すべくなされたものであり、符号化効率が高く、
高密度記録に適した情報データのＲＬＬ符号化方法及び
符号化装置を提供することを目的とする。

【０００７】

【課題を解決するための手段】本発明による情報データ
のＲＬＬ符号化方法及び符号化装置は、ｍビットの情報
データを、０の最小ランレングスがｄ及び最大ランレン
グスがｋであるようにランレングスが制限されておりか
つ最下位ビットの値が０であるｎビットのＲＬＬ符号デ
ータに変換する変換行程と、連続する２つの前記ＲＬＬ
符号データの連結部における０のランレングスが前記ｄ
よりも小なる場合には、前記ＲＬＬ符号データの内の前
段の前記ＲＬＬ符号データの最下位ビットの値を１に置
換すると共に、後段の前記ＲＬＬ符号データの全ビット
を上位側にビットシフトする行程と、前記連結部におけ
る０のランレングスが前記ｋよりも大なる場合には、前
記ＲＬＬ符号データの内の前段の前記ＲＬＬ符号データ
の最下位ビットの値を１に置換する行程とを有する。

【０００８】

【発明の実施の形態】本発明による情報データのＲＬＬ
符号化方法及び符号化装置においては、先ず、基本変換
テーブルに基づいて、ｍビットの情報データを、最小ラ
ンレングスｄ及び最大ランレングスｋであるようにラン
レングスが制限されており、かつ、その最下位ビットの
値が０であるｎビットのＲＬＬ符号データに変換する。
この際、かかる変換によって得られた連続する２つのＲ
ＬＬ符号データ同士の連結部分において最小ランレング
スの制約が満たされない時には、かかる最小ランレング
スの制約を満たすべく、前段のＲＬＬ符号データの最下
位のビットの値を０から１に置換し、更に、後段のＲＬ
Ｌ符号データを上位側の方向にビットシフトする。一
方、上記２つのＲＬＬ符号データ同士の連結部分におい
て、最大ランレングスの制約が満たされない時には、前
段のＲＬＬ符号データの最下位のビットの値を１に置換
する。

【０００９】

【実施例】以下、本発明の実施例について説明する。図
１は、情報記録再生装置の概略構成を示す図である。先
ず、かかる情報記録再生装置の記録系について説明す
る。図１において、誤り訂正符号化回路１は、記録用情
報データに対して誤り訂正符号化処理を行って誤り訂正
符号化された情報データをＲＬＬ符号化装置２に供給す
る。ＲＬＬ符号化装置２は、かかる情報データを８ビッ
ト毎に区切ってブロック化し、この１ブロック８ビット
の情報データを、最小ランレングスｄ＝２、最大ランレ
ングスｋ＝１２であるようにランレングスの制限された
１５ビットのＲＬＬ符号データに変換して、これをパラ
レル・シリアル変換回路３に供給する。パラレル・シリ
アル変換回路３は、かかる１５ビットパラレルのＲＬＬ
符号データを２値のシリアルデータに変換する。パラレ
ル・シリアル変換回路３は、その変換されたシリアルデ
ータの値が１である場合には反転、０である場合には非
反転させる変換規則に従って、このシリアルデータの値
を変換したシリアル形態の２値信号を記録装置４に供給
する。記録装置４は、かかる２値信号の値に応じた出力
を有するレーザビームを記録ディスク５に照射すること
により、この２値信号を記録ディスク５に記録せしめ
る。

【００１０】次に、かかる情報記録再生装置の再生系に
ついて説明する。読取装置６は、上述の如き記録動作に
よって記録ディスク５に記録された２値信号を読み取っ
てこれをシリアル・パラレル変換回路７に供給する。シ
リアル・パラレル変換回路７は、先ず、この読み取られ
たシリアル形態の２値信号の値が反転した場合には１、
非反転時には０にするという変換規則に従ってこの２値
信号の値を変換し、これを１５ビット毎にパラレルデー
タに変換する。シリアル・パラレル変換回路７は、この
パラレルデータをＲＬＬ符号データとして、ＲＬＬ復号
回路８に供給する。

【００１１】ＲＬＬ復号回路８は、かかるＲＬＬ符号デ
ータから情報データを復号してこれを誤り訂正復号回路
９に供給する。誤り訂正復号回路９は、この復号された
情報データに対して誤り訂正を行って、再生情報データ
を得る。次に、上記ＲＬＬ符号化装置２について詳細に
説明する。図２は、かかるＲＬＬ符号化装置２の内部構
成の一例を示す図である。

【００１２】図２に示されるが如くかかるＲＬＬ符号
化装置２は、入出力ポート２１、変換テーブルメモリ２
２、ＲＡＭ（ランダムアクセスメモリ）２３、ＲＯＭ
（リードオンリメモリ）２４、ＣＰＵ（中央処理装置）
２５、及びＣＰＵバス２６から構成される。変換テーブ
ルメモリ２２には、情報データをＲＬＬ符号データに変
換する際の対応関係を示す複数の変換テーブルが予め記
憶されている。

【００１３】図３は、かかる変換テーブルの種類を示す
図である。先ず、図３において、基本変換テーブルＡ及
びＢは、８ビットの情報データを１５ビットのＲＬＬ符
号データに符号化する際に基本となる変換テーブルであ
る。図４〜図９は基本変換テーブルＡ、図１０〜図１２
は基本変換テーブルＢを示すものである。

【００１４】この際、これら基本変換テーブルＡ及びＢ
においては、８ビットの情報データによって表現し得る
総ワード数が２５６個であることから、図４〜図１２に
て示されるように、あわせて２５６通りの変換対応関係
を示している。例えば、図４のテーブルによれば、３０
（１０進数表現）なる情報データは、｛０１０００１０
０１００００００｝なるＲＬＬ符号データに変換され
る。又、図１１のテーブルによれば、｛０００１００１
００１０００１０｝なるＲＬＬ符号データは、２２７
（１０進数表現）なる情報データに変換されるのであ
る。

【００１５】ここで、かかる基本変換テーブルＡ及びＢ
にて示される全てのＲＬＬ符号データは、その１ブロッ
ク（ビット１〜１５）内において、最小ランレングスｄ
＝２、最大ランレングスｋ＝１２なるランレングス制限
を満たすデータパターンとなっている。この際、基本変
換テーブルＡに示されるＲＬＬ符号データは、図４〜図
９に示されるが如く、その下位部のビット１４及び１５
によるビットパターンが全て｛００｝となっている。つ
まり、基本変換テーブルＡに示されるＲＬＬ符号データ
は、そのＲＬＬ符号データの次に、如何なるデータパタ
ーンからなるＲＬＬ符号データが連結されても、必ず、
その連結部分において最小ランレングスｄ＝２の制約を
満たすようなデータパターンとなっているのである。

【００１６】一方、基本変換テーブルＢに示されるＲＬ
Ｌ符号データは、図１０〜図１２に示されるように、そ
の下位部のビット１４及び１５によるビットパターンが
全て｛１０｝となっている。ここで、かかる基本変換テ
ーブルＢに示されているＲＬＬ符号データの次に、上位
部のビット１及び２によるビットパターンが｛１０｝と
なっているＲＬＬ符号データが連結されると、その連結
部分において、最小ランレングスｄ＝２の制約を満たす
ことが出来なくなる。つまり、基本変換テーブルＢによ
って示されるＲＬＬ符号データは、その後に連結される
ＲＬＬ符号データの上位ビットパターンによっては、そ
の連結部分において、最小ランレングスｄ＝２の制約を
満たすことが出来なくなる可能性のあるデータパターン
なのである。

【００１７】又、図３における代替え変換テーブルＣと
は、上記基本変換テーブルＢに代わって用いられる代替
え変換テーブルである。図１３〜図１５は、かかる代替
え変換テーブルＣの一例を示す図である。かかる図１３
〜図１５にて示されるように、代替え変換テーブルＣに
おけるＲＬＬ符号データは、上記基本変換テーブルＢに
示されているＲＬＬ符号データの最下位のビット１５の
値を０から１に置換して生成したものである。この際、
かかる代替え変換テーブルＣに示されるＲＬＬ符号デー
タの各々は、その１ブロック内において、最小ランレン
グスｄ＝２、最大ランレングスｋ＝１２なるランレング
ス制限を満たしており、かつ、そのＲＬＬ符号データの
下位部のビット１２〜１５によるパターンが｛０００
１｝となるのである。

【００１８】又、図３における代替え変換テーブルＤと
は、上記基本変換テーブルＡに代わって用いられる代替
え変換テーブルである。図１６は、かかる代替え変換テ
ーブルＤの一例を示す図である。図１６にて示されるよ
うに、代替え変換テーブルＤにおけるＲＬＬ符号データ
は、上記基本変換テーブルＡに示されているＲＬＬ符号
データの下位部のビット１２〜ビット１５を｛１００
１｝なるビットパターンに置換して生成したものであ
る。この際、代替え変換テーブルＤは、その次に連続す
るＲＬＬ符号データとの連結部分において最大ランレン
グスｋ＝１２のランレングス制限が満たされない場合
に、上記基本変換テーブルＡに代わって用いられる変換
テーブルなのである。

【００１９】又、図３における代替え変換テーブルＥ
は、後述する代替え変換テーブルＦに代わって用いられ
る変換テーブルである。図１７は、かかる代替え変換テ
ーブルＥの一例を示す図である。図１７に示されるよう
に、代替え変換テーブルＥにおけるＲＬＬ符号データ
は、上記図４及び図５なる基本変換テーブルＡに示され
るＲＬＬ符号データの中から、その最上位のビット１の
値が１となっているものを一部抽出し、この抽出したＲ
ＬＬ符号データ各々を左に１ビットシフトし、更に、こ
のビットシフトしたデータの最下位のビット１５の値を
１にして生成されたものである。従って、代替え変換テ
ーブルＥにおけるＲＬＬ符号データの各々は、その１ブ
ロック内において、最小ランレングスｄ＝２、最大ラン
レングスｋ＝１２なるランレングス制限を満たすデータ
パターンとなり、かつ、その上位部のビット１及び２に
よるビットパターンが｛００｝、最下位のビット１５の
値が１となるのである。つまり、かかる代替え変換テー
ブルＥとは、その次に連続するＲＬＬ符号データとの連
結部分において最大ランレングスｋ＝１２なるランレン
グス制限が満たされない時に、後述する代替え変換テー
ブルＦに代わって用いられる変換テーブルなのである。

【００２０】又、図３における代替え変換テーブルＦ
は、上記基本変換テーブルＡ、Ｂに代わって用いられる
変換テーブルである。図１８〜図２０は、かかる代替え
変換テーブルＦの一例を示す図である。かかる図１８〜
図２０にて示されるように、代替え変換テーブルＦにお
けるＲＬＬ符号データは、上記図４〜図１２なる基本変
換テーブルＡ及びＢに示されるＲＬＬ符号データの中か
ら、その最上位のビット１の値が１となっているものを
全て抽出し、この抽出したＲＬＬ符号データ各々を左に
１ビットシフトして生成されたものである。従って、代
替え変換テーブルＦにおけるＲＬＬ符号データの各々
は、その１ブロック内において、最小ランレングスｄ＝
２、最大ランレングスｋ＝１２なるランレングス制限を
満たすデータパターンとなり、かつ、その上位部のビッ
ト１及び２によるビットパターンが｛００｝、下位部の
ビット１４及び１５によるビットパターンが｛００｝と
なる。代替え変換テーブルＦとは、その前に連結される
ＲＬＬ符号データとの連結部分において、最小ランレン
グスｄ＝２なるランレングス制限が満たされない時に、
上記基本変換テーブルＡ、Ｂに代わって用いられる変換
テーブルなのである。

【００２１】一方、図２のＲＯＭ２４には、本発明によ
るＲＬＬ符号化方法にて情報データをＲＬＬ符号データ
に符号化するためのソフトウェアが予め記憶されてい
る。以下に、かかるソフトウェアに従ってＣＰＵ２５が
実施するＲＬＬ符号化装置２内の符号化動作を説明す
る。図２１及び図２２は、情報データをＲＬＬ符号デー
タに符号化するためのソフトウェアを示すフローチャー
トである。

【００２２】図２１において、先ず、ＣＰＵ２５は、情
報データ取り込みルーチンの実行を行う（ステップＳ
１）。かかる情報データ取り込みルーチンにおいて、Ｃ
ＰＵ２５は、先ず、情報データ取込命令を入出力ポート
２１に供給することにより、図１の誤り訂正符号化回路
１から供給されてくる情報データをＣＰＵバス２６上に
取り込む。ここで、ＣＰＵ２５は、かかるＣＰＵバス２
６上に取り込まれる情報データを、８ビットを１ブロッ
クとして、図２３に示されるが如きＲＡＭ２３の情報デ
ータ記憶領域中の１番地から順に格納記憶して行く。か
かる情報データがＲＡＭ２３のＮ番地まで記憶されてＮ
ブロック分の８ビット情報データがＲＡＭ２３内に格納
終了すると、ＣＰＵ２５は、この情報データ取り込みル
ーチンを抜けて、ＣＰＵ２５の内蔵レジスタＪ（図示せ
ぬ）に初期番地としての１を設定する（ステップＳ
２）。

【００２３】次に、ＣＰＵ２５は、基本変換テーブル
Ａ、Ｂによる仮ＲＬＬ符号変換ルーチンを実行する（ス
テップＳ３）。かかる基本変換テーブルＡ、Ｂによる仮
ＲＬＬ符号変換ルーチンにおいて、ＣＰＵ２５は、先
ず、上記レジスタＪが示す番地に対応した情報データを
ＲＡＭ２３から読出す。例えば、上記レジスタＪに１が
設定されている場合には、ＲＡＭ２３の１番地に記憶さ
れている８ビット情報データを読み出す。次に、ＣＰＵ
２５は、図４〜図１２にて示される基本変換テーブルＡ
及びＢの中から、この読み出した情報データに対応した
ＲＬＬ符号データを検索して、これをＣＰＵ２５の内蔵
レジスタＸ（図示せぬ）に記憶する。例えば、ＲＡＭ２
３の１番地から読み出された８ビット情報データが｛０
００１１１１０｝である場合、これは１０進数表現で３
０を示すので、この際、図４〜図１２にて示される基本
変換テーブルＡ及びＢの中から、図４にて示される｛０
１０００１００１００００００｝なるＲＬＬ符号データ
が検索され、これが上記レジスタＸに記憶されるのであ
る。

【００２４】かかるステップＳ３の終了後、ＣＰＵ２５
は、次の、基本変換テーブルＡ、Ｂによる仮ＲＬＬ符号
変換ルーチンを実行する（ステップＳ４）。かかるステ
ップＳ４による仮ＲＬＬ符号変換ルーチンにおいて、Ｃ
ＰＵ２５は、先ず、上記レジスタＪが示す値に１を加算
した番地に対応した情報データをＲＡＭ２３から読出
す。例えば、上記レジスタＪに１が設定されている場合
には、ＲＡＭ２３の２番地に記憶されている８ビット情
報データを読み出す。次に、ＣＰＵ２５は、基本変換テ
ーブルＡ及びＢの中から、この読み出した情報データに
対応したＲＬＬ符号データを検索して、これをＣＰＵ２
５の内蔵レジスタＹ（図示せぬ）に記憶する。例えば、
ＲＡＭ２３の２番地から読み出された８ビット情報デー
タが｛１１１１１１１１｝である場合、これは１０進数
表現で２５５を示すので、この際、図４〜図１２にて示
される基本変換テーブルＡ及びＢの中から、図１２にて
示される｛０１００１００１００１００１０｝なるＲＬ
Ｌ符号データが検索され、これが上記レジスタＹに記憶
されるのである。

【００２５】かかるステップＳ４の終了後、ＣＰＵ２５
は、上記レジスタＸ及びＹ夫々に記憶されているＲＬＬ
符号データ同士を直列に連結した場合にその連結部分に
おける０の連続個数が何個になるかを測定し、これを連
結部分におけるランレングスとしてＣＰＵ２５の内蔵レ
ジスタｒ（図示せぬ）に記憶する（ステップＳ５）。例
えば、上記レジスタＸに｛０１０００１００１００００
００｝、レジスタＹに｛０１００１００１００１００１
０｝なるＲＬＬ符号データが夫々記憶されている場合、
そのＲＬＬ符号データ同士を直列に連結した際の連結部
分における０の連続個数は７個であるので、かかるレジ
スタｒには７が記憶されるのである。

【００２６】すなわち、上記ステップＳ３〜ステップＳ
５では、仮に、基本変換テーブルＡ、Ｂを用いてＲＡＭ
２３のＪ番地、及び（Ｊ＋１）番地の情報データ各々を
ＲＬＬ符号データに変換した場合に、このＲＬＬ符号デ
ータの連結部分におけるランレングスがどのくらいにな
るかを求めるのである。次に、ＣＰＵ２５は、かかるレ
ジスタｒに記憶されている値、すなわち上記連結部分に
おけるランレングスが、最小ランレングスｄ＝２以上の
値であるか否かの判定を行う（ステップＳ６）。かかる
ステップＳ６において、最小ランレングスｄ＝２以上の
値であると判定された場合、ＣＰＵ２５は、かかるレジ
スタｒに記憶されているランレングスが、最大ランレン
グスｋ＝１２以下の値であるか否かの判定を行う（ステ
ップＳ７）。かかるステップＳ７において、最大ランレ
ングスｋ＝１２以下の値であると判定された場合、すな
わち、レジスタＸ及びＹに記憶されているＲＬＬ符号デ
ータ同士による連結部分のランレングスが、最小ランレ
ングスｄ＝２、最大ランレングスｋ＝１２の制約を満た
していると判定された場合、ＣＰＵ２５は、基本変換テ
ーブルＡ、Ｂによる基本ＲＬＬ符号変換ルーチンを実行
する（ステップＳ８）。

【００２７】かかるステップＳ８による基本ＲＬＬ符号
変換ルーチンにおいて、ＣＰＵ２５は、先ず、上記レジ
スタＪが示す番地に対応した情報データをＲＡＭ２３か
ら読出す。例えば、上記レジスタＪに１が設定されてい
る場合には、ＲＡＭ２３の１番地に記憶されている８ビ
ット情報データを読み出す。次に、ＣＰＵ２５は、図４
〜図１２にて示される基本変換テーブルＡ及びＢの中か
ら、この読み出した情報データに対応したＲＬＬ符号デ
ータを検索して、これをＲＡＭ２３の（５０００＋Ｊ）
番地に記憶せしめる。例えば、ＲＡＭ２３の１番地から
読み出された８ビット情報データが｛０００１１１１
０｝である場合、これは１０進数表現で３０を示すの
で、この際、図４〜図１２にて示される基本変換テーブ
ルＡ及びＢの中から、図４にて示される｛０１０００１
００１００００００｝なるＲＬＬ符号データが検索さ
れ、これが、図２３に示されるが如きＲＡＭ２３の５０
０１番地に記憶されるのである。

【００２８】すなわち、かかるステップＳ８による基本
ＲＬＬ符号変換ルーチンは、図４〜図１２にて示される
基本変換テーブルＡ及びＢを用いて情報データをＲＬＬ
符号データに変換する基本変換行程なのである。一方、
上記ステップＳ７において、レジスタＸ及びＹ夫々に記
憶されているＲＬＬ符号データ同士による連結部分のラ
ンレングスが、最大ランレングスｋ＝１２以下ではない
と判定された場合、すなわち、最小ランレングスｄ＝２
の制約は満たされているものの、最大ランレングスｋ＝
１２の制約が満たされていない場合にＣＰＵ２５は、代
替え変換テーブルＤによるＲＬＬ符号変換ルーチンを実
行する（ステップＳ９）。

【００２９】かかるステップＳ９によるＲＬＬ符号変換
ルーチンにおいて、ＣＰＵ２５は、先ず、上記レジスタ
Ｊが示す番地に対応した情報データをＲＡＭ２３から読
出す。次に、ＣＰＵ２５は、上記図１６に示される代替
え変換テーブルＤの中から、この読み出した情報データ
に対応したＲＬＬ符号データを検索して、これをＲＡＭ
２３の（５０００＋Ｊ）番地に記憶せしめる。この際、
上述した如く、代替え変換テーブルＤにおけるＲＬＬ符
号データは、上記基本変換テーブルＡに示されているＲ
ＬＬ符号データの下位部のビット１２〜ビット１５を
｛１００１｝なるビットパターンに置換して生成された
ものである。従って、このステップＳ９にて代替え変換
テーブルＤを用いた変換を実行するということは、上記
基本変換テーブルにて変換された２つの連続したＲＬＬ
符号データの内、前段のＲＬＬ符号データの下位部のビ
ット１２〜ビット１５を｛１００１｝なるビットパター
ンに置換することと等価なのである。

【００３０】よって、かかるステップＳ９によるＲＬＬ
符号変換ルーチンの実行によれば、２つの連続したＲＬ
Ｌ符号データの内、前段のＲＬＬ符号データの最下位の
ビット１５が必ず１となるので、隣接するＲＬＬ符号デ
ータ同士の連結部分において、必ず、最大ランレングス
ｋ＝１２の制約が満たされるようになるのである。一
方、上記ステップＳ６において、レジスタＸ及びＹ夫々
に記憶されているＲＬＬ符号データ同士による連結部分
のランレングスが、最小ランレングスｄ＝２以上ではな
いと判定された場合、つまり、かかる連結部分のランレ
ングスが最小ランレングスｄ＝２の制約を満たしていな
いと判定された場合、ＣＰＵ２５は、代替え変換テーブ
ルＣによるＲＬＬ符号変換ルーチンを実行する（ステッ
プＳ１０）。

【００３１】かかるステップＳ１０によるＲＬＬ符号変
換ルーチンにおいて、ＣＰＵ２５は、先ず、上記レジス
タＪが示す番地に対応した情報データをＲＡＭ２３から
読出す。次に、ＣＰＵ２５は、上記図１３〜図１５に示
される代替え変換テーブルＣの中から、この読み出した
情報データに対応したＲＬＬ符号データを検索して、こ
れをＲＡＭ２３の（５０００＋Ｊ）番地に記憶せしめ
る。この際、上述した如く、代替え変換テーブルＣにお
けるＲＬＬ符号データは、上記基本変換テーブルＢに示
されているＲＬＬ符号データの最下位のビット１５の値
を０から１に置換して生成されたものである。従って、
このステップＳ１０にて代替え変換テーブルＣを用いた
変換を実行するということは、上記基本変換テーブルに
て変換された２つの連続したＲＬＬ符号データの内、前
段のＲＬＬ符号データの最下位ビット１５の値を０から
１に置換することと等価なのである。

【００３２】かかるステップＳ１０の終了後、ＣＰＵ２
５は、上記レジスタＪの記憶値に１だけ加算し、これを
新たなレジスタＪの記憶値とし（ステップＳ１１）、そ
の加算結果がＮよりも大であるか否かを判定する（ステ
ップＳ１２）。かかるステップＳ１２において、レジス
タＪの記憶値がＮよりも大でないと判定されると、ＣＰ
Ｕ２５は、代替え変換テーブルＦによる仮ＲＬＬ符号変
換ルーチンを実行する（ステップＳ１３）。

【００３３】かかるステップＳ１３による仮ＲＬＬ符号
変換ルーチンにおいて、ＣＰＵ２５は、先ず、上記レジ
スタＪの値が示す番地に対応した情報データをＲＡＭ２
３から読出す。次に、ＣＰＵ２５は、図１８〜２０に示
されるが如き代替え変換テーブルＦの中から、この読み
出した情報データに対応したＲＬＬ符号データを検索し
て、これをＣＰＵ２５の内蔵レジスタＸ（図示せぬ）に
記憶する。かかるステップＳ１３の終了後、ＣＰＵ２５
は、次の、基本変換テーブルＡ、Ｂによる仮ＲＬＬ符号
変換ルーチンを実行する（ステップＳ１４）。

【００３４】かかるステップＳ１４による仮ＲＬＬ符号
変換ルーチンにおいて、ＣＰＵ２５は、先ず、上記レジ
スタＪの値に１を加算して得られた値が示す番地に対応
した情報データをＲＡＭ２３から読出す。次に、ＣＰＵ
２５は、基本変換テーブルＡ及びＢの中から、この読み
出した情報データに対応したＲＬＬ符号データを検索し
て、これをＣＰＵ２５の内蔵レジスタＹ（図示せぬ）に
記憶する。かかるステップＳ１４の終了後、ＣＰＵ２５
は、上記レジスタＸ及びＹ夫々に記憶されている各々１
５ビット長からなるＲＬＬ符号データ同士を夫々直列に
連結した場合にその連結部分における０の連続個数が何
個になるかを測定し、これを連結部分におけるランレン
グスとしてＣＰＵ２５の内蔵レジスタｒに記憶する（ス
テップＳ１５）。

【００３５】次に、ＣＰＵ２５は、かかるレジスタｒに
記憶されているランレングスが、最大ランレングスｋ＝
１２以下の値であるか否かの判定を行う（ステップＳ１
６）。すなわち、上記ステップＳ１１〜ステップＳ１６
では、上記ステップＳ１０による代替え変換テーブルＣ
を用いたＲＬＬ符号変換が実施された際に、その次の変
換対象となる情報データを、仮に代替え変換テーブルＦ
を用いてＲＬＬ符号データに変換して、この仮変換され
たＲＬＬ符号データの次に連結されるＲＬＬ符号データ
との連結部分において最大ランレングスｋ＝１２なるラ
ンレングス制限が満たされるか否かを判定するのであ
る。

【００３６】かかるステップＳ１６において、レジスタ
ｒに記憶されているランレングスが、最大ランレングス
ｋ＝１２以下の値ではないと判定された場合、すなわ
ち、最大ランレングスｋ＝１２の制約を満たしていない
と判定された場合、ＣＰＵ２５は、代替え変換テーブル
ＥによるＲＬＬ符号変換ルーチンを実行する（ステップ
Ｓ１７）。

【００３７】かかるステップＳ１７によるＲＬＬ符号変
換ルーチンにおいて、ＣＰＵ２５は、先ず、上記レジス
タＪが示す番地に対応した情報データをＲＡＭ２３から
読出す。次に、ＣＰＵ２５は、上記図１７に示される代
替え変換テーブルＥの中から、この読み出した情報デー
タに対応したＲＬＬ符号データを検索して、これをＲＡ
Ｍ２３の（５０００＋Ｊ）番地に記憶せしめる。

【００３８】一方、上記ステップＳ１６において、レジ
スタＸ及びＹ夫々に記憶されているＲＬＬ符号データ同
士による連結部分のランレングスが、最大ランレングス
ｋ＝１２以下であると判定された場合、すなわち、最大
ランレングスｋ＝１２の制約が満たされている場合に
は、ＣＰＵ２５は、代替え変換テーブルＦによるＲＬＬ
符号変換ルーチンを実行する（ステップＳ１８）。

【００３９】かかるステップＳ１８によるＲＬＬ符号変
換ルーチンにおいて、ＣＰＵ２５は、先ず、上記レジス
タＪが示す番地に対応した情報データをＲＡＭ２３から
読出す。次に、ＣＰＵ２５は、上記図１８〜２０に示さ
れる代替え変換テーブルＦの中から、この読み出した情
報データに対応したＲＬＬ符号データを検索して、これ
をＲＡＭ２３の（５０００＋Ｊ）番地に記憶せしめる。
この際、上述した如く、代替え変換テーブルＥ、及び代
替え変換テーブルＦにおけるＲＬＬ符号データは、上記
図４〜図１２なる基本変換テーブルＡ及びＢに示される
ＲＬＬ符号データを左側、すなわち上位側に１ビットシ
フトして生成されたものである。従って、上記ステップ
Ｓ１７又はステップＳ１８にて、代替え変換テーブルＥ
又はＦを用いた変換を実行するということは、上記基本
変換テーブルにて変換された２つの連続したＲＬＬ符号
データの内、後段のＲＬＬ符号データをビットシフトす
ることと等価なのである。

【００４０】この際、かかる代替え変換テーブルＥに示
されるＲＬＬ符号データの各々は、全て最下位のビット
１５の値が１となっている。よって、上記ステップＳ１
６において、最大ランレングスｋ＝１２なるランレング
ス制限が満たされないと判定された場合には、上記代替
え変換テーブルＦに代わりこの代替え変換テーブルＥを
用いたＲＬＬ符号変換を実施すれば、その次に連結され
るＲＬＬ符号データとの連結部分において最大ランレン
グスｋ＝１２なるランレングス制限が満たされるのであ
る。

【００４１】上記ステップＳ８、Ｓ９、Ｓ１７及びＳ１
８の内のいずれかが終了すると、ＣＰＵ２５は、上記レ
ジスタＪの記憶値に１だけ加算し、これを新たなレジス
タＪの記憶値とし（ステップＳ１９）、その加算結果が
Ｎよりも大であるか否かを判定する（ステップＳ２
０）。かかるステップＳ２０において、レジスタＪの記
憶値がＮよりも大でないと判定されると、ＣＰＵ２５
は、上記ステップＳ３の実行に戻り、再び、このステッ
プＳ２０においてレジスタＪの記憶値がＮよりも大であ
ると判定されるまで、前述した如き動作を繰り返し実行
する。

【００４２】すなわち、図２３に示されるが如きＲＡＭ
２３の情報データ記憶領域（１番地〜Ｎ番地）に記憶さ
れているＮブロック分の情報データ全てに対してＲＬＬ
符号変換が為されるまで、上記ステップＳ３〜Ｓ２０に
よる動作が繰り返し実行されるのである。かかる動作に
より、ＲＡＭ２３の情報データ記憶領域に記憶されてい
るＮブロック分の８ビット情報データの各々は、最小ラ
ンレングスｄ＝２、最大ランレングスｋ＝１２にてラン
レングスの制限された１５ビットのＲＬＬ符号データに
変換されて夫々、かかるＲＡＭ２３のＲＬＬ符号データ
記憶領域（５００１番地〜5000+Ｎ番地）に記憶される
のである。この際、隣接するＲＬＬ符号データ同士の連
結部分においても、かかるランレングス制限は満たされ
たものとなっている。

【００４３】一方、かかるステップＳ２０において、レ
ジスタＪの記憶値がＮよりも大であると判定されると、
ＣＰＵ２５は、次のＲＬＬ符号データ出力ルーチンの実
行を行う（ステップＳ２１）。かかるＲＬＬ符号データ
出力ルーチンにおいて、ＣＰＵ２５は、上記ＲＡＭ２３
の５００１番地〜5000+Ｎ番地に記憶されているＮブロ
ック分のＲＬＬ符号データ各々をその記憶番地順に読出
して、これを入出力ポート２１を介して図１のパラレル
・シリアル変換回路３に供給せしめる。

【００４４】以上の如く、かかるＲＬＬ符号化装置２に
よる符号化動作においては、１ブロックの情報データ
を、０の最小ランレングスｄ＝２、及び最大ランレング
スｋ＝１２となるようにランレングスが制限されてお
り、かつその最下位のビット１５の値が０であるＲＬＬ
符号データに変換し（ステップＳ３及びＳ４の実行）、
この変換にて得られた２つの連続したＲＬＬ符号データ
同士の連結部分において最小ランレングスｄ＝２の制約
が満たされないと判定（ステップＳ６による判定）され
た時には、前段のＲＬＬ符号データの最下位のビット１
５の値を０から１に置換（ステップＳ１０の実行）し、
更に、後段のＲＬＬ符号データを上位側の方向にビット
シフトする（ステップＳ１７又はＳ１８の実行）。一
方、上記２つのＲＬＬ符号データ同士の連結部分におい
て、最大ランレングスｋ＝１２の制約が満たされないと
判定（ステップＳ７及びＳ１６による判定）された時に
は、前段のＲＬＬ符号データの最下位のビット１５の値
を１に置換する（ステップＳ９及びＳ１７の実行）よう
にしている。

【００４５】よって、かかる符号化によれば、１ブロッ
ク内のみならず、そのブロック同士の連結部分において
も、８ビット長の情報データを、最小ランレングスｄ＝
２及び最大ランレングスｋ＝１２にてランレングスの制
限された、１ブロック長が１５ビットのＲＬＬ符号デー
タを得ることが出来るのである。従って、本発明によれ
ば、ＥＦＭ変調の如き、ＲＬＬ符号データの１ブロック
長が実質的に１７ビットとなってしまう符号化方式に比
べて、その符号化効率を高めることが出来るのである。

【００４６】次に、ＲＬＬ復号装置８の復号動作につい
て説明する。この際、かかるＲＬＬ復号装置８は、図２
に示されるＲＬＬ符号化装置２と同様の構成で実現出来
るものであり、その復号の為のソフトウェアが、かかる
ＲＬＬ符号化装置２のものと異なっている。図２４及び
図２５は、かかる復号を実施するためのソフトウェアを
示すフローチャートである。

【００４７】図２４及び図２５において、先ず、ＣＰＵ
２５は、ＲＬＬ符号データ取り込みルーチンの実行を行
う（ステップＳ４１）。かかるＲＬＬ符号データ取り込
みルーチンにおいて、ＣＰＵ２５は、先ず、ＲＬＬ符号
データ取込命令を入出力ポート２１に供給することによ
り、図１のシリアル・パラレル変換回路７から供給され
てくるＲＬＬ符号データをＣＰＵバス２６上に取り込
む。ここで、ＣＰＵ２５は、かかるＣＰＵバス２６上に
取り込まれるＲＬＬ符号データを、図２３に示されるが
如きＲＡＭ２３のＲＬＬ符号データ記憶領域中の５００
１番地から順に格納記憶して行く。かかるＲＬＬ符号デ
ータがＲＡＭ２３の（５０００＋Ｎ）番地まで記憶され
てＮブロック分のＲＬＬ符号データがＲＡＭ２３内に格
納終了すると、ＣＰＵ２５は、このＲＬＬ符号データ取
り込みルーチンを抜けて、ＣＰＵ２５の内蔵レジスタＪ
（図示せぬ）に初期番地としての５００１を設定する
（ステップＳ４２）。

【００４８】次に、ＣＰＵ２５は、かかるＲＡＭ２３か
ら、レジスタＪが示す番地に記憶されているＲＬＬ符号
データを読出して、そのＲＬＬ符号データの下位ビット
パターン、すなわちＲＬＬ符号データのビット１２〜１
５によるビットパターンが｛０００１｝であるか否かの
判定を行う（ステップＳ４３）。かかるステップＳ４３
において、かかるＲＬＬ符号データの下位ビットパター
ンが｛０００１｝ではないと判定されると、ＣＰＵ２５
は、更に、そのＲＬＬ符号データの下位ビットパターン
が｛１００１｝であるか否かの判定を行う（ステップＳ
４４）。

【００４９】かかるステップＳ４４において、ＲＡＭ２
３のＪ番地から読み出されたＲＬＬ符号データの下位ビ
ットパターンが｛１００１｝ではないと判定されると、
ＣＰＵ２５は、基本変換テーブルＡ、Ｂによる基本情報
データ変換ルーチンを実行する（ステップＳ４５）。か
かるステップＳ４５による基本情報データ変換ルーチン
において、ＣＰＵ２５は、図４〜図１２にて示される基
本変換テーブルＡ及びＢの中から、上記ステップＳ４３
の実行によってＲＡＭ２３のＪ番地から読出されたＲＬ
Ｌ符号データに対応した情報データを検索して、これを
ＲＡＭ２３の（Ｊ−５０００）番地に記憶せしめる。例
えば、ＲＡＭ２３の５００１番地から読み出されたＲＬ
Ｌ符号データが｛０１０００１００００１００００｝で
ある場合、図４〜図１２にて示される基本変換テーブル
Ａ及びＢの中から、図５に示される６０（１０進数表
現）なる情報データが検索され、この６０を示す｛００
１１１１００｝なるビット系列を有する情報データが、
図２３に示されるが如きＲＡＭ２３の１番地に記憶され
るのである。

【００５０】一方、ステップＳ４４において、ＲＡＭ２
３のＪ番地から読み出されたＲＬＬ符号データの下位ビ
ットパターンが｛１００１｝であると判定されると、Ｃ
ＰＵ２５は、代替え変換テーブルＤによる情報データ変
換ルーチンを実行する（ステップＳ４６）。かかるステ
ップＳ４６による情報データ変換ルーチンにおいて、Ｃ
ＰＵ２５は、図１６にて示される代替え変換テーブルＤ
の中から、上記ステップＳ４３の実行によってＲＡＭ２
３のＪ番地から読出されたＲＬＬ符号データに対応した
情報データを検索して、これをＲＡＭ２３の（Ｊ−５０
００）番地に記憶せしめる。

【００５１】又、上記ステップＳ４３において、ＲＡＭ
２３のＪ番地から読み出されたＲＬＬ符号データの下位
ビットパターンが｛０００１｝であると判定されると、
ＣＰＵ２５は、代替え変換テーブルＣによる情報データ
変換ルーチンを実行する（ステップＳ４７）。かかるス
テップＳ４７による情報データ変換ルーチンにおいて、
ＣＰＵ２５は、図１３〜図１５にて示される代替え変換
テーブルＣの中から、上記ステップＳ４３の実行によっ
てＲＡＭ２３のＪ番地から読出されたＲＬＬ符号データ
に対応した情報データを検索して、これをＲＡＭ２３の
（Ｊ−５０００）番地に記憶せしめる。かかるステップ
Ｓ４７の終了後、ＣＰＵ２５は、上記レジスタＪの記憶
値に１だけ加算し、これを新たなレジスタＪの記憶値と
し（ステップＳ４８）、その加算結果が（５０００＋
Ｎ）よりも大であるか否かを判定する（ステップＳ４
９）。かかるステップＳ４９において、レジスタＪの記
憶値が（５０００＋Ｎ）よりも大でないと判定される
と、ＣＰＵ２５は、レジスタＪが示す番地に記憶されて
いるＲＬＬ符号データをＲＡＭ２３から読出して、その
ＲＬＬ符号データのビット１５の値が１であるか否かの
判定を行う（ステップＳ５０）。かかるステップＳ５０
において、上記ＲＬＬ符号データのビット１５の値が１
ではないと判定されると、ＣＰＵ２５は、代替え変換テ
ーブルＦによる情報データ変換ルーチンを実行する（ス
テップＳ５１）。かかるステップＳ５１による情報デー
タ変換ルーチンにおいて、ＣＰＵ２５は、図１８〜図２
０にて示される代替え変換テーブルＦの中から、上記ス
テップＳ５０の実行によってＲＡＭ２３のＪ番地から読
出されたＲＬＬ符号データに対応した情報データを検索
して、これをＲＡＭ２３の（Ｊ−５０００）番地に記憶
せしめる。

【００５２】一方、かかるステップＳ５０において、Ｒ
ＡＭ２３のＪ番地から読み出された上記ＲＬＬ符号デー
タのビット１５の値が１であると判定されると、ＣＰＵ
２５は、代替え変換テーブルＥによる情報データ変換ル
ーチンを実行する（ステップＳ５２）。かかるステップ
Ｓ５２による情報データ変換ルーチンにおいて、ＣＰＵ
２５は、図１７にて示される代替え変換テーブルＥの中
から、上記ステップＳ５０の実行によってＲＡＭ２３の
Ｊ番地から読出されたＲＬＬ符号データに対応した情報
データを検索して、これをＲＡＭ２３の（Ｊ−５００
０）番地に記憶せしめる。

【００５３】ここで、上記ステップＳ５１、Ｓ５２、Ｓ
４５、Ｓ４６のいずれかの実行が終了すると、ＣＰＵ２
５は、上記レジスタＪの記憶値に１だけ加算し、これを
新たなレジスタＪの記憶値とし（ステップＳ５３）、そ
の加算結果が（５０００＋Ｎ）よりも大であるか否かを
判定する（ステップＳ５４）。かかるステップＳ５４に
おいて、（５０００＋Ｎ）よりも大ではないと判定され
ると、ＣＰＵ２５は、上記ステップＳ４３の実行に戻
り、上述した如き動作を繰り返し実行する。

【００５４】一方、かかるステップＳ５４、又は上記ス
テップＳ４９において、上記レジスタＪの記憶値が（５
０００＋Ｎ）よりも大であると判定されると、ＣＰＵ２
５は、情報データ出力ルーチンの実行を行う（ステップ
Ｓ５５）。かかる情報データ出力ルーチンにおいて、Ｃ
ＰＵ２５は、上記ＲＡＭ２３の１番地〜Ｎ番地に記憶さ
れているＮブロック分の８ビット情報データをその記憶
番地順に読出して、これを入出力ポート２１を介して図
１の誤り訂正復号回路８に供給せしめる。

【００５５】以上の如く、かかるＲＬＬ復号装置９によ
る復号動作においては、先ず、ＲＬＬ符号データの下位
部のビットパターンに基づいて、かかるＲＬＬ符号デー
タが基本変換テーブルＡ、Ｂ、代替え変換テーブルＣ〜
Ｆの内、どの変換テーブルを用いて変換されたものであ
るかを判定（ステップＳ４３、Ｓ４４、Ｓ５０）し、こ
の判定した変換テーブルを用いてかかるＲＬＬ符号デー
タを情報データに変換するようにしている。

【００５６】尚、上記実施例においては、ＲＬＬ復号装
置８の復号動作を、図２４及び図２５に示されるが如き
ソフトウェアにて実現する例を述べたが、ＲＬＬ復号装
置８を、図２６に示されるが如きハードウェアにて実現
することも出来る。図２６において、ゲートＧ１、ゲー
トＧ２及びフリップフロップＦ１からなるテーブル判定
回路２６１は、ＲＬＬ符号データのビット１２及び１５
に基づいて、このＲＬＬ符号データが、代替え変換テー
ブルＣ、Ｄ、Ｅ、Ｆのいずれかによって変換されたもの
であるか否かを判定する。ここで、図４〜図２０にて示
される各変換テーブルの内、ＲＬＬ符号データのビット
１２及び１５が共に１となるのは、図１６に示されてい
る代替え変換テーブルＤを用いた場合のみである。すな
わち、ゲートＧ１は、供給されてきたＲＬＬ符号データ
が、代替え変換テーブルＤによって変換されたものであ
る場合に限り論理１、その他の場合には論理０となる第
１判定信号をデータ変換回路２６２に供給する。又、ゲ
ートＧ２及びフリップフロップＦ１は、供給されてきた
ＲＬＬ符号データが、代替え変換テーブルＣによって変
換されたものである場合に限り論理１、その他の場合に
は論理０となる第２判定信号をデータ変換回路２６２に
供給する。更に、ゲートＧ２及びフリップフロップＦ１
なる回路は、代替え変換テーブルＥ又はＦによって変換
されたＲＬＬ符号データが供給されてきた場合に限り論
理１、その他の場合には論理０となる第３判定信号をデ
ータ変換回路２６２に供給する。

【００５７】セレクタＳ１〜Ｓ１４、ゲートＧ３及びＧ
４からなるデータ変換回路２６２は、上記テーブル判定
回路２６１から供給される第１〜第３判定信号の論理が
全て０である場合には、入力されたビット１〜１４から
なるＲＬＬ符号データをそのまま情報データ復号回路２
６３に供給する。又、第２及び第３判定信号の論理が
０、かつ第１判定信号の論理が１である場合には、入力
されたＲＬＬ符号データの各ビットの内、ビット１２を
強制的に０にしたＲＬＬ符号データを情報データ復号回
路２６３に供給する。更に、第２判定信号の論理が１及
び第３判定信号の論理が０である場合には、入力された
ＲＬＬ符号データの各ビットの内、ビット１４を強制的
に１にしたＲＬＬ符号データを情報データ復号回路２６
３に供給する。

【００５８】かかるデータ変換回路２６２の動作によ
り、入力されたＲＬＬ符号データが、基本変換テーブル
Ａ、Ｂによって変換されたＲＬＬ符号データである場合
には、このＲＬＬ符号データがそのまま情報データ復号
回路２６３に供給される一方、代替え変換テーブルＣに
よって変換されたＲＬＬ符号データである場合には、基
本変換テーブルＢにて示されているＲＬＬ符号データの
形態に変換された後に、かかる情報データ復号回路２６
３に供給されるのである。又、入力されたＲＬＬ符号デ
ータが、代替え変換テーブルＤによって変換されたＲＬ
Ｌ符号データである場合には、基本変換テーブルＡにて
示されているＲＬＬ符号データの形態に変換された後
に、かかる情報データ復号回路２６３に供給される。

【００５９】例えば、入力されたＲＬＬ符号データが、
図１６に示されるが如き代替え変換テーブルＤに基づい
て変換された｛０１０００１００１００１００１｝であ
るとすると、この際、データ変換回路２６２は、このＲ
ＬＬ符号データのビット１２を強制的に０にする。従っ
て、変換されたデータは｛０１０００１００１００００
０１｝となり、ビット１〜１４については、図４の基本
変換テーブルＡに示されている、３０なる情報データに
対応したＲＬＬ符号データと同一形態となるのである。
尚、ビット１５については、情報データ復号回路２６３
には固定値の０が供給されている。すなわち、ビット１
５は、テーブル判定回路２６１におけるテーブルの判定
にのみ用いられ、情報データ復号回路２６３における情
報データの復号には関与しない。

【００６０】一方、データ変換回路２６２は、テーブル
判定回路２６１のフリップフロップＦ１から論理１の信
号が供給された場合、入力されたＲＬＬ符号データの全
ビットを、上位側から下位側に１ビットだけビットシフ
トし、更に、このビットシフトして得られたデータの最
上位ビットを固定値の１にした変換ＲＬＬ符号データを
情報データ復号回路２６３に供給する。すなわち、入力
されたＲＬＬ符号データが、代替え変換テーブルＥ又は
Ｆによって変換されたＲＬＬ符号データである場合に
は、かかるＲＬＬ符号データの全ビットをビットシフト
することにより、このＲＬＬ符号データを、基本変換テ
ーブルＡ、Ｂにて示されるＲＬＬ符号データの形態に変
換して、これを情報データ復号回路２６３に供給するの
である。

【００６１】情報データ復号回路２６３は、データ変換
回路２６２から供給されたＲＬＬ符号データを情報デー
タに変換する。この際、入力されたＲＬＬ符号データ
は、データ変換回路２６２により、基本変換テーブル
Ａ、ＢによるＲＬＬ符号データの形態に変換されてい
る。従って、情報データ復号回路２６３としては、図４
〜図１２の如き基本変換テーブルＡ、Ｂに示されている
対応関係にて、上記データ変換回路２６２から供給され
たＲＬＬ符号データを情報データに変換するものであれ
ば良いのである。

【００６２】

【発明の効果】以上詳述したように、本発明による情報
データのＲＬＬ符号化方法及び符号化装置においては、
先ず、ｍビットの情報データを、最小ランレングスｄ及
び最大ランレングスｋであるようにランレングスが制限
されており、かつ、その最下位ビットの値が０であるｎ
ビットのＲＬＬ符号データに変換する。この際、かかる
変換によって得られた連続する２つのＲＬＬ符号データ
同士の連結部分において最小ランレングスの制約が満た
されない時には、かかる最小ランレングスの制約を満た
すべく、前段のＲＬＬ符号データの最下位のビットの値
を０から１に置換し、更に、後段のＲＬＬ符号データの
全ビットを上位側の方向にビットシフトする。一方、上
記２つのＲＬＬ符号データ同士の連結部分において、最
大ランレングスの制約が満たされない時には、前段のＲ
ＬＬ符号データの最下位のビットの値を１に置換する。

【００６３】よって、かかる符号化によれば、１ブロッ
ク内のみならず、そのブロック同士の連結部分において
も、例えば８ビット長の情報データを、最小ランレング
スｄ＝２、最大ランレングスｋ＝１２にてランレングス
の制限された１５ビット長のＲＬＬ符号データに変換す
ることが出来るのである。従って、本発明によれば、Ｅ
ＦＭ変調の如き、ＲＬＬ符号データの１ブロック長が実
質的に１７ビットとなってしまう符号化方式に比べて、
その符号化効率を高めることが出来て好ましいのであ
る。

【図面の簡単な説明】

【図１】情報記録再生装置の概略構成を示す図である。

【図２】ＲＬＬ符号化装置２の内部構成の一例を示す図
である。

【図３】変換テーブルメモリ２２の概略メモリ内容を示
す図である。

【図４】基本変換テーブルＡの内容を示す図である。

【図５】基本変換テーブルＡの内容を示す図である。

【図６】基本変換テーブルＡの内容を示す図である。

【図７】基本変換テーブルＡの内容を示す図である。

【図８】基本変換テーブルＡの内容を示す図である。

【図９】基本変換テーブルＡの内容を示す図である。

【図１０】基本変換テーブルＢの内容を示す図である。

【図１１】基本変換テーブルＢの内容を示す図である。

【図１２】基本変換テーブルＢの内容を示す図である。

【図１３】代替え変換テーブルＣの内容を示す図であ
る。

【図１４】代替え変換テーブルＣの内容を示す図であ
る。

【図１５】代替え変換テーブルＣの内容を示す図であ
る。

【図１６】代替え変換テーブルＤの内容を示す図であ
る。

【図１７】代替え変換テーブルＥの内容を示す図であ
る。

【図１８】代替え変換テーブルＦの内容を示す図であ
る。

【図１９】代替え変換テーブルＦの内容を示す図であ
る。

【図２０】代代替え変換テーブルＦの内容を示す図であ
る。

【図２１】本発明の符号化方法によるフローチャートを
示す図である。

【図２２】本発明の符号化方法によるフローチャートを
示す図である。

【図２３】ＲＡＭ２３のメモリマップを示す図である。

【図２４】復号化のフローチャートを示す図である。

【図２５】復号化のフローチャートを示す図である。

【図２６】ＲＬＬ復号装置８の構成を示す図である。

【主要部分の符号の説明】

２ＲＬＬ符号化装置８ＲＬＬ復号装置２２変換テーブルメモリ２３ＲＡＭ２４ＲＯＭ２５ＣＰＵ２６１テーブル判定回路２６２データ変換回路２６３情報データ復号回路

Claims

【特許請求の範囲】

【請求項１】ｍビットの情報データを、０の最小ラン
レングスがｄ及び最大ランレングスがｋであるようにラ
ンレングスが制限されておりかつ最下位ビットの値が０
であるｎビットのＲＬＬ符号データに変換する変換行程
と、連続する２つの前記ＲＬＬ符号データの連結部における
０のランレングスが前記ｄよりも小なる場合には、前記
ＲＬＬ符号データの内の前段の前記ＲＬＬ符号データの
最下位ビットの値を１に置換すると共に、後段の前記Ｒ
ＬＬ符号データの全ビットを上位側にビットシフトする
行程と、前記連結部における０のランレングスが前記ｋよりも大
なる場合には、前記ＲＬＬ符号データの内の前段の前記
ＲＬＬ符号データの最下位ビットの値を１に置換する行
程とを有することを特徴とする情報データのＲＬＬ符号
化方法。
【請求項２】前記ｍは８、前記ｄは２、前記ｋは１
２、及び前記ｎは１５であることを特徴とする請求項１
記載の情報データのＲＬＬ符号化方法。
【請求項３】ｍビットの情報データを、０の最小ラン
レングスがｄ及び最大ランレングスがｋであるようにラ
ンレングスが制限されておりかつ最下位ビットの値が０
であるｎビットのＲＬＬ符号データに変換する手段と、連続する２つの前記ＲＬＬ符号データの連結部における
０のランレングスが前記ｄよりも小なる場合には、前記
ＲＬＬ符号データの内の前段の前記ＲＬＬ符号データの
最下位ビットの値を１に置換すると共に、後段の前記Ｒ
ＬＬ符号データの全ビットを上位側にビットシフトする
手段と、前記連結部における０のランレングスが前記ｋよりも大
なる場合には、前記ＲＬＬ符号データの内の前段の前記
ＲＬＬ符号データの最下位ビットの値を１に置換する手
段とを有することを特徴とする情報データのＲＬＬ符号
化装置。
【請求項４】前記ｍは８、前記ｄは２、前記ｋは１
２、及び前記ｎは１５であることを特徴とする請求項３
記載の情報データのＲＬＬ符号化装置。