JPH09107011A - 半導体装置、およびこの半導体装置の位置合わせ方法 - Google Patents
半導体装置、およびこの半導体装置の位置合わせ方法Info
- Publication number
- JPH09107011A JPH09107011A JP26290395A JP26290395A JPH09107011A JP H09107011 A JPH09107011 A JP H09107011A JP 26290395 A JP26290395 A JP 26290395A JP 26290395 A JP26290395 A JP 26290395A JP H09107011 A JPH09107011 A JP H09107011A
- Authority
- JP
- Japan
- Prior art keywords
- alignment
- semiconductor device
- pad
- probe
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/241—Dispositions, e.g. layouts
- H10W72/244—Dispositions, e.g. layouts relative to underlying supporting features, e.g. bond pads, RDLs or vias
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/926—Multiple bond pads having different sizes
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
(57)【要約】
【課題】 半導体装置が試験用のプローブに正確に位置
合わせができているか否かの判断だけでなく、位置ずれ
が生じている場合には、その位置ずれの程度(方向およ
び距離)も容易に判断できるようにする。 【解決手段】 半導体装置基板２の少なくとも２隅に、
通常の入出力端子や電源端子となるパッド３とは別個に
専用のアライメント用パッド４が形成されており、各ア
ライメント用パッド４は、中心パッドＡとその中心パッ
ドＡを囲んで同心状に配置された複数の外周パッドＢ〜
Ｅとからなり、中心パッドＡと外周パッドＢ〜Ｅには接
地抵抗ＲA〜ＲEが接続され、かつ、各接地抵抗ＲA〜ＲE
は互いに異なる抵抗値をもつように設定されている。
合わせができているか否かの判断だけでなく、位置ずれ
が生じている場合には、その位置ずれの程度(方向およ
び距離)も容易に判断できるようにする。 【解決手段】 半導体装置基板２の少なくとも２隅に、
通常の入出力端子や電源端子となるパッド３とは別個に
専用のアライメント用パッド４が形成されており、各ア
ライメント用パッド４は、中心パッドＡとその中心パッ
ドＡを囲んで同心状に配置された複数の外周パッドＢ〜
Ｅとからなり、中心パッドＡと外周パッドＢ〜Ｅには接
地抵抗ＲA〜ＲEが接続され、かつ、各接地抵抗ＲA〜ＲE
は互いに異なる抵抗値をもつように設定されている。
Description
【０００１】
【発明の属する技術分野】本発明は、たとえば半導体装
置の電気的な試験を実施するような場合に、テスタに装
着されるプローブ(探針)に対して半導体装置の入出力端
子や電源端子となるパッドが良好に接触するように容易
に位置合わせできるようにした半導体装置、およびその
半導体装置の位置合わせ方法に関する。
置の電気的な試験を実施するような場合に、テスタに装
着されるプローブ(探針)に対して半導体装置の入出力端
子や電源端子となるパッドが良好に接触するように容易
に位置合わせできるようにした半導体装置、およびその
半導体装置の位置合わせ方法に関する。
【０００２】
【従来の技術】たとえば、ＬＳＩチップなどの半導体装
置の製造途中のウェハ段階で電気的な特性の確認試験を
実施する場合には、半導体装置に設けられた入出力端子
や電源端子となるパッドに試験用のプローブを接触さ
せ、この状態でテスタから各種試験に応じた信号をプロ
ーブを介して半導体装置に供給する。そして、半導体装
置は、供給された入力信号や電源に応じて動作し、その
出力信号が再びテスタに取り込むことで、この半導体装
置の特性の良否を判定する。
置の製造途中のウェハ段階で電気的な特性の確認試験を
実施する場合には、半導体装置に設けられた入出力端子
や電源端子となるパッドに試験用のプローブを接触さ
せ、この状態でテスタから各種試験に応じた信号をプロ
ーブを介して半導体装置に供給する。そして、半導体装
置は、供給された入力信号や電源に応じて動作し、その
出力信号が再びテスタに取り込むことで、この半導体装
置の特性の良否を判定する。
【０００３】したがって、このような試験を実施する上
では、半導体装置のパッドにプローブが良好に接触する
ように事前に位置合わせを行うことが必要となる。
では、半導体装置のパッドにプローブが良好に接触する
ように事前に位置合わせを行うことが必要となる。
【０００４】ところで、従来技術では、顕微鏡で半導体
装置とプローブとを観察しつつ、半導体装置の全パッド
に各プローブが良好に接触するように位置の調整をして
いる。
装置とプローブとを観察しつつ、半導体装置の全パッド
に各プローブが良好に接触するように位置の調整をして
いる。
【０００５】しかしながら、近年のように、半導体装置
の端子の多ピン化、狭ピッチ化が進行する状況下では、
プローブと半導体装置の各パッドとを目視で正確に位置
合わせするには、多大の労力を要する。特に、液晶ドラ
イバなどで採用されている細長(縦横の長さが１：１０
のような特殊な形状)のチップでは、そのチップが右回
りあるいは左回りに傾斜した状態でずれていると、目視
での位置合わせが極めて困難となる。
の端子の多ピン化、狭ピッチ化が進行する状況下では、
プローブと半導体装置の各パッドとを目視で正確に位置
合わせするには、多大の労力を要する。特に、液晶ドラ
イバなどで採用されている細長(縦横の長さが１：１０
のような特殊な形状)のチップでは、そのチップが右回
りあるいは左回りに傾斜した状態でずれていると、目視
での位置合わせが極めて困難となる。
【０００６】そのような位置合わせに要する労力を軽減
するための対策として、たとえば、画像処理によって半
導体装置のパッドとプローブとの位置ずれ量を抽出し、
その位置ずれ量をフィードバック制御することで、自動
的に位置合わせを行うようにすることが考えられる。
するための対策として、たとえば、画像処理によって半
導体装置のパッドとプローブとの位置ずれ量を抽出し、
その位置ずれ量をフィードバック制御することで、自動
的に位置合わせを行うようにすることが考えられる。
【０００７】しかしながら、このような画像処理に基づ
く位置合わせの自動化を行うには、新たにモニタカメラ
や画像処理用のプログラムを実行するマイクロコンピュ
ータ等を導入する必要があり、設備投資が多くなってコ
ストアップとなる。
く位置合わせの自動化を行うには、新たにモニタカメラ
や画像処理用のプログラムを実行するマイクロコンピュ
ータ等を導入する必要があり、設備投資が多くなってコ
ストアップとなる。
【０００８】一方、従来技術では、過大なコストアップ
を招来することなく、比較的簡単な構成でもって、プロ
ーブが半導体装置のパッドに正確に接触しているか否か
を判断できるようにした装置も提案されている(たとえ
ば、特開平１−１２９４３２号公報参照)。
を招来することなく、比較的簡単な構成でもって、プロ
ーブが半導体装置のパッドに正確に接触しているか否か
を判断できるようにした装置も提案されている(たとえ
ば、特開平１−１２９４３２号公報参照)。
【０００９】すなわち、この従来技術では、図７に示す
ように、半導体装置としてたとえばＬＳＩチップを製作
する場合には、そのチップaの入出力端子や電源端子と
なるパッドbとは別個に、基板cの４隅にそれぞれアライ
メント用パッドe1〜e4を形成し、左右の各パッドe1と
e2、e3とe4の間を配線パターンfを介して互いに接続し
ている。
ように、半導体装置としてたとえばＬＳＩチップを製作
する場合には、そのチップaの入出力端子や電源端子と
なるパッドbとは別個に、基板cの４隅にそれぞれアライ
メント用パッドe1〜e4を形成し、左右の各パッドe1と
e2、e3とe4の間を配線パターンfを介して互いに接続し
ている。
【００１０】また、テスタに装着されるプローブカード
には、各アライメント用パッドe1〜e4に接触させるため
の左右各々一対のアライメント用プローブg1〜g4を別個
に設け、左側の一対のアライメント用プローブg1，g3間
にはモニタ回路hを接続し、右側の一対のアライメント
用プローブg2，g4間を外部配線iで互いに接続する。
には、各アライメント用パッドe1〜e4に接触させるため
の左右各々一対のアライメント用プローブg1〜g4を別個
に設け、左側の一対のアライメント用プローブg1，g3間
にはモニタ回路hを接続し、右側の一対のアライメント
用プローブg2，g4間を外部配線iで互いに接続する。
【００１１】テスタでチップaの各種特性を試験する場
合には、予め、モニタ回路hによって左側のアライメン
ト用パッドe1，e3間の抵抗値を測定する。
合には、予め、モニタ回路hによって左側のアライメン
ト用パッドe1，e3間の抵抗値を測定する。
【００１２】ここで、図示のようにチップaの位置合わ
せが正確に行われている場合には、アライメント用プロ
ーブg1〜g4が全てのアライメント用パッドe1〜e4に接触
することになり、閉回路がモニタ回路hを介して構成さ
れるため、モニタ回路hで検出される抵抗値は小さな値
を示す。
せが正確に行われている場合には、アライメント用プロ
ーブg1〜g4が全てのアライメント用パッドe1〜e4に接触
することになり、閉回路がモニタ回路hを介して構成さ
れるため、モニタ回路hで検出される抵抗値は小さな値
を示す。
【００１３】これに対して、アライメント用プローブg1
〜g4の内の一つでもアライメント用パッドe1〜e4から外
れている場合には、オープン状態となり、モニタ回路h
で検出される抵抗値は非常に大きな値、あるいは無限大
の値を示すので、チップaの位置合わせが不良であると
判断することができる。
〜g4の内の一つでもアライメント用パッドe1〜e4から外
れている場合には、オープン状態となり、モニタ回路h
で検出される抵抗値は非常に大きな値、あるいは無限大
の値を示すので、チップaの位置合わせが不良であると
判断することができる。
【００１４】
【発明が解決しようとする課題】しかしながら、図７に
示す従来技術では、半導体装置がテスタに対して正確に
位置合わせができているか否かの判断はできるものの、
両者に位置ずれが生じている場合には、方向的および距
離的にどの程度の位置ずれがあるのかを把握することが
できない。つまり、従来は、位置合わせの良否について
の二者択一的な判断ができるだけであり、どの方向にど
れだけの距離ずれているかという位置ずれの程度までは
判断することができない。
示す従来技術では、半導体装置がテスタに対して正確に
位置合わせができているか否かの判断はできるものの、
両者に位置ずれが生じている場合には、方向的および距
離的にどの程度の位置ずれがあるのかを把握することが
できない。つまり、従来は、位置合わせの良否について
の二者択一的な判断ができるだけであり、どの方向にど
れだけの距離ずれているかという位置ずれの程度までは
判断することができない。
【００１５】また、プローブがパッドに接触した際に生
じるパッド上の痕跡によって位置ずれの程度を判断しよ
うとした場合でも、既に一度試験を実施したためにプロ
ーブの痕跡があるパッドについては、今回、新たに試験
したために発生した痕跡との区別がつかなくなるので、
位置ずれの程度を把握するのが困難となる。
じるパッド上の痕跡によって位置ずれの程度を判断しよ
うとした場合でも、既に一度試験を実施したためにプロ
ーブの痕跡があるパッドについては、今回、新たに試験
したために発生した痕跡との区別がつかなくなるので、
位置ずれの程度を把握するのが困難となる。
【００１６】このため、位置ずれが生じていると判断し
た場合には、結局、目視によって再度位置合わせを行わ
ねばならず、従来の場合と同様に調整に多くの労力を費
やすことになる。
た場合には、結局、目視によって再度位置合わせを行わ
ねばならず、従来の場合と同様に調整に多くの労力を費
やすことになる。
【００１７】本発明は、上記の問題点を解決するために
なされたもので、半導体装置が試験用のプローブに対し
て正確に位置合わせができているか否かの判断を容易に
行えるだけでなく、位置ずれが生じている場合には、そ
の位置ずれの程度(方向および距離)も容易に認識できる
ようにして、コストアップを殊更招来することなく、従
来よりも簡単に位置合わせが行えるようにすることを課
題とする。
なされたもので、半導体装置が試験用のプローブに対し
て正確に位置合わせができているか否かの判断を容易に
行えるだけでなく、位置ずれが生じている場合には、そ
の位置ずれの程度(方向および距離)も容易に認識できる
ようにして、コストアップを殊更招来することなく、従
来よりも簡単に位置合わせが行えるようにすることを課
題とする。
【００１８】
【課題を解決するための手段】本発明は、上記の課題を
解決するため、次の構成を採用した。
解決するため、次の構成を採用した。
【００１９】すなわち、請求項１記載の発明では、半導
体装置基板の少なくとも２隅に、通常の入出力端子や電
源端子となるパッドとは別個に専用のアライメント用パ
ッドが形成されており、これらの各アライメント用パッ
ドは、中心パッドとその中心パッドを囲んで同心状に配
置された複数の外周パッドとからなり、前記中心パッド
と外周パッドとはそれぞれ接地抵抗に接続され、かつ、
各接地抵抗は互いに異なる抵抗値をもつように設定され
ている。
体装置基板の少なくとも２隅に、通常の入出力端子や電
源端子となるパッドとは別個に専用のアライメント用パ
ッドが形成されており、これらの各アライメント用パッ
ドは、中心パッドとその中心パッドを囲んで同心状に配
置された複数の外周パッドとからなり、前記中心パッド
と外周パッドとはそれぞれ接地抵抗に接続され、かつ、
各接地抵抗は互いに異なる抵抗値をもつように設定され
ている。
【００２０】また、請求項２記載の発明では、請求項１
記載の構成において、中心パッドに接続されている接地
抵抗は、その抵抗値が最小になるように設定されてい
る。
記載の構成において、中心パッドに接続されている接地
抵抗は、その抵抗値が最小になるように設定されてい
る。
【００２１】請求項３記載の発明では、請求項１または
請求項２記載の半導体装置の前記アライメント用パッド
に対応して、アライメント用プローブを設け、このアラ
イメント用プローブを半導体装置に接触させた状態で通
電し、その際に生じる電圧値の検出出力に基づいて半導
体装置の位置ずれの程度を判断して、半導体装置の位置
合わせを行うようにしている。
請求項２記載の半導体装置の前記アライメント用パッド
に対応して、アライメント用プローブを設け、このアラ
イメント用プローブを半導体装置に接触させた状態で通
電し、その際に生じる電圧値の検出出力に基づいて半導
体装置の位置ずれの程度を判断して、半導体装置の位置
合わせを行うようにしている。
【００２２】
【発明の実施の形態】この実施形態においては、半導体
装置としてＬＳＩチップを対象とした場合を例にとって
説明する。
装置としてＬＳＩチップを対象とした場合を例にとって
説明する。
【００２３】図１はこの実施形態におけるＬＳＩチップ
の平面図、図２は図１の符号Ｘで示す部分を拡大した平
面図である。
の平面図、図２は図１の符号Ｘで示す部分を拡大した平
面図である。
【００２４】このＬＳＩチップ１には、その基板２の４
隅に、通常の入出力端子や電源端子となるパッド３とは
別個に、専用のアライメント用パッド４が形成されてい
る。なお、これらの各アライメント用パッド４は、上記
の通常の入出力端子や電源端子となるパッド３を形成す
る工程で同時に形成される。
隅に、通常の入出力端子や電源端子となるパッド３とは
別個に、専用のアライメント用パッド４が形成されてい
る。なお、これらの各アライメント用パッド４は、上記
の通常の入出力端子や電源端子となるパッド３を形成す
る工程で同時に形成される。
【００２５】本例のように、基板２の４隅にアライメン
ト用パッド４を形成した場合には、後述のように、ＬＳ
Ｉチップ１の位置ずれの方向および距離を特定する上で
精度が高まり有利であるが、これに限定されるものでは
ない。たとえば、最低限として、基板２の対角線上の２
隅にアライメント用パッド４を形成しておけば、位置ず
れの程度(方向および距離)を知ることができる。
ト用パッド４を形成した場合には、後述のように、ＬＳ
Ｉチップ１の位置ずれの方向および距離を特定する上で
精度が高まり有利であるが、これに限定されるものでは
ない。たとえば、最低限として、基板２の対角線上の２
隅にアライメント用パッド４を形成しておけば、位置ず
れの程度(方向および距離)を知ることができる。
【００２６】上記の各アライメント用パッド４は、共に
同じ形状をしていて、本例では中心パッドＡとその中心
パッドＡを囲んで同心状に均等に４分割して配置された
円弧状の外周パッドＢ，Ｃ，Ｄ，Ｅとからなる。
同じ形状をしていて、本例では中心パッドＡとその中心
パッドＡを囲んで同心状に均等に４分割して配置された
円弧状の外周パッドＢ，Ｃ，Ｄ，Ｅとからなる。
【００２７】そして、中心パッドＡの直径l3は、通常の
入出力端子や電源端子となるパッド３に接触するプロー
ブの先端径と同じ大きさに設定されており、また、中心
パッドＡと外周パッドＢ〜Ｅ間の距離l1については、通
常の入出力端子や電源端子となるパッド３間の距離l2を
考慮して、目標精度に応じて適宜、最適値に設定され
る。
入出力端子や電源端子となるパッド３に接触するプロー
ブの先端径と同じ大きさに設定されており、また、中心
パッドＡと外周パッドＢ〜Ｅ間の距離l1については、通
常の入出力端子や電源端子となるパッド３間の距離l2を
考慮して、目標精度に応じて適宜、最適値に設定され
る。
【００２８】さらに、このＬＳＩチップ１には、その基
板２上に接地抵抗ＲA〜ＲEが形成されている。これらの
各接地抵抗ＲA〜ＲEは、ＬＳＩチップ１を構成する他の
回路素子を形成する際に同じ工程で製作されるものであ
って、これらの接地抵抗ＲA〜ＲEが上記の中心パッドＡ
および外周パッドＢ，Ｃ，Ｄ，Ｅに個別に接続されてい
る。しかも、各接地抵抗ＲA〜ＲEの抵抗値は、各パッド
Ａ〜Ｅごとに互いに異なるように設定されている。特
に、中心パッドＡに接続されている抵抗ＲAは、位置合
わせ精度を高めるためにその抵抗値が最小になるように
設定される。
板２上に接地抵抗ＲA〜ＲEが形成されている。これらの
各接地抵抗ＲA〜ＲEは、ＬＳＩチップ１を構成する他の
回路素子を形成する際に同じ工程で製作されるものであ
って、これらの接地抵抗ＲA〜ＲEが上記の中心パッドＡ
および外周パッドＢ，Ｃ，Ｄ，Ｅに個別に接続されてい
る。しかも、各接地抵抗ＲA〜ＲEの抵抗値は、各パッド
Ａ〜Ｅごとに互いに異なるように設定されている。特
に、中心パッドＡに接続されている抵抗ＲAは、位置合
わせ精度を高めるためにその抵抗値が最小になるように
設定される。
【００２９】たとえば、各パッドに接続された各抵抗Ｒ
A〜ＲEの値を同じ符号ＲA〜ＲEとして表現したとき、Ｒ
A＝１ＫΩ、ＲB＝１０ＫΩ、ＲC＝２０ＫΩ、ＲD＝３０
ＫΩ、ＲE＝４０ＫΩにそれぞれ設定される。
A〜ＲEの値を同じ符号ＲA〜ＲEとして表現したとき、Ｒ
A＝１ＫΩ、ＲB＝１０ＫΩ、ＲC＝２０ＫΩ、ＲD＝３０
ＫΩ、ＲE＝４０ＫΩにそれぞれ設定される。
【００３０】次に、このＬＳＩチップ１の各パッド３を
プローブに位置合わせする場合の手順について説明す
る。
プローブに位置合わせする場合の手順について説明す
る。
【００３１】図３および図４は、実際にプローブ１０，
１２とＬＳＩチップ１との接触状態を示すものである。
１２とＬＳＩチップ１との接触状態を示すものである。
【００３２】すなわち、これらの図において、(１)はチ
ップに対してプローブが上にずれている状態、(２)はチ
ップに対してプローブが下側にずれている状態、(３)は
チップに対してプローブが左側にずれている状態、(４)
はチップに対してプローブが右側にずれている状態、
(５)はチップに対してプローブが左回りにずれている状
態、(６)はチップに対してプローブが右回りにずれてい
る状態、(７)はチップに対してプローブが右回りに(６)
の場合よりも極端にずれている状態をそれぞれ示してい
る。
ップに対してプローブが上にずれている状態、(２)はチ
ップに対してプローブが下側にずれている状態、(３)は
チップに対してプローブが左側にずれている状態、(４)
はチップに対してプローブが右側にずれている状態、
(５)はチップに対してプローブが左回りにずれている状
態、(６)はチップに対してプローブが右回りにずれてい
る状態、(７)はチップに対してプローブが右回りに(６)
の場合よりも極端にずれている状態をそれぞれ示してい
る。
【００３３】テスタでＬＳＩチップ１の各種の電気的特
性を試験する場合には、テスタに装着されるプローブカ
ードにおいて、通常の入出力端子や電源端子となるパッ
ド３に接触すべきプローブ１０とは別に、各アライメン
ト用パッド４に対応した専用のアライメント用プローブ
１２を新たに設ける。
性を試験する場合には、テスタに装着されるプローブカ
ードにおいて、通常の入出力端子や電源端子となるパッ
ド３に接触すべきプローブ１０とは別に、各アライメン
ト用パッド４に対応した専用のアライメント用プローブ
１２を新たに設ける。
【００３４】そして、各プローブ１０，１２がＬＳＩチ
ップ１に接触した状態となったときに、テスタからアラ
イメント用プローブ１２を介してＬＳＩチップ１に通電
し、その際に生じる電圧値をテスタで検出する。
ップ１に接触した状態となったときに、テスタからアラ
イメント用プローブ１２を介してＬＳＩチップ１に通電
し、その際に生じる電圧値をテスタで検出する。
【００３５】ここでは、説明を容易にするために、各ア
ライメント用パッド４の各パッドＡ〜Ｅに接続された抵
抗の値は、ＲA＝１ＫΩ、ＲB＝１０ＫΩ、ＲC＝２０Ｋ
Ω、ＲD＝３０ＫΩ、ＲE＝４０ＫΩに設定され、また、
各アライメント用プローブ１２からは共に１mＡの電流
が供給されるものとする。なお、これらの数値はあくま
で例示であって、これに限定されるものではない。
ライメント用パッド４の各パッドＡ〜Ｅに接続された抵
抗の値は、ＲA＝１ＫΩ、ＲB＝１０ＫΩ、ＲC＝２０Ｋ
Ω、ＲD＝３０ＫΩ、ＲE＝４０ＫΩに設定され、また、
各アライメント用プローブ１２からは共に１mＡの電流
が供給されるものとする。なお、これらの数値はあくま
で例示であって、これに限定されるものではない。
【００３６】いま、ＬＳＩチップ１の位置合わせが正確
に行われている場合には、各アライメント用プローブ１
２が各アライメント用パッド４の中心パッドＡにのみ個
別に接触した状態となるから、アライメント用パッド４
と接地間にはＲA＝１ＫΩの抵抗が挿入された状態にな
る。よって、テスタからアライメント用プローブ１２を
介して中心パッドＡに１mＡの電流を供給した場合に
は、１.００Ｖの電圧降下が測定される。
に行われている場合には、各アライメント用プローブ１
２が各アライメント用パッド４の中心パッドＡにのみ個
別に接触した状態となるから、アライメント用パッド４
と接地間にはＲA＝１ＫΩの抵抗が挿入された状態にな
る。よって、テスタからアライメント用プローブ１２を
介して中心パッドＡに１mＡの電流を供給した場合に
は、１.００Ｖの電圧降下が測定される。
【００３７】これに対して、たとえば図３(１)に示すよ
うに、ＬＳＩチップ１に対して各プローブ１０，１２が
僅かに上方にずれているときには、各アライメント用プ
ローブ１２は、アライメント用パッド４の中心パッドＡ
のみならず、その上側の２つの外周パッドＢ，Ｃにも接
触するから、アライメント用パッド４と接地間にはＲA
＝１ＫΩ、ＲB＝１０ＫΩ、ＲC＝２０ＫΩの３つの抵抗
が並列に挿入されたのと同様な状態になる。したがっ
て、合成抵抗の値をＲTとすれば、ＲT＝８７７Ωとな
り、テスタからアライメント用プローブ１２を介してア
ライメント用パッド１２に１mＡの電流を供給した場合
には、図５の状態(１)の結果からも分かるように、４つ
のアライメント用パッド４に関して、いずれも０.８７
７Ｖの電圧降下が測定される。つまり、この電圧値(＝
０.８７７Ｖ)は、位置合わせが良好な場合の電圧値(＝
１.００Ｖ)と異なって小さい値となっている。
うに、ＬＳＩチップ１に対して各プローブ１０，１２が
僅かに上方にずれているときには、各アライメント用プ
ローブ１２は、アライメント用パッド４の中心パッドＡ
のみならず、その上側の２つの外周パッドＢ，Ｃにも接
触するから、アライメント用パッド４と接地間にはＲA
＝１ＫΩ、ＲB＝１０ＫΩ、ＲC＝２０ＫΩの３つの抵抗
が並列に挿入されたのと同様な状態になる。したがっ
て、合成抵抗の値をＲTとすれば、ＲT＝８７７Ωとな
り、テスタからアライメント用プローブ１２を介してア
ライメント用パッド１２に１mＡの電流を供給した場合
には、図５の状態(１)の結果からも分かるように、４つ
のアライメント用パッド４に関して、いずれも０.８７
７Ｖの電圧降下が測定される。つまり、この電圧値(＝
０.８７７Ｖ)は、位置合わせが良好な場合の電圧値(＝
１.００Ｖ)と異なって小さい値となっている。
【００３８】一方、たとえば図３(２)に示すように、Ｌ
ＳＩチップ１に対して各プローブ１０，１２が僅かに下
方にずれているときには、各アライメント用プローブ１
２は、アライメント用パッド４の中心パッドＡのみなら
ず、その下側の２つの外周パッドＤ，Ｅにも接触するか
ら、アライメント用パッド４と接地間にはＲA＝１Ｋ
Ω、ＲD＝３０ＫΩ、ＲE＝４０ＫΩの３つの抵抗が並列
に挿入されたのと同様な状態になる。したがって、３つ
の合成抵抗の値ＲTは、ＲT＝９４４Ωとなり、テスタか
らアライメント用プローブ１２を介してアライメント用
パッド１４に１mＡの電流を供給した場合には、図５の
状態(２)の測定結果からも分かるように、４つのアライ
メント用パッド４に関して、いずれも０.９４４Ｖの電
圧降下が測定される。つまり、この電圧値(＝０.９４４
Ｖ)は、位置合わせが良好な場合の電圧値(＝１.００Ｖ)
よりも小さい値であり、しかも、上方にずれていた場合
の状態(１)の測定結果(＝０.８７７Ｖ)とも異なってい
る。
ＳＩチップ１に対して各プローブ１０，１２が僅かに下
方にずれているときには、各アライメント用プローブ１
２は、アライメント用パッド４の中心パッドＡのみなら
ず、その下側の２つの外周パッドＤ，Ｅにも接触するか
ら、アライメント用パッド４と接地間にはＲA＝１Ｋ
Ω、ＲD＝３０ＫΩ、ＲE＝４０ＫΩの３つの抵抗が並列
に挿入されたのと同様な状態になる。したがって、３つ
の合成抵抗の値ＲTは、ＲT＝９４４Ωとなり、テスタか
らアライメント用プローブ１２を介してアライメント用
パッド１４に１mＡの電流を供給した場合には、図５の
状態(２)の測定結果からも分かるように、４つのアライ
メント用パッド４に関して、いずれも０.９４４Ｖの電
圧降下が測定される。つまり、この電圧値(＝０.９４４
Ｖ)は、位置合わせが良好な場合の電圧値(＝１.００Ｖ)
よりも小さい値であり、しかも、上方にずれていた場合
の状態(１)の測定結果(＝０.８７７Ｖ)とも異なってい
る。
【００３９】また、たとえば図４(５)に示すように、Ｌ
ＳＩチップ１に対して各プローブ１０，１２が左回りに
ずれているときには、各アライメント用パッド４に対す
るアライメント用プローブ１２の接触位置が各パッド４
ごとに相異したものとなる。よって、テスタから各アラ
イメント用プローブ１２を介して各アライメント用パッ
ド４に１mＡの電流を供給した場合には、図５の状態
(５)の測定結果からも分かるように、４つのアライメン
ト用プローブ４に関して、０.９３０Ｖ，０.９５２Ｖ，
０.９６７Ｖ，０.８８２Ｖというように、各アライメン
ト用プローブ４ごとに異なる値をもつ電圧降下が測定さ
れる。
ＳＩチップ１に対して各プローブ１０，１２が左回りに
ずれているときには、各アライメント用パッド４に対す
るアライメント用プローブ１２の接触位置が各パッド４
ごとに相異したものとなる。よって、テスタから各アラ
イメント用プローブ１２を介して各アライメント用パッ
ド４に１mＡの電流を供給した場合には、図５の状態
(５)の測定結果からも分かるように、４つのアライメン
ト用プローブ４に関して、０.９３０Ｖ，０.９５２Ｖ，
０.９６７Ｖ，０.８８２Ｖというように、各アライメン
ト用プローブ４ごとに異なる値をもつ電圧降下が測定さ
れる。
【００４０】さらに、図４(７)に示すように、チップに
対してプローブが右回りに図４(６)の場合よりも極端に
ずれたために、アライメント用プローブ１２が中心パッ
ドＡから完全に外れてしまった場合には、図５の状態
(７)の測定結果からも分かるように、両者１２，Ａが接
触している場合の状態(１)〜(６)の測定結果に比較して
電圧値が極端に大きくなる。
対してプローブが右回りに図４(６)の場合よりも極端に
ずれたために、アライメント用プローブ１２が中心パッ
ドＡから完全に外れてしまった場合には、図５の状態
(７)の測定結果からも分かるように、両者１２，Ａが接
触している場合の状態(１)〜(６)の測定結果に比較して
電圧値が極端に大きくなる。
【００４１】このように、ＬＳＩチップ１に対してプロ
ーブ１０，１２の相対的な位置がずれている場合には、
その測定される電圧値が良好な位置合わせ状態の場合に
測定される電圧値と異なった値を示し、しかも、位置ず
れの方向、および位置ずれの程度によっても、測定され
る電圧値が異なる値を示す。
ーブ１０，１２の相対的な位置がずれている場合には、
その測定される電圧値が良好な位置合わせ状態の場合に
測定される電圧値と異なった値を示し、しかも、位置ず
れの方向、および位置ずれの程度によっても、測定され
る電圧値が異なる値を示す。
【００４２】よって、予め、図３および図４の(１)〜
(７)に示すような位置ずれの状態に応じた電圧値を測定
しておき、それらの測定結果のデータをたとえば図５に
示すようにテーブル化してコンピュータのメモリなどに
格納しておけば、容易に位置ずれの良否、および位置ず
れの程度(方向および距離)を判断できることになる。
(７)に示すような位置ずれの状態に応じた電圧値を測定
しておき、それらの測定結果のデータをたとえば図５に
示すようにテーブル化してコンピュータのメモリなどに
格納しておけば、容易に位置ずれの良否、および位置ず
れの程度(方向および距離)を判断できることになる。
【００４３】なお、この実施形態では、半導体装置とし
てＬＳＩチップ１を例にとって説明したが、これに限定
されるものではなく、ＴＣＰ等の各種の半導体装置にも
本発明は適用可能である。
てＬＳＩチップ１を例にとって説明したが、これに限定
されるものではなく、ＴＣＰ等の各種の半導体装置にも
本発明は適用可能である。
【００４４】また、アライメント用パッド４の形状は、
本例に限定されるものではない。たとえば、図６(a)に
示すように、中心パッドＡに対して外周パッドＢ〜Ｉを
同心円状に多重に配置した形状のものや、あるいは、同
図(b)に示すように、中心パッドＡを四角形にして、外
周パッドＢ〜Ｅをこの中心パッドＡに添わせて同心状に
配置した構成とすることもできる。また、外周パッドＢ
〜Ｅ，Ｆ〜Ｉも本例のように４分割するだけでなく、２
分割、３分割、さらには多数に分割したものであっても
よい。分割数を増やせば、それだけ高精度の位置合わせ
を行うことができる。
本例に限定されるものではない。たとえば、図６(a)に
示すように、中心パッドＡに対して外周パッドＢ〜Ｉを
同心円状に多重に配置した形状のものや、あるいは、同
図(b)に示すように、中心パッドＡを四角形にして、外
周パッドＢ〜Ｅをこの中心パッドＡに添わせて同心状に
配置した構成とすることもできる。また、外周パッドＢ
〜Ｅ，Ｆ〜Ｉも本例のように４分割するだけでなく、２
分割、３分割、さらには多数に分割したものであっても
よい。分割数を増やせば、それだけ高精度の位置合わせ
を行うことができる。
【００４５】
【発明の効果】本発明によれば、次の効果を奏する。
【００４６】(１) 請求項１記載の発明では、従来のよ
うな位置ずれの良否のみの二者択一的な判断だけでな
く、位置ずれが生じている場合には、どの方向にどれだ
けの距離ずれているのかを容易に判断することができ
る。しかも、その判断のためには、画像処理のような高
機能な機器を導入する必要もないので、コストアップを
招来することなく、位置合わせを行うことが可能とな
る。
うな位置ずれの良否のみの二者択一的な判断だけでな
く、位置ずれが生じている場合には、どの方向にどれだ
けの距離ずれているのかを容易に判断することができ
る。しかも、その判断のためには、画像処理のような高
機能な機器を導入する必要もないので、コストアップを
招来することなく、位置合わせを行うことが可能とな
る。
【００４７】(２) 請求項２記載の発明では、正確に位
置合わせできている場合とそうでない場合との検出出力
のレベル差を大きくできるので、位置合わせ精度を高め
ることができる。
置合わせできている場合とそうでない場合との検出出力
のレベル差を大きくできるので、位置合わせ精度を高め
ることができる。
【００４８】(３) 請求項３記載の発明では、プローブ
の接触位置を確認しながら位置合わせの微調整を行うこ
とができるので、従来の目視による位置合わせ操作の場
合よりも、位置合わせに要する労力を大幅に軽減するこ
とができる。
の接触位置を確認しながら位置合わせの微調整を行うこ
とができるので、従来の目視による位置合わせ操作の場
合よりも、位置合わせに要する労力を大幅に軽減するこ
とができる。
【００４９】このため、多ピン化、狭ピッチ化された半
導体装置や、液晶ドライバなどで採用されている細長の
チップについても、容易に位置合わせを行える。
導体装置や、液晶ドライバなどで採用されている細長の
チップについても、容易に位置合わせを行える。
【００５０】また、既に一度試験を実施したためにプロ
ーブの痕跡があるものでも、目視にまどわされないで、
位置合わせすることが可能となる。
ーブの痕跡があるものでも、目視にまどわされないで、
位置合わせすることが可能となる。
【図１】本発明の実施の一形態を示すＬＳＩチップの平
面図である。
面図である。
【図２】図１の符号Ｘで示す部分を拡大した平面図であ
る。
る。
【図３】各位置ずれが発生している状態の説明図であ
る。
る。
【図４】各位置ずれが発生している状態の説明図であ
る。
る。
【図５】図３および図４に示す各位置ずれが発生してい
る状態で電圧値を測定した結果を示す図である。
る状態で電圧値を測定した結果を示す図である。
【図６】アライメント用パッドの変形例を示す平面図で
ある。
ある。
【図７】従来の位置合わせ方法の説明図である。
１…ＬＳＩチップ、２…基板、３…パッド、４…アライ
メント用パッド、Ａ…中心パッド、Ｂ〜Ｅ…外周パッ
ド、ＲA〜ＲE…接地抵抗、１０…プローブ、１２…アラ
イメント用プローブ。
メント用パッド、Ａ…中心パッド、Ｂ〜Ｅ…外周パッ
ド、ＲA〜ＲE…接地抵抗、１０…プローブ、１２…アラ
イメント用プローブ。
Claims (3)
- 【請求項１】 半導体装置基板の少なくとも２隅には、
通常の入出力端子や電源端子となるパッドとは別個に専
用のアライメント用パッドが形成されており、これらの
各アライメント用パッドは、中心パッドとその中心パッ
ドを囲んで同心状に配置された複数の外周パッドとから
なり、前記中心パッドと外周パッドとはそれぞれ接地抵
抗に接続され、かつ、各接地抵抗は互いに異なる抵抗値
をもつように設定されていることを特徴とする半導体装
置。 - 【請求項２】 請求項１記載の半導体装置において、 前記中心パッドに接続されている接地抵抗は、その抵抗
値が最小になるように設定されていることを特徴とする
半導体装置。 - 【請求項３】 請求項１または請求項２記載の半導体装
置の前記アライメント用パッドに対応して、アライメン
ト用プローブを設け、このアライメント用プローブを半
導体装置に接触させた状態で通電し、その際に生じる電
圧値の検出出力に基づいて半導体装置の位置ずれの程度
を判断して、半導体装置の位置合わせを行うことを特徴
とする半導体装置の位置合わせ方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26290395A JPH09107011A (ja) | 1995-10-11 | 1995-10-11 | 半導体装置、およびこの半導体装置の位置合わせ方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26290395A JPH09107011A (ja) | 1995-10-11 | 1995-10-11 | 半導体装置、およびこの半導体装置の位置合わせ方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09107011A true JPH09107011A (ja) | 1997-04-22 |
Family
ID=17382213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26290395A Pending JPH09107011A (ja) | 1995-10-11 | 1995-10-11 | 半導体装置、およびこの半導体装置の位置合わせ方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09107011A (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6362641B2 (en) | 1998-08-25 | 2002-03-26 | Nec Corporation | Integrated circuit device and semiconductor wafer having test circuit therein |
| DE10213609A1 (de) * | 2002-03-27 | 2003-10-23 | Infineon Technologies Ag | Elektrisches Bauelement mit einem Kontakt und Verfahren zum Ausbilden eines Kontaktes auf einem Halbleitermaterial |
| JP2005333128A (ja) * | 2004-05-18 | 2005-12-02 | Samsung Electronics Co Ltd | プローブパッド、半導体素子の搭載された基板、半導体素子検査方法及び半導体素子テスター |
| JP2007158346A (ja) * | 2005-12-02 | 2007-06-21 | Samsung Electronics Co Ltd | プローブセンシング用パッド及びプローブ針接触位置検査方法 |
| JP2007335693A (ja) * | 2006-06-16 | 2007-12-27 | Seiko Instruments Inc | 半導体装置 |
| JP2007335550A (ja) * | 2006-06-14 | 2007-12-27 | Seiko Instruments Inc | 半導体装置 |
| ITMI20092332A1 (it) * | 2009-12-30 | 2011-06-30 | St Microelectronics Srl | Metodo per controllare il corretto posizionamento di sonde di test su terminazioni di dispositivi elettronici integrati su semiconduttore e relativo dispositivo elettronico. |
| US8404496B2 (en) | 1999-11-11 | 2013-03-26 | Fujitsu Semiconductor Limited | Method of testing a semiconductor device and suctioning a semiconductor device in the wafer state |
| CN110832633A (zh) * | 2017-06-30 | 2020-02-21 | 东芝三菱电机产业系统株式会社 | 基板定位装置及基板定位方法 |
| CN113079655A (zh) * | 2020-01-03 | 2021-07-06 | 北大方正集团有限公司 | 用于检测印制电路板加工偏移的检测结构和检测方法 |
| CN113284815A (zh) * | 2020-02-19 | 2021-08-20 | 华邦电子股份有限公司 | 半导体装置及针痕偏移检测方法 |
| JPWO2022130845A1 (ja) * | 2020-12-16 | 2022-06-23 | ||
| CN115291080A (zh) * | 2022-07-29 | 2022-11-04 | 生益电子股份有限公司 | 用于测试过孔制作能力的测试板及其制作方法、测试方法 |
| US12613260B2 (en) | 2020-12-16 | 2026-04-28 | National Institute Of Advanced Industrial Science And Technology | Method for determining contact or connection state, and information processing device |
-
1995
- 1995-10-11 JP JP26290395A patent/JPH09107011A/ja active Pending
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6362641B2 (en) | 1998-08-25 | 2002-03-26 | Nec Corporation | Integrated circuit device and semiconductor wafer having test circuit therein |
| US8404496B2 (en) | 1999-11-11 | 2013-03-26 | Fujitsu Semiconductor Limited | Method of testing a semiconductor device and suctioning a semiconductor device in the wafer state |
| US8759119B2 (en) | 1999-11-11 | 2014-06-24 | Fujitsu Semiconductor Limited | Method of testing a semiconductor device and suctioning a semiconductor device in the wafer state |
| DE10213609A1 (de) * | 2002-03-27 | 2003-10-23 | Infineon Technologies Ag | Elektrisches Bauelement mit einem Kontakt und Verfahren zum Ausbilden eines Kontaktes auf einem Halbleitermaterial |
| US6791349B2 (en) | 2002-03-27 | 2004-09-14 | Infineon Technologies Ag | Electrical component with a contact and method for forming a contact on a semiconductor material |
| DE10213609B4 (de) * | 2002-03-27 | 2006-02-09 | Infineon Technologies Ag | Elektrisches Bauelement mit einer Kontaktierungsfläche und Verfahren zum Ausbilden einer Kontaktierungsfläche auf einem Halbleitermaterial |
| JP2005333128A (ja) * | 2004-05-18 | 2005-12-02 | Samsung Electronics Co Ltd | プローブパッド、半導体素子の搭載された基板、半導体素子検査方法及び半導体素子テスター |
| JP2007158346A (ja) * | 2005-12-02 | 2007-06-21 | Samsung Electronics Co Ltd | プローブセンシング用パッド及びプローブ針接触位置検査方法 |
| JP2007335550A (ja) * | 2006-06-14 | 2007-12-27 | Seiko Instruments Inc | 半導体装置 |
| JP2007335693A (ja) * | 2006-06-16 | 2007-12-27 | Seiko Instruments Inc | 半導体装置 |
| US9146273B2 (en) | 2009-12-30 | 2015-09-29 | Stmicroelectronics S.R.L. | Process for controlling the correct positioning of test probes on terminations of electronic devices integrated on a semiconductor and corresponding electronic device |
| US9823300B2 (en) | 2009-12-30 | 2017-11-21 | Stmicroelectronics S.R.L. | Process for controlling the correct positioning of test probes on terminations of electronic devices integrated on a semiconductor and corresponding electronic device |
| ITMI20092332A1 (it) * | 2009-12-30 | 2011-06-30 | St Microelectronics Srl | Metodo per controllare il corretto posizionamento di sonde di test su terminazioni di dispositivi elettronici integrati su semiconduttore e relativo dispositivo elettronico. |
| CN110832633B (zh) * | 2017-06-30 | 2023-06-02 | 东芝三菱电机产业系统株式会社 | 基板定位装置及基板定位方法 |
| CN110832633A (zh) * | 2017-06-30 | 2020-02-21 | 东芝三菱电机产业系统株式会社 | 基板定位装置及基板定位方法 |
| CN113079655A (zh) * | 2020-01-03 | 2021-07-06 | 北大方正集团有限公司 | 用于检测印制电路板加工偏移的检测结构和检测方法 |
| CN113079655B (zh) * | 2020-01-03 | 2022-04-08 | 北大方正集团有限公司 | 用于检测印制电路板加工偏移的检测结构和检测方法 |
| CN113284815A (zh) * | 2020-02-19 | 2021-08-20 | 华邦电子股份有限公司 | 半导体装置及针痕偏移检测方法 |
| JPWO2022130845A1 (ja) * | 2020-12-16 | 2022-06-23 | ||
| WO2022130845A1 (ja) * | 2020-12-16 | 2022-06-23 | 国立研究開発法人産業技術総合研究所 | 接触又は接続状態の判定方法及び情報処理装置 |
| US12613260B2 (en) | 2020-12-16 | 2026-04-28 | National Institute Of Advanced Industrial Science And Technology | Method for determining contact or connection state, and information processing device |
| CN115291080A (zh) * | 2022-07-29 | 2022-11-04 | 生益电子股份有限公司 | 用于测试过孔制作能力的测试板及其制作方法、测试方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4918374A (en) | Method and apparatus for inspecting integrated circuit probe cards | |
| US5657394A (en) | Integrated circuit probe card inspection system | |
| US9880219B2 (en) | Sensing structure of alignment of a probe for testing integrated circuits | |
| JP3394620B2 (ja) | 探針組立体および検査装置 | |
| JPH09107011A (ja) | 半導体装置、およびこの半導体装置の位置合わせ方法 | |
| US5060371A (en) | Method of making probe cards | |
| KR101227547B1 (ko) | 프로브 카드 | |
| JP2638556B2 (ja) | プローブカードチェッカー | |
| KR100791050B1 (ko) | 핀 드라이버를 구비한 연성회로기판의 검사 시스템 및 검사방법 | |
| JP2007218635A (ja) | プローブカード | |
| JPH08330368A (ja) | 半導体回路装置群及びそのプローブ試験方法 | |
| JP2767291B2 (ja) | 検査装置 | |
| KR0127639B1 (ko) | 프로우빙 시험 방법 및 그 장치 | |
| CN223123208U (zh) | 探针卡漏电检测装置及晶圆接受测试设备 | |
| JPH09260443A (ja) | 半導体装置及びそのテスト方法 | |
| JP2827285B2 (ja) | ウェーハ検査装置 | |
| JPS6170735A (ja) | 電気測定用アライメントマ−クを有するウエハまたはチツプ | |
| US20020105348A1 (en) | Electronically measuring pin-to-pad alignment using resistive pads | |
| JP2002100658A (ja) | 半導体装置の検査装置 | |
| CN118777650A (zh) | 探针卡及校准针测机的方法 | |
| JP2591453B2 (ja) | バーンインボード検査装置およびバーンインボード検査方法 | |
| JPH0783041B2 (ja) | 半導体装置の検査装置及びその検査方法 | |
| JPH0582971B2 (ja) | ||
| JPH0748509B2 (ja) | プロ−ビング方法 | |
| JPS6137776B2 (ja) |