JPH09113932A - 配線基板とその製造方法 - Google Patents
配線基板とその製造方法Info
- Publication number
- JPH09113932A JPH09113932A JP27133095A JP27133095A JPH09113932A JP H09113932 A JPH09113932 A JP H09113932A JP 27133095 A JP27133095 A JP 27133095A JP 27133095 A JP27133095 A JP 27133095A JP H09113932 A JPH09113932 A JP H09113932A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating layer
- conductive film
- terminal
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 分割露光のリソグラフィ法によって、配線が
絶縁層介して積層形成される配線基板とその製造方法に
関し、生産性を改善する。 【解決手段】 複数本の配線４と、配線４を覆う第１の
絶縁層と、配線４に接続する端子７と、該第１の絶縁層
の上の複数本の配線５と、配線５を覆う第２の絶縁層
と、配線５に接続する端子８のそれぞれが、分割露光の
リソグラフィ法によって少なくとも形成された配線基板
において、端子７と８とが同一導電膜より形成され、配
線４と端子７とが、該第１の絶縁層に設けたコンタクト
ホールを介して接続され、配線５と端子８とが、該第２
の絶縁層に設けたコンタクトホールを介し接続されてな
る。液晶表示パネル用ＴＦＴ基板においては、端子７と
８と画層電極６が同一導電膜から形成されてなる。
絶縁層介して積層形成される配線基板とその製造方法に
関し、生産性を改善する。 【解決手段】 複数本の配線４と、配線４を覆う第１の
絶縁層と、配線４に接続する端子７と、該第１の絶縁層
の上の複数本の配線５と、配線５を覆う第２の絶縁層
と、配線５に接続する端子８のそれぞれが、分割露光の
リソグラフィ法によって少なくとも形成された配線基板
において、端子７と８とが同一導電膜より形成され、配
線４と端子７とが、該第１の絶縁層に設けたコンタクト
ホールを介して接続され、配線５と端子８とが、該第２
の絶縁層に設けたコンタクトホールを介し接続されてな
る。液晶表示パネル用ＴＦＴ基板においては、端子７と
８と画層電極６が同一導電膜から形成されてなる。
Description
【０００１】
【発明の属する技術分野】本発明は、複数本の第１の配
線と、該第１の配線を覆う第１の絶縁層と、該第１の配
線に接続する第１の引き出し端子と、該第１の絶縁層の
上の複数本の第２の配線と、該第１の配線を覆う第２の
絶縁層と、該第２の配線に接続する第２の引き出し端子
のそれぞれが、分割露光のリソグラフィ法によって少な
くとも形成された配線基板とその製造方法、特に、液晶
表示パネルに用いられるＴＦＴ基板とその製造方法に関
する。
線と、該第１の配線を覆う第１の絶縁層と、該第１の配
線に接続する第１の引き出し端子と、該第１の絶縁層の
上の複数本の第２の配線と、該第１の配線を覆う第２の
絶縁層と、該第２の配線に接続する第２の引き出し端子
のそれぞれが、分割露光のリソグラフィ法によって少な
くとも形成された配線基板とその製造方法、特に、液晶
表示パネルに用いられるＴＦＴ基板とその製造方法に関
する。
【０００２】
【従来の技術】図４は従来の液晶表示パネル用ＴＦＴ基
板の概略構成の説明図、図５は従来の液晶表示パネル用
ＴＦＴ基板の主要構成の説明図、図６は図５のＡ−Ａ断
面とＢ−Ｂ断面の説明図である。
板の概略構成の説明図、図５は従来の液晶表示パネル用
ＴＦＴ基板の主要構成の説明図、図６は図５のＡ−Ａ断
面とＢ−Ｂ断面の説明図である。
【０００３】図４において、多数のＴＦＴとその配線お
よび画素電極とがマトリックスに形成されたＴＦＴ基板
１は、図中の２点鎖線２で囲まれた表示領域とその周囲
の端子形成領域に区分される。
よび画素電極とがマトリックスに形成されたＴＦＴ基板
１は、図中の２点鎖線２で囲まれた表示領域とその周囲
の端子形成領域に区分される。
【０００４】前記表示領域は、例えば図中の破線で分け
て示すように、６露光領域２a,２b,２c,２d,２e,２f に
区分し、前記端子形成領域は、図中の破線で分けて示す
ように、表示領域の上方の３領域３a,３b,３c と、表示
領域の下方の３領域３d,３e,３f と、表示領域の右方の
２領域３g,３h と、表示領域の左方の２領域３i,３jに
区分する。
て示すように、６露光領域２a,２b,２c,２d,２e,２f に
区分し、前記端子形成領域は、図中の破線で分けて示す
ように、表示領域の上方の３領域３a,３b,３c と、表示
領域の下方の３領域３d,３e,３f と、表示領域の右方の
２領域３g,３h と、表示領域の左方の２領域３i,３jに
区分する。
【０００５】層間絶縁膜等を省略した図５において、２
点鎖線２の内側の表示領域には、ＴＦＴのゲート電極４
ａが連通する多数のゲート配線（第１の配線）４と、Ｔ
ＦＴのソース電極５ａが連通する多数のソース・ドレイ
ン配線（第２の配線）５と、画素電極６等が形成され、
表示領域の外側には、ゲート配線４の引き出し端子７と
ソース・ドレイン配線５の引き出し端子８が形成されて
いる。
点鎖線２の内側の表示領域には、ＴＦＴのゲート電極４
ａが連通する多数のゲート配線（第１の配線）４と、Ｔ
ＦＴのソース電極５ａが連通する多数のソース・ドレイ
ン配線（第２の配線）５と、画素電極６等が形成され、
表示領域の外側には、ゲート配線４の引き出し端子７と
ソース・ドレイン配線５の引き出し端子８が形成されて
いる。
【０００６】図５および図６において、５ｂはドレイン
電極、９はチャネル保護膜、10はガラス基板、11はSiN
にてなるゲート絶縁膜, 12はアモルファスシリコン層,
13はSiN にてなるカバー膜であり、ゲート配線４とソー
ス・ドレイン配線５とは、ゲート絶縁膜11を介して重な
り、ドレイン電極５ｂと画素電極６とは、カバー膜13に
設けたコンタクトホール14を介して接続されている。
電極、９はチャネル保護膜、10はガラス基板、11はSiN
にてなるゲート絶縁膜, 12はアモルファスシリコン層,
13はSiN にてなるカバー膜であり、ゲート配線４とソー
ス・ドレイン配線５とは、ゲート絶縁膜11を介して重な
り、ドレイン電極５ｂと画素電極６とは、カバー膜13に
設けたコンタクトホール14を介して接続されている。
【０００７】表示領域２a 〜２f に形成されたゲート配
線４と領域３ｇ〜３ｊに形成された引き出し端子７、表
示領域２a 〜２f に形成するソース・ドレイン配線５と
領域３ａ〜３ｆに形成された引き出し端子８は、それぞ
れが同一導電膜から形成されている。
線４と領域３ｇ〜３ｊに形成された引き出し端子７、表
示領域２a 〜２f に形成するソース・ドレイン配線５と
領域３ａ〜３ｆに形成された引き出し端子８は、それぞ
れが同一導電膜から形成されている。
【０００８】従って、フォトリソグラフイ技術を利用し
た分割露光による従来のＴＦＴ基板１の製造では、ゲー
ト配線４，ゲート電極４ａ，端子７の形成、ソース・ド
レイン配線５，ソース電極５ａ，ドレイン電極５ｂ，端
子８の形成、チャネル保護膜９の形成、コンタクトホー
ル14の形成に、それぞれ５種類のマスクと１６回の露光
工程、即ち領域２a 〜２f に対応する１枚のマスクと領
域３a 〜３ｃに対応する１枚のマスクと領域３ｄ〜３ｆ
に対応する１枚のマスクと領域３ｇ，３ｈに対応する１
枚のマスクと領域３ｉ，３ｊに対応する１枚のマスク合
計５種類のマスクと、領域２a 〜２f および３a 〜３ｊ
に対応する合計１６回の露光工程を必要とし、さらに画
素電極６の作成に１種類のマスクと６回の露光工程を必
要とするため、合計２１種類のマスクと７０回の露光工
程が必要であった。
た分割露光による従来のＴＦＴ基板１の製造では、ゲー
ト配線４，ゲート電極４ａ，端子７の形成、ソース・ド
レイン配線５，ソース電極５ａ，ドレイン電極５ｂ，端
子８の形成、チャネル保護膜９の形成、コンタクトホー
ル14の形成に、それぞれ５種類のマスクと１６回の露光
工程、即ち領域２a 〜２f に対応する１枚のマスクと領
域３a 〜３ｃに対応する１枚のマスクと領域３ｄ〜３ｆ
に対応する１枚のマスクと領域３ｇ，３ｈに対応する１
枚のマスクと領域３ｉ，３ｊに対応する１枚のマスク合
計５種類のマスクと、領域２a 〜２f および３a 〜３ｊ
に対応する合計１６回の露光工程を必要とし、さらに画
素電極６の作成に１種類のマスクと６回の露光工程を必
要とするため、合計２１種類のマスクと７０回の露光工
程が必要であった。
【０００９】
【発明が解決しようとする課題】以上説明説明したよう
に従来のＴＦＴ基板１では、非常に多種類のマスクと多
数回の露光工程を必要としていたが、ワードプロセッサ
やパーソナルコンピュータ等のディスプレイに、液晶表
示パネルが多く用いられるようになり、ＴＦＴ基板１の
生産性向上とコストダウンが強く要望されるようになっ
た。
に従来のＴＦＴ基板１では、非常に多種類のマスクと多
数回の露光工程を必要としていたが、ワードプロセッサ
やパーソナルコンピュータ等のディスプレイに、液晶表
示パネルが多く用いられるようになり、ＴＦＴ基板１の
生産性向上とコストダウンが強く要望されるようになっ
た。
【００１０】
【課題を解決するための手段】必要とする露光マスクの
枚数と露光回数（ショット数）を低減し、積層構成の配
線基板の生産性向上とコストダウンを目的とした本発明
は、 複数本の第１の配線と、該第１の配線を覆う第１
の絶縁層と、該第１の配線に接続する第１の引き出し端
子と、該第１の絶縁層の上の複数本の第２の配線と、該
第２の配線を覆う第２の絶縁層と、該第２の配線に接続
する第２の引き出し端子のそれぞれが、分割露光のリソ
グラフィ法によって少なくとも形成された配線基板にお
いて、該第１の引き出し端子と該第２の引き出し端子と
が第３の導電膜より形成され、該第１の引き出し端子と
第１の導電膜から形成された該第１の配線とが、該第１
の絶縁層に設けたコンタクトホールを介して接続され、
該第２の引き出し端子と第２の導電膜から形成された該
第２の配線とが、該第２の絶縁層に設けたコンタクトホ
ールを介して接続された配線基板と、さらに、前記第１
の配線が薄膜トランジスタ（ＴＦＴ）のソースドレイン
配線またはゲート配線の一方であり、前記第２の配線が
該ソースドレイン配線またはゲート配線の他方であり、
該ＴＦＴに接続される画素電極と前記第１，第２の引き
出し端子とが、透明導電材料にてなる前記第３の導電膜
から分割露光のリソグラフィ法によって形成された配線
基板と、基板の表面に被着させた第１の導電膜からネガ
型レジストを使用した分割露光のリソグラフィ法により
前記第１の配線を形成し、その上に被着させた第１の絶
縁膜からポジ型レジストを使用した分割露光のリソグラ
フィ法により該第１の配線の端部を露呈させる前記第１
の絶縁層を形成し、その上に被着させた第２の導電膜か
らネガ型レジストを使用した分割露光のリソグラフィ法
により前記第２の配線を形成し、その上に被着させた第
２の絶縁膜からポジ型レジストを使用した分割露光のリ
ソグラフィ法によって該第２の配線の端部と該第１の配
線の端部の露呈部を露呈させる前記第２の絶縁層を形成
し、次いで第３の導電膜からポジ型レジストを使用した
分割露光のリソグラフィ法により前記第１，第２の引き
出し端子を形成する配線基板の製造方法と、さらに、前
記第１の配線がＴＦＴのソースドレイン配線またはゲー
ト配線の一方であり、前記第２の配線が該ソースドレイ
ン配線またはゲート配線の他方であり、該ＴＦＴに接続
される画素電極と前記第１，第２の引き出し端子とを、
透明導電材にてなる第３の導電膜から分割露光のリソグ
ラフィ法によって形成する配線基板の製造方法である。
枚数と露光回数（ショット数）を低減し、積層構成の配
線基板の生産性向上とコストダウンを目的とした本発明
は、 複数本の第１の配線と、該第１の配線を覆う第１
の絶縁層と、該第１の配線に接続する第１の引き出し端
子と、該第１の絶縁層の上の複数本の第２の配線と、該
第２の配線を覆う第２の絶縁層と、該第２の配線に接続
する第２の引き出し端子のそれぞれが、分割露光のリソ
グラフィ法によって少なくとも形成された配線基板にお
いて、該第１の引き出し端子と該第２の引き出し端子と
が第３の導電膜より形成され、該第１の引き出し端子と
第１の導電膜から形成された該第１の配線とが、該第１
の絶縁層に設けたコンタクトホールを介して接続され、
該第２の引き出し端子と第２の導電膜から形成された該
第２の配線とが、該第２の絶縁層に設けたコンタクトホ
ールを介して接続された配線基板と、さらに、前記第１
の配線が薄膜トランジスタ（ＴＦＴ）のソースドレイン
配線またはゲート配線の一方であり、前記第２の配線が
該ソースドレイン配線またはゲート配線の他方であり、
該ＴＦＴに接続される画素電極と前記第１，第２の引き
出し端子とが、透明導電材料にてなる前記第３の導電膜
から分割露光のリソグラフィ法によって形成された配線
基板と、基板の表面に被着させた第１の導電膜からネガ
型レジストを使用した分割露光のリソグラフィ法により
前記第１の配線を形成し、その上に被着させた第１の絶
縁膜からポジ型レジストを使用した分割露光のリソグラ
フィ法により該第１の配線の端部を露呈させる前記第１
の絶縁層を形成し、その上に被着させた第２の導電膜か
らネガ型レジストを使用した分割露光のリソグラフィ法
により前記第２の配線を形成し、その上に被着させた第
２の絶縁膜からポジ型レジストを使用した分割露光のリ
ソグラフィ法によって該第２の配線の端部と該第１の配
線の端部の露呈部を露呈させる前記第２の絶縁層を形成
し、次いで第３の導電膜からポジ型レジストを使用した
分割露光のリソグラフィ法により前記第１，第２の引き
出し端子を形成する配線基板の製造方法と、さらに、前
記第１の配線がＴＦＴのソースドレイン配線またはゲー
ト配線の一方であり、前記第２の配線が該ソースドレイ
ン配線またはゲート配線の他方であり、該ＴＦＴに接続
される画素電極と前記第１，第２の引き出し端子とを、
透明導電材にてなる第３の導電膜から分割露光のリソグ
ラフィ法によって形成する配線基板の製造方法である。
【００１１】このうよな構成の配線基板とその製造方法
において、第１の配線を第１の導電膜から形成し、第２
の配線を第１の導電膜から形成し、第１，第２の引き出
し端子を第３の導電膜から形成し、第１の配線と第１の
端子とは第１の絶縁膜に形成したコンタクトホールを介
して接続し、第２の配線と第２の端子とは第２の絶縁膜
に形成したコンタクトホールを介して接続する構成とす
る。
において、第１の配線を第１の導電膜から形成し、第２
の配線を第１の導電膜から形成し、第１，第２の引き出
し端子を第３の導電膜から形成し、第１の配線と第１の
端子とは第１の絶縁膜に形成したコンタクトホールを介
して接続し、第２の配線と第２の端子とは第２の絶縁膜
に形成したコンタクトホールを介して接続する構成とす
る。
【００１２】その結果、液晶表示パネル用ＴＦＴ基板に
おいて、前述した如く２１種類の露光マスクと７０回の
露光ショットを必要としたものが、詳細に後述する如く
９種類の露光マスクと４０回の露光ショットで製造可能
になる。
おいて、前述した如く２１種類の露光マスクと７０回の
露光ショットを必要としたものが、詳細に後述する如く
９種類の露光マスクと４０回の露光ショットで製造可能
になる。
【００１３】
【発明の実施の形態】図１は本発明の適用例であるＴＦ
Ｔ基板の概略構成の説明図、図２は本発明の適用例であ
るＴＦＴ基板の主要構成の説明図、図３は図２における
Ｃ−Ｃ断面とＤ−Ｄ断面の説明図である。
Ｔ基板の概略構成の説明図、図２は本発明の適用例であ
るＴＦＴ基板の主要構成の説明図、図３は図２における
Ｃ−Ｃ断面とＤ−Ｄ断面の説明図である。
【００１４】図１において、複数枚（図は２枚）のＴＦ
Ｔ基板が切り出せるガラス基板21において、一点鎖線22
で囲った領域はＴＦＴ基板切り出し領域であり、その内
側の二点鎖線２で囲った領域はＴＦＴ基板の表示領域で
あり、多数のＴＦＴとその配線および画素電極が形成さ
れる表示領域は、図中に破線で分けて示すように、６つ
の領域２a,２b,２c,２d,２e,２f に分けて形成し、表示
領域の外側、即ち一点鎖線22と二点鎖線２に挟まれた領
域に、表示領域内の画素電極形成用導電膜から形成した
引き出し端子を形成する。各領域２a,２b,２c,２d,２e,
２f 内には、例えば数百×数百個のＴＦＴと画素電極が
形成されるようになる。
Ｔ基板が切り出せるガラス基板21において、一点鎖線22
で囲った領域はＴＦＴ基板切り出し領域であり、その内
側の二点鎖線２で囲った領域はＴＦＴ基板の表示領域で
あり、多数のＴＦＴとその配線および画素電極が形成さ
れる表示領域は、図中に破線で分けて示すように、６つ
の領域２a,２b,２c,２d,２e,２f に分けて形成し、表示
領域の外側、即ち一点鎖線22と二点鎖線２に挟まれた領
域に、表示領域内の画素電極形成用導電膜から形成した
引き出し端子を形成する。各領域２a,２b,２c,２d,２e,
２f 内には、例えば数百×数百個のＴＦＴと画素電極が
形成されるようになる。
【００１５】従来構成と同一部分に同一符号を使用した
図２および図３において、基板21における多数のＴＦＴ
は、従来のＴＦＴと同じく、ゲート配線４に連通するゲ
ート電極４ａと、ソース・ドレイン配線５に連通するソ
ース電極５ａと、チャネル保護膜９と、ソース電極５ａ
と同一膜から形成したドレイン電極５ｂにて構成され、
ドレイン電極５ｂと画素電極６とは、カバー膜13（図６
（ａ）参照）に形成したコンタクトホール14（図６
（ａ）参照）を介して接続される。
図２および図３において、基板21における多数のＴＦＴ
は、従来のＴＦＴと同じく、ゲート配線４に連通するゲ
ート電極４ａと、ソース・ドレイン配線５に連通するソ
ース電極５ａと、チャネル保護膜９と、ソース電極５ａ
と同一膜から形成したドレイン電極５ｂにて構成され、
ドレイン電極５ｂと画素電極６とは、カバー膜13（図６
（ａ）参照）に形成したコンタクトホール14（図６
（ａ）参照）を介して接続される。
【００１６】多数のゲート配線引き出し端子７，端子７
と配線４とを接続する接続線７ａ，ソース・ドレイン配
線引き出し端子８，端子８と配線５とを接続する接続線
８ａは、画素電極６と同一の透明導電膜（ＩＴＯ膜）か
ら形成し、二点鎖線２で示す表示領域内においてゲート
配線４と接続線７ａ，ソース・ドレイン配線５と接続線
８ａとが接続する。
と配線４とを接続する接続線７ａ，ソース・ドレイン配
線引き出し端子８，端子８と配線５とを接続する接続線
８ａは、画素電極６と同一の透明導電膜（ＩＴＯ膜）か
ら形成し、二点鎖線２で示す表示領域内においてゲート
配線４と接続線７ａ，ソース・ドレイン配線５と接続線
８ａとが接続する。
【００１７】ゲート配線４と接続線７ａとの接続を示す
図３(a) において、ゲート絶縁膜11には配線４の端部を
露呈させるコンタクトホール23を設け、カバー膜13には
コンタクトホール23を露呈させるコンタクトホール25を
設け、コンタクトホール23および25内に露呈する配線４
の端部に接続線７ａが接続する。
図３(a) において、ゲート絶縁膜11には配線４の端部を
露呈させるコンタクトホール23を設け、カバー膜13には
コンタクトホール23を露呈させるコンタクトホール25を
設け、コンタクトホール23および25内に露呈する配線４
の端部に接続線７ａが接続する。
【００１８】ソース・ドレイン配線５と接続線８ａとの
接続を示す図３(b) において、ゲート絶縁膜11の上に形
成された配線５の端部は、カバー膜13に設けたコンタク
トホール24内に露呈し、その露呈部に接続線８ａが接続
する。
接続を示す図３(b) において、ゲート絶縁膜11の上に形
成された配線５の端部は、カバー膜13に設けたコンタク
トホール24内に露呈し、その露呈部に接続線８ａが接続
する。
【００１９】フォトレジスト膜を露光・現像してレジス
トパターンを形成し、所要膜の不要部を選択的に除去す
るフォトリソグラフィック技術を利用し、前記構成のＴ
ＦＴ基板を製造するに際して、ゲート配線４，ゲート電
極４ａの作成、ソース・ドレイン配線５，ソース電極５
ａ，ドレイン電極５ｂの作成、チャネル保護膜９の作
成、コンタクトホール14の作成に、それぞれ１種類のマ
スクと領域２ａ〜２ｆに対応する６回の露光工程を実施
し、画素電極６と端子７と８および接続線７ａと８ａの
作成には、画素電極６形成用として１種類のマスクと領
域３ａ〜３ｃ，３ｄ〜３ｆ，３ｇと３ｈ，３ｉと３ｊに
対応する４種類のマスク合計５種類のマスクと、画素電
極６形成用マスクを用いて６回の分割露光と端子等形成
の４種類のマスクを用いて各領域３ａ〜３ｊを露光させ
る１０回の露光工程によって形成する。
トパターンを形成し、所要膜の不要部を選択的に除去す
るフォトリソグラフィック技術を利用し、前記構成のＴ
ＦＴ基板を製造するに際して、ゲート配線４，ゲート電
極４ａの作成、ソース・ドレイン配線５，ソース電極５
ａ，ドレイン電極５ｂの作成、チャネル保護膜９の作
成、コンタクトホール14の作成に、それぞれ１種類のマ
スクと領域２ａ〜２ｆに対応する６回の露光工程を実施
し、画素電極６と端子７と８および接続線７ａと８ａの
作成には、画素電極６形成用として１種類のマスクと領
域３ａ〜３ｃ，３ｄ〜３ｆ，３ｇと３ｈ，３ｉと３ｊに
対応する４種類のマスク合計５種類のマスクと、画素電
極６形成用マスクを用いて６回の分割露光と端子等形成
の４種類のマスクを用いて各領域３ａ〜３ｊを露光させ
る１０回の露光工程によって形成する。
【００２０】従って、必要とするマスクの総合計は９種
類であり、そのマスクを用いた総露光工程（露光ショッ
ト回数）は４０回になる。即ち、本発明によってＴＦＴ
基板の配線パターンを形成する工程の順序は次のように
なる。 (1) ゲート形成用導電膜（Ａｌ膜）の被着 (2) ネガ型の第１のフォトレジスト膜の積層被着 (3) 第１のフォトレジスト膜の露光（領域２ａ〜２ｆに
対応せしめ６回分割露光） (4) 第１のフォトレジスト膜の現像 (5) ゲート配線４，ゲート電極４ａをパターン形成 (6) ゲート絶縁膜（ＳｉＮ膜：第１の絶縁膜）の被着 (7) ポジ型の第２のフォトレジスト膜の積層被着 (8) 第２のフォトレジスト膜の露光 (ゲートマスクを領
域２ａ〜２ｆに対応せしめて移動し６回分割露光） (9) コンタクトホール23が開口するゲート絶縁膜11を形
成 (10)アモルファスシリコン膜の被着 (11)チャネル保護膜形成用の膜（ＳｉＮ膜）の被着 (12)ポジ型の第３のフォトレジスト膜の積層被着 (13)第３のフォトレジスト膜の露光（ゲート配線４，ゲ
ート電極４ａをマスクとして背面露光したのち、チャネ
ル保護膜マスクを領域２ａ〜２ｆに対応せしめて移動し
６回分割露光) (14)第３のフォトレジスト膜の現像 (15)チャネル保護膜９をパターン形成 (16)ソース・ドレイン形成用導電膜（Ａｌ膜）の被着 (17)ネガ型の第４のフォトレジスト膜の積層被着 (18)第４のフォトレジスト膜の露光（ソース・ドレイン
マスクを領域２ａ〜２ｆに対応せしめて移動し６回分割
露光） (19)第４のフォトレジスト膜の現像 (20)アモルファスシリコン層12とソース・ドレイン配線
５とソース電極５ａとドレイン電極５ｂをパターン形成 (21)カバー膜（ＳｉＮ膜：第２の絶縁膜）の被着 (22)ポジ型の第５のフォトレジスト膜の積層被着 (23)第５のフォトレジスト膜の露光（コンタクトホール
マスクを領域２ａ〜２ｆに対応せしめて移動し６回分割
露光） (24)第５のフォトレジスト膜の現像 (25)コンタクトホール25と25が開口するカバー膜13を形
成 (26)透明導電膜（ＩＴＯ膜）の被着 (24)ネガ型の第６のフォトレジスト膜の積層被着 (25)第６のフォトレジスト膜の露光（５種類の端子マス
クを用いて１９回露光） (26)第６のフォトレジスト膜の現像 (27)画素電極６と端子７と端子８と接続線７ａと接続線
８ａを形成 ただし、端子７，８形成用マスクは、一部が表示領域に
侵入し露光させるマスクであり、本発明による配線基板
において各表示領域２ａ〜２ｆ内の絶縁膜11および13に
は、接続線７ａまたは８ａに接続されないコンタクトホ
ール23〜25、即ち領域２ａ〜２ｆが接する周辺部に形成
されたコンタクトホール23〜25には接続線７ａまたは８
ａが接続されないで残る。そして、図２の実施例におい
てガラス基板21の外周部には、多数の端子７および８に
連通する導体パターン26が形成されており、導体パター
ン26は端子７と８が同一電位になるようにし、静電気に
よる基板21の絶縁破壊を防止する。
類であり、そのマスクを用いた総露光工程（露光ショッ
ト回数）は４０回になる。即ち、本発明によってＴＦＴ
基板の配線パターンを形成する工程の順序は次のように
なる。 (1) ゲート形成用導電膜（Ａｌ膜）の被着 (2) ネガ型の第１のフォトレジスト膜の積層被着 (3) 第１のフォトレジスト膜の露光（領域２ａ〜２ｆに
対応せしめ６回分割露光） (4) 第１のフォトレジスト膜の現像 (5) ゲート配線４，ゲート電極４ａをパターン形成 (6) ゲート絶縁膜（ＳｉＮ膜：第１の絶縁膜）の被着 (7) ポジ型の第２のフォトレジスト膜の積層被着 (8) 第２のフォトレジスト膜の露光 (ゲートマスクを領
域２ａ〜２ｆに対応せしめて移動し６回分割露光） (9) コンタクトホール23が開口するゲート絶縁膜11を形
成 (10)アモルファスシリコン膜の被着 (11)チャネル保護膜形成用の膜（ＳｉＮ膜）の被着 (12)ポジ型の第３のフォトレジスト膜の積層被着 (13)第３のフォトレジスト膜の露光（ゲート配線４，ゲ
ート電極４ａをマスクとして背面露光したのち、チャネ
ル保護膜マスクを領域２ａ〜２ｆに対応せしめて移動し
６回分割露光) (14)第３のフォトレジスト膜の現像 (15)チャネル保護膜９をパターン形成 (16)ソース・ドレイン形成用導電膜（Ａｌ膜）の被着 (17)ネガ型の第４のフォトレジスト膜の積層被着 (18)第４のフォトレジスト膜の露光（ソース・ドレイン
マスクを領域２ａ〜２ｆに対応せしめて移動し６回分割
露光） (19)第４のフォトレジスト膜の現像 (20)アモルファスシリコン層12とソース・ドレイン配線
５とソース電極５ａとドレイン電極５ｂをパターン形成 (21)カバー膜（ＳｉＮ膜：第２の絶縁膜）の被着 (22)ポジ型の第５のフォトレジスト膜の積層被着 (23)第５のフォトレジスト膜の露光（コンタクトホール
マスクを領域２ａ〜２ｆに対応せしめて移動し６回分割
露光） (24)第５のフォトレジスト膜の現像 (25)コンタクトホール25と25が開口するカバー膜13を形
成 (26)透明導電膜（ＩＴＯ膜）の被着 (24)ネガ型の第６のフォトレジスト膜の積層被着 (25)第６のフォトレジスト膜の露光（５種類の端子マス
クを用いて１９回露光） (26)第６のフォトレジスト膜の現像 (27)画素電極６と端子７と端子８と接続線７ａと接続線
８ａを形成 ただし、端子７，８形成用マスクは、一部が表示領域に
侵入し露光させるマスクであり、本発明による配線基板
において各表示領域２ａ〜２ｆ内の絶縁膜11および13に
は、接続線７ａまたは８ａに接続されないコンタクトホ
ール23〜25、即ち領域２ａ〜２ｆが接する周辺部に形成
されたコンタクトホール23〜25には接続線７ａまたは８
ａが接続されないで残る。そして、図２の実施例におい
てガラス基板21の外周部には、多数の端子７および８に
連通する導体パターン26が形成されており、導体パター
ン26は端子７と８が同一電位になるようにし、静電気に
よる基板21の絶縁破壊を防止する。
【００２１】なお、前記実施例は、液晶表示パネルに使
用するためＴＦＴがマトリックスに配設されたＴＦＴ基
板について説明した。しかし、本発明は前記ＴＦＴ基板
に限定されることなく、それぞれ複数本の第１，第２の
配線が絶縁層を介して積層形成され、かつ、その第１，
第２の配線のそれぞれに接続する引き出し端子が形成さ
れた配線基板に適用し、前記ＴＦＴ基板と同様に所要の
露光マスク数および工数が削減されることが、前記実施
例から明らかである。
用するためＴＦＴがマトリックスに配設されたＴＦＴ基
板について説明した。しかし、本発明は前記ＴＦＴ基板
に限定されることなく、それぞれ複数本の第１，第２の
配線が絶縁層を介して積層形成され、かつ、その第１，
第２の配線のそれぞれに接続する引き出し端子が形成さ
れた配線基板に適用し、前記ＴＦＴ基板と同様に所要の
露光マスク数および工数が削減されることが、前記実施
例から明らかである。
【００２２】
【発明の効果】以上説明したように、本発明を液晶表示
パネル用ＴＦＴ基板に適用したとき、従来技術で２１種
類の露光マスクと７０回の露光ショットを必要としたも
のが、９種類の露光マスクと４０回の露光ショットで製
造可能になる。即ち、必要な露光マスクの枚数は１／２
以下となり、露光ショットは４／７に低減し、生産性が
向上すると共に、露光処理に伴う不良率が減少するよう
になる。
パネル用ＴＦＴ基板に適用したとき、従来技術で２１種
類の露光マスクと７０回の露光ショットを必要としたも
のが、９種類の露光マスクと４０回の露光ショットで製
造可能になる。即ち、必要な露光マスクの枚数は１／２
以下となり、露光ショットは４／７に低減し、生産性が
向上すると共に、露光処理に伴う不良率が減少するよう
になる。
【図１】 本発明の適用例であるＴＦＴ基板の概略構成
の説明図
の説明図
【図２】 本発明の適用例であるＴＦＴ基板の主要構成
の説明図
の説明図
【図３】 図２におけるＣ−Ｃ断面とＤ−Ｄ断面の説明
図
図
【図４】 従来の液晶表示パネル用ＴＦＴ基板の概略構
成の説明図
成の説明図
【図５】 従来の液晶表示パネル用ＴＦＴ基板の主要構
成の説明図
成の説明図
【図６】 図５のＡ−Ａ断面およびＢ−Ｂ断面の説明図
４ ゲート配線（第１の配線） ４ａ ゲート電極 ５ ソースドレイン配線（第２の配線） ５ａ ソース電極 ５ｂ ドレイン電極 ６ 画素電極 ７，８ 引き出し端子 ９ チャネル保護膜 21 ガラス基板 23,24,25 コンタクトホール
フロントページの続き (72)発明者 廣田 四郎 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 杉根 光晃 鳥取県米子市石州府字大塚ノ弐650番地 株式会社米子富士通内
Claims (4)
- 【請求項１】 複数本の第１の配線と、該第１の配線を
覆う第１の絶縁層と、該第１の配線に接続する第１の引
き出し端子と、該第１の絶縁層の上の複数本の第２の配
線と、該第２の配線を覆う第２の絶縁層と、該第２の配
線に接続する第２の引き出し端子のそれぞれが、分割露
光のリソグラフィ法によって少なくとも形成された配線
基板において、 該第１の引き出し端子と該第２の引き出し端子とが第３
の導電膜より形成され、該第１の引き出し端子と第１の
導電膜から形成された該第１の配線とが、該第１の絶縁
層に設けたコンタクトホールを介して接続され、該第２
の引き出し端子と第２の導電膜から形成された該第２の
配線とが、該第２の絶縁層に設けたコンタクトホールを
介して接続されてなること、 を特徴とする配線基板。 - 【請求項２】 前記第１の配線が薄膜トランジスタ（Ｔ
ＦＴ）のソースドレイン配線またはゲート配線の一方で
あり、前記第２の配線が該ソースドレイン配線またはゲ
ート配線の他方であり、該ＴＦＴに接続される液晶表示
パネル用画素電極と前記第１の引き出し端子と前記第２
の引き出し端子とが、透明導電材料にてなる前記第３の
導電膜から分割露光のリソグラフィ法によって形成され
てなること、 を特徴とする請求項１記載の配線基板。 - 【請求項３】 基板の表面に被着させた第１の導電膜か
らネガ型レジストを使用した分割露光のリソグラフィ法
により前記第１の配線を形成し、その上に被着させた第
１の絶縁膜からポジ型レジストを使用した分割露光のリ
ソグラフィ法により該第１の配線の端部を露呈させる第
１のコンタクトホールを有する前記第１の絶縁層を形成
し、その上に被着させた第２の導電膜からネガ型レジス
トを使用した分割露光のリソグラフィ法により前記第２
の配線を形成し、その上に被着させた第２の絶縁膜から
ポジ型レジストを使用した分割露光のリソグラフィ法に
よって該第２の配線の端部を露呈させる第２のコンタク
トホールと該第１のコンタクトホールを露呈させる第３
のコンタクトホールを有する前記第２の絶縁層を形成
し、その上に被着させた第３の導電膜からポジ型レジス
トを使用した分割露光のリソグラフィ法により前記第１
の引き出し端子と前記第２の引き出し端子とを形成する
こと、 を特徴とする配線基板の製造方法。 - 【請求項４】 前記第１の配線がＴＦＴのソースドレイ
ン配線またはゲート配線の一方であり、前記第２の配線
が該ソースドレイン配線またはゲート配線の他方であ
り、該ＴＦＴに接続される液晶表示パネル用画素電極と
前記第１の引き出し端子と前記第２の引き出し端子と
を、透明導電材にてなる前記第３の導電膜から分割露光
のリソグラフィ法によって形成すること、 を特徴とする配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27133095A JPH09113932A (ja) | 1995-10-19 | 1995-10-19 | 配線基板とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27133095A JPH09113932A (ja) | 1995-10-19 | 1995-10-19 | 配線基板とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09113932A true JPH09113932A (ja) | 1997-05-02 |
Family
ID=17498556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27133095A Pending JPH09113932A (ja) | 1995-10-19 | 1995-10-19 | 配線基板とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09113932A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000014600A1 (en) * | 1998-09-04 | 2000-03-16 | Matsushita Electric Industrial Co., Ltd. | Active matrix liquid crystal device and method for producing the same |
| KR100324457B1 (ko) * | 1998-06-01 | 2002-02-27 | 가네꼬 히사시 | 액티브 매트릭스형 액정 표시 장치 |
| KR100339507B1 (ko) * | 1998-07-14 | 2002-05-31 | 다니구찌 이찌로오, 기타오카 다카시 | 액정표시장치 및 그 제조방법 |
| WO2004068445A1 (ja) * | 2003-01-30 | 2004-08-12 | Toshiba Matsushita Display Technology Co., Ltd. | ディスプレイ、配線基板及びその製造方法 |
| JP2009038353A (ja) * | 2007-07-06 | 2009-02-19 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| JP2010049149A (ja) * | 2008-08-25 | 2010-03-04 | Mitsubishi Electric Corp | Ｔｆｔ基板及びその製造方法 |
-
1995
- 1995-10-19 JP JP27133095A patent/JPH09113932A/ja active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100324457B1 (ko) * | 1998-06-01 | 2002-02-27 | 가네꼬 히사시 | 액티브 매트릭스형 액정 표시 장치 |
| KR100339507B1 (ko) * | 1998-07-14 | 2002-05-31 | 다니구찌 이찌로오, 기타오카 다카시 | 액정표시장치 및 그 제조방법 |
| WO2000014600A1 (en) * | 1998-09-04 | 2000-03-16 | Matsushita Electric Industrial Co., Ltd. | Active matrix liquid crystal device and method for producing the same |
| WO2004068445A1 (ja) * | 2003-01-30 | 2004-08-12 | Toshiba Matsushita Display Technology Co., Ltd. | ディスプレイ、配線基板及びその製造方法 |
| KR100738309B1 (ko) * | 2003-01-30 | 2007-07-12 | 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 | 디스플레이, 배선 기판 및 그 제조 방법 |
| US7324351B2 (en) | 2003-01-30 | 2008-01-29 | Toshiba Matsushita Display Technology Co., Ltd. | Display, wiring board, and method of manufacturing the same |
| US8842230B2 (en) | 2007-07-06 | 2014-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| JP2009038353A (ja) * | 2007-07-06 | 2009-02-19 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| US9188825B2 (en) | 2007-07-06 | 2015-11-17 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US9766526B2 (en) | 2007-07-06 | 2017-09-19 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US10338447B2 (en) | 2007-07-06 | 2019-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US10678107B2 (en) | 2007-07-06 | 2020-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US10712625B2 (en) | 2007-07-06 | 2020-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US11194207B2 (en) | 2007-07-06 | 2021-12-07 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US11726378B2 (en) | 2007-07-06 | 2023-08-15 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US12066730B2 (en) | 2007-07-06 | 2024-08-20 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| JP2010049149A (ja) * | 2008-08-25 | 2010-03-04 | Mitsubishi Electric Corp | Ｔｆｔ基板及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4856318B2 (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| KR100372306B1 (ko) | 박막트랜지스터의제조방법 | |
| JP4131297B2 (ja) | 液晶表示装置の製造方法 | |
| JP2000164584A (ja) | 薄膜の写真エッチング方法及びこれを用いた液晶表示装置用薄膜トランジスタ基板の製造方法 | |
| KR20010091119A (ko) | 사진 식각용 장치 및 방법, 그리고 이를 이용한 액정 표시장치용 박막 트랜지스터 기판의 제조 방법 | |
| US5998230A (en) | Method for making liquid crystal display device with reduced mask steps | |
| KR20020004848A (ko) | 패턴형성방법 및 박막트랜지스터의 제조방법 | |
| CN101140398A (zh) | 液晶显示板的制造方法及液晶显示板 | |
| JP2003517641A (ja) | アクティブマトリクスデバイスの製造方法 | |
| JP3696127B2 (ja) | 液晶用マトリクス基板の製造方法 | |
| US7122831B2 (en) | Method of forming a reflective electrode and a liquid crystal display device | |
| KR100237673B1 (ko) | 액정 표시 장치 및 제조 방법 | |
| JPH09113932A (ja) | 配線基板とその製造方法 | |
| KR100312757B1 (ko) | 박막 트랜지스터 기판의 제조 방법 및 박막의 사진 식각 방법 | |
| JPH0915644A (ja) | 薄膜トランジスタマトリクス基板 | |
| KR20010009269A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100560974B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그제조 방법 | |
| CN101170085A (zh) | 薄膜晶体管阵列基板及其制作方法 | |
| KR100601170B1 (ko) | 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR100333979B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR20010002661A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100601174B1 (ko) | 박막 트랜지스터 기판용 광마스크 제작 방법 | |
| KR100601171B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| US20060035174A1 (en) | Pixel structure of a thin film transistor liquid crystal display and fabricating method thereof | |
| KR100590749B1 (ko) | 액정표시장치용박막트랜지스터기판및그제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040105 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040106 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040203 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040326 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040514 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040803 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040831 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20041006 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20041203 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050712 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050722 |