JPH09116584A - 無線データ通信の復調装置 - Google Patents
無線データ通信の復調装置Info
- Publication number
- JPH09116584A JPH09116584A JP7267189A JP26718995A JPH09116584A JP H09116584 A JPH09116584 A JP H09116584A JP 7267189 A JP7267189 A JP 7267189A JP 26718995 A JP26718995 A JP 26718995A JP H09116584 A JPH09116584 A JP H09116584A
- Authority
- JP
- Japan
- Prior art keywords
- detection
- phase
- differential
- data
- difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000006854 communication Effects 0.000 title claims description 9
- 238000004891 communication Methods 0.000 title claims description 9
- 238000001514 detection method Methods 0.000 claims abstract description 69
- 230000001360 synchronised effect Effects 0.000 claims abstract description 45
- 230000010354 integration Effects 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 claims description 2
- 238000006243 chemical reaction Methods 0.000 abstract description 2
- 238000012937 correction Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 8
- 238000003708 edge detection Methods 0.000 description 8
- 238000012545 processing Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000005562 fading Methods 0.000 description 1
- 230000007176 multidirectional communication Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
- H04L27/2332—Demodulator circuits; Receiver circuits using non-coherent demodulation using a non-coherent carrier
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0024—Carrier regulation at the receiver end
- H04L2027/0026—Correction of carrier offset
- H04L2027/003—Correction of carrier offset at baseband only
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0046—Open loops
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0063—Elements of loops
- H04L2027/0069—Loop filters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0083—Signalling arrangements
- H04L2027/0089—In-band signals
- H04L2027/0093—Intermittant signals
- H04L2027/0095—Intermittant signals in a preamble or similar structure
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】 簡易な回路構成でプリアンブルを長くするこ
となしに、同期検波にてデータを復調する。 【解決手段】 プリアンブル信号と後続のデータ信号を
直交成分に分けて位相変調した信号を受信し、直交復調
されたＩｃｈ，Ｑｃｈのデータは各々Ａ／Ｄ変換され、
角度計算器１６により角度θを求める。差動検波復調器
１７でこのθからシンボルごとにθn −θn-1 の差動復
調を行い、その差分からその差動検波の位相歪みを求め
る。次に、θの値をデジタルＰＬＬ２２に入力し、ＰＬ
Ｌ２２のロックアップタイム後、その出力値θ’からシ
ンボルごとにθ’n −θ’n-1 の差動復調を行い、その
差分から同期検波位相歪みを求める。位相歪み値比較器
２９でその２つの位相歪み値を比較して、切り替えスイ
ッチ３０で、同期検波の方がデータクオリティが優れて
いれば復調動作を同期検波に切り替えることにより、空
間伝搬環境上での最適な復調動作を選択する。
となしに、同期検波にてデータを復調する。 【解決手段】 プリアンブル信号と後続のデータ信号を
直交成分に分けて位相変調した信号を受信し、直交復調
されたＩｃｈ，Ｑｃｈのデータは各々Ａ／Ｄ変換され、
角度計算器１６により角度θを求める。差動検波復調器
１７でこのθからシンボルごとにθn −θn-1 の差動復
調を行い、その差分からその差動検波の位相歪みを求め
る。次に、θの値をデジタルＰＬＬ２２に入力し、ＰＬ
Ｌ２２のロックアップタイム後、その出力値θ’からシ
ンボルごとにθ’n −θ’n-1 の差動復調を行い、その
差分から同期検波位相歪みを求める。位相歪み値比較器
２９でその２つの位相歪み値を比較して、切り替えスイ
ッチ３０で、同期検波の方がデータクオリティが優れて
いれば復調動作を同期検波に切り替えることにより、空
間伝搬環境上での最適な復調動作を選択する。
Description
【０００１】
【発明の属する技術分野】本発明は無線データ通信の復
調装置に関し、特に無線ＬＡＮ通信の復調装置に関す
る。
調装置に関し、特に無線ＬＡＮ通信の復調装置に関す
る。
【０００２】
【従来の技術】バースト状に行われる多方向通信システ
ムには、ＰＳＫ（位相シフトキーイング）変調を用いた
システムが多く、搬送周波数のずれ、すなわち周波数オ
フセットが位相復調歪みとなって誤り率特性に重大な影
響をもつ。
ムには、ＰＳＫ（位相シフトキーイング）変調を用いた
システムが多く、搬送周波数のずれ、すなわち周波数オ
フセットが位相復調歪みとなって誤り率特性に重大な影
響をもつ。
【０００３】このため、周波数オフセットに基づく位相
回転量が自動的に補償できるように、例えば受信側で搬
送波再生を行って入力波との位相比較を行い、位相同期
発振器の発振周波数を入力周波数に自動追随させる位相
同期ループ式位相同期検波装置などが提案されている。
この種の同期検波装置の入力信号対雑音比と誤り率の関
係は遅延検波より優れているといわれている。しかしな
がらＰＬＬの２次ループまで動作させようとするとロッ
クアップタイムには少なくとも数十シンボルが必要とさ
れる。あらかじめプリンアンブル長が決まっているフレ
ームフォーマットではプリアンブル受信中に他処理を施
しているとＰＬＬがロックできないため、同期検波では
データが復調できないことがある。
回転量が自動的に補償できるように、例えば受信側で搬
送波再生を行って入力波との位相比較を行い、位相同期
発振器の発振周波数を入力周波数に自動追随させる位相
同期ループ式位相同期検波装置などが提案されている。
この種の同期検波装置の入力信号対雑音比と誤り率の関
係は遅延検波より優れているといわれている。しかしな
がらＰＬＬの２次ループまで動作させようとするとロッ
クアップタイムには少なくとも数十シンボルが必要とさ
れる。あらかじめプリンアンブル長が決まっているフレ
ームフォーマットではプリアンブル受信中に他処理を施
しているとＰＬＬがロックできないため、同期検波では
データが復調できないことがある。
【０００４】そこで、デジタルＰＬＬのロックアップタ
イムを短縮するために、例えば、特開昭６３−１９３６
２６号公報「位相同期回路」に開示された装置では、受
信データの立上がりおよび立下がりごとに受信データと
基準クロックの位相差に応じた数のパルスが位相差カウ
ンタに入力され、この位相差カウンタの出力により基準
クロックの遅延量を制御するので、位相補正クロックの
位相を速やかに受信データの位相に同期させる構成が採
用されている。
イムを短縮するために、例えば、特開昭６３−１９３６
２６号公報「位相同期回路」に開示された装置では、受
信データの立上がりおよび立下がりごとに受信データと
基準クロックの位相差に応じた数のパルスが位相差カウ
ンタに入力され、この位相差カウンタの出力により基準
クロックの遅延量を制御するので、位相補正クロックの
位相を速やかに受信データの位相に同期させる構成が採
用されている。
【０００５】図４は特開昭６３−１９３６２６号公報に
開示された位相同期回路の構成図である。
開示された位相同期回路の構成図である。
【０００６】受信データ入力端４１から受信データＡが
入力される。受信データＡと発振器４４の出力（基準ク
ロックＢ）はエッジ検出器４５に入力され、ここで受信
データＡの立上がりと立下がりに同期したエッジ検出パ
ルスＤが出力される。次いでエッジ検出パルスＤは位相
判別器４６に入力される。この位相判別器４６へは復調
用として後述する位相補正クロックＣも入力されてい
る。ここで、位相補正クロックＣとエッジ検出パルスＤ
を比較して位相補正クロックＣがロウレベルのときにエ
ッジ検出パルスＤがあった場合は受信データＡに対して
位相補正クロックＣは遅れていると判定されて、位相判
別器４６はロウレベルを出力する（進んでいる場合はハ
イレベルを出力する）。つまり受信データＡと位相補正
クロックＣを比較することによりデータＡに対して選ば
れている場合は出力はロウレベル、進んでいる場合はハ
イレベルとなる。この位相判別器４６からのロウまたは
ハイレベルの位相判別出力Ｅは次の位相差パルス発生器
４７に入力される。位相差パルス発生器４７はクロック
Ｃとエッジ検出パルスＤとの間の位相差に対応したパル
スＧを出力する。このクロックＧ（位相差クロックとい
う）は次の位相差カウンタ４８に入力されるが同時に位
相判別器４６の出力Ｅも入力されている。この出力Ｅは
位相差カウンタ４８をアップカウントまたはダウンカウ
ントするためのものであり、クロックＣがデータＡに対
して遅れている場合はダウンカウントし、逆に進んでい
る場合はアップカウントするようになっている。この動
作はエッジ検出パルスＤが発生するたびに繰り返し実行
される。そしてこの位相差カウンタ４８の出力は次に遅
延回路としてのシフトレジスタ５２をロードする。一
方、クロック発振器４４からの基準クロックＢは分周器
５１により分周されてシフトレジスタ５２に入力され、
ここで遅延されることによって位相補正がなされ、位相
補正クロックＣとして出力されるようになっている。そ
してこのクロックＣはデータＡと位相比較され、その結
果により位相差カウンタ４８を介してシフトレジスタ５
２に入力される基準クロックＢの遅延量をコントロール
するようになっている。すなわちクロックＣがデータＡ
よりも遅れているときは位相差カウンタ４８によりダウ
ンカウントされたデータによりシフトレジスタ５２がロ
ードされるので遅延量を減少させ、反対に進んでいる場
合は遅れ量を増加させることになる。そしてこの動作は
前述したように受信データＡのエッジを検出する度に実
行されているので位相の補正は時間遅れがなくなるよう
になっている。そして位相補正クロックＣは分周器５３
で希望する周波数に分周されて再生クロックが得られ、
その後、極性判定、データの復調波形整形の経路（極性
判定器５４、復調器５５、波形整形器５６）を経て復調
データと再生クロックに分割され、復調データ出力端４
２、再生クロック出力端４３から出力される。
入力される。受信データＡと発振器４４の出力（基準ク
ロックＢ）はエッジ検出器４５に入力され、ここで受信
データＡの立上がりと立下がりに同期したエッジ検出パ
ルスＤが出力される。次いでエッジ検出パルスＤは位相
判別器４６に入力される。この位相判別器４６へは復調
用として後述する位相補正クロックＣも入力されてい
る。ここで、位相補正クロックＣとエッジ検出パルスＤ
を比較して位相補正クロックＣがロウレベルのときにエ
ッジ検出パルスＤがあった場合は受信データＡに対して
位相補正クロックＣは遅れていると判定されて、位相判
別器４６はロウレベルを出力する（進んでいる場合はハ
イレベルを出力する）。つまり受信データＡと位相補正
クロックＣを比較することによりデータＡに対して選ば
れている場合は出力はロウレベル、進んでいる場合はハ
イレベルとなる。この位相判別器４６からのロウまたは
ハイレベルの位相判別出力Ｅは次の位相差パルス発生器
４７に入力される。位相差パルス発生器４７はクロック
Ｃとエッジ検出パルスＤとの間の位相差に対応したパル
スＧを出力する。このクロックＧ（位相差クロックとい
う）は次の位相差カウンタ４８に入力されるが同時に位
相判別器４６の出力Ｅも入力されている。この出力Ｅは
位相差カウンタ４８をアップカウントまたはダウンカウ
ントするためのものであり、クロックＣがデータＡに対
して遅れている場合はダウンカウントし、逆に進んでい
る場合はアップカウントするようになっている。この動
作はエッジ検出パルスＤが発生するたびに繰り返し実行
される。そしてこの位相差カウンタ４８の出力は次に遅
延回路としてのシフトレジスタ５２をロードする。一
方、クロック発振器４４からの基準クロックＢは分周器
５１により分周されてシフトレジスタ５２に入力され、
ここで遅延されることによって位相補正がなされ、位相
補正クロックＣとして出力されるようになっている。そ
してこのクロックＣはデータＡと位相比較され、その結
果により位相差カウンタ４８を介してシフトレジスタ５
２に入力される基準クロックＢの遅延量をコントロール
するようになっている。すなわちクロックＣがデータＡ
よりも遅れているときは位相差カウンタ４８によりダウ
ンカウントされたデータによりシフトレジスタ５２がロ
ードされるので遅延量を減少させ、反対に進んでいる場
合は遅れ量を増加させることになる。そしてこの動作は
前述したように受信データＡのエッジを検出する度に実
行されているので位相の補正は時間遅れがなくなるよう
になっている。そして位相補正クロックＣは分周器５３
で希望する周波数に分周されて再生クロックが得られ、
その後、極性判定、データの復調波形整形の経路（極性
判定器５４、復調器５５、波形整形器５６）を経て復調
データと再生クロックに分割され、復調データ出力端４
２、再生クロック出力端４３から出力される。
【０００７】図４の位相同期回路は受信データＡと位相
補正クロックＣを比較することにより位相補正クロック
ＣがデータＡに対して進みか遅れを検出し、位相差パル
ス発生器４７にてクロックＣとエッジ検出パルスＤとの
間の位相差に対応したパルスを発生し、これが位相差カ
ウンタ４８に入力され、この位相差カウンタ４８の出力
により基準クロックの遅延量を制御するので、位相補正
クロックＣの位相は速やかに受信データＡの位相に同期
する。
補正クロックＣを比較することにより位相補正クロック
ＣがデータＡに対して進みか遅れを検出し、位相差パル
ス発生器４７にてクロックＣとエッジ検出パルスＤとの
間の位相差に対応したパルスを発生し、これが位相差カ
ウンタ４８に入力され、この位相差カウンタ４８の出力
により基準クロックの遅延量を制御するので、位相補正
クロックＣの位相は速やかに受信データＡの位相に同期
する。
【０００８】
【発明が解決しようとする課題】上述した従来の技術
は、以下のような欠点があった。
は、以下のような欠点があった。
【０００９】第１の問題点は、デジタルＰＬＬのロック
アップタイムを短縮するために同期検波の基本構成以外
にアップダウンカウンタあるいはエッジ検出回路が必要
であり、このため装置全体の構成が複雑であり、仮にフ
ェージング環境が劣悪なところでは必ずしもデジタルＰ
ＬＬがロックするという保証はできない。
アップタイムを短縮するために同期検波の基本構成以外
にアップダウンカウンタあるいはエッジ検出回路が必要
であり、このため装置全体の構成が複雑であり、仮にフ
ェージング環境が劣悪なところでは必ずしもデジタルＰ
ＬＬがロックするという保証はできない。
【００１０】第２の問題点は、あらかじめプリアンブル
長が固定されている場合、データを受信する前のプリア
ンブル受信期間中にＡＧＣ、ダイバーシティによるアン
テナ選択、同期クロック抽出などの処理が終了してから
デジタルＰＬＬのループ動作を開始させると、プリアン
ブル受信中にデジタルＰＬＬがロックできない可能性が
あり、同期検波でデータが復調できないおそれがある。
長が固定されている場合、データを受信する前のプリア
ンブル受信期間中にＡＧＣ、ダイバーシティによるアン
テナ選択、同期クロック抽出などの処理が終了してから
デジタルＰＬＬのループ動作を開始させると、プリアン
ブル受信中にデジタルＰＬＬがロックできない可能性が
あり、同期検波でデータが復調できないおそれがある。
【００１１】本発明の目的は、より簡単な回路構成で同
期検波にてデータを復調し、また通信を行っている環境
により最適な復調動作を選択し実行する無線データ通信
の復調装置を提供することにある。
期検波にてデータを復調し、また通信を行っている環境
により最適な復調動作を選択し実行する無線データ通信
の復調装置を提供することにある。
【００１２】
【課題を解決するための手段】本発明の無線データの復
調装置は、送信側が差動位相変調で、送信データにプリ
アンブルを付加したフレーム構成にてデータを送信した
ときに、該データを直交成分毎にＡ／Ｄ変換するＡ／Ｄ
変換器と、該Ａ／Ｄ変換器の出力から前記直交成分が互
いになす角度を精度Ｋビットで計算する角度計算器と、
該角度計算器の出力を差動検波して位相回転量を求め、
復調する差動検波復調器と、デジタルＰＬＬと、該角度
計算器の出力を該デジタルＰＬＬに入力し同期検波を施
して位相回転量を求め復調する同期差動検波復調器と、
デジタルＰＬＬのロックアップタイムが過ぎるまでは差
動検波にて復調し、デジタルＰＬＬのロックアップタイ
ムが経過した後は差動検波と同期検波の位相歪みを比較
して位相歪みが小さい方の検波方式を選択してデータを
復調する手段を有する。
調装置は、送信側が差動位相変調で、送信データにプリ
アンブルを付加したフレーム構成にてデータを送信した
ときに、該データを直交成分毎にＡ／Ｄ変換するＡ／Ｄ
変換器と、該Ａ／Ｄ変換器の出力から前記直交成分が互
いになす角度を精度Ｋビットで計算する角度計算器と、
該角度計算器の出力を差動検波して位相回転量を求め、
復調する差動検波復調器と、デジタルＰＬＬと、該角度
計算器の出力を該デジタルＰＬＬに入力し同期検波を施
して位相回転量を求め復調する同期差動検波復調器と、
デジタルＰＬＬのロックアップタイムが過ぎるまでは差
動検波にて復調し、デジタルＰＬＬのロックアップタイ
ムが経過した後は差動検波と同期検波の位相歪みを比較
して位相歪みが小さい方の検波方式を選択してデータを
復調する手段を有する。
【００１３】
【発明の実施の形態】プリアンブル信号と後続のデータ
信号を直交成分に分けて多相（２のＮ乗相）位相変調し
た信号を受信し、無線部にて直交復調されたＩｃｈ，Ｑ
ｃｈのデータは各々Ａ／Ｄ変換され、そのデータからシ
ンボルタイミングごとに角度計算器によりθ＝ｔａｎ-1
（Ｑ／Ｉ）の演算を行い位相角度を求める。このθから
シンボルごとにθn −θn-1 の差動復調を行い、その差
分をＳシンボル区間積算し平均を求める。その値を差動
検波の位相歪みとして差動検波位相歪み保持器に格納し
ておく。次に、θの値をデジタルＰＬＬに入力しデジタ
ルＰＬＬを動作させる。デジタルＰＬＬの２次ループの
ロックアップタイムが終了してから、その出力値θ’か
らシンボルごとにθ’n −θ’n-1 の差動復調を行い、
その差分をＳシンボル区間積算し平均化して同期検波の
データクオリティとして同期検波位相歪み保持器に格納
する。先ほど求めた差動検波位相歪み保持器の値と同期
検波位相歪み保持器の値を比較して位相歪みが少ない方
を採用し、差動検波の方がデータクオリティが優れてい
ればそのまま差動検波でデータを復調し、同期検波の方
がデータクオリティが優れていれば復調動作を同期検波
に切り替えて復調動作を行うことにより、環境による最
適な復調動作を選択することができる。
信号を直交成分に分けて多相（２のＮ乗相）位相変調し
た信号を受信し、無線部にて直交復調されたＩｃｈ，Ｑ
ｃｈのデータは各々Ａ／Ｄ変換され、そのデータからシ
ンボルタイミングごとに角度計算器によりθ＝ｔａｎ-1
（Ｑ／Ｉ）の演算を行い位相角度を求める。このθから
シンボルごとにθn −θn-1 の差動復調を行い、その差
分をＳシンボル区間積算し平均を求める。その値を差動
検波の位相歪みとして差動検波位相歪み保持器に格納し
ておく。次に、θの値をデジタルＰＬＬに入力しデジタ
ルＰＬＬを動作させる。デジタルＰＬＬの２次ループの
ロックアップタイムが終了してから、その出力値θ’か
らシンボルごとにθ’n −θ’n-1 の差動復調を行い、
その差分をＳシンボル区間積算し平均化して同期検波の
データクオリティとして同期検波位相歪み保持器に格納
する。先ほど求めた差動検波位相歪み保持器の値と同期
検波位相歪み保持器の値を比較して位相歪みが少ない方
を採用し、差動検波の方がデータクオリティが優れてい
ればそのまま差動検波でデータを復調し、同期検波の方
がデータクオリティが優れていれば復調動作を同期検波
に切り替えて復調動作を行うことにより、環境による最
適な復調動作を選択することができる。
【００１４】なお、前記データを復調する手段は、角度
計算器の出力Ｋビットについて、差動検波にて隣接する
シンボル間の差分をＳシンボル区間に亙って積算する差
動差分積算器と、該差動差分積算器の出力を積算区間の
Ｓシンボル数で除し、平均値を保持する差動検波位相歪
み保持器と、同期検波にて出力される位相の隣接するシ
ンボル間の差分をとり、その差分をＳシンボル期間に亙
って積算する同期差分積算器と、該差分積算器の出力を
積算区間のＳシンボル数で除し、平均値を保持する同期
検波位相歪み保持器と、該差動検波位相歪み保持器に保
持されている値と該同期検波位相歪み保持器に保持され
ている値を比較する回路と、該比較結果から差動検波ま
たは同期検波からの復調動作を選択する切り替えスイッ
チを含む。
計算器の出力Ｋビットについて、差動検波にて隣接する
シンボル間の差分をＳシンボル区間に亙って積算する差
動差分積算器と、該差動差分積算器の出力を積算区間の
Ｓシンボル数で除し、平均値を保持する差動検波位相歪
み保持器と、同期検波にて出力される位相の隣接するシ
ンボル間の差分をとり、その差分をＳシンボル期間に亙
って積算する同期差分積算器と、該差分積算器の出力を
積算区間のＳシンボル数で除し、平均値を保持する同期
検波位相歪み保持器と、該差動検波位相歪み保持器に保
持されている値と該同期検波位相歪み保持器に保持され
ている値を比較する回路と、該比較結果から差動検波ま
たは同期検波からの復調動作を選択する切り替えスイッ
チを含む。
【００１５】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１６】図１は本発明の一実施例の無線データ通信
の復調装置であるＳＳ送信機を示すブロック図、図２は
受信フレームフォーマットを示す図、図３は受信シーケ
ンスを示す図である。
の復調装置であるＳＳ送信機を示すブロック図、図２は
受信フレームフォーマットを示す図、図３は受信シーケ
ンスを示す図である。
【００１７】本実施例は、ＩＥＥＥ８０２，１１に準拠
したスペクトラム拡散（以下ＳＳ）通信における復調装
置である。
したスペクトラム拡散（以下ＳＳ）通信における復調装
置である。
【００１８】図２に示す送信フレーム構成は、プリアン
ブルが１２８ビット、ユニークワードが１６ビット、シ
グナルビットが８ビット、サービスビットが８ビット、
レングスビットが１６ビット、ＣＲＣビットが１６ビッ
ト、その後にレングスビットで規定された長さのＭＡＣ
データが続くことを示している。
ブルが１２８ビット、ユニークワードが１６ビット、シ
グナルビットが８ビット、サービスビットが８ビット、
レングスビットが１６ビット、ＣＲＣビットが１６ビッ
ト、その後にレングスビットで規定された長さのＭＡＣ
データが続くことを示している。
【００１９】図１に示すＳＳ受信機はＳＳ送信機にてＳ
Ｓ拡散された信号を受信するものであり、このため受信
信号は、隣接シンボルデータを差動変調して得られる直
交成分をスペクトラム拡散変調し、さらに直交２相変調
された信号となる。受信アンテナ１２に捕捉された電波
は、まず直交復調部１３にて直角２相復調された後、直
交成分ごとに、すなわちＩ成分（同相成分）とＱ成分
（直交成分）ごとに対応するＡ／Ｄ変換器１４ｉ，１４
ｑに送り出され、Ａ／Ｄ変換される。本ＳＳ受信機では
図３の受信動作シーケンスに示したとおり、プリアンブ
ルを受信し始めたらＡＧＣ、シンボルタイミングを抽
出、受信レベルをモニタし、アンテナを切り替えてアン
テナダイバーシティを行う。受信レベルによりアンテナ
が選択され最適なデータサンプルタイミングが確立され
る。ここまでで、プリアンプルの１００シンボル程度が
受信され経過しているものとする。Ａ／Ｄ変換器１４
ｉ，１４ｑのＡ／Ｄ変換出力の逆拡散復調器１５を通し
て逆拡散されたデータが角度計算器１６に供給され、こ
こで直交成分ＩとＱが互いになす角度θの計算、つま
り、θ＝ｔａｎ-1（Ｑ／Ｉ）の演算をシンボルタイミン
グごとに行う。ここでの精度はＫ（例えば６）ビットで
計算するものとする。
Ｓ拡散された信号を受信するものであり、このため受信
信号は、隣接シンボルデータを差動変調して得られる直
交成分をスペクトラム拡散変調し、さらに直交２相変調
された信号となる。受信アンテナ１２に捕捉された電波
は、まず直交復調部１３にて直角２相復調された後、直
交成分ごとに、すなわちＩ成分（同相成分）とＱ成分
（直交成分）ごとに対応するＡ／Ｄ変換器１４ｉ，１４
ｑに送り出され、Ａ／Ｄ変換される。本ＳＳ受信機では
図３の受信動作シーケンスに示したとおり、プリアンブ
ルを受信し始めたらＡＧＣ、シンボルタイミングを抽
出、受信レベルをモニタし、アンテナを切り替えてアン
テナダイバーシティを行う。受信レベルによりアンテナ
が選択され最適なデータサンプルタイミングが確立され
る。ここまでで、プリアンプルの１００シンボル程度が
受信され経過しているものとする。Ａ／Ｄ変換器１４
ｉ，１４ｑのＡ／Ｄ変換出力の逆拡散復調器１５を通し
て逆拡散されたデータが角度計算器１６に供給され、こ
こで直交成分ＩとＱが互いになす角度θの計算、つま
り、θ＝ｔａｎ-1（Ｑ／Ｉ）の演算をシンボルタイミン
グごとに行う。ここでの精度はＫ（例えば６）ビットで
計算するものとする。
【００２０】次に、求められた角度θから隣接するシン
ボルごとにθn −θn-1 の演算を差動検波復調器１７に
て差動復調を行う。その差分値をＳ（＝１６）シンボル
区間積算し、Ｓ（＝１６）で除算させ周波数オフセット
の平均値を求める。この値を周波数オフセット保持器１
８に保持しておく。これは、周波数の誤差であるので、
差動復調する際にその差分からこの周波数オフセット保
持器１８に存在する値を引くことによりいわゆるＡＦＣ
が実現できる。また、この周波数オフセット値はデジタ
ルＰＬＬ２２を動作させる際に、１次ループのオフセッ
ト値としてロードさせることにより、ロックアップ時間
を短縮できる。
ボルごとにθn −θn-1 の演算を差動検波復調器１７に
て差動復調を行う。その差分値をＳ（＝１６）シンボル
区間積算し、Ｓ（＝１６）で除算させ周波数オフセット
の平均値を求める。この値を周波数オフセット保持器１
８に保持しておく。これは、周波数の誤差であるので、
差動復調する際にその差分からこの周波数オフセット保
持器１８に存在する値を引くことによりいわゆるＡＦＣ
が実現できる。また、この周波数オフセット値はデジタ
ルＰＬＬ２２を動作させる際に、１次ループのオフセッ
ト値としてロードさせることにより、ロックアップ時間
を短縮できる。
【００２１】ここで、１シンボルのデータ変調ビット数
が２ビット（ＱＳＰＫ時）とすると、下位４ビットが差
動復調時の理論値点からのずれ、つまり位相のデータク
オリティとなる。差動復調器１７の出力と周波数オフセ
ット保持器１８の差分について差動差分器１９でＳ（＝
１６）シンボル区間積算し、Ｓ（＝１６）で除し、その
値を差動検波位相歪み保持器２０に保持しておく。
が２ビット（ＱＳＰＫ時）とすると、下位４ビットが差
動復調時の理論値点からのずれ、つまり位相のデータク
オリティとなる。差動復調器１７の出力と周波数オフセ
ット保持器１８の差分について差動差分器１９でＳ（＝
１６）シンボル区間積算し、Ｓ（＝１６）で除し、その
値を差動検波位相歪み保持器２０に保持しておく。
【００２２】次に、前記の周波数オフセットの平均値が
求まったら、周波数オフセット保持器１８に保持されて
いる値を周波数オフセット値２１としてデジタルＰＬＬ
２２の２次ループにロードする。ロードさせるのは単純
な切り替えなので、マルチプレクサ３２で実現する。ロ
ード後デジタルＰＬＬ２２の動作を開始させる。ここで
簡単にデジタルＰＬＬ２２の動作について説明すると、
位相調整器２３はループ内で追従させるビット数を調整
する機能で、ＱＰＳＫならば角度計算器１６で求めた６
ビットのうち下位４ビットを選択し、ＢＰＳＫならば下
位５ビットを選択する。フィルター係数（Ｋｐ）２４、
フィルター係数（Ｋｉ）２５はよく知られたＰＬＬの２
次ループに使用されるフィイルター係数で、これにより
ループの追従性が左右される。デジタルＰＬＬ２２のロ
ックアップタイムを３２シンボルとすると、図３の受信
動作シーケンスで記述されているように、既にプリアン
ブルが終了しデータ領域に入っているので、差動検波に
てデータを復調しながら、デジタルＰＬＬ２２を動作さ
せ、サービスビットが検出されたら、デジタルＰＬＬ２
２の２次ループのロックアップが終了したとみなし、デ
ジタルＰＬＬ２２の出力である位相角度θ’を使用して
θ’n −θ’n-1 の演算を同期差動検波復調器２６で行
う。その値を同期差分積算器２７でＳ（＝１６）シンボ
ル区間積算し、Ｓ（＝１６）で除算させ、その値を同期
検波位相歪み保持器２８に保持しておく。
求まったら、周波数オフセット保持器１８に保持されて
いる値を周波数オフセット値２１としてデジタルＰＬＬ
２２の２次ループにロードする。ロードさせるのは単純
な切り替えなので、マルチプレクサ３２で実現する。ロ
ード後デジタルＰＬＬ２２の動作を開始させる。ここで
簡単にデジタルＰＬＬ２２の動作について説明すると、
位相調整器２３はループ内で追従させるビット数を調整
する機能で、ＱＰＳＫならば角度計算器１６で求めた６
ビットのうち下位４ビットを選択し、ＢＰＳＫならば下
位５ビットを選択する。フィルター係数（Ｋｐ）２４、
フィルター係数（Ｋｉ）２５はよく知られたＰＬＬの２
次ループに使用されるフィイルター係数で、これにより
ループの追従性が左右される。デジタルＰＬＬ２２のロ
ックアップタイムを３２シンボルとすると、図３の受信
動作シーケンスで記述されているように、既にプリアン
ブルが終了しデータ領域に入っているので、差動検波に
てデータを復調しながら、デジタルＰＬＬ２２を動作さ
せ、サービスビットが検出されたら、デジタルＰＬＬ２
２の２次ループのロックアップが終了したとみなし、デ
ジタルＰＬＬ２２の出力である位相角度θ’を使用して
θ’n −θ’n-1 の演算を同期差動検波復調器２６で行
う。その値を同期差分積算器２７でＳ（＝１６）シンボ
ル区間積算し、Ｓ（＝１６）で除算させ、その値を同期
検波位相歪み保持器２８に保持しておく。
【００２３】位相歪み値比較回路２９にて、先ほど求め
た差動検波位相歪み保持器２０の値と同期検波位相歪み
保持器２８との値を比較して、その結果より位相歪みの
値が小さい方を切り替えスイッチ３０にて選択する。選
択された差分値を位相判定器３１に入力し、位相判定す
ることによりデータが復調される。したがって、差動検
波の方がデータクオリティが優れていればそのまま差動
検波でデータを復調し、同期検波の方がデータクオリテ
ィが優れていれば復調動作を同期検波に切り替えて復調
動作を行う。
た差動検波位相歪み保持器２０の値と同期検波位相歪み
保持器２８との値を比較して、その結果より位相歪みの
値が小さい方を切り替えスイッチ３０にて選択する。選
択された差分値を位相判定器３１に入力し、位相判定す
ることによりデータが復調される。したがって、差動検
波の方がデータクオリティが優れていればそのまま差動
検波でデータを復調し、同期検波の方がデータクオリテ
ィが優れていれば復調動作を同期検波に切り替えて復調
動作を行う。
【００２４】
【発明の効果】以上説明したように本発明は、送信側が
差動変調にてデータを送信した場合、プリアンブル受信
中だけではＰＬＬのロックアップ時間が不足したとき
に、フレームのデータ領域に入ったら続けて差動検波を
行いデータを復調し、同時にＰＬＬの動作をも行うこと
でＰＬＬロックアップ時間が過ぎたら差動検波と同期検
波のデータクオリティを比較して、その空間伝搬環境上
で適した復調動作を選択することにより、簡単な回路構
成でデータの品質が向上する効果がある。
差動変調にてデータを送信した場合、プリアンブル受信
中だけではＰＬＬのロックアップ時間が不足したとき
に、フレームのデータ領域に入ったら続けて差動検波を
行いデータを復調し、同時にＰＬＬの動作をも行うこと
でＰＬＬロックアップ時間が過ぎたら差動検波と同期検
波のデータクオリティを比較して、その空間伝搬環境上
で適した復調動作を選択することにより、簡単な回路構
成でデータの品質が向上する効果がある。
【図１】本発明の一実施例で、無線データ通信の復調装
置であるＳＳ受信機のブロック図である。
置であるＳＳ受信機のブロック図である。
【図２】受信フレームフォーマットを示す図である。
【図３】受信動作シーケンスを示す図である。
【図４】従来技術を示す図である。
１２ アンテナ １３ 直交復調器 １４ｉ，１４ｑ Ａ／Ｄ変換器 １５ 逆拡散復調器 １６ 角度計算器 １７ 差動検波復調器 １８ 周波数オフセット保持器 １９ 差動差分積算器 ２０ 差動検波位相歪み保持器 ２１ 周波数オフセット値 ２２ デジタルＰＬＬ ２３ 位相調整器 ２４ フィルター係数（Ｋｐ） ２５ フィルター係数（Ｋｉ） ２６ 同期差動検波復調器 ２７ 同期差分積算器 ２８ 同期検波位相歪み保持器 ２９ 位相歪み値比較器 ３０ 切り替えスイッチ ３１ 位相判定器 ３２ マルチプレクサ
Claims (2)
- 【請求項１】 送信側が差動位相変調で、送信データに
プリアンブルを付加したフレーム構成にてデータを送信
したときに、該データを直交成分毎にＡ／Ｄ変換するＡ
／Ｄ変換器と、 該Ａ／Ｄ変換器の出力から前記直交成分が互いになす角
度を精度Ｋビットで計算する角度計算器と、 該角度計算器の出力を差動検波して位相回転量を求め、
復調する差動検波復調器と、 デジタルＰＬＬと、 該角度計算器の出力を該デジタルＰＬＬに入力し同期検
波を施して位相回転量を求め復調する同期差動検波復調
器と、 前記デジタルＰＬＬのロックアップタイムが過ぎるまで
は差動検波にて復調し、前期デジタルＰＬＬのロックア
ップタイムが経過した後は差動検波と同期検波の位相歪
みを比較して位相歪みが小さい方の検波方式を選択して
データを復調する手段を有する無線データ通信の復調装
置。 - 【請求項２】 前記データを復調する手段は、前記角度
計算器の出力Ｋビットについて、差動検波にて隣接する
シンボル間の差分をＳシンボル区間に亙って積算する差
動差分積算器と、該差動差分積算器の出力を積算区間の
Ｓシンボル数で除し、平均値を保持する差動検波位相歪
み保持器と、同期検波にて出力される位相の隣接するシ
ンボル間の差分をとり、その差分をＳシンボル期間に亙
って積算する同期差分積算器と、該同期差分積算器の出
力を積算区間のＳシンボル数で除し、平均値を保持する
同期検波位相歪み保持器と、該差動検波位相歪み保持器
に保持されている値と該同期検波位相歪み保持器に保持
されている値を比較する回路と、該比較結果から差動検
波または同期検波かの復調動作を選択する切り替えスイ
ッチを含む請求項１記載の復調装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07267189A JP3130773B2 (ja) | 1995-10-16 | 1995-10-16 | 無線データ通信の復調装置 |
| US08/733,120 US5793250A (en) | 1995-10-16 | 1996-10-16 | Phase demodulator selectively using a first or a second detector |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07267189A JP3130773B2 (ja) | 1995-10-16 | 1995-10-16 | 無線データ通信の復調装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09116584A true JPH09116584A (ja) | 1997-05-02 |
| JP3130773B2 JP3130773B2 (ja) | 2001-01-31 |
Family
ID=17441358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07267189A Expired - Fee Related JP3130773B2 (ja) | 1995-10-16 | 1995-10-16 | 無線データ通信の復調装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5793250A (ja) |
| JP (1) | JP3130773B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009188759A (ja) * | 2008-02-06 | 2009-08-20 | Rohm Co Ltd | 差動位相偏移変調（ＤｉｆｆｅｒｅｎｔｉａｌＰｈａｓｅＳｈｉｆｔＫｅｙｉｎｇ）された信号の復調回路、それを利用した無線機器 |
| US7729455B2 (en) | 2005-11-25 | 2010-06-01 | Seiko Epson Corporation | PSK receiver, PSK demodulating circuit, communication apparatus, and PSK receiving method |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3466422B2 (ja) * | 1997-05-28 | 2003-11-10 | 株式会社ケンウッド | 受信装置 |
| JP4020458B2 (ja) * | 1997-06-19 | 2007-12-12 | 三菱電機株式会社 | 無線通信システム、データ送信機及びデータ受信機 |
| JPH11177644A (ja) * | 1997-12-15 | 1999-07-02 | Nec Corp | ビットタイミング再生回路 |
| JP2000032069A (ja) * | 1998-07-08 | 2000-01-28 | Nec Corp | パケット構成方法及びパケット受信器 |
| JP3735488B2 (ja) * | 1999-06-23 | 2006-01-18 | 埼玉日本電気株式会社 | デジタル携帯電話装置 |
| US7239431B2 (en) * | 2001-04-04 | 2007-07-03 | Agere Systems Inc. | System and method for recovering primary channel operation in a facsimile receiver and facsimile machine incorporating the same |
| JP4165413B2 (ja) | 2003-06-05 | 2008-10-15 | セイコーエプソン株式会社 | 無線データ通信復調装置及び復調方法 |
| US7072783B2 (en) * | 2003-12-03 | 2006-07-04 | Motorola, Inc. | Frequency and timing error estimation and corresponding channel characterization in a communication system |
| US9843191B2 (en) * | 2011-09-28 | 2017-12-12 | General Electric Company | Power converter for executing anti-islanding procedures upon detecting an islanding condition |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63193626A (ja) * | 1987-02-04 | 1988-08-10 | Alps Electric Co Ltd | 位相同期回路 |
| DE69217140T2 (de) * | 1991-08-07 | 1997-07-03 | Toshiba Ave Kk | QPSK-Demodulator mit automatischer Frequenznachregelung |
| US5533060A (en) * | 1993-12-16 | 1996-07-02 | Satellite Communication Laboratory Co., Ltd. | Multi-phase PSK signal decoder including phase display generator with phase correcting feedback |
-
1995
- 1995-10-16 JP JP07267189A patent/JP3130773B2/ja not_active Expired - Fee Related
-
1996
- 1996-10-16 US US08/733,120 patent/US5793250A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7729455B2 (en) | 2005-11-25 | 2010-06-01 | Seiko Epson Corporation | PSK receiver, PSK demodulating circuit, communication apparatus, and PSK receiving method |
| JP2009188759A (ja) * | 2008-02-06 | 2009-08-20 | Rohm Co Ltd | 差動位相偏移変調（ＤｉｆｆｅｒｅｎｔｉａｌＰｈａｓｅＳｈｉｆｔＫｅｙｉｎｇ）された信号の復調回路、それを利用した無線機器 |
| US8249198B2 (en) | 2008-02-06 | 2012-08-21 | Rohm Co., Ltd. | Demodulation circuit of differential phase shift keying (DPSK) modulated signals |
Also Published As
| Publication number | Publication date |
|---|---|
| US5793250A (en) | 1998-08-11 |
| JP3130773B2 (ja) | 2001-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3242287B2 (ja) | 無線通信システムおよび通信装置 | |
| US7020184B2 (en) | Store and forward handoff | |
| US6567480B1 (en) | Method and apparatus for sampling timing adjustment and frequency offset compensation | |
| JPS59161146A (ja) | 受信機 | |
| US7492836B2 (en) | Wireless data communication demodulation device and demodulation method | |
| US6324207B1 (en) | Handoff with closed-loop power control | |
| JP3116377B2 (ja) | クロック回復回路で用いられる位相調整方法および装置 | |
| JP3130773B2 (ja) | 無線データ通信の復調装置 | |
| US5259005A (en) | Apparatus for and method of synchronizing a clock signal | |
| US5815541A (en) | Digital phase locked loop assembly | |
| US5999580A (en) | Data signal timing correction device, filter device, and wireless portable communication terminal | |
| US5255292A (en) | Method and apparatus for modifying a decision-directed clock recovery system | |
| EP0558034A2 (en) | Digital demodulator for pi/4 - QPSK signals | |
| US20040165656A1 (en) | Correlation detection improvement by averaging spread spectrum signals | |
| US7194046B2 (en) | Frequency error correction unit and method in a wireless LAN system | |
| US20050147188A1 (en) | Frequency control for a mobile communications device | |
| JPH09275364A (ja) | スペクトラム拡散通信用同期装置 | |
| JPH08191285A (ja) | 周波数ホッピング伝送方法 | |
| JP2000049877A (ja) | クロックタイミング再生回路 | |
| JPH0738478A (ja) | 検波後ダイバーシチ受信回路 | |
| EP1488586B1 (en) | Frequency error correction system with initial frequency estimation and feedback tracking | |
| JP2001345869A (ja) | キャリア再生回路とデジタル信号受信装置 | |
| KR100347529B1 (ko) | 무선 패킷통신용 동기식 광대역 코드분할 다중접속 수신기의 구조 | |
| JP2682363B2 (ja) | スペクトル拡散変調及び／又は復調装置 | |
| JPH09321664A (ja) | 時間窓制御ループによるｒａｋｅ方式スペクトラム拡散受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071117 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081117 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081117 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |