JPH09120081A

JPH09120081A - 液晶表示装置及び液晶表示装置の製造方法

Info

Publication number: JPH09120081A
Application number: JP27606695A
Authority: JP
Inventors: Katsuhiko Inada; 克彦稲田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1995-10-25
Filing date: 1995-10-25
Publication date: 1997-05-06

Abstract

(57)【要約】【課題】ステップ露光方式によりアクティブマトリク
ス基板を製造する際の、ショットエリア間の輝度分布を
視認上めだたなくする。【解決手段】隣接するショットエリアの境界線近傍に
おいて、液晶画素に含まれる電極間の寄生容量値を異な
らせた画素を列設することにより、ショットエリア間の
輝度差を緩衝化する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、液晶表示装置及
びその製造方法に関する。

【０００２】

【従来の技術】以下に、薄膜トランジスタ（Thin Film
Transistor：以下ＴＦＴと略称する）をスイッチ素子と
して表示画素電極アレイを構成したアクティブマトリク
ス型液晶表示装置を例にあげて、従来の技術を説明す
る。

【０００３】アクティブマトリクス型液晶表示装置の基
本構成は、表示画素電極アレイの形成されたアレイ基板
と対向電極の形成された対向基板との間隙に液晶物質を
封入してなる。前記アレイ基板上には、ＴＦＴ及びこれ
に接続された表示画素電極がマトリクス状に形成され、
さらに行方向に配列された各ＴＦＴのゲートに共通に接
続された走査線、及び列方向に配列された各ＴＦＴのド
レインに共通に接続された信号線、表示画素電極に絶縁
層を介し相対して配置され、蓄積容量を構成する蓄積容
量線等が、必要に応じて形成されている。

【０００４】これらの電極群、もしくはＴＦＴ等の半導
体素子は、公知の薄膜形成技術を用いて形成される。例
えば、薄膜材料を基板上にスパッタリング法やＣＶＤ法
などの所定の成膜方法を用いて成膜した後、この上にフ
ォトレジストをコーティングし、これを露光することに
より所定パターンに加工し、これをマスクとして前記薄
膜の不要部分をエッチング除去して、所望の電極もしく
は半導体素子を形成している。

【０００５】ところで近年の光学素子の大容量化に伴
い、大面積素子に対応する薄膜形成技術が要求されてい
る。しかしながら製造装置の制約があって、ひとつの工
程を素子を複数領域に分けて実行する場合がある。例え
ば前記フォトレジストの露光に際し、露光装置の光学系
の制約から、薄膜を形成した領域を複数の露光エリアに
分けて、各エリア毎に露光処理（ショット露光）を行う
いわゆる分割露光（ステッパ）方式が用いられている。

【０００６】

【発明が解決しようとする課題】しかしながら、ステッ
パ方式を用いて作製されたアクティブマトリクス型液晶
表示装置を実際に点灯させると、露光エリアの境界領域
に「継ぎ目」が視認される場合があり、高精細度の要求
されるアクティブマトリクス型液晶表示装置にとっては
好ましくない不良モードとしてとらえられている。即
ち、隣接する露光エリアの境界線を跨いだ透過率差が
０．５％以上であると、これが各領域間の「継ぎ目」と
して視認されてしまうことが官能試験結果から分かって
いる。このような透過率差は、例えばアクティブマトリ
クス型液晶表示装置をステッパ露光方式を用いて作製し
た場合には、ＴＦＴや液晶容量を構成する各層の重ね合
わせずれによって、露光エリア間でＴＦＴの寄生容量値
や液晶容量値が異なってしまうことが主因となって発生
するものと考えられる。

【０００７】本発明はこのような技術的背景に鑑み、大
面積の液晶表示装置に高精細の表示性能を付与するため
に好適な液晶表示装置の製造方法を提供することを目的
とする。

【０００８】

【課題を解決するための手段】本発明の液晶表示装置
は、例えばステッパ露光によりアクティブマトリクス基
板を作製する場合、あらかじめ隣接するショットエリア
の境界近傍で、画素を構成する電極間に生じる寄生容量
を異ならしめた液晶画素を混在させることを特徴とす
る。

【０００９】即ちこの発明は、ショットむらなどの影響
で光学特性の異なる画素が隣接する境界領域において、
この境界領域の光学特性変化の勾配を緩衝化することに
より、境界領域を視認上めだたなくすることを基本思想
としている。

【００１０】このため、本発明の液晶表示装置において
は、例えば薄膜トランジスタのゲートとソースの重なり
面積を違えることによって光学特性を異ならしめた画素
をこの境界領域に混在するように配置し、この領域を挟
んだ両側の領域間の輝度差をなだらかに変化するように
することにより、境界領域が視認上めだたなくなる。

【００１１】

【発明の実施の形態】以下にこの発明の実施例をアクテ
ィブマトリクス型液晶表示装置を例にとって詳細に説明
する。図１は、この実施例によって作製されるアレイ基
板の一画素の概略平面図を示し、図２は図１の線ＡＡに
沿った断面図を示す。即ち、各画素にわたって連続した
走査線５０及び信号線５１がマトリクス状に配列され、
その交点部分にはＴＦＴ５２が形成されている。ＴＦＴ
５２は、走査線５０と一体のゲート電極２及びその上に
ゲート絶縁膜４、半導体層５を介して対向するように形
成されたソース電極７及びドレイン電極８によって構成
されている。尚、このソース電極７及びドレイン電極８
と半導体層５との層間には、オーミック層６が形成され
ている。そしてこのソース電極７は表示画素電極９に接
続され、一方ドレイン電極８歯信号線５１と一体的に形
成されている。また、表示画素電極９の直下部には、必
要に応じてゲート絶縁膜４を介して対向するように蓄積
容量電極３が形成されている。

【００１２】次に、アレイ基板の作製工程を説明する。
ガラスなどの光透過性の絶縁基板１上にＴａ膜をスパッ
タリング法を用いて堆積し、次いでＰＥＰ法を用いて所
望の形状にパターニングし、行方向に連続する走査線５
０、蓄積容量電極３、及び図示しない外部回路との接続
のための接続端子を形成した。次いでＳｉＯｘ膜、ａ−
Ｓｉ膜、ｎ＋ａ−Ｓｉ膜を順次ＣＶＤ法により堆積し、
ａ−Ｓｉ膜、ｎ＋ａ−Ｓｉ膜をＰＥＰ法を用いて所望
の形状にパターニング後、ＩＴＯ膜を成膜して表示画素
電極９形状にパターニングした。この後、Ａｌ膜をスパ
ッタリング法により堆積し、ＰＥＰ法によりソース電極
７、ドレイン電極８及びこれと一体の信号線５１を形成
した。

【００１３】ここで、前記各電極層及び半導体層のＰＥ
Ｐ工程は、次に示す手法で実行した。これらのＰＥＰ工
程は基本的には、パターニングされる材料を薄膜形成す
る工程、その上全面にフォトレジストを塗布形成する工
程、フォトレジストを所定のフォトマスクを用いて露光
する工程、このフォトレジストをマスクとして薄膜の不
要部分をウェットエッチングもしくはケミカルドライエ
ッチングなどの公知のパターニング技術を用いて除去
し、この薄膜を所望形状にパターニングする工程からな
る。尚本実施例においてはポジ型のフォトレジストを用
いた。

【００１４】ここで、ソース電極７とゲート電極２の重
なり長さ（Ｌｏｖ）１０が、通常はアレイ基板全領域の
画素にわたって等しい値となるようにフォトマスクが設
計される。しかし、ステッパ方式を用いて露光処理を行
う場合には、各露光エリアに用いられる複数のフォトマ
スク間の製造誤差や、露光装置の合わせ精度などの原因
で、露光エリア間でＬｏｖの値が異なってしまい、その
結果ＴＦＴの寄生容量が露光エリア間で異なる値となっ
て画素の光学応答に差が生じ、領域の継ぎ目が視認され
る場合があった。

【００１５】そこで本実施例においては、露光エリアの
境界線に沿って、意図的にＬｏｖが画素毎に異なるよう
にフォトマスクを設計して、露光処理を行った。図３は
露光処理を４つの領域で分割して行う際の４枚のフォト
マスクの概念図を示し、図４はこのような露光処理によ
って製造されたアレイ基板の、ショットエリア間の境界
近傍の画素の構造を示す。また図５は、図４の実線で囲
む領域の拡大図を示す。本実施例においては、斜線で示
した領域において、Ｌｏｖを±１ミクロンの範囲でラン
ダムに変えたマスクによって、前述したように露光処
理、現像処理、エッチング処理を行い、各電極層及び半
導体層のパターニングを行って、図１に示す画素を配列
形成したアレイ基板を作製した。このアレイ基板におい
ては、図４の斜線部で示す領域で、Ｌｏｖの異なる画素
が混在している。

【００１６】このように作製されたアレイ基板を、図２
に示す対向基板２１と組み合わせて封着し、その間隙に
液晶物質を注入して得られたアクティブマトリクス型液
晶表示装置を点灯させて、評価を行った。尚、同図に示
すように、対向基板２１の内表面には、ＩＴＯなどの透
明電極からなる対向電極２２が全面に形成されており、
さらに図示しないが、アレイ基板２０と対向基板２１の
液晶と接する部分には配向膜が必要に応じて形成され
る。また対向基板２２の表示画素電極の間隙に対向する
領域には遮光層を形成してもよく、さらに表示画素電極
に対向する領域にＲ，Ｇ，Ｂのカラーフィルタを形成し
ても良い。

【００１７】このパネルを実際に目視することにより、
境界線が視認できるかどうか、官能試験を行ったとこ
ろ、対象者５人全員が境界線は視認できなかったという
結果が得られた。さらに観察角度を変えて目視評価を行
ったが、やはり境界線は視認できなかった。

【００１８】尚、本実施例では、ゲートとソースの重な
り面積を調整することにより、輝度分布の調整を行った
が、走査線と表示画素電極との距離を調整しても同様な
効果が得られる。即ち、走査線とこれに隣接する表示画
素電極との間にも寄生容量が存在し、液晶画素の光学応
答はこの容量の影響を受ける。従って露光エリアの境界
線近傍で、画素毎に走査線と表示画素電極との距離を調
節することによって、これらの電極間の寄生容量値を異
ならしめることにより、上記実施例と同様の効果が得ら
れた。

【００１９】このように本実施例の液晶表示装置におい
ては、ショット領域の境界線は全く視認されず、従って
きわめて良好な表示を得ることができた。また本実施例
の液晶表示装置の製造方法においては、ショット領域の
境界線が視認されるという不良を低減させることがで
き、その結果歩留まりを大幅に向上させることができ
た。また本実施例の製造方法は、ショット数を増加させ
ても適用可能であり、従って表示装置の大面積化に容易
に対応することが可能である。

【００２０】

【発明の効果】この発明によれば、隣接する領域間の境
界線を視人上めだたなくすることができ、またこれに好
適な表示装置の製造方法を用いることによって、製造上
の歩留まりを大幅に向上させることができる。

【図面の簡単な説明】

【図１】アクティブマトリクス型液晶表示装置の一画素
の概略平面図を示す。

【図２】図１の線ＡＡに沿った断面図を示す。

【図３】本発明の一実施例における液晶表示装置の製造
に用いられるフォトマスクの概略図を示す。

【図４】本発明の一実施例におけるアクティブマトリク
ス型液晶表示装置のアレイ基板の概略図を示す。

【図５】図４の要部拡大図を示す。

【符号の説明】

７…ソース８…ドレイン９…表示画素電極５０…走査線５２…ＴＦＴ

Claims

【特許請求の範囲】

【請求項１】絶縁基板上に形成された複数の走査線と
信号線の交点に対応して配置された表示画素電極と、前
記走査線に接続されたゲート、前記信号線に接続された
ドレイン、前記表示画素電極に接続されたソースおよび
チャネルとして機能する半導体層を備えた薄膜トランジ
スタと、該絶縁基板と対向する絶縁基板上に形成された
対向電極と、前記表示画素電極と前記対向電極間に挟持
された液晶層から構成される複数の液晶画素を具備して
なる液晶表示装置において、前記複数の液晶画素を結ぶ所定の配列線上において、前
記液晶画素に含まれる電極間容量を互いに異ならしめた
液晶画素を列設することを特徴とする液晶表示装置。
【請求項２】前記電極間容量は、前記ゲートと前記ソ
ースの重なり量を違えることにより異ならしめたことを
特徴とする請求項１記載の液晶表示装置。
【請求項３】前記電極間容量は、前記走査線と前記表
示画素電極との間隔を違えることにより異ならしめたこ
とを特徴とする液晶表示装置。
【請求項４】絶縁基板上に、導電体層もしくは誘電体
層を形成し、前記導電体層もしくは誘電体層の形成領域
を複数の小領域に分割して小領域毎にパターニングを行
うことにより、走査線及び信号線の交点に対応した表示
画素電極と、前記走査線に接続されたゲート、前記信号
線に接続されたドレイン、前記表示画素電極に接続され
たソース及びチャネルとして機能する半導体層を備えた
薄膜トランジスタからなる単位画素を形成する液晶表示
装置の製造方法において、前記小領域が互いに隣接する境界線近傍で、列設する複
数の前記単位画素に含まれる電極間容量を互いに異なら
しめることを特徴とする液晶表示装置の製造方法。
【請求項５】前記パターニングは光照射手段を用いて
行われることを特徴とする請求項４記載の液晶表示装置
の製造方法。