JPH09120335A

JPH09120335A - コンピュータ・システム用の入力装置

Info

Publication number: JPH09120335A
Application number: JP8133627A
Authority: JP
Inventors: Brone Nicholas; ニコラス・ブローン; Lee Combs James; ジェームズ・リー・コームズ; B N Saunders Elizabeth; エリザベス・ビー・エヌ・サンダース; Allan Strosman James; ジェームズ・アラン・ストロスマン
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1995-06-07
Filing date: 1996-05-28
Publication date: 1997-05-06

Abstract

(57)【要約】【課題】身体の大きい部分または身体の複数の部分の
動きを方向データに変換する、コンピュータ・システム
用の入力装置を提供する。【解決手段】この入力装置は、人間による着座目的の
使用に対応できるだけの十分なサイズを有する剛性支持
部材と、立上り部材と、立上り部材を支持部材に接続す
るための接続装置と、立上り部材と物理的に連絡してい
る、立上り部材の動作を感知し、その動作を典型的な電
気信号の形でコンピュータ・システムに伝達するための
変換装置と、立上り部材と物理的に連絡している、立上
り部材が外部の力を受けないときに立上り部材を支持部
材に対して所定の位置に維持するための弾性装置とを含
む。クロス部材は、まっすぐなクロス部材および向斜ク
ロス部材を含む、いくつかの形態で実現することができ
る。あるいは、クロス部材の代わりに、触覚球体または
円盤を使用することもできる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一般的にはディジ
タル・システムで使用するための指示装置に関し、より
具体的には個人の全体的な身体動作に応答する入力装置
に関する。

【０００２】

【従来の技術】ビデオ・グラフィックス・コンピュータ
・システムは、周知かつ人気のある消費者向け製品であ
る。典型的なシステムは、ゲームまたはその他のアプリ
ケーションのイメージを表示するために通常のテレビ受
像機に接続するデータ処理ユニットを含む。このデータ
処理ユニットは、通常はカートリッジの形にパッケージ
化された読取り専用メモリ（ＲＯＭ）から制御ソフトウ
ェアを受け取る。カートリッジは、取外し可能な方法で
データ処理ユニットに差し込まれている。データ処理ユ
ニットには、アプリケーションを実行するためにソフト
ウェアを制御することにより使用される位置情報をプレ
ーヤが入力できるようにするために、マウス、ジョイス
ティック、タッチパッド、タッチ画面、スイッチ・パッ
ド、ライト・ガンなどの少なくとも１つの指示装置も接
続されている。

【０００３】一般にデータ処理ユニットは、単一の中央
演算処理装置（ＣＰＵ）と、すべてのランダム・アクセ
ス・メモリ（ＲＡＭ）およびブートストラップ読取り専
用メモリ（ブートＲＯＭ）を含む関連の揮発性および不
揮発性メモリと、テレビ（ＲＦビデオ）信号生成器と、
様々な指示装置へのインタフェースを取るための入出力
プロセッサとを有する。これらの装置は回路連絡してい
る。このようなシステムの明確な特徴の１つは、これら
の構成要素をまとめて電気接続するためにマザーボード
またはシステム・プレーナを使用している点である。

【０００４】ジョイスティックは、方向データをコンピ
ュータ・システムに入力するために使用する方向タイプ
の指示装置である。一般にジョイスティックは、ベース
と、細長い「スティック」すなわち立上り部材とを含
み、このスティックは一般にユーザの手に握られる。一
般に「スティック」は、ベースの１つの点から旋回し、
ベースに対して垂直のデフォルト位置を有する。デフォ
ルトの垂直位置からのスティックの旋回動作は、デフォ
ルトの垂直位置からスティックを変位させるために必要
な方向の、ベースに対して平行な方向入力として解釈さ
れる。一般に、スティックの上部にはボタンが位置して
いる。スティックの旋回動作に基づいてコンピュータ・
システム上で実行されるアプリケーションに対しては、
慣例的に位置センサから入力が行われる。

【０００５】

【発明が解決しようとする課題】一般にジョイスティッ
クおよびその他の入力装置を使用することは、手または
手首あるいはその両方の精密な筋肉の動き、すなわち、
精密な運動系の動きを必要とする。しかし、幼い子ども
には、典型的なジョイスティック入力装置を使用できる
ようにするための精密な運動系の動きが十分に備わって
いない。しかし、幼い子どもでも、腕、脚、胴などの身
体の大きい部分を動かすことはできる。したがって、幼
い子どもに適し、身体の大きい部分または身体の複数の
部分の動きをコンピュータ・システムが認識可能なデー
タに変換する入力装置の必要性が発生している。

【０００６】

【課題を解決するための手段】本発明により、身体の大
きい部分または身体の複数の部分の動きをコンピュータ
・システムが認識可能なデータに変換する入力装置が提
供される。この入力装置は、人間による着座目的の使用
に対応できるだけの十分なサイズを有する剛性支持部材
と、立上り部材と、立上り部材を支持部材に接続するた
めの接続装置と、立上り部材の動作を感知し、その動作
を典型的な電気信号の形でコンピュータ・システムに伝
達するために立上り部材と物理的に連絡している変換装
置と、立上り部材が外部の力を受けないときに立上り部
材を支持部材に対して所定の位置に維持するために立上
り部材と物理的に連絡している弾性装置とを含む。

【０００７】立上り部材は、左右対称本体と、クロス部
材とを含む。このクロス部材は、まっすぐなクロス部材
または向斜クロス部材を含む、様々なデザインが可能で
ある。さらに、クロス部材は、その両端にハンドル部材
を含むこともできる。代替実施例の立上り部材は、クロ
ス部材の代わりに、触覚球体またはホイールを含むこと
ができる。立上り部材を旋回させ、ねじることもでき、
その結果、複数通りの運動度が可能になるように、立上
り部材と弾性装置が支持部材に固定されている。

【０００８】変換装置は、本質的にはアナログまたはデ
ィジタルにすることが可能な複数の位置センサと、方向
決定回路と、インタフェース回路とを含む。方向決定回
路は、位置センサからのアナログまたはディジタル信号
を解釈し、このような信号を方向データに変換する。イ
ンタフェース回路は、方向データならびに、とりわけ装
置の特徴と連鎖順序を含むその他のデータを伝送する。

【０００９】したがって、子どもが身体の大きい部分ま
たは身体の複数の部分によって立上り部材とやりとりす
る場合、このような動きが位置センサによって検出さ
れ、コンピュータ・システムに連絡される。一般に子ど
もは、クロス部材または触覚球体を握り、身体の任意の
部分または身体の複数の部分の動作によってそれを動か
して、立上り部材とやりとりする。

【００１０】したがって、本発明の利点の１つは、子ど
もの身体の大きい部分または身体の複数の部分の動きを
コンピュータ・システムが認識可能なデータに変換する
入力装置を提供することにある。

【００１１】本発明のもう１つの利点は、子どもの身体
の部分の動きを表す複数通りの運動度をコンピュータ・
システムに変換する入力装置を提供することにある。

【００１２】本発明の上記およびその他の利点は、本発
明の詳細な説明によりさらに明らかになるだろう。

【００１３】本明細書に組み込まれ、その一部を構成す
る添付図面には、本発明の実施例を示すが、この実施例
は、上記の本発明の概要説明とともに、以下に示す詳細
説明が本発明の原理を例示するのに役立つものである。

【００１４】

【発明の実施の形態】図１および図２を参照すると、こ
れらの図には本発明のコンピュータ・システム１０が示
されている。図１に示すように、システム１０は、それ
に取外し式に接続されたプログラム・カートリッジ１４
を備えたデータ処理ユニット１２を含む。また、データ
処理ユニット１２には、標準のテレビ受像機（ＴＶ）１
６と、入力装置１８も接続されている。入力装置１８
は、入力装置の立上り部材２００の動きに対応する方向
タイプのデータをデータ処理ユニット１２に送信する。
図１には示されていないが、標準のＴＶ１６は、１対の
スピーカと、複合ビデオ信号を受け入れるディスプレイ
装置とで置き換えることができる。入力装置１８は、シ
リアル・データ・リンク２２を介してデータ処理ユニッ
ト１２に接続している。ＴＶ１６は、ＲＦビデオ線２４
を介してデータ処理ユニット１２に接続している。

【００１５】カートリッジ１４は、全体を２６で示すエ
ッジ・カード・コネクタを有し、これがカートリッジ・
コネクタ２８に接続し、それにより、カートリッジ１４
内の装置をデータ処理ユニット１２内の装置に電気接続
している。

【００１６】処理ユニット１２は、それに関連するＳＹ
ＳＴＥＭバス３１を有する中央演算処理装置（ＣＰＵ）
３０と、オーディオ／ビデオ（Ａ／Ｖ）制御装置／補助
プロセッサ３２と、ＳＹＳＴＥＭバス３１からＡ／Ｖ制
御装置／補助プロセッサ３２によって生成されたＳＹＳ
ＴＥＭバス３４に接続されるシステム・メモリ３３と、
第１および第２のデコーダ・チップ（図示せず）と、入
出力補助プロセッサ３６と、２つのカートリッジ・コネ
クタ（一方は２８で示すが、もう一方は図示せず）と、
オーディオおよびビデオ信号を生成するために必要な追
加回路３８と、拡張コネクタ３９とを含む。これらの装
置は、図に示すように回路連絡して接続されている。追
加回路３８については、図２に示し、図２に付随する本
文でより詳細に説明する。

【００１７】ＣＰＵ３０は、当技術分野で周知のよう
に、ＤＡＴＡバス、ＡＤＤＲＥＳＳバス、ＣＯＮＴＲＯ
Ｌバスという複数のバスを生成する。この３つのバス
は、まとめてＳＹＳＴＥＭバス３１と呼ぶ。好ましい実
施例では、ＣＰＵ３０は、インテル社（3065 Bowers Av
e., Santa Clara, California, 95051）製の８０３７６
である。８０３７６は、当技術分野で周知であり、同じ
くインテル社より販売されている周知の８０３８６ＳＸ
の変形である。８０３７６が８０３８６ＳＸと異なる点
は、８０３７６が１６ビット・モードではなく３２ビッ
ト・モードで始動する点である。具体的には、ＣＲ０レ
ジスタが強制的に００１１Ｈ（００１１の１６進表記）
状態になり、ビット０が強制的に論理１になり、３７６
を効果的に３２ビット・メモリ・モードで動作させる。
仮想３８６動作を可能にするためにページングが可能に
なっている。

【００１８】Ａ／Ｖ制御装置／補助プロセッサ３２は、
ＳＹＳＴＥＭバス３１から３本の予備の汎用入出力デコ
ーダ線（ＧＰＩＯ１、ＧＰＩＯ２、ＧＰＩＯ３）を生成
し、それぞれが３２ビットの入出力アドレス範囲内で１
６ビットのアドレス・デコードを行う。汎用デコーダを
使用すると、Ａ／Ｖ制御装置／補助プロセッサ３２の外
部にある装置に３通りのアクティブ・ロー・チップ・イ
ネーブル（active lowchip enables）を提供することが
できる。データ処理ユニット１２では、この汎用デコー
ダを使用して、入出力補助プロセッサ３６（ＧＰＩＯ
１）と２つのカートリッジ・コネクタ（ＧＰＩＯ２およ
びＧＰＩＯ３）へのアドレス範囲を復号する。Ａ／Ｖ制
御装置／補助プロセッサ３２の残りの回路については、
以下に説明する。

【００１９】システム・メモリ３３は、画面ＲＡＭと、
システムＲＡＭと、ブートストラップＲＯＭ（いずれも
図示せず）とを含む。オンボード画面ＲＡＭおよびシス
テムＲＡＭは、１メガバイトの３２ビットＤＲＡＭであ
る。適当なＤＲＡＭとしては、３２ビット・メモリを提
供するように構成された東芝製の２５６キロバイト×１
６ビットのメモリ・チップであるＴＣＳ１４１７０ＢＪ
がある。ＣＰＵ３０のアドレス空間の一部は、Ａ／Ｖ制
御装置／補助プロセッサ３２内のいくつかの８ビット・
レジスタに復号される。すべての内部位置は偶数アドレ
ス境界上にあり、適当な箇所でワード単位の入出力読み
書きを実行することができる。この特定の実施例では、
ワード単位のレジスタ上でバイト単位の書込みを行うこ
とができず、奇数アドレスにアクセスするために入出力
サイクルを使用することもできない。

【００２０】ブートストラップＲＯＭは必ず１６ビット
幅になる。ブートストラップＲＯＭは、多くのメーカが
製造する２７Ｃ５１２消去・プログラム可能読取り専用
メモリを２つ含み、それにより、１２８Ｋのブートスト
ラップＲＯＭを提供する。リセット後、ＲＯＭと内部メ
モリを含むＦ２００００Ｈ〜ＦＦＦＦＦＦＨの範囲の１
メガバイトのウィンドウが１６メガバイトのアドレス範
囲全体で繰り返される。

【００２１】システム・メモリ３３は、複数の装置間で
共用される。Ａ／Ｖ制御装置／補助プロセッサ３２は、
システム・メモリ３３用のアービトレータ（arbitrato
r）である。したがって、ＳＹＳＴＥＭバス３１は、Ａ
／Ｖ制御装置／補助プロセッサ３２によってＳＹＳＴＥ
Ｍバス３４（いずれも図示しないＤＡＴＡバスと、ＡＤ
ＤＲＥＳＳバスと、ＣＯＮＴＲＯＬバスとを含む）に変
更される。その結果、システム・メモリ３３は、ＳＹＳ
ＴＥＭバス３４を介してアクセスされる。

【００２２】入出力補助プロセッサ３６は、入力装置１
８や、キーボード（図示せず）、各種制御装置（図示せ
ず）、マウス（図示せず）、プリンタ（図示せず）など
の任意選択装置など、多数の入出力装置とＣＰＵ３０と
のインタフェースを取る。好ましい実施例では、この入
出力補助プロセッサ３６は、２ＭＨｚで動作し、モトロ
ーラ社製の事前プログラミング済みのMC68HC705C8（以
下「６８ＨＣ７０５」と呼ぶ）である。６８ＨＣ７０５
入出力補助プロセッサ３６は、次のように６８ＨＣ７０
５を周辺装置として構成することによってＣＰＵ３０と
のインタフェースが取られる。すなわち、（１）ＰＡ０
〜ＰＡ７はＤＡＴＡバスのＤ０〜Ｄ７に接続され、
（２）ＰＢ７、ＰＢ１、ＰＢ２はＡＤＤＲＥＳＳバスと
ＣＯＮＴＲＯＬバスのＧＰＩＯ１（後述するように、Ａ
／Ｖ制御装置／補助プロセッサ３２によって復号化され
る３２バイトのアドレス範囲）、Ａ１、Ａ２にそれぞれ
接続され、（３）ＰＢ３、ＰＢ４、ＰＢ５はＣＯＮＴＲ
ＯＬバスのＡＤＳ、ＲＥＡＤＹ、Ｗ／Ｒにそれぞれ接続
される。入出力補助プロセッサ３６は、入出力空間内の
４つの１６ビット・アドレス（以下、ＡＳ０、ＡＳ２、
ＡＳ４、ＡＳ６と呼ぶ）を有するようにＡ／Ｖ制御装置
／補助プロセッサによって復号化される。

【００２３】６８ＨＣ７０５内のプログラムは、次のよ
うにＣＰＵ３０とのインタフェースを取る。６８ＨＣ７
０５は、プロセッサ・バスに直接接続し、ＣＰＵ３０へ
の入出力ポートとして動作するように設計されている。
残りのプロセッサが受信可能になるまで、１対の内部ラ
ッチがそれぞれのプロセッサ間でやりとりされるデータ
を保管する。それぞれのプロセッサへの状況ビットは、
データ・ラッチの状態を示す。各プロセッサは、その状
況ビットを検査することによって、前のデータが読み取
られたかどうかと、新しいデータが読み取られるのを待
っているかどうかを判別することができる。

【００２４】入出力補助プロセッサ３６は、とりわけ、
（１）５０ｍｓタイマ、（２）入力装置から通信パケッ
トを受け取るためのシリアル制御装置リンク、（３）そ
れぞれのカートリッジ・コネクタ内のカートリッジ１４
の有無と、拡張コネクタ内の拡張装置またはＣＤドライ
ブの有無とを判別するためのカートリッジ／拡張セン
ス、（４）システム・リセット、（５）Ｉ²Ｃ不揮発性
ＲＡＭ（ＮＶＲＡＭ）インタフェースという諸機能を実
現する。また、入出力補助プロセッサ３６は、任意選択
のＣＤドライブとの通信を可能にするための任意選択の
ＤＳＡコンパクト・ディスク制御シリアル線も実現す
る。

【００２５】５０ｍｓタイマは、５０ミリ秒間隔で時間
切れになるように６８ＨＣ７０５入出力補助プロセッサ
３６のウォッチドッグ・タイマを構成することによって
実現される。ウォッチドッグ・タイマの期限が切れるた
びに、入出力補助プロセッサ３６はＡ／Ｖ制御装置／補
助プロセッサ３２のアナログ割込み０（ＡＩ０）を使用
してＣＰＵ３０への割込みを行う（Ａ／Ｖ制御装置／補
助プロセッサは、入出力補助プロセッサがＡＩ０をロー
に引き下げたのに応答して、ＩＲＱ線を介してＣＰＵへ
の割込みを行う）。ＣＰＵは、入出力ポートＡＳ０にバ
イト０Ｆ０Ｈまたはバイト００Ｈのいずれかをそれぞれ
書き込むことによって、５０ｍｓタイマを使用可能に
し、使用禁止にする。このタイマは、デフォルトでは使
用可能に設定されている。

【００２６】ＣＰＵの割込み肯定応答サイクル中、Ａ／
Ｖ制御装置／補助プロセッサは、割込み処理ルーチンの
アドレスをアサートする。割込み処理ルーチンにより、
ＣＰＵ３０は、入出力補助プロセッサに対応する１６ビ
ットの入出力ポートＡＳ０から１バイトまたは複数バイ
トを読み取る。入出力ポートＡＳ０のそれぞれの読取り
中、Ａ／Ｖ制御装置／補助プロセッサ３２は入出力プロ
セッサ３６を選択し、それにより、ＣＰＵ３０と入出力
補助プロセッサ３６との間のデータ転送が可能になる。

【００２７】入出力補助プロセッサ３６は、５０ｍｓの
割込みに応答してＣＰＵに転送すべき１バイトを必ず用
意している。このバイトの下位４ビットは、最後の割込
み肯定応答サイクル以降の５０ｍｓ時間の時間切れ回数
を含み、このバイトの上位４ビットは、ＣＰＵに転送す
べき入出力装置メッセージの数を含んでいる。５０ｍｓ
タイマが使用禁止になっている場合、このバイトの下位
４ビットはゼロになる。１６メッセージ以上を受け取っ
た場合、１５は上位４ビットで送られ、残りのメッセー
ジは次の転送時に送られる。この第１のバイトの内容に
応じて、ＣＰＵは後続バイトを入出力補助プロセッサ３
６から読み取ることができ、それらは、ほとんどの部分
について、入力装置からのデータのパケットになる。一
般に入力装置は、それぞれの状態が変化したときだけメ
ッセージを送り、それにより、メッセージ伝送頻度を非
常に低い頻度に維持することになる。

【００２８】入力装置１８とそれ以外のすべての入力装
置は、シリアル・データ・リンク２２を介して入出力補
助プロセッサ３６に接続される。個々の入力装置（たと
えば、入力装置１８）は、制御装置の動きをシリアル・
リンク２２による伝送に適したフォーマットに変換す
る。入力装置１８は、シリアル・データ・リンク２２を
介してシステム・ユニット１２にデータ・パケットを送
る。後述するように、データ・パケットの構造は、入力
装置のタイプによって異なる。座標タイプの装置（マウ
ス、アナログ・ジョイスティック、タッチパッドなど）
は、スイッチ閉鎖タイプの装置（キーボード、ディジタ
ル・ジョイスティック、スイッチ・パッドなど）とは異
なるデータ・パケット構造を有する。

【００２９】シリアル制御装置リンク２２は、データ受
信線、ＶＣＣ（＋５ＶＤＣ）線、アース線という３本の
線から構成される。６８ＨＣ７０５は、６８ＨＣ７０５
のＰＤ０／ＲＤＩピンを使用して制御装置シリアル・リ
ンクのデータ受信線を実現する。このピンは、周知の非
同期フォーマットを使用するシリアル装置へのインタフ
ェースとして使用するように設計されている。シリアル
伝送では、毎秒４８００ビット、パリティなし、８デー
タ・ビット、１ストップ・ビットというフォーマットを
使用する。代替実施例では、クロック式同期フォーマッ
トを使用することも可能である。シリアル制御装置リン
ク２２は、６導線ミニＤＩＮプラグ・コネクタ（図示せ
ず）によって、当技術分野で周知の外部装置に接続され
る。入力装置はデイジー・チェーン接続され、したがっ
て、物理的には単一装置がデータ処理ユニット１２に接
続している。たとえば、いわゆるマウス指示装置をシス
テム１０に加える場合、マウスは入力装置１８に接続さ
れ、入力装置１８が処理ユニット１２に接続される。

【００３０】カートリッジ・センスと拡張センスは、そ
れぞれのカートリッジ・コネクタまたは拡張コネクタ内
のカートリッジ１４の有無を判別するためのものであ
り、入出力補助プロセッサ３６にカートリッジ・コネク
タ２８のピンをポーリングさせることによって実現され
る。このピンはシステム・プレーナ上の適当なプルアッ
プ・レジスタ（図示せず）によって論理１に引き上げら
れ、カートリッジ１４が適切に接続されると、そのカー
トリッジによってそのピンが論理０に引き下げられる。
したがって、各カートリッジ・センスに１があると、カ
ートリッジ１４がないことを意味し、０があると、カー
トリッジ１４があることを意味する。同様に、拡張セン
スの１は、任意選択のＣＤドライブなどの拡張装置がな
いことを意味し、０は、拡張装置があることを意味す
る。

【００３１】リセットは、Ａ／Ｖ制御装置／補助プロセ
ッサ３２のリセット信号に対する制御権を入出力補助プ
ロセッサ３６に与えることによって実現され、次にＡ／
Ｖ制御装置／補助プロセッサ３２がＣＰＵ３０のリセッ
ト信号を制御する。ＣＰＵ３０は、入出力補助プロセッ
サ３６にＡ／Ｖ制御装置／補助プロセッサをリセットさ
せることにより、システム１０をリセットするよう入出
力補助プロセッサ３６に指示することができ、次にＡ／
Ｖ制御装置／補助プロセッサがＣＰＵ３０をリセットす
る。ＣＰＵは、バイト０ＦＦＨを入出力ポートＡＳ０に
書き込むことにより、入出力制御装置にシステム・リセ
ットを生成させる。さらに、入出力補助プロセッサ３６
は、システム用の任意選択のリセット・スイッチ（図示
せず）を監視し、パワーアップ時およびそれがスイッチ
の閉鎖を検出したときにシステムをリセットする。

【００３２】最後に、入出力補助プロセッサは、５１２
バイトの不揮発性システムＲＡＭの内容の読取り、書込
み、検査を行うために、Ｉ²Ｃ不揮発性ＲＡＭ（ＮＶＲ
ＡＭ）を実現する。ＮＶＲＡＭ（図示せず）は、Philip
s Semiconductor社製のＰＣＦ８５９４を含み、Ｉ²Ｃイ
ンタフェースを介して入出力補助プロセッサと回路連絡
している。より多くのＮＶＲＡＭ容量を提供するため
に、複数のＰＣＦ８５９４をカスケード接続することが
できる。ＮＶＲＡＭにアクセスするため、３バイトのシ
ーケンスが使用される。３バイトはいずれも入出力ポー
トＡＳ０を介してアクセスされる。ＣＰＵによって入出
力補助プロセッサに書き込まれる第１のバイトは、転送
が読取りか書込みかを示すもので、入出力補助プロセッ
サにセグメント・アドレスを供給する。このバイトの下
位４ビットは転送のタイプを示し、０１ＨはＮＶＲＡＭ
からの書込みを示し、０２ＨはＮＶＲＡＭからの読取り
を示す。このバイトの上位４ビットは、ＮＶＲＡＭの２
５６バイトのセグメントに対応する４ビット・セグメン
ト番号である。ＮＶＲＡＭの５１２バイトでは、最下部
の２つのセグメント（０と１）だけを使用する。読取り
と書込みのいずれの場合も次のバイトは同じになり、次
のバイトはＣＰＵによって書き込まれ、そのセグメント
内でアクセスされるバイトのアドレスになる。最後のバ
イトは、ＣＰＵによって入出力補助プロセッサに書き込
まれるか、または入出力補助プロセッサから読み取ら
れ、ＮＶＲＡＭとの間で読み書きされるデータ・バイト
になる。

【００３３】代替実施例では、入出力補助プロセッサを
他の方法で実現することができる。たとえば、トライス
テート読取り可能シフト・レジスタは、シリアル・デー
タ・リンク２２からの情報を適切に受け取れるはずであ
る。その場合、ＣＰＵ３０は、定期的にシフト・レジス
タを読み取って、入力装置からのデータ・パケットにア
クセスする。

【００３４】第１のデコード・チップ（図示せず）は、
ＣＰＵ３０、Ａ／Ｖ制御装置／補助プロセッサ３２、２
つのカートリッジ・コネクタ２８（もう一方は図示せ
ず）と電気回路連絡している。第１のデコード・チップ
は、ＳＹＳＴＥＭバス３１の上部の２本のアドレス線を
入力として受け入れ、８０３７６ＣＰＵ３０の１６メ
ガバイトのアドレス空間を３本のチップ選択線によって
表される４つの４メガバイトの領域に復号する。このチ
ップ選択線のうち、２本はカートリッジ・コネクタ２８
（もう一方は図示せず）用であり、１本はＡ／Ｖ制御装
置／補助プロセッサ３２用である。上位４バイトと下位
４バイトはＡ／Ｖ制御装置／補助プロセッサ・チップ選
択に復号され、残りの２つの４メガバイト領域は２つの
カートリッジ・コネクタ・チップ選択に復号される。

【００３５】第２のデコーダ・チップ（図示せず）は、
拡張コネクタ３９用のチップ選択を実現するために使用
する。第２のデコード・チップは、ＳＹＳＴＥＭバス３
４に沿ってＡ／Ｖ制御装置／補助プロセッサ３２および
拡張コネクタ３９と回路連絡している。第２のデコード
・チップにより、Ａ／Ｖ制御装置／補助プロセッサ３２
は、Ｆ２００００Ｈから始まるシステムＲＯＭの１２８
Ｋのブロックを復号することができる。Ｆ４００００Ｈ
〜ＦＦＦＦＦＦＨの範囲は、拡張コネクタ３９が使用す
るために第２のデコード・チップによって復号される。
第２のデコード・チップによって復号されるこのブロッ
クのＲＯＭは、拡張コネクタ３９を介してシステム１０
にＲＯＭを追加するために使用する。

【００３６】データ処理ユニット１２は、カートリッジ
１４をＣＰＵ３０および他のシステム構成要素と回路連
絡させるために、１対のカートリッジ・コネクタ（一方
は２８で示し、もう一方は図示せず）も備えている。カ
ートリッジ１４は、金メッキの６２ピン（３１本ずつの
導線が２列になっている）のエッジ・カード・コネクタ
２６を介してデータ処理ユニット１２のコネクタ２８に
接続している。プロセッサ・ユニット１２は、エッジ・
カード・コネクタ２６のエッジ・カード接続部を受け入
れるために２つのカートリッジ・コネクタ２８を備えて
いる。カートリッジ１４は、コネクタ２８の導線に適合
するように金メッキのカード・エッジ接続部を備え、カ
ートリッジ１４をプロセッサ・ユニット１２に差込み式
に接続できるようにしている。以下の信号はカートリッ
ジ・コネクタ２８（もう一方は図示せず）を介して外部
装置に送られる。すなわち、ＳＹＳＴＥＭバス３１信号
と、カートリッジ・センス線と、電源と、アースと、ア
ナログ割込み１または２（それぞれのカートリッジは固
有の割込みを１つずつ有する）と、ＧＰＩＯ２または３
（それぞれのカートリッジは固有のチップ選択を１つず
つ有する）と、ロック線（８０３７６および８０３８６
ＳＸのＳＹＳＴＥＭバス３１の典型的な信号である）
と、第１のデコード・チップによって生成されるカート
リッジ選択である。代替実施例では、任意選択のＣＤド
ライブに接続するのに必要な信号もカートリッジ・コネ
クタ２８を介して外部装置に接続することができる。

【００３７】さらに、プロセッサ・ユニット１２は、単
一の１１２ピン（５６ピンずつが２列になっている）の
エッジ・カード拡張コネクタ３９を有する。この拡張コ
ネクタ３９により、装置はより多くのメモリをシステム
・メモリ３３に追加し、様々な他の機構を追加すること
ができる。拡張コネクタ３９に接続された装置は、拡張
コネクタに適合するように金メッキのカード・エッジを
備え、装置をプロセッサ・ユニット１２に差込み式に接
続できるようにしている。以下の信号は拡張コネクタ３
９を介して外部装置に送られる。すなわち、ＳＹＳＴＥ
Ｍバス信号と、拡張コネクタ３９センス線と、電源と、
アースと、ＣＡＳおよびＲＡＳ線と、第２のデコード・
チップによって生成される拡張コネクタ３９選択であ
る。代替実施例では、任意選択のＣＤドライブに接続す
るのに必要な信号も拡張コネクタ３９を介して外部装置
に接続することができる。

【００３８】プログラム・カートリッジ１４は、プログ
ラムＲＯＭ４０と、デコーダ４２とを含む。代替実施例
では、デコーダ４２を処理ユニット１２内に設計するこ
とができる。プログラムＲＯＭ４０は、読取り専用メモ
リ・フォーマットでＣＰＵ３０上での実行に適したコー
ドを含む。代替実施例では、カートリッジ１４内の記憶
装置として、バッテリ・バックアップ式ＲＡＭなどのそ
の他のメモリ・タイプを使用することができる。プログ
ラムＲＯＭ４０は、図１に示すように、ＣＰＵ３０と回
路連絡している。

【００３９】カートリッジ１４内のアドレス・デコーダ
４２は、ＡＤＤＲＥＳＳバスの幅全体をプログラムＲＯ
Ｍ４０に適したメモリ範囲に復号し、当技術分野で周知
のように、ＲＯＭ４０が必要とするチップ選択信号４４
を生成する。アドレス・デコーダ４２は、１６Ｖ８プロ
グラム可能アレイ論理回路（ＰＡＬ）に実現されるが、
これは当技術分野で周知のものであり、AMD Corp.社な
どの数多くのメーカによって製造されている。デコーダ
４２を処理ユニット１２内に設計した場合、選択４４
は、コネクタ２６によってＲＯＭ４０に電気的に連絡さ
れる。

【００４０】次に図２を参照すると、図１の追加回路３
８がＡ／Ｖ制御装置／補助プロセッサ３２に接続された
状態で示されている。追加回路３８は、ビデオ・ディジ
タル・アナログ変換器（ビデオＤＡＣ）５０、ＮＴＳＣ
／ＰＡＬ（「ＰＡＬ」とは周知の欧州テレビ信号規格を
意味する）エンコーダ５２、オーディオ・ディジタル・
アナログ変換器／アナログ・ディジタル変換器／圧縮器
／圧縮解除器（ＡＤＣ／ＤＡＣ／ＣＯＤＥＣ）５４、Ｒ
Ｆ変調装置５６という４つの装置を含む。それぞれの装
置は添付図面に示す通りに接続されている。

【００４１】オーディオ／ビデオ制御装置／補助プロセ
ッサ（Ａ／Ｖ制御装置／補助プロセッサ）３２の電子機
器は、ＡＳＩＣ（特定用途向け集積回路）と呼ばれる１
つの大型カスタム論理チップ内にだいたい収容されてい
る。本明細書の説明に適合するＡ／Ｖ制御装置／補助プ
ロセッサ３２は、MSU Ltd.（270 Upper 4th Street,Wit
an Gate West, Central Milton Keynes, MK9 1DP Engla
nd）から購入することができる。Ａ／Ｖ制御装置／補助
プロセッサ３２は、プロセッサ・インタフェース６０
と、プロセッサ・キャッシュ６２と、メモリ・インタフ
ェース／リフレッシュ６４と、ビデオ制御装置６６と、
割込み制御装置６８と、ビデオ・ブリッタ７０と、任意
選択のＣＤブロック・デコーダと、ディジタル信号プロ
セッサ（ＤＳＰ）７４と、ＤＳＰメモリ７６とを含む。
プロセッサ・インタフェース６０と、メモリ・インタフ
ェース／リフレッシュ６４と、ビデオ制御装置６６は、
まとめてビデオ／メモリ制御装置６７と呼ぶ。システム
・メモリ３３と、中央演算処理装置３０と、その他の装
置は、Ａ／Ｖ制御装置／補助プロセッサ３２の外部に存
在する。

【００４２】Ａ／Ｖ制御装置／補助プロセッサ３２は、
ＳＹＳＴＥＭバス３１からＳＹＳＴＥＭバス３４を生成
し、それにより、システム・メモリ３３からＣＰＵ３０
を分離する。したがって、ＳＹＳＴＥＭバス３４は、様
々な装置をシステム・メモリ３３に電気接続している。
メモリ・リフレッシュ６４、ビデオ制御装置６６、任意
選択のＣＤブロック・デコーダ（図示せず）、ＤＳＰ７
４、ブリッタ７０、ＣＰＵ３０（プロセッサ・インタフ
ェース６０による）という６つの可能なバス・マスタ
（優先順位が最高のものから最低のものへの順）がＳＹ
ＳＴＥＭバス３４を共用している。ＳＹＳＴＥＭバス３
４を制御できるバス・マスタは一度に１つに限られる。
ビデオ／メモリ制御装置６７内のアービトレータは、本
明細書に記載するように、各種装置の優先順位の変化を
制御し、Ａ／Ｖ制御装置／補助プロセッサ３２内のすべ
ての装置と電気回路連絡している。たとえば、ＣＰＵ３
０は、割込みが発生するまですべてのバス・マスタのう
ちで優先順位が最も低くなる。したがって、アービトレ
ータは、ＣＰＵインタフェース６０と割込み制御装置６
８の両方に対して回路連絡している。

【００４３】キャッシュ６２は、ＣＰＵ３０用の命令を
事前取出しするという意味ではキャッシュではない。む
しろ、キャッシュ６２は、プログラム実行を高速化する
ためにＣＰＵ３０が変数、スタック、またはプログラム
・コード用として使用することができる、Ｆ１４０００
Ｈ〜Ｆ１４３ＦＦＨに位置する５１２×１６ビットのス
タティックＲＡＭである。

【００４４】ビデオ／メモリ制御装置６７（プロセッサ
・インタフェース６０、メモリ・インタフェース／リフ
レッシュ６４、ビデオ制御装置６６）はＳＹＳＴＥＭバ
ス３４を制御し、当技術分野で周知のように、ＳＹＳＴ
ＥＭバス３４に接続されたメモリ装置にメモリ・タイミ
ング信号（たとえば、ＣＡＳ、ＲＡＳ、書込み可能な
ど）を提供する。これは、ビデオ表示データを取り出し
て、ダイナミックＲＡＭ（ＤＲＡＭ）をリフレッシュす
るために、ビデオ線中のバス・マスタの動作を短期間の
間、中断する。また、ＣＰＵ３０とのインタフェースも
制御する。

【００４５】ビデオ制御装置６６は、各種のＴＶ規格に
適合するようにプログラミング可能なフレキシブル・ビ
デオ・タイミング生成器を有し、最高６４０×４８０Ｖ
ＧＡ規格まで監視する。正確なビデオ・フォーマット
は、Ａ／Ｖ制御装置／補助プロセッサ内の水平周期、水
平同期、水平帰線消去終了、水平帰線消去開始、水平表
示開始、水平表示終了、水平取出し開始、水平取出し終
了、水平垂直同期、垂直周期、垂直同期、垂直帰線消去
終了、垂直帰線消去開始、垂直表示開始、垂直表示終
了、ビデオ割込み、ライト・ペン・レジスタという様々
なレジスタを設定することによって制御される。ビデオ
制御装置６６には、ピクセル当たり４ビット、ピクセル
当たり８ビット、ピクセル当たり１６ビットという３通
りのカラー解像度が用意されている。画面のメモリ・マ
ップは、ビデオ表示幅に拘束されないが、独立して定義
される。

【００４６】ビデオ／メモリ制御装置６７は、８０３７
６ＣＰＵ３０の１６メガバイトのアドレス範囲を次の
ようなメモリ・マップに復号する。すなわち、１ＭＢの
システムＲＡＭ（００００００Ｈ〜０ＦＦＦＦＦＨ）、
第１のカートリッジＲＯＭ用の４ＭＢ（４０００００Ｈ
〜７ＦＦＦＦＦＨ）、第２のカートリッジＲＯＭ用の４
ＭＢ（８０００００Ｈ〜ＢＦＦＦＦＦＨ）、オーディオ
／ビデオ制御装置／補助プロセッサ用の６４ＫＢの内部
メモリ（Ｆ１００００Ｈ〜Ｆ１ＦＦＦＦＨ）、１２８Ｋ
ＢブロックのシステムＲＯＭ（ＦＥ００００Ｈ〜ＦＦＦ
ＦＦＦＨ）である。６４キロバイトの内部メモリは、パ
レットＲＡＭと、ブリッタ・レジスタと、ＤＳＰレジス
タおよびメモリとを含む。パレット・アドレス範囲は上
記の通りである。ブリッタ・レジスタはＦ１０４００Ｈ
〜Ｆ１０７ＦＦＨの範囲に及ぶ。ＤＳＰメモリはＦ１０
８００Ｈ〜Ｆ１８０００Ｈの範囲に及ぶ。

【００４７】任意選択のＣＤドライブをシステムに追加
する場合、別の１ＭＢのシステムＲＡＭ（１０００００
Ｈ〜１ＦＦＦＦＦＨ）と、ＣＤドライブ用の１２８ＫＢ
（ＦＣ００００Ｈ〜ＦＤＦＦＦＦＨ）という領域がメモ
リ・マップに追加される。

【００４８】割込み制御装置６８は、ビデオ割込み（優
先順位最高）、アナログ割込み０（ＡＩ０）、アナログ
割込み１（ＡＩ１）、アナログ割込み２（ＡＩ２）、Ｃ
Ｄブロック・デコーダ割込み、ＤＳＰ割込み（優先順位
最低）というＣＰＵ３０への６通りの内部割込みのイン
タフェースを取る。割込み制御装置は、ＣＰＵ３０が割
込み肯定応答サイクルを実行すると、自動的に割込みを
クリアする。それぞれの割込みごとにマスク・ビットが
１つずつ用意されている。

【００４９】ブリッタ７０は、高速画面更新およびアニ
メーション用の図形プロセッサであり、ＣＰＵ３０また
はＤＳＰ７４用のハードウェア図形サブルーチンとして
動作する。これは、ＣＰＵ３０およびＤＳＰ７４によっ
てメモリに書き込まれたコマンドを実行する。また、シ
ステム・メモリ３３から新しいコマンド・セットを読み
取ることにより、任意で長いシーケンスの図形操作を実
行することができる。ブリッタ７０は、ブリッタ・プロ
グラムの動作によりバス・マスタになり、したがって、
相当な期間の間、ＳＹＳＴＥＭバス３４の排他制御を有
することができる。しかし、ＣＰＵ３０に対するその優
先順位は絶対的なものではなく、割込みが発生すると、
ＳＹＳＴＥＭバス３４をＣＰＵ３０に譲るよう要求され
る場合もある。ＣＰＵ３０はシステム・レベルでは優先
順位が最低のバス・マスタであるが、他のハードウェア
を完全に制御することができ、したがって、ＳＹＳＴＥ
Ｍバス３４の使用は完全にＣＰＵ３０のプログラムの制
御下に置かれる。

【００５０】ブリッタ７０は、高機能ブリット操作を可
能にするための多用途比較器と、出力データを生成する
ための論理機能ユニット（ＬＦＵ）とを備えている。論
理機能ユニットは、データ・レジスタの内容をいくつか
の有用な方法で結合して、出力データを生成することが
でき、比較器は、データに関する所与の比較を行って、
書込み操作を禁止し、任意でブリッタ操作を停止するこ
とができる。

【００５１】論理機能ユニットは出力データを生成し、
このデータはシステム・メモリ３３内の宛先に書き込ま
れる。このユニットは、ソースと宛先のレジスタ・ピク
セルの論理結合を実行することができる。「ソース・デ
ータ・ピクセル」はソース・データ・レジスタまたはデ
ータ・パターン・データ・レジスタのいずれかから選択
することができる。ＬＦＵは、データ・レジスタからの
２組の入力データの４通りのブール最小項（Ａ＆Ｂ、

【数１】は以降Ａバーと記載する。＆Ｂ、Ａ＆

【数２】は以降Ｂバーと記載する。、Ａバー＆Ｂバー）のいずれ
かを選択し、選択した２つの最小項の論理ＯＲを生成す
る。これにより、入力データの任意の論理結合が可能に
なり、その結果、１６通りの機能の可能性が存在するこ
とになる。

【００５２】比較器は、ソース、宛先、およびパターン
・データの各レジスタ内のデータについて様々な比較を
実行することができる。その比較条件を満たす場合、比
較器は禁止信号を生成する。この禁止信号は、書込み操
作を禁止するため、ならびに任意でブリット操作を停止
するために使用する。また、比較器は、衝突検出および
システム・メモリ３３の探索操作のため、ならびに文字
ペイントの補助機能として、透過カラーを供給するため
にピクセル平面効果をもたらすために使用することもで
きる。

【００５３】ＤＳＰ７４は、音声合成用の単純で非常に
高速のプロセッサであり、最高３３００万命令／秒（Ｍ
ＩＰＳ）で動作する。これは、ＤＳＰＤＭＡ制御装置
（図示せず）を介してＳＹＳＴＥＭバス３４にアクセス
することができ、この制御装置によってシステム・メモ
リ３３に対してバイトまたはワードを読み書きできるよ
うになる。このような転送は短バーストで行われ、ＤＳ
Ｐプログラムの制御下に置かれる。ＤＳＰ７４は、実際
にプログラムを実行し、それ自体の私用高速メモリ７６
にデータを格納する。

【００５４】ＤＳＰ７４オーディオ補助プロセッサは、
高性能音楽合成器を実現するのに十分な能力を備えた汎
用算術補助プロセッサである。１６ビット精度でステレ
オ・オーディオ信号を生成するために同期シリアル出力
が提供され、通常はコンパクト・ディスク技術に関連す
る音声品質を提供する。ＤＳＰ７４はホストのＣＰＵ３
０からマイクロプログラム可能であり、その命令セット
は、「音楽合成器」の機能とはまったく異なる多種多様
な機能を実現するためにユーザが装置をプログラミング
できるように十分フレキシブルなものである。このよう
な応用分野としては、アルゴリズム音声生成、高速フー
リエ変換技法によるオーディオ分析、３次元図形回転な
どが考えられる。ＤＳＰ７４は、最大のデータ・スルー
プットを得るためにハーバード・アーキテクチャ（プロ
グラム・バスとデータ・バスが別々になっている）を使
用している。また、ＤＳＰ７４は演算論理ユニット（Ａ
ＬＵ）を備え、このＡＬＵは、ハードウェア１６ビット
×１６ビット・ハードウェアの乗算／累算ならびに加
算、減算、論理関数を特徴とする。また、瞬間当たり１
つの商ビットを生成する個別のシリアル除算ユニットも
存在する。

【００５５】ＤＳＰ７４内のＡＬＵは、当技術分野では
周知のテキサス・インスツルメンツの７４１８１と同じ
機能を備えた１６ビットの演算論理ユニットである。一
般的な算術演算は命令として符号化されているが、一般
的ではない命令は、汎用演算命令（ＧＡＩ）によってＡ
ＬＵモード・ビットを直接セットアップすることによっ
て実行することができる。

【００５６】ＤＳＰ７４は、それに関連するＤＳＰメモ
リ７６を備えている。ＤＳＰメモリ７６は、プログラム
ＲＡＭと、データＲＡＭと、レジスタ／定数テーブル
と、正弦ＲＯＭとを含む（すべて図示せず）。一般に、
ＤＳＰメモリ７６は、ＤＳＰの内部アドレス空間ならび
にシステム・メモリ３３のアドレス空間の両方でアクセ
ス可能である。ＤＳＰのプログラムＲＡＭは５１２個の
１８ビット・ワードである。これらの位置はＣＰＵ３０
によってのみ書き込むことができ、ＤＳＰ７４に関する
限り、プログラム読取り専用である。プログラムＲＡＭ
は、ＤＳＰ内部アドレス空間には現れない。プログラム
ＲＡＭは、ＤＳＰ７４が実行しているときはホストから
アクセスできないが、ＤＳＰがアイドル状態のときはア
クセス可能である。

【００５７】ＤＳＰ７４は、シリアル・オーディオ・デ
ィジタル・アナログ変換器（ＤＡＣ）インタフェースも
備えている。シリアルＤＡＣインタフェースにより、Ｄ
ＳＰ７４は、同期シリアル（Ｉ²Ｓまたは同様のもの）
ＤＡＣの駆動と、ＣＤドライブなどの同期シリアル・デ
ータ源からのデータ入力の両方が可能になる。

【００５８】Ａ／Ｖ制御装置／補助プロセッサ３２のビ
デオ制御装置６６は外部ビデオＤＡＣ５０に接続し、こ
れは当技術分野で周知のように、ビデオ制御装置６６か
らの１８ビットのピクセル情報７８（赤、緑、青のそれ
ぞれ６ビットずつ）をＲＧＢ信号８０に変換するもので
ある。ビデオＤＡＣ５０の各カラー・チャネル（Ｒ８０
ａ、Ｇ８０ｂ、Ｂ８０ｃ）は、図３に示すように、Ｒ２
Ｒ抵抗器ツリーと２Ｎ２２２２トランジスタとによって
実現される。図３の各種装置は、図示の通り、回路連絡
している。また、図３の抵抗器８６ａ〜８６ｊはいずれ
も、５％の許容範囲内で図示の値を持つ０．２５ワット
の抵抗器である。トランジスタ８８は２Ｎ２２２２であ
る。

【００５９】もう一度図２を参照すると、ＲＧＢ信号８
０はＮＴＳＣ／ＰＡＬエンコーダ５２によってＮＴＳＣ
複合ビデオ信号９０に変換される。ＮＴＳＣ／ＰＡＬエ
ンコーダ５２は、Ａ／Ｖ制御装置／補助プロセッサ３２
のビデオ制御装置６６によって生成されるクロマ・クロ
ック９２、ＨＳＹＮＣ、ＶＳＹＮＣの各信号９４と、ビ
デオＤＡＣ５０によって生成される赤８０ａ、緑８０
ｂ、青８０ｃの各ビデオ出力とを受け入れ、周知のＮＴ
ＳＣまたはベースバンド・ビデオ・フォーマットの複合
ビデオ信号９０を生成する。代替実施例では、周知のＰ
ＡＬ（欧州テレビ信号規格）フォーマットを生成するこ
とができる。複合ビデオ信号９０は、当技術分野で周知
のように、単一の雌型ＲＣＡタイプのフォン・ジャック
（図示せず）を備えた外部装置に接続される。好ましい
実施例では、ＮＴＳＣ／ＰＡＬエンコーダ５２はソニー
製のＣＸＡ１１４５である。代替実施例では、モトロー
ラ社製のＭＣ１３７７を使用することもできる。

【００６０】オーディオＡＤＣ／ＤＡＣ／ＣＯＤＥＣ５
４は、周知のフィリップスＩ²Ｓプロトコルに適合する
シリアル・リンク９６によってＤＳＰ７４にリンクされ
る。ＡＤＣ／ＤＡＣ／ＣＯＤＥＣ５４は、アナログ・デ
ータからディジタル・データへの変換と、その逆の変換
とを行い、ディジタル・データの圧縮と圧縮解除とを行
う。ＡＤＣ／ＤＡＣ／ＣＯＤＥＣ５４は、任意のマイク
ロフォンからＡ／Ｖ制御装置／補助プロセッサ３２への
外部ステレオ・アナログ・データ９７ａ〜９７ｂのイン
タフェースを取る。オーディオ入力９７ａ〜９７ｂは、
標準のステレオ１／４"コネクタを備えた外部装置に接
続される。また、オーディオＡＤＣ／ＤＡＣ／ＣＯＤＥ
Ｃ５４は、左右のオーディオ線出力信号９８ａ〜９８ｂ
を生成することにより、Ａ／Ｖ制御装置／補助プロセッ
サから外部装置へのディジタル・データのインタフェー
スも取る。これらの信号９８ａ〜９８ｂは、当技術分野
で周知のように、２つの雌型ＲＣＡフォン・ジャックを
備えた任意のスピーカ（図示せず）などの外部装置に接
続される。前述のように、オーディオ線信号９８ａ〜９
８ｂもＲＦビデオ信号２２に追加される。

【００６１】好ましい実施例では、ＡＤＣ／ＤＡＣ／Ｃ
ＯＤＥＣ５４はCrystal Semiconductor社製のＣＳ４２
１６である。この部分は、プログラム可能な利得を備え
たマイクロフォン入力ならびにプログラム可能減衰器に
よる出力を含んでいる。利得と減衰はともに、ＤＳＰ７
４によってプログラム式制御される。

【００６２】代替実施例では、ＡＤＣ／ＤＡＣ／ＣＯＤ
ＥＣ５４の代わりにフィリップス社製のＴＤＡ１３１１
ＤＡＣを使用することができる。このチップを使用す
る場合は、ＡＤＣ機能とＣＯＤＥＣ機能が使用できなく
なる。

【００６３】ＲＦ変調装置５６は、ＮＴＳＣ／ＰＡＬエ
ンコーダ５２からの複合ビデオ信号９０とオーディオＡ
ＤＣ／ＤＡＣ／ＣＯＤＥＣ５４からの左右のオーディオ
線出力信号９８ａおよび９８ｂとを搬送周波数上に統合
し、ＴＶ１６に直接入力するのに適したＲＦビデオ信号
２２を生成する。異なるＰＡＬ（欧州テレビ信号規格）
フォーマットとＮＴＳＣフォーマットを生成するために
は、異なるＲＦ変調装置と水晶を使用しなければならな
い。ＲＦビデオ信号２２は、当技術分野で周知のよう
に、単一の雌型タイプＦの同軸コネクタを備えた外部装
置に接続される。

【００６４】次に図４〜図９を参照すると、これらの図
には本発明の入力装置１８の実施例が示されている。図
４〜図６に示すように、入力装置１８は、立上り部材２
００と、剛性支持部材２０６とを含む。立上り部材２０
０は、左右対称本体２０２と、クロス部材２０８とを含
む。クロス部材は、その両端に取り付けられた１対のハ
ンドル部材２１０および２１２を含む。また、入力装置
１８は、環状シーリング装置２０４も含む。剛性支持部
材２０６は、人間による着座目的の使用に十分な表面２
１６を含む。表面２１６は、平ら（図示の通り）の場合
もあれば、くぼみまたは個人が快適に着座するためのそ
の他の適当な機能強化部を含む場合もある。立上り部材
２００は、所定の寸法であり、幼い子どもの「座高」に
基づいている。この「座高」は、子どもが膝をテーブル
の端に押し当て、頭が目と耳を結ぶ水平面に入るように
背筋を伸ばしてテーブルの上に座ったときのテーブルの
表面から肩または胸までの垂直距離（背中に沿って測定
したもの）の尺度として定義することができる。一般に
立上り部材２００は、特定の年齢グループの子どものこ
の「座高」に応じたサイズになっている。

【００６５】また、図４には、複数の方向矢印２０９Ａ
〜２０９Ｅも示されている。方向矢印２０９Ａ〜２０９
Ｄは、前、後ろ、左、右の旋回動作の程度を示してい
る。方向矢印２０９Ｅは、時計回りおよび反時計周りを
含む、回転動作の程度を示している。

【００６６】次に特に図６を参照すると、同図には、図
４および図５の入力装置１８の断面図が示されている。
剛性支持部材２０６は一般に、中空内部空間２１５を備
えたシェル状構造からできている。中空空間２１５は、
入力装置１８の電子機器（図示せず）と立上り接続装置
２２０とを収容するために使用する。

【００６７】剛性支持部材２０６の表面２１６は、人間
による着座目的の使用に対応できるだけの十分なサイズ
と形状を備えている。表面２１６は、その中央に立上り
部材２００の左右対称本体２０２を収容できるだけの十
分なサイズのアパーチャと、立上り部材２００の旋回運
動に対応するための追加空間とを有する。アパーチャの
サイズは、左右対称本体２０２の寸法や、立上り部材２
００の旋回運動の所望の程度など、設計者の好みによっ
て決まる。剛性支持部材２０６は、弓状部分２０５と、
方向波部分２０７とを含む。方向波部分２０７は、ユー
ザが剛性支持部材２０６上で自分自身の向きを認識でき
るようにするために、前方方向の方向指示を行うもので
ある。図示の実施例の剛性支持部材２０６は、破損特性
および耐衝撃性を所有する射出成形プラスチックで構築
されている。

【００６８】すでに述べたように、立上り部材２００は
左右対称本体２０２を含んでいる。左右対称本体２０２
は、中空内部空間２０３と内部表面２３８とを備えた管
状構造である。中空内部空間２０３は、弾性装置２１８
を収容している。弾性装置２１８は、内部空間２０３内
に存在し、内部表面２３８と物理的に連絡している。弾
性装置２１８は、立上り部材２００が外部の力を受けな
いときに剛性支持部材２０６に対して所定の位置に立上
り部材２００を維持する働きをする。また、弾性装置２
１８は、立上り部材２００に作用しているいかなる力に
対しても対抗できる力も提供する。弾性装置２１８は、
立上り部材２００が回転力を受けているときに逆回転力
も提供する。図示の実施例の弾性装置２１８は、剛性支
持部材２０６に垂直なデフォルト位置に立上り部材２０
０を維持するスプリングである。

【００６９】さらに図６を参照すると、弾性装置２１８
と立上り部材２００は、立上り接続装置２２０を介して
剛性支持ベース２０６に固定されている。立上り接続装
置２２０は、弾性装置２１８と立上り部材２００の旋回
動作と回転動作を可能にするような特性のものである。
このような接続装置は、旋回動作と回転動作に十分対応
できるだけのクリアランスをもって剛性支持ベース２０
６内に弾性装置２１８をしっかり固定することにより、
形成することができる。図示の実施例の弾性装置２１８
は接続装置２２０に物理的に接続され、この接続装置は
剛性支持部材２０６に永続的に接続されている。別の接
続装置は、弾性装置２１８と立上り部材２００とを定位
置に戻すためにスプリングが装填されたボール・ソケッ
ト・アセンブリを含むことができる。要するに、弾性装
置２１８と立上り部材２００は、複数の周知の方法によ
り剛性支持部材２０６に旋回式に取り付けることができ
る。

【００７０】図示の実施例の立上り部材２００は、クロ
ス部材２０８を含む。クロス部材２０８は、シェル状の
左右対称本体を含み、剛性支持部材２０６と同じ材料で
構築されている。クロス部材２０８は、本体２０２と一
体にまたは本体２０２とは別々に製造することができ
る。本体２０２とは別々に製造される場合、クロス部材
２０８はその後、接続ジョイント２１４により左右対称
本体２０２に固定される。

【００７１】立上り部材２００と剛性支持部材２０６に
は、環状シーリング装置２０４が付着されている。環状
シーリング装置２０４は、２つの主な機能を果たす。す
なわち、（１）立上り部材２００と剛性支持部材２０６
との物理的な境界面を密閉し、湿気、汚れ、その他の有
害な汚染物質が中空空間２１５に入るのを防止すること
と、（２）立上り部材２００の動作に抵抗するための追
加の弾性装置を提供することである。環状シーリング装
置２０４は、弾性材料で構築されることが好ましい。

【００７２】次に図７および図８を参照すると、同図に
は、本発明の入力装置１８の立上り部材２００の内部構
造を示す断面図が示されている。立上り部材２００は、
内壁２３８に沿って複数の位置センサ２２２〜２３６を
含んでいる。位置センサ２２２〜２３６は、剛性支持部
材２０６の中空空間２１５内にある立上り部材２００の
左右対称本体２０２の一部に位置することが好ましい
が、左右対称本体２０２であれば、どこでも適当なセン
サ位置であることが分かるはずである。それぞれの位置
センサは、ひずみ計センサを含んでいる。

【００７３】ひずみ計センサは、当技術分野で周知のも
のであり、電線の物理的な変形により電線の電流抵抗が
変化するという周知の原理に基づいて動作する。したが
って、定電圧条件下では、電線の抵抗が変化すると、電
線を通過する電流の定量的変化が発生する。このような
抵抗の定量的変化と、その結果、電流の定量的変化は、
位置の変化と、その結果、動作の変化を意味する。ひず
み計を通る電流の増減を測定することにより、変位量に
加え、変位の方向成分を判定することが可能である。

【００７４】さらに図７および図８を参照すると、位置
センサ２２２〜２３６は、等しい変位角で内壁２３８上
に「ジグザグ」状の配置に置かれている。図示の実施例
には、８つの位置センサがあり、したがって、それぞれ
の位置センサ間の変位角は４５度になる。図示の実施例
では８つの位置センサを使用しているが、立上り部材２
００の変位または動作を測定する際の設計者の所望の精
度に応じて、それより多いかまたは少ない位置センサを
使用することもできる。前述の位置センサ２２２〜２３
６の「ジグザグ」の物理的構成により、高い位置および
動作解明度が入力装置に与えられる。したがって、旋回
動作の範囲全体を感知することができ、さらに、回転動
作と方向も感知することができる。

【００７５】代替設計では、左右対称本体２０２内に位
置決めしたときとほぼ同じ範囲の動作を感知するため
に、位置センサ２２２〜２３６をほぼ同じ構成でクロス
部材２０８内に配置することができる。さらに設計者
は、ハンドル部材２１０および２１２内に複数の位置セ
ンサを配置して、同じ範囲の動作を感知することを選ぶ
こともできる。要約すると、ひずみ計センサの精度とフ
レキシビリティが高いために、設計者が位置センサの位
置を選択する際のフレキシビリティも高くなる。

【００７６】次に図１０〜図１３を参照すると、これら
の図には、入力装置１８の代替実施例の斜視図が示され
ている。図１０には、ハンドル部材を持たず、単純でま
っすぐなクロス部材２４０を備えた入力装置１８の代替
実施例が示されている。図１１には、ステアリング・ホ
イールまたは円盤状部材２４２を備えた入力装置１８の
代替実施例が示されている。図１２は、向斜クロス部材
２４４を含む入力装置１８の代替実施例を示している。
向斜クロス部材２４４は、たとえば、「Ｕ」字形、
「Ｖ」字形（図示の通り）、それらの変形など、様々な
形状と角度を取ることができる。図１３は、立上り部材
２００に取り付けられた触覚球体２４６を含む入力装置
１８の代替実施例を示している。触覚球体２４６は、球
体の表面が別の本体に接触する時期を判定するための触
覚すなわちタッチ・センサを含んでいる。触覚センサ
は、いずれも周知のものであるキャパシタンス・センサ
または誘導センサの形態を取ることができる。

【００７７】次に図１４を参照すると、同図には、入力
装置１８内の回路のブロック図が示されている。入力装
置１８は、位置センサ２２２〜２３６と、方向決定回路
３０２と、インタフェース回路３００とを含み、いずれ
も図１４に示すように電気回路連絡して接続されてい
る。方向決定回路２０６は、位置センサ２２２〜２３６
およびインタフェース回路２１０と回路連絡している。
前述のように、位置センサ２２２〜２３６はひずみ計セ
ンサを含む。方向決定回路は、位置センサ２２２〜２３
６を流れる電流の定量的変化に基づいて、メッセージを
生成する。方向決定回路は、位置センサ２２２〜２３６
を通る電流の定量的変化を読み取って、ディジタル・タ
イプの方向データを示すメッセージをインタフェース回
路３００に出力する。したがって、インタフェース回路
３００と入出力プロセッサ３６に送られるデータ・メッ
セージは、ディジタルタイプ（すなわち、オン／オフ）
のジョイスティックからのデータ・メッセージに似てい
る。

【００７８】インタフェース回路２１０は、データ処理
ユニット１２（シリアル・データ線２２による）ならび
に、他の入力装置がある場合にはその装置とシリアル・
データ線延長部２３により回路連絡している。インタフ
ェース回路２１０は、方向決定回路２０６によって生成
される方向データ・メッセージを受け入れ、このような
情報をシリアル・データ線２２を介してデータ処理ユニ
ット１２に伝送する。

【００７９】すべての入力装置は、処理ユニット１２に
デイジー・チェーン接続される。したがって、インタフ
ェース回路は、他の入力装置からのパケットをＣＰＵ３
０に渡す必要がある。以下に詳述するように、処理ユニ
ット１２に接続された各入力装置には固有の装置番号が
付いている。処理ユニット１２に最も近い装置には装置
番号０が付き、装置が処理ユニット１２から離れれば離
れるほど、その装置番号が大きくなる。しかし、入力装
置は、それ自体または他の装置の装置番号を認識してい
るわけではない。したがって、それぞれの装置は、同じ
タイプの他の入力装置から渡されたデータ・パケットの
装置番号に１を加える必要がある。チェーン内の入力装
置であって、装置番号が１５を超えるものは無視され
る。

【００８０】たとえば、同じタイプの３つの入力装置
α、β、γが次のように処理ユニット１２に接続されて
いると想定する。すなわち、αが処理ユニット１２に接
続され、βがαに接続され、γがβに接続されていると
する。したがって、αには装置番号０が付き、βには装
置番号１が付き、γには装置番号２が付いている。それ
以外の装置は、それ自体またはその他の装置番号を認識
していない。それぞれの装置は、装置番号０を付けて専
用のデータ・パケットを送信する。

【００８１】αが処理ユニット１２にデータ・パケット
を渡すと、αは処理ユニット１２に最も近いので、デフ
ォルトの装置番号０は正しいものになる。しかし、βと
γも装置番号０を付けてデータ・パケットを送信する。
このような状況を救済するため、それぞれの装置は、渡
されたパケットの装置番号に１を加える。したがって、
βがγからのデータ・パケットをαに渡す場合、βは装
置番号に１を加え、それにより、γからのパケットに装
置番号１を付けることになる。同様に、αがγのデータ
・パケットを処理ユニット１２に渡す場合、αは装置番
号に１を加え、それにより、γからのパケットに正しい
装置番号２を付けることになる。したがって、チェーン
内のそれぞれの装置は、同じタイプの装置から次の装置
に渡される各データ・パケットの装置番号に１を加える
ことになる。

【００８２】したがって、他の入力装置（ある場合）か
ら受け取ったデータ・パケットを渡すことに加え、イン
タフェース回路２１０は、シリアル・データ線延長部２
３を介して受け取った同じタイプの装置からのデータ・
パケットの装置番号に１を加える。インタフェース回路
２１０は、修正後および修正前の装置番号を付けたデー
タ・パケットをデータ処理ユニット１２に渡す。

【００８３】本発明の入力装置１８とともにシステム１
０を使用することは非常に簡単である。入力装置は、シ
リアル・リンク２２を介してデータ処理ユニット１２に
データ・パケットを送る。前述のように、入力装置は入
出力補助プロセッサ３６を介してＣＰＵ３０へのインタ
フェースを取る。それぞれの入力装置は次の入力装置に
デイジー・チェーン接続される。入出力補助プロセッサ
３６は、データ・パケットを受け取り、それを再入れ先
出し法（ＦＩＦＯ）で格納する。

【００８４】５０ｍｓｅｃの「瞬間」ごとに、入出力補
助プロセッサ３６はＣＰＵ３０に対して割込みを行う。
それに応答して、ＣＰＵは、補助プロセッサ３６の入出
力ポートＡＳ０にある単一バイトにアクセスし、前述の
ように、ＣＰＵによる最後のアクセス以降の瞬間数と、
転送すべき装置メッセージの数とを判定する。１０種類
のタイプの装置メッセージを以下の表に示す。

【００８５】

【表１】

【００８６】表に示したように、このメッセージ構造
は、様々な長さを持ち、それが対応する入力装置に密接
に関連する構造を備えている。表の装置メッセージは、
入出力補助プロセッサによってＣＰＵに送られるデータ
として個々の入出力装置から入出力補助プロセッサに送
られるデータ用のものと同じである。入出力装置から入
出力補助プロセッサへの各メッセージは、上記の構造に
加え、破壊されていないデータが入力装置１８からプロ
セッサ・ユニット１２に確実に送られるようにするため
のチェックサムを備えている。このチェックサムは、
（合計中の繰上りを無視して）全バイトの合計をゼロに
するのに必要な値がチェックサム値になるような標準の
モジュロ２５６チェックサムである。入出力補助プロセ
ッサは、ＣＰＵにデータを送る前にこのチェックサムを
除去する。したがって、ＣＰＵによって読み取られたバ
イト・ストリームは、入出力補助プロセッサによって受
け取られたバイト・ストリームとほぼ同一になる。ただ
し、例外的に、（１）ＣＰＵによって最初に読み取られ
たバイトは瞬間数と入出力装置メッセージの数とを含む
特殊バイトになり、（２）チェックサムが欠落してい
る。

【００８７】ＰＳ／２のマウスおよびキーボード装置
は、装置タイプ０としてサポートされている。キーボー
ドはチェーン番号０を備え、マウスはチェーン番号１を
備えている。これらの装置は、シリアル・データ・リン
ク２２を介して既存のＰＳ／２プロトコルを使用して入
出力補助プロセッサによってサポートされる。

【００８８】この装置タイプ１は、複数ボタンを備えた
装置用のものである。このメッセージ・タイプを使用し
て、最高２５５バイト（１バイト当たり８つのボタン）
または２０４０個のボタンをシステムに入力することが
できる。開ボタンは論理０として送られるのに対し、閉
ボタンは論理１として送られる。これは、可変長メッセ
ージである。

【００８９】本発明の全体動作検出制御装置１８は、デ
ィジタル・タイプ・ジョイスティックによって生成され
たデータ・メッセージを表すデータ・メッセージを生成
するので、装置タイプ２としてサポートされる。複数の
全体動作検出制御装置がシステムに接続されている場
合、それぞれの制御装置には固有のチェーン番号が付い
ている。生成されるメッセージは、１バイトの固定長メ
ッセージである。タイプ２用のメッセージ・タイプの個
々のビットは、上スイッチ（ＭＳＢ）、下スイッチ、左
スイッチ、右スイッチ、スイッチ＃１、スイッチ＃２、
スイッチ＃３、スイッチ＃４（ＬＳＢ）を表している。

【００９０】マウスやトラックボールなどの座標装置
は、装置タイプ３として報告される。ＩＤに続く最初の
バイトは、その装置用のボタン情報を報告するためのも
のである。最高８個のボタンを報告することができる。
次のバイトはデルタＸ値であり、次いでデルタＹ値が続
く。デルタＸとデルタＹの値は、最後に報告された装置
の位置に基づいている。アプリケーション・プログラム
は、必要があれば、この値を絶対座標に変換しなければ
ならない。最大の動きは２５５である。実際の動きが２
５５を超える場合、２つまたはそれ以上のメッセージが
送られる。これは、固定長メッセージである。

【００９１】タッチパッドは装置タイプ４としてサポー
トされる。この装置タイプの他の装置としては、アナロ
グ・ジョイスティックが含まれる。ＩＤに続く最初のバ
イトは、ボタン情報を報告するために使用する。次のバ
イトは、絶対Ｘ位置を報告するために使用する。絶対Ｙ
位置はその次に続く。絶対Ｘ値と絶対Ｙ値は、それぞれ
１バイトであり、０〜２５５の範囲に制限される。これ
は、固定長メッセージである。

【００９２】タッチパッド・オーバーレイは、装置タイ
プ５として報告される。タッチパッド・オーバーレイ
は、タッチパッド内の６ビット・センサ１２４を使用し
て感知される。タッチパッドがオーバーレイの変化を感
知すると、メッセージが生成される。すべてのオーバー
レイ・コードはアプリケーション依存であるので、アプ
リケーション・プログラムはそれぞれのオーバーレイの
コードを認識しなければならない。このメッセージは、
固定長メッセージである。

【００９３】アクション・メッセージは、複数の装置タ
イプによって様々に生成することができるが、システム
とアプリケーション・プログラムによって同じように使
用され解釈されるような、事前定義済みの装置非依存機
能の共通セットを定義するために使用する。アクション
・メッセージは、可変長メッセージを使用して、装置タ
イプ６として報告される。この特定の実施例では、ＳＴ
ＡＲＴ（活動またはプロセスを開始する）、ＰＡＵＳＥ
（活動またはプロセスを休止する）、ＳＥＬＥＣＴ（複
数の事象またはアクションの１つを選択する）という３
つの装置非依存機能が定義され、このバイトの下位３ビ
ットに関連付けられている。これらの機能を報告するた
めにこれらのビットが設定される。他のすべてのビット
は、今後の使用のために予約され、ＣＰＵには０として
報告される。

【００９４】システム・パススルー・メッセージ・タイ
プは、事前に定義された装置タイプに適用されない装置
タイプを処理するために使用する。メッセージ・タイプ
１４を使用する。これは、可変長メッセージである。デ
ータの定義は装置依存であり、アプリケーション固有で
ある。それぞれのアプリケーションは、このタイプのメ
ッセージを必要な機能に変換しなければならない。

【００９５】それぞれの装置からの最初のメッセージは
装置タイプ１５である。これは、ある装置が入力メッセ
ージを送信することをシステムに通知するために使用す
る。このメッセージは、入力を報告するために使用する
今後の装置タイプも定義する。これは、可変長メッセー
ジである。

【００９６】システム・パワーアップ時および５０ｍｓ
間隔ごとに、入出力補助プロセッサはカートリッジおよ
び拡張センス線を走査し、その構成を判定してシステム
に警告し、構成バイトをＣＰＵに送る。これは、パワー
アップ時にＣＰＵが入出力補助プロセッサから受け取る
最初のバイトである。入出力補助プロセッサは、変更が
感知されるとモジュール構成割込みのみを生成するの
で、カートリッジ状況が変化すると、システム・リセッ
トが行われ、それにより、入出力補助プロセッサは別の
構成バイトをＣＰＵに送ることになる。送られるバイト
に設定された該当ビットは、関連項目の存在を示すため
に設定される。すなわち、ビット０はカートリッジ１に
対応し、ビット１はカートリッジ２に対応し、ビット２
は任意選択のＣＤドライブに対応する。残りのビットは
０に設定される。

【００９７】さらに、ＣＰＵは、入出力補助プロセッサ
３６に情報を書き込むことにより、シリアル・リンク２
２を介して入出力装置にデータを伝送することができ
る。データ・バイトは、各バイトの前に０３Ｈというバ
イトが付いた状態で入出力ポートＡＳ０に書き込まれ
る。入出力補助プロセッサはこれらのバイトを入出力装
置に書き込む。この機能は、たとえば、プリンタ（図示
せず）などにデータを送信するために使用する。

【００９８】本発明の入出力装置１８へのインタフェー
スの取り方も簡単である。システムＢＩＯＳからＣＰＵ
３０上で実行される割込みハンドラは、入出力補助プロ
セッサ３６を介して入力装置からデータを受け取る。割
込みハンドラは単に、入出力補助プロセッサ３６から伝
送されたものをメモリ３３に入れるだけである。ＣＰＵ
３０上で実行されるアプリケーション・プログラムは、
ソフトウェア割込みにより定期的にオペレーティング・
システムＢＩＯＳをポーリングし、入力が受け取られた
かどうかを判定する。受け取られた場合、その入力は、
ソフトウェア割込みに対する応答としてオペレーティン
グ・システムによってアプリケーション・プログラムに
連絡される。

【００９９】次に図７〜図９および図１４を参照する
と、操作中、個人は表面２１６上に座り、クロス部材２
０８またはハンドル部材２１０および２１２のいずれか
を握るはずである。その個人の身体の大きい部分（たと
えば、胴）または身体の複数の部分（たとえば、腕や
肩）の動作により、立上り部材２００の位置の変位が発
生する。この位置の変位は、位置センサ２２２〜２３６
によって感知されるはずである。方向決定回路３０２
は、位置センサ２２２〜２３６によって生成されたアナ
ログ信号を方向タイプ・データ・メッセージに変換し、
そのデータ・メッセージをインタフェース回路３００が
コンピュータ・システム１２に伝送して、実行中のアプ
リケーションによって解釈する。

【０１００】本発明の実施例の説明によって本発明を例
示し、その実施例についてかなり詳細に説明してきた
が、特許請求の範囲の範囲をこのような詳細説明に制限
または限定することは出願人の意図ではない。当業者に
は、それ以外の利点および変更態様が容易に明らかにな
るはずである。たとえば、様々なクロス部材２０８およ
び２４０〜２４４と触覚球体２４６とをアクセサリ状の
性質のものにして、立上り部材２００から取外し可能に
したり、あるいは動作を感知するためにひずみ計センサ
の代わりに、オプトエレクトロニクス・スイッチまたは
ディジタル・スイッチを使用することもできる。このた
め、より広範囲の態様における本発明は、図示し説明し
てきた具体的な詳細説明、典型的な装置および方法、具
体例には限定されない。したがって、出願人の一般的な
発明概念の主旨または範囲を逸脱せずに、このような詳
細説明から離脱することができる。

【０１０１】まとめとして、本発明の構成に関して以下
の事項を開示する。

【０１０２】（１）（ａ）人間による着座目的の使用に
対応できるだけの十分なサイズを有する剛性支持部材
と、（ｂ）垂直の高さと内部空間とを有し、前記垂直の
高さが個人の座高に近い立上り部材と、（ｃ）前記立上
り部材を前記剛性支持部材に接続するための接続装置
と、（ｄ）前記立上り部材と物理的に連絡している変換
装置であって、前記立上り部材の動作を感知し、前記立
上り部材の動作を典型的な電気信号の形でコンピュータ
に伝達するための変換装置と、（ｅ）前記立上り部材の
前記内部空間と物理的に連絡している弾性装置であっ
て、前記立上り部材が外部の力を受けないときに前記立
上り部材を前記剛性支持部材に対して所定の位置に維持
するための弾性装置とを備えることを特徴とする入力装
置。（２）前記立上り部材が、左右対称本体とまっすぐなク
ロス部材とを備えることを特徴とする、上記（１）に記
載の入力装置。（３）前記立上り部材が、左右対称本体と向斜クロス部
材とを備えることを特徴とする、上記（１）に記載の入
力装置。（４）前記立上り部材が、前記まっすぐなクロス部材お
よび前記左右対称本体と物理的に連絡している旋回接続
装置をさらに備えることを特徴とする、上記（２）に記
載の入力装置。（５）前記立上り部材が、左右対称本体と、前記左右対
称本体と物理的に連絡し、前記変換装置と回路連絡して
いる触覚球体とをさらに備えることを特徴とする、上記
（１）に記載の入力装置。（６）前記立上り部材が、前記向斜クロス部材および前
記左右対称本体と物理的に連絡している旋回接続装置を
さらに備えることを特徴とする、上記（３）に記載の入
力装置。（７）前記立上り部材が、前記まっすぐなクロス部材と
物理的に連絡しているハンドル部材をさらに備えること
を特徴とする、上記（２）に記載の入力装置。（８）前記立上り部材が、前記向斜クロス部材と物理的
に連絡しているハンドル部材をさらに備えることを特徴
とする、上記（３）に記載の入力装置。（９）（ａ）中央演算処理装置（ＣＰＵ）と、（ｂ）前
記ＣＰＵと回路連絡しているメモリ回路と、（ｃ）前記
ＣＰＵおよびメモリと回路連絡している、ビデオ・ディ
スプレイ装置上に表示される視覚イメージに対応する電
気信号を生成するためのビデオ回路と、（ｄ）前記ＣＰ
Ｕと回路連絡している、外部装置から前記ＣＰＵへ信号
をインタフェースするための周辺装置インタフェース回
路と、（ｅ）人間による着座目的の使用に対応できるだ
けの十分なサイズを有する剛性支持部材と、（ｆ）垂直
の高さと内部空間とを有し、前記垂直の高さが個人の座
高に近い立上り部材と、（ｇ）前記立上り部材を前記剛
性支持部材に接続するための接続装置と、（ｈ）前記立
上り部材と物理的に連絡している、前記立上り部材の動
作を感知し、前記立上りの動作を典型的な電気信号の形
でコンピュータに伝達するための変換装置と、（ｉ）前
記立上り部材の前記内部空間と物理的に連絡している、
前記立上り部材が外部の力を受けないときに前記立上り
部材を前記剛性支持部材に対して所定の位置に維持する
ための弾性装置とを備えることを特徴とするコンピュー
タ・システム。（１０）前記立上り部材が、左右対称本体とまっすぐな
クロス部材とを備えることを特徴とする、上記（９）に
記載のコンピュータ・システム。（１１）前記立上り部材が、左右対称本体と向斜クロス
部材とを備えることを特徴とする、上記（９）に記載の
コンピュータ・システム。（１２）前記立上り部材が、前記まっすぐなクロス部材
および前記左右対称本体と物理的に連絡している旋回接
続装置をさらに備えることを特徴とする、上記（１０）
に記載のコンピュータ・システム。（１３）前記立上り部材が、左右対称本体と、前記左右
対称本体と物理的に連絡し、前記変換装置と回路連絡し
ている触覚球体とをさらに備えることを特徴とする、上
記（９）に記載のコンピュータ・システム。（１４）前記立上り部材が、前記向斜クロス部材および
前記左右対称本体と物理的に連絡している旋回接続装置
をさらに備えることを特徴とする、上記（１１）に記載
のコンピュータ・システム。（１５）前記立上り部材が、前記まっすぐなクロス部材
と物理的に連絡しているハンドル部材をさらに備えるこ
とを特徴とする、上記（１０）に記載のコンピュータ・
システム。（１６）前記立上り部材が、前記向斜クロス部材と物理
的に連絡しているハンドル部材をさらに備えることを特
徴とする、上記（１１）に記載のコンピュータ・システ
ム。（１７）（ａ）人間による着座目的の使用に対応できる
だけの十分なサイズを有し、湾曲した外部ハウジングを
有する剛性支持部材と、（ｂ）左右対称本体部分と、垂
直の高さと、内部空間とを有し、前記垂直の高さが個人
の座高に近い立上り部材と、（ｃ）前記立上り部材を前
記剛性支持部材に接続するための接続装置と、（ｄ）前
記立上り部材と物理的に連絡している、前記立上り部材
の動作を感知し、前記立上りの動作を典型的な電気信号
の形でコンピュータに伝達するための変換装置と、
（ｅ）前記立上り部材と物理的に連絡している、前記立
上り部材が外部の力を受けないときに前記立上り部材を
前記剛性支持部材に対して所定の位置に維持するための
弾性装置とを備えることを特徴とする入力装置。（１８）前記立上り部材が、左右対称本体とまっすぐな
クロス部材とを備えることを特徴とする、上記（１７）
に記載の入力装置。（１９）前記立上り部材が、左右対称本体と向斜クロス
部材とを備えることを特徴とする、上記（１７）に記載
の入力装置。（２０）前記立上り部材が、左右対称本体と、前記左右
対称本体と物理的に連絡し、前記変換装置と回路連絡し
ている触覚球体とをさらに備えることを特徴とする、上
記（１７）に記載の入力装置。

【図面の簡単な説明】

【図１】本発明のシステムの全体的なレイアウトを示す
ブロック図である。

【図２】本発明のシステムの全体的なレイアウトを示す
ブロック図である。

【図３】本発明のシステムで使用するビデオ・ディジタ
ル・アナログ変換器の細部を示す概略図である。

【図４】本発明の入力装置の平面図である。

【図５】本発明の入力装置の側面図である。

【図６】本発明の入力装置の内部構造を示す、図４から
取り出した断面図である。

【図７】本発明の入力装置の立上り部材の内部構造を示
す、図５から取り出した断面図である。

【図８】本発明の入力装置の複数の位置センサの位置を
示す、図７から取り出した断面図である。

【図９】本発明の入力装置の図示の実施例の斜視図であ
る。

【図１０】本発明の入力装置の代替実施例の斜視図であ
る。

【図１１】本発明の入力装置の代替実施例の斜視図であ
る。

【図１２】本発明の入力装置の代替実施例の斜視図であ
る。

【図１３】本発明の入力装置の代替実施例の斜視図であ
る。

【図１４】本発明の入力装置の電気回路を示すブロック
図である。

【符号の説明】

１０コンピュータ・システム１２データ処理ユニット１４プログラム・カートリッジ１６標準のテレビ受像機（ＴＶ）１８入力装置２２シリアル・データ・リンク２４ＲＦビデオ線２６エッジ・カード・コネクタ２８カートリッジ・コネクタ３０中央演算処理装置（ＣＰＵ）３１ＳＹＳＴＥＭバス３２オーディオ／ビデオ（Ａ／Ｖ）制御装置／補助プ
ロセッサ３３システム・メモリ３４ＳＹＳＴＥＭバス３６入出力補助プロセッサ３８追加回路３９拡張コネクタ４０ＲＯＭ４２デコーダ２００立上り部材

───────────────────────────────────────────────────── フロントページの続き (72)発明者ジェームズ・リー・コームズアメリカ合衆国27511 ノースカロライナ州ケアリーカムデン・ブランチ・ドライブ 100 (72)発明者エリザベス・ビー・エヌ・サンダースアメリカ合衆国43214 オハイオ州コロンバスオークランド・パーク・アベニュー 183 (72)発明者ジェームズ・アラン・ストロスマンアメリカ合衆国40509 ケンタッキー州レキシントンフェザント・ラン・ロード 3664

Claims

【特許請求の範囲】

【請求項１】（ａ）人間による着座目的の使用に対応で
きるだけの十分なサイズを有する剛性支持部材と、（ｂ）垂直の高さと内部空間とを有し、前記垂直の高さ
が個人の座高に近い立上り部材と、（ｃ）前記立上り部材を前記剛性支持部材に接続するた
めの接続装置と、（ｄ）前記立上り部材と物理的に連絡している変換装置
であって、前記立上り部材の動作を感知し、前記立上り
部材の動作を典型的な電気信号の形でコンピュータに伝
達するための変換装置と、（ｅ）前記立上り部材の前記内部空間と物理的に連絡し
ている弾性装置であって、前記立上り部材が外部の力を
受けないときに前記立上り部材を前記剛性支持部材に対
して所定の位置に維持するための弾性装置とを備えるこ
とを特徴とする入力装置。
【請求項２】前記立上り部材が、左右対称本体とまっす
ぐなクロス部材とを備えることを特徴とする、請求項１
に記載の入力装置。
【請求項３】前記立上り部材が、左右対称本体と向斜ク
ロス部材とを備えることを特徴とする、請求項１に記載
の入力装置。
【請求項４】前記立上り部材が、前記まっすぐなクロス
部材および前記左右対称本体と物理的に連絡している旋
回接続装置をさらに備えることを特徴とする、請求項２
に記載の入力装置。
【請求項５】前記立上り部材が、左右対称本体と、前記
左右対称本体と物理的に連絡し、前記変換装置と回路連
絡している触覚球体とをさらに備えることを特徴とす
る、請求項１に記載の入力装置。
【請求項６】前記立上り部材が、前記向斜クロス部材お
よび前記左右対称本体と物理的に連絡している旋回接続
装置をさらに備えることを特徴とする、請求項３に記載
の入力装置。
【請求項７】前記立上り部材が、前記まっすぐなクロス
部材と物理的に連絡しているハンドル部材をさらに備え
ることを特徴とする、請求項２に記載の入力装置。
【請求項８】前記立上り部材が、前記向斜クロス部材と
物理的に連絡しているハンドル部材をさらに備えること
を特徴とする、請求項３に記載の入力装置。
【請求項９】（ａ）中央演算処理装置（ＣＰＵ）と、（ｂ）前記ＣＰＵと回路連絡しているメモリ回路と、（ｃ）前記ＣＰＵおよびメモリと回路連絡している、ビ
デオ・ディスプレイ装置上に表示される視覚イメージに
対応する電気信号を生成するためのビデオ回路と、（ｄ）前記ＣＰＵと回路連絡している、外部装置から前
記ＣＰＵへ信号をインタフェースするための周辺装置イ
ンタフェース回路と、（ｅ）人間による着座目的の使用に対応できるだけの十
分なサイズを有する剛性支持部材と、（ｆ）垂直の高さと内部空間とを有し、前記垂直の高さ
が個人の座高に近い立上り部材と、（ｇ）前記立上り部材を前記剛性支持部材に接続するた
めの接続装置と、（ｈ）前記立上り部材と物理的に連絡している、前記立
上り部材の動作を感知し、前記立上りの動作を典型的な
電気信号の形でコンピュータに伝達するための変換装置
と、（ｉ）前記立上り部材の前記内部空間と物理的に連絡し
ている、前記立上り部材が外部の力を受けないときに前
記立上り部材を前記剛性支持部材に対して所定の位置に
維持するための弾性装置とを備えることを特徴とするコ
ンピュータ・システム。
【請求項１０】前記立上り部材が、左右対称本体とまっ
すぐなクロス部材とを備えることを特徴とする、請求項
９に記載のコンピュータ・システム。
【請求項１１】前記立上り部材が、左右対称本体と向斜
クロス部材とを備えることを特徴とする、請求項９に記
載のコンピュータ・システム。
【請求項１２】前記立上り部材が、前記まっすぐなクロ
ス部材および前記左右対称本体と物理的に連絡している
旋回接続装置をさらに備えることを特徴とする、請求項
１０に記載のコンピュータ・システム。
【請求項１３】前記立上り部材が、左右対称本体と、前
記左右対称本体と物理的に連絡し、前記変換装置と回路
連絡している触覚球体とをさらに備えることを特徴とす
る、請求項９に記載のコンピュータ・システム。
【請求項１４】前記立上り部材が、前記向斜クロス部材
および前記左右対称本体と物理的に連絡している旋回接
続装置をさらに備えることを特徴とする、請求項１１に
記載のコンピュータ・システム。
【請求項１５】前記立上り部材が、前記まっすぐなクロ
ス部材と物理的に連絡しているハンドル部材をさらに備
えることを特徴とする、請求項１０に記載のコンピュー
タ・システム。
【請求項１６】前記立上り部材が、前記向斜クロス部材
と物理的に連絡しているハンドル部材をさらに備えるこ
とを特徴とする、請求項１１に記載のコンピュータ・シ
ステム。
【請求項１７】（ａ）人間による着座目的の使用に対応
できるだけの十分なサイズを有し、湾曲した外部ハウジ
ングを有する剛性支持部材と、（ｂ）左右対称本体部分と、垂直の高さと、内部空間と
を有し、前記垂直の高さが個人の座高に近い立上り部材
と、（ｃ）前記立上り部材を前記剛性支持部材に接続するた
めの接続装置と、（ｄ）前記立上り部材と物理的に連絡している、前記立
上り部材の動作を感知し、前記立上りの動作を典型的な
電気信号の形でコンピュータに伝達するための変換装置
と、（ｅ）前記立上り部材と物理的に連絡している、前記立
上り部材が外部の力を受けないときに前記立上り部材を
前記剛性支持部材に対して所定の位置に維持するための
弾性装置とを備えることを特徴とする入力装置。
【請求項１８】前記立上り部材が、左右対称本体とまっ
すぐなクロス部材とを備えることを特徴とする、請求項
１７に記載の入力装置。
【請求項１９】前記立上り部材が、左右対称本体と向斜
クロス部材とを備えることを特徴とする、請求項１７に
記載の入力装置。
【請求項２０】前記立上り部材が、左右対称本体と、前
記左右対称本体と物理的に連絡し、前記変換装置と回路
連絡している触覚球体とをさらに備えることを特徴とす
る、請求項１７に記載の入力装置。