JPH09121015A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH09121015A
JPH09121015A JP7300642A JP30064295A JPH09121015A JP H09121015 A JPH09121015 A JP H09121015A JP 7300642 A JP7300642 A JP 7300642A JP 30064295 A JP30064295 A JP 30064295A JP H09121015 A JPH09121015 A JP H09121015A
Authority
JP
Japan
Prior art keywords
wiring board
semiconductor device
mounting
printed wiring
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7300642A
Other languages
English (en)
Inventor
Kazumi Hayashi
和美 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP7300642A priority Critical patent/JPH09121015A/ja
Publication of JPH09121015A publication Critical patent/JPH09121015A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/303Assembling printed circuits with electric components, e.g. with resistors with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/536Shapes of wire connectors the connected ends being ball-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/5363Shapes of wire connectors the connected ends being wedge-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 表面実装タイプの垂直実装パッケージを提供
する。 【解決手段】 垂直実装パッケージ18は樹脂封止体1
4の細長い長方形の下面から下方に引き出された複数本
のアウタリード4を備えており、各アウタリード4は樹
脂封止体14の下面に対し直角かつ同一平面内に含まれ
るように屈曲されて半田付け実装部4aを形成され、樹
脂封止体14には半田付け実装部4a群を含む面に一致
された下面16を有する接触面部15が形成されてい
る。 【効果】 アウタリードの半田付け実装部がプリント配
線基板の各ランドに当接されると、樹脂封止体の接触面
部下面はプリント配線基板の上面に当接する状態になる
ため、垂直実装パッケージはプリント配線基板に接触面
部で接着でき、パッケージがプリント配線基板に対し傾
いたり倒れたりするのを防止できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置、特
に、パッケージが実装基板の実装面に対して垂直に配置
されて表面実装される半導体装置に関し、例えば、メモ
リーのように高密度実装が要求される半導体装置に利用
して有効な技術に関する。
【0002】
【従来の技術】高密度実装の究極は三次元実装である。
プリント配線基板の上にQFP・ICやSOP・ICを
平面状に敷き詰めても高い実装密度は得られない。垂直
方向の空間を利用する方法にはプリント配線基板に半導
体装置を立てて並べる方法がある。プリント配線基板に
垂直に立てる形態のパッケージには、シングル・インラ
イン・パッケージや、ジップ・インライン・パッケージ
があるが、これらは挿入タイプのパッケージである。
【0003】これに対して、表面実装タイプの垂直実装
パッケージが開発されている。従来のこの種のパッケー
ジとして、バーチカル・サーフェイス・マウント・パッ
ケージ(以下、VSMPという。)が提案されている。
このVSMPはシン・スモール・アウトライン・パッケ
ージ(TSOP)のような薄形パッケージを端からアウ
タリードを引き出してプリント配線基板の上に直接垂直
に立てるものであり、アウタリードを下面に集めてL字
形状に折り曲げ、かつ、下面の両端部にパッケージを直
立させる支持用リードを突設した構造である。
【0004】なお、VSMPを述べてある例としては、
株式会社日経BP社1993年5月31日発行「実践講
座VLSIパッケージング技術(下)」P179〜P1
81、がある。
【0005】
【発明が解決しようとする課題】前記した従来のVSM
Pにおいては、リフロー半田付け処理によってプリント
配線基板に垂直実装する前に、アウタリード群および支
持用リードをプリント配線基板に半田ペースト等によっ
て仮接着されることになるが、この仮接着した状態にお
ける接着力が不足するため、VSMPのプリント配線基
板に対する垂直配置状態が不安定になり、垂直実装の半
田付け状態に不良が発生するという問題点がある。
【0006】本発明の目的は、確実に適正な垂直実装を
確保することができる表面実装タイプの垂直実装パッケ
ージを備えた半導体装置を提供することにある。
【0007】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0008】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。
【0009】すなわち、樹脂封止体と樹脂封止体から外
部に引き出された複数本のアウタリードとを備えている
パッケージが実装基板の実装面に対して垂直に配置され
て表面実装される半導体装置において、前記各アウタリ
ードは前記樹脂封止体からの引き出し方向に対して直角
に、かつ、同一平面内に含まれるようにそれぞれ屈曲さ
れて半田付け実装部を形成されており、前記樹脂封止体
におけるアウタリード群の引き出し側端面の一部は半田
付け実装部群を含む面に一致されて接触面部を形成され
ていることを特徴とする。
【0010】
【作用】前記した半導体装置がプリント配線基板に垂直
に配置されて表面実装されるに際して、各アウタリード
の半田付け実装部がプリント配線基板の各ランドに整合
されて当接されると、樹脂封止体の接触面部はプリント
配線基板の対向面に当接する状態になるため、この接触
面部とプリント配線基板の対向面間に接着材層を介在さ
せることにより、半導体装置はプリント配線基板に接触
面部によって強力に接着させることができる。この接着
状態によって半導体装置はプリント配線基板に確実に固
定されるため、半導体装置がプリント配線基板に対して
傾いたり、倒れたりするのを確実に防止することがで
き、その結果、各アウタリードの半田付け実装部はプリ
ント配線基板の各ランドに適正にリフロー半田付け処理
されることになる。
【0011】
【発明の実施の形態】図1は本発明の一実施形態である
半導体装置の実装状態を示しており(a)は外観斜視
図、(b)は(a)のb−b線に沿う側面断面図であ
る。図2はその半導体装置の製造方法におけるペレット
およびワイヤ・ボンディング工程後を示しており、
(a)は一部省略平面図、(b)は(a)のb−b矢視
断面図である。図3は同じく樹脂封止体成形工程を示す
縦断面図、図4はその成形後を示しており、(a)は一
部省略一部切断平面図、(b)は(a)のb−b矢視断
面図である。図5は同じくアウタリードの成形工程を示
しており、(a)は成形前の正面図、(b)は成形後の
正面図である。
【0012】本実施形態において、本発明に係る半導体
装置は表面実装タイプの垂直実装パッケージ(以下、パ
ッケージという。)18を備えている半導体装置19と
して構成されている。このパッケージ18は長方形の平
盤形状に成形された樹脂封止体14と、樹脂封止体14
の細長い一側面(以下、下面とする。)から外部に引き
出された複数本のアウタリード4とを備えており、この
パッケージ18がプリント配線基板51の実装面(以
下、上面とする。)に対して垂直に配置されて表面実装
されるように構成されている。樹脂封止体14の内部に
は半導体集積回路が作り込まれている半導体ペレット
(以下、ペレットという。)9と、各アウタリード4に
それぞれ一体的に連結されているインナリード5と、ペ
レット9の各電極パッド9aとインナリード5とに橋絡
されているボンディングワイヤ12とが樹脂封止されて
いる。
【0013】各アウタリード4は樹脂封止体14からの
引き出し方向に対して直角に、かつ、同一平面内に含ま
れるようにそれぞれ屈曲されて半田付け実装部4aを形
成されており、樹脂封止体14におけるアウタリード4
群の引き出し側端面(下面)の一部は半田付け実装部4
a群を含む面に一致されて接触面部15を形成されてい
る。
【0014】以下、この半導体装置の構成の詳細をその
製造方法を追って説明する。本実施形態において、この
半導体装置の製造方法には、図2に示されている多連リ
ードフレーム1が使用されており、この多連リードフレ
ーム1は多連リードフレーム成形工程によって製作され
て準備される。この多連リードフレーム1は鉄−ニッケ
ル合金や燐青銅等の導電性の良好な材料からなる薄板が
用いられて、打ち抜きプレス加工またはエッチング加工
等のような適当な手段により一体成形されている。多連
リードフレーム1の表面には銀(Ag)等を用いためっ
き処理が、後述するワイヤボンディングが適正に実施さ
れるように部分的または全体的に施されている(図示せ
ず)。この多連リードフレーム1には複数の単位リード
フレーム2が横方向に1列に並設されている。原則とし
て、説明および図示は一単位についてのみ行われてい
る。
【0015】単位リードフレーム2は位置決め孔3aが
開設されている細長い平板形状の外枠(フレーム)3を
備えており、外枠3の一方の長辺にはアウタリード4が
複数本、長手方向に等間隔を置かれて直角に突設されて
いる。各アウタリード4の先端には各インナリード5が
それぞれ一体的に連設されている。複数本のアウタリー
ド4のうち両端のアウタリード4にはバスバー6がそれ
ぞれ連結されており、バスバー6は信号伝達用のインナ
リード5群を迂回するようにコ字形状に配線されてい
る。アウタリード4におけるインナリード5およびバス
バー6との接続部分にはダムバー7が、隣合うアウタリ
ード4、4間に架設されており、ダムバー7は樹脂封止
体の成形時にレジンの流れをせき止める役目を果たし得
るように構成されている。
【0016】以上の構成に係る多連リードフレーム1に
はペレット9が図2に示されているようにボンディング
される。ペレット9は半導体装置の製造工程における所
謂前工程において、半導体ウエハの状態で半導体素子を
含む集積回路を作り込まれ、ダイシング工程において長
方形の平板形状に分断されている。ペレット9の半導体
素子を含む集積回路を作り込まれた側の主面(以下、第
1主面という。)は、パッシベーション膜10によって
被覆されており、パッシベーション膜10の上には絶縁
シート11が接着されている。ペレット9は絶縁シート
11の上に単位リードフレーム2の一主面を当接されて
接着材層(図示せず)によって接着されることにより、
多連リードフレーム1にペレットボンディングされる。
この状態で、各インナリード5の先端部分はペレット9
の等間隔を置いて直交するように配設されており、ま
た、バスバー6はペレット9の第1主面に配列された電
極パッド9aを挟んでインナリード5群の反対脇に配線
されている。
【0017】続いて、図2に示されているように、ペレ
ット9と単位リードフレーム2との間にはワイヤボンデ
ィング作業が実施される。すなわち、ペレット9の電極
パッド9aとインナリード5の先端部分との間、およ
び、電極パッド9aとバスバー6の対向位置との間には
ボンディングワイヤ12が、超音波熱圧着式ワイヤボン
ディング装置等の適当なワイヤボンディング装置(図示
せず)が使用されることにより、その両端部をそれぞれ
ボンディングされて橋絡される。これにより、ペレット
9に作り込まれている集積回路は電極パッド9a、ボン
ディングワイヤ12、インナリード5、バスバー6およ
びアウタリード4を介して電気的に外部に引き出される
ことになる。
【0018】以上のようにしてペレットおよびワイヤ・
ボンディングされた図2に示されている組立品13に
は、図3に示されているトランスファ成形装置20を使
用されて、接着力を高める接触面部15を有した樹脂封
止体14が図4に示されているように成形される。
【0019】図3に示されているトランスファ成形装置
20はシリンダ装置(図示せず)によって互いに型締め
される一対の上型21、下型22を備えており、上型2
1と下型22との合わせ面には上型キャビティー凹部2
3aと、下型キャビティー凹部23bとが互いに協働し
て長方形平板形状のキャビティー23を形成するように
複数組(1組のみが図示されている。)没設されてい
る。本実施形態において、下型キャビティー凹部23b
は上型キャビティー凹部23aの長方形穴形状よりも短
辺側が長い長方形の穴形状に形成されており、この余分
に大きいキャビティー部分によって接触面部15が長辺
全長にわたって一体的に成形されるようになっている。
【0020】上型21の合わせ面にはポット24が開設
されており、ポット24にはシリンダ装置(図示せず)
により進退されるプランジャ25が成形材料としての液
状の樹脂(以下、レジンという。)を送給し得るように
挿入されている。下型22の合わせ面にはカル26がポ
ット24との対向位置に配されて没設されているととも
に、複数条のランナ27がポット24にそれぞれ接続す
るように放射状に配されて没設されている。各ランナ2
7の他端部は下側キャビティー凹部23bにそれぞれ接
続されており、その接続部にはゲート28がレジンをキ
ャビティー23内に注入し得るように形成されている。
また、下型22の合わせ面には逃げ凹部29が多連リー
ドフレーム1の厚みを逃げ得るように、多連リードフレ
ーム1の外形よりも若干大きめの長方形で、その厚さと
略等しい寸法の一定深さに没設されている。
【0021】トランスファ成形に際して、組立品13は
下型22に没設されている逃げ凹部29内に収容され
る。これにより、単位リードフレーム2におけるダムバ
ー7の内周縁辺は下型キャビティー凹部23bの上型キ
ャビティー凹部23aから突き出た側の外周縁辺に沿っ
た状態になって、ダムを構成する状態になる。また、ペ
レット9、インナリード5群およびワイヤ12は下型キ
ャビティー凹部23b内に収容された状態になる。
【0022】次に、上型21と下型22とが型締めさ
れ、単位リードフレーム2におけるダムバー7よりも外
枠3側の部分が上型21と下型22との合わせ面間に挟
み込まれる。続いて、ポット24に投入されたタブレッ
ト(図示せず)を加熱溶融されて成るレジン30が、プ
ランジャ25によりポット24からランナ27およびゲ
ート28を通じて各キャビティー23に送給されて圧入
される。
【0023】注入後、レジン30が熱硬化されて樹脂封
止体14が成形されると、上型21および下型22は型
開きされるとともに、エジェクタ・ピン(図示せず)に
よって樹脂封止体14群が離型される。図4に示されて
いるように、離型された樹脂封止体14の内部にはペレ
ット9、インナリード5群およびワイヤ12群が樹脂封
止されている。この状態において、各アウタリード4の
ダムバー7よりも外枠3側の部分は接触面部15の下面
16から突出した状態になっており、各アウタリード4
のダムバー7よりもインナリード5側の部分は樹脂封止
体14における接触面部15の上型21との合わせ面に
対応する側面(以下、切欠側面という。)17において
露出した状態になっている。
【0024】樹脂封止体14を成形された半完成品とし
ての成形品は、図示しないリード切断工程において、各
単位リードフレーム毎に外枠3およびダムバー7を切り
落とされた後に、リード成形工程において、アウタリー
ド4を図5に示されているリード成形装置40によって
L字形状に屈曲される。
【0025】図5に示されているリード成形装置40は
上型41と下型42とを備えており、上型41および下
型42には樹脂封止体14を押さえる押さえ凹部43、
44が樹脂封止体14を収容し得るようにそれぞれ没設
されている。上型41、下型42の片脇には曲げローラ
45が垂直方向に上下動するように回転自在に軸架され
ており、曲げローラ45はアウタリード4に押接しなが
ら転動することにより、アウタリード4をL字形状に屈
曲するように構成されている。
【0026】次に、前記構成に係るリード成形装置40
によるアウタリード4の屈曲方法を説明する。
【0027】まず、図5(a)に示されているように、
樹脂封止体14は下型42の上面に形成された押さえ凹
部44内に配置される。この際、接触面部15の切欠側
面17が下向きにされて下型42の上面における押さえ
凹部44の外側部分に当接される。続いて、上型41と
下型42とが型締めされることにより、樹脂封止体14
が上下の押さえ凹部43、44によって押さえられる。
【0028】次いで、曲げローラ45が垂直下方向に移
動されると、曲げローラ45はアウタリード4を下方に
押し下げながらアウタリード4の外面を転動することに
より、図5(b)に示されているように、アウタリード
4を下型42の肩部を起点にしてL字形状に屈曲させ
る。このとき、切欠側面17が下型42の上面によって
押さえられているため、アウタリード4は適正にL字形
状に屈曲される状態になる。アウタリード4がL字形状
に屈曲されると、アウタリード4は切欠側面17に対し
て直角に突出した状態になり、半田付け実装部4aを形
成された状態になる。各半田付け実装部4aは同一の平
面内に揃った状態になっており、かつ、樹脂封止体14
の接触面部15における下面16と略同一の面を形成す
る状態になっている。
【0029】以上の製造方法によって図1に示されてい
る前記構成に係る表面実装タイプの垂直実装パッケージ
18を備えている半導体装置19が製造されたことにな
る。この半導体装置19は図1に示されているようにプ
リント配線基板51に垂直に立てられた状態で表面実装
される。
【0030】すなわち、プリント配線基板51にはラン
ド52が複数個、半導体装置19のパッケージ18にお
ける各アウタリード4に対応するように配されて略長方
形の薄板形状に形成されており、各ランド52には半田
ペースト(図示せず)が塗布されている。半導体装置1
9がプリント配線基板51に表面実装されるに際して、
プリント配線基板51の各ランド52にパッケージ18
の各アウタリード4が整合されて当接配置される。アウ
タリード4群がランド52群に当接されると、接触面部
15においてアウタリード4群と面一の接着面部下面1
6はプリント配線基板51の上面に当接した状態にな
る。そこで、この接触面部下面16とプリント配線基板
51の上面との間に接着材層53を介設することによ
り、接触面部下面16をプリント配線基板51の上面に
強力に接着することができるため、半導体装置19のパ
ッケージ18がプリント配線基板51に対して傾いた
り、倒れたりする事故を確実に防止することができる。
【0031】通例、表面実装形パッケージを備えた半導
体装置はプリント配線基板に半田ペーストによって仮接
着された状態で、リフロー半田付け処理される加熱炉等
に輸送されることが多い。SOP・ICやQFP・IC
等の水平実装パッケージにおいては、この輸送中にパッ
ケージがプリント配線基板に対して傾いたり、倒れたり
することは殆どない。ところが、表面実装タイプの垂直
実装パッケージを備えている半導体装置においては、プ
リント配線基板との接触面積が狭くしかも重心が高いた
め、輸送中の横方向の慣性力によって倒れたり傾いたり
する事故が発生し易い。
【0032】しかし、本実施形態においては、この接触
面部下面16とプリント配線基板51の上面との間に接
着材層53を介設することにより、接触面部下面16を
プリント配線基板51の上面に強力に接着することがで
きるため、表面実装タイプの垂直実装パッケージ18を
備えている半導体装置19であっても、垂直実装パッケ
ージ18がプリント配線基板51に対して傾いたり、倒
れたりする事故を確実に防止することができる。
【0033】そして、リフロー半田付け処理されると、
半導体装置19のパッケージ18における各アウタリー
ド4は半田付け実装部4aにおいて各ランド52に各半
田付け部54を適正かつそれぞれに均等に形成されるた
め、半導体装置19のパッケージ18はプリント配線基
板51に対して正確に垂直に表面実装された状態にな
る。
【0034】前記実施形態によれば次の効果が得られ
る。 (1) 表面実装タイプの垂直実装パッケージにおける
樹脂封止体にアウタリードの半田付け実装部と面一の下
面を有する接触面部を突設することにより、アウタリー
ド群とランド群との半田ペーストによる仮接着状態にお
いて、接触面部下面とプリント配線基板上面とによって
仮接着力を補うことができるため、表面実装タイプの垂
直実装パッケージを備えている半導体装置であっても、
垂直実装パッケージがプリント配線基板に対して傾いた
り、倒れたりする事故を確実に防止することができる。
【0035】(2) 表面実装タイプの垂直実装パッケ
ージを備えている半導体装置をプリント配線基板に確実
に垂直に表面実装させることにより、三次元実装を実現
することができるため、実装密度を飛躍的に高めること
ができる。
【0036】図6は本発明の実施形態2である半導体装
置を示しており、(a)は外観斜視図、(b)は底面図
である。
【0037】本実施形態2が前記実施形態1と異なる点
は、各アウタリード4の半田付け実装部4aと、樹脂封
止体14の接触面部15が交互に向きを換えられて互い
に千鳥状に配置されている点である。
【0038】本実施形態2においても、接触面部15の
下面16によってアウタリード4の半田付け実装部4a
のランド52との半田ペーストによる仮接着力の不足分
を補うことができるため、垂直実装パッケージ18の傾
きや倒れ等の事故を未然に防止することができる。
【0039】図7は本発明の実施形態3である半導体装
置の実装状態を示しており、(a)は外観斜視図、
(b)は(a)のb−b線に沿う側面断面図である。
【0040】本実施形態3が前記実施形態1と異なる点
は、樹脂封止体14の接触面部15に接触面積増加部1
5aがアウタリード4の半田付け実装部4aと反対方向
に突出されて形成されている点である。
【0041】本実施形態3によれば、プリント配線基板
51との接触面積が増加されるため、垂直実装パッケー
ジ18の傾きや倒れ等の事故をより一層確実に防止する
ことができる。
【0042】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は前記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
【0043】例えば、ペレットはリードフレームにリー
ド・オン・チップ(LOC)構造にボンディングするに
限らず、タブやヘッダ等の基板にボンディングするよう
に構成してもよい。
【0044】垂直実装パッケージは接触面部の下面によ
ってプリント配線基板との接触面積を増加されることに
より、起立を維持し易くなるため、接触面部下面をプリ
ント配線基板の上面に接着層を介して接着しなくともよ
い。
【0045】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
【0046】表面実装タイプの垂直実装パッケージにお
ける樹脂封止体にアウタリードの半田付け実装部と面一
の下面を有する接触面部を突設することにより、アウタ
リード群とランド群との半田ペーストによる仮接着状態
において、接触面部下面とプリント配線基板上面とによ
って仮接着力を補うことができるため、表面実装タイプ
の垂直実装パッケージを備えている半導体装置であって
も、垂直実装パッケージがプリント配線基板に対して傾
いたり、倒れたりする事故を確実に防止することができ
る。
【図面の簡単な説明】
【図1】本発明の一実施形態である半導体装置の実装状
態を示しており(a)は外観斜視図、(b)は(a)の
b−b線に沿う側面断面図である。
【図2】その半導体装置の製造方法におけるペレットお
よびワイヤ・ボンディング工程後を示しており、(a)
は一部省略平面図、(b)は(a)のb−b矢視断面図
である。
【図3】樹脂封止体成形工程を示す縦断面図である。
【図4】その成形後を示しており、(a)は一部省略一
部切断平面図、(b)は(a)のb−b矢視断面図であ
る。
【図5】アウタリードの成形工程を示しており、(a)
は成形前の正面図、(b)は成形後の正面図である。
【図6】本発明の実施形態2である半導体装置を示して
おり、(a)は外観斜視図、(b)は底面図である。
【図7】本発明の実施形態3である半導体装置の実装状
態を示しており、(a)は外観斜視図、(b)は(a)
のb−b線に沿う側面断面図である。
【符号の説明】
1…多連リードフレーム、2…単位リードフレーム、3
…外枠(フレーム)、3a…位置決め孔、4…アウタリ
ード、4a…半田付け実装部、5…インナリード、6…
バスバー、7…ダムバー、9…ペレット、9a…電極パ
ッド、10…パッシベーション膜、11…絶縁シート、
12…ボンディングワイヤ、13…組立品、14…樹脂
封止体、15…接触面部、15a…接触面積増加部、1
6…下面、17…切欠側面、18…表面実装タイプの垂
直実装パッケージ、19…半導体装置、20…トランス
ファ成形装置、21…上型、22…下型、23…キャビ
ティー、23a…上型キャビティー凹部、23b…下型
キャビティー凹部、24…ポット、25…プランジャ、
26…カル、27…ランナ、28…ゲート、29…逃げ
凹部、30…レジン、40…リード成形装置、41…上
型、42…下型、43、44…押さえ凹部、45…曲げ
ローラ、51…プリント配線基板、52…ランド、53
…接着材層、54…半田付け部。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 樹脂封止体と樹脂封止体から外部に引き
    出された複数本のアウタリードとを備えているパッケー
    ジが実装基板の実装面に対して垂直に配置されて表面実
    装される半導体装置において、 前記各アウタリードは前記樹脂封止体からの引き出し方
    向に対して直角に、かつ、同一平面内に含まれるように
    それぞれ屈曲されて半田付け実装部を形成されており、
    前記樹脂封止体におけるアウタリード群の引き出し側端
    面の一部は半田付け実装部群を含む面に一致されて接触
    面部を形成されていることを特徴とする半導体装置。
  2. 【請求項2】 前記半田付け実装部および前記接触面部
    が交互に向きを換えられて互いに千鳥状に配置されてい
    ることを特徴とする請求項1に記載の半導体装置。
  3. 【請求項3】 前記接触面部が前記半田付け実装部と反
    対方向に突出された面積増加部を形成されていることを
    特徴とする請求項1に記載の半導体装置。
JP7300642A 1995-10-25 1995-10-25 半導体装置 Pending JPH09121015A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7300642A JPH09121015A (ja) 1995-10-25 1995-10-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7300642A JPH09121015A (ja) 1995-10-25 1995-10-25 半導体装置

Publications (1)

Publication Number Publication Date
JPH09121015A true JPH09121015A (ja) 1997-05-06

Family

ID=17887329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7300642A Pending JPH09121015A (ja) 1995-10-25 1995-10-25 半導体装置

Country Status (1)

Country Link
JP (1) JPH09121015A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100908299B1 (ko) * 2008-10-16 2009-07-17 (주)참빛 다이오드 패키지용 리드프레임 기판 및 이를 구비한다이오드 패키지
JP2012069780A (ja) * 2010-09-24 2012-04-05 Shindengen Electric Mfg Co Ltd 樹脂封止型半導体装置の製造方法、樹脂封止型半導体装置及び樹脂封止型半導体装置用のリードフレーム
US8692366B2 (en) 2010-09-30 2014-04-08 Analog Device, Inc. Apparatus and method for microelectromechanical systems device packaging
US8836132B2 (en) 2012-04-03 2014-09-16 Analog Devices, Inc. Vertical mount package and wafer level packaging therefor
US9475694B2 (en) 2013-01-14 2016-10-25 Analog Devices Global Two-axis vertical mount package assembly
US10629574B2 (en) 2016-10-27 2020-04-21 Analog Devices, Inc. Compact integrated device packages
US10697800B2 (en) 2016-11-04 2020-06-30 Analog Devices Global Multi-dimensional measurement using magnetic sensors and related systems, methods, and integrated circuits
US11628275B2 (en) 2018-01-31 2023-04-18 Analog Devices, Inc. Electronic devices
US11647678B2 (en) 2016-08-23 2023-05-09 Analog Devices International Unlimited Company Compact integrated device packages

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100908299B1 (ko) * 2008-10-16 2009-07-17 (주)참빛 다이오드 패키지용 리드프레임 기판 및 이를 구비한다이오드 패키지
JP2012069780A (ja) * 2010-09-24 2012-04-05 Shindengen Electric Mfg Co Ltd 樹脂封止型半導体装置の製造方法、樹脂封止型半導体装置及び樹脂封止型半導体装置用のリードフレーム
US8692366B2 (en) 2010-09-30 2014-04-08 Analog Device, Inc. Apparatus and method for microelectromechanical systems device packaging
US8836132B2 (en) 2012-04-03 2014-09-16 Analog Devices, Inc. Vertical mount package and wafer level packaging therefor
US9278851B2 (en) 2012-04-03 2016-03-08 Analog Devices, Inc. Vertical mount package and wafer level packaging therefor
US9475694B2 (en) 2013-01-14 2016-10-25 Analog Devices Global Two-axis vertical mount package assembly
US11647678B2 (en) 2016-08-23 2023-05-09 Analog Devices International Unlimited Company Compact integrated device packages
US10629574B2 (en) 2016-10-27 2020-04-21 Analog Devices, Inc. Compact integrated device packages
US10697800B2 (en) 2016-11-04 2020-06-30 Analog Devices Global Multi-dimensional measurement using magnetic sensors and related systems, methods, and integrated circuits
US11628275B2 (en) 2018-01-31 2023-04-18 Analog Devices, Inc. Electronic devices

Similar Documents

Publication Publication Date Title
JP2967344B2 (ja) 積層型半導体パッケージモジュール及び積層型半導体パッケージモジュールの製造方法
US6849949B1 (en) Thin stacked package
JP4352593B2 (ja) 樹脂封入型回路装置
US6130115A (en) Plastic encapsulated semiconductor device and method of manufacturing the same
US6630729B2 (en) Low-profile semiconductor package with strengthening structure
US7008824B2 (en) Method of fabricating mounted multiple semiconductor dies in a package
US5172214A (en) Leadless semiconductor device and method for making the same
KR100460063B1 (ko) 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조방법
JP2001094020A (ja) ストリップ形状のヒート・スプレッダを備えたフリップ・チップ・パッケージおよび製造方法
US20020113325A1 (en) Semiconductor package and mounting structure on substrate thereof and stack structure thereof
JP2001077232A (ja) 半導体装置およびその製造方法
US6657298B1 (en) Integrated circuit chip package having an internal lead
US20010008308A1 (en) Integrated circuit chip and method for fabricating the same
US6501160B1 (en) Semiconductor device and a method of manufacturing the same and a mount structure
JP2915282B2 (ja) プラスチックモールドした集積回路パッケージ
US20030197262A1 (en) Dual-chip integrated circuit package and method of manufacturing the same
US6617200B2 (en) System and method for fabricating a semiconductor device
JP3455685B2 (ja) 半導体装置の製造方法
US20040084757A1 (en) Micro leadframe package having oblique etching
JP2001077287A (ja) 半導体装置用リードフレーム
JP3482888B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP2001035961A (ja) 半導体装置及びその製造方法
JP2631520B2 (ja) 樹脂封止パッケージの成形方法
CN1738041A (zh) Qfn封装及其方法
JP2003273309A (ja) リードフレーム及び半導体装置並びにそれらの製造方法