JPH09128351A - 並列計算機における並列プロセススケジューリング方法および並列計算機用処理装置 - Google Patents
並列計算機における並列プロセススケジューリング方法および並列計算機用処理装置Info
- Publication number
- JPH09128351A JPH09128351A JP7281021A JP28102195A JPH09128351A JP H09128351 A JPH09128351 A JP H09128351A JP 7281021 A JP7281021 A JP 7281021A JP 28102195 A JP28102195 A JP 28102195A JP H09128351 A JPH09128351 A JP H09128351A
- Authority
- JP
- Japan
- Prior art keywords
- parallel
- value
- processing device
- synchronization
- parallel process
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/40—Transformation of program code
- G06F8/41—Compilation
- G06F8/45—Exploiting coarse grain parallelism in compilation, i.e. parallelism between groups of instructions
- G06F8/451—Code distribution
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】
【課題】 複数のＰＥを相互に通信可能に接続して構成
される並列計算機において、１つのジョブを２以上のＰ
Ｅによりステップ毎に同期させながら並列プロセスとし
て実行する際に、システムのスループット性能を低下さ
せない協調スケジューリングを実現する。 【解決手段】 実行中の並列プロセスが並列同期待ち状
態になると、不活性化機能４により当該並列プロセスを
不活性化してこの並列プロセスの割付を禁止し、割付機
能６により、実行可能な他のジョブのプロセスの割付を
行なう。この他のジョブの実行中に条件設定機能５によ
り設定された条件が満たされると、割込み生成機能７に
より、現在実行中の処理に対する割込み信号を生成し、
活性化機能８により、並列同期待ち状態であった並列プ
ロセスを活性化して、この並列プロセスの割付を再開す
るように構成する。
される並列計算機において、１つのジョブを２以上のＰ
Ｅによりステップ毎に同期させながら並列プロセスとし
て実行する際に、システムのスループット性能を低下さ
せない協調スケジューリングを実現する。 【解決手段】 実行中の並列プロセスが並列同期待ち状
態になると、不活性化機能４により当該並列プロセスを
不活性化してこの並列プロセスの割付を禁止し、割付機
能６により、実行可能な他のジョブのプロセスの割付を
行なう。この他のジョブの実行中に条件設定機能５によ
り設定された条件が満たされると、割込み生成機能７に
より、現在実行中の処理に対する割込み信号を生成し、
活性化機能８により、並列同期待ち状態であった並列プ
ロセスを活性化して、この並列プロセスの割付を再開す
るように構成する。
Description
【０００１】（目次） 発明の属する技術分野 従来の技術（図９〜図１２） 発明が解決しようとする課題（図１１，図１２） 課題を解決するための手段（図１） 発明の実施の形態 （ａ）本実施形態の並列計算機の説明（図２，図３） （ｂ）第１実施形態の並列計算機用処理装置の説明（図
４，図５） （ｃ）第２実施形態の並列計算機用処理装置の説明（図
６，図７） （ｄ）第３実施形態の並列計算機用処理装置の説明（図
８） 発明の効果
４，図５） （ｃ）第２実施形態の並列計算機用処理装置の説明（図
６，図７） （ｄ）第３実施形態の並列計算機用処理装置の説明（図
８） 発明の効果
【０００２】
【発明の属する技術分野】本発明は、複数の処理装置
〔以下、ＰＥ（Processor Element)という〕を相互に通
信可能に接続して構成される並列計算機において、ある
１つのジョブを２以上の処理装置によりステップ毎に同
期させながら並列プロセスとして実行する際に適用され
る並列プロセススケジューリング方法、および、この方
法を適用される処理装置に関し、特に、複数業務を複数
ＰＥにより並列的に行なう分散主記憶ＭＩＭＤ（Multip
le Instruction stream Multiple Data stream）型並列
計算機システムに用いて好適の技術に関する。
〔以下、ＰＥ（Processor Element)という〕を相互に通
信可能に接続して構成される並列計算機において、ある
１つのジョブを２以上の処理装置によりステップ毎に同
期させながら並列プロセスとして実行する際に適用され
る並列プロセススケジューリング方法、および、この方
法を適用される処理装置に関し、特に、複数業務を複数
ＰＥにより並列的に行なう分散主記憶ＭＩＭＤ（Multip
le Instruction stream Multiple Data stream）型並列
計算機システムに用いて好適の技術に関する。
【０００３】
【従来の技術】近年、例えば数値計算や画像処理等のよ
うに膨大なデータを高速に処理する必要性から、コンピ
ュータシステムの高速化や大容量化が要求されるてい
る。これに伴って、複数のＰＥをそなえて相互に通信を
行ないながら並列的に処理を行なう並列処理技術が研究
・開発されている。
うに膨大なデータを高速に処理する必要性から、コンピ
ュータシステムの高速化や大容量化が要求されるてい
る。これに伴って、複数のＰＥをそなえて相互に通信を
行ないながら並列的に処理を行なう並列処理技術が研究
・開発されている。
【０００４】一般に、並列計算機システムでは、例えば
図９に示すように、ｎ台のＰＥ（ＰＥ番号として＃０〜
＃ｎ−１が付与されているものとする）１０１が、通信
網としてのＰＥ間結合網１００を介して相互に通信可能
に接続されている。各ＰＥ１０１には、図１０に示すよ
うに、転送処理部１０２，命令処理部（ＣＰＵ）１０３
および主記憶１０４がそなえられている。
図９に示すように、ｎ台のＰＥ（ＰＥ番号として＃０〜
＃ｎ−１が付与されているものとする）１０１が、通信
網としてのＰＥ間結合網１００を介して相互に通信可能
に接続されている。各ＰＥ１０１には、図１０に示すよ
うに、転送処理部１０２，命令処理部（ＣＰＵ）１０３
および主記憶１０４がそなえられている。
【０００５】ここで、転送処理部１０２は、主記憶１０
４上のデータの送受信処理を行なうものであり、命令処
理部１０３は、ＰＥ１０１相互間の通信に際してプログ
ラム処理を行なうものである。なお、上述のように転送
処理部１０２と命令処理部１０３とを独立に設けること
により、命令処理部１０３の負荷とオーバヘッドとを削
減できるようになっている。また、転送処理部１０２
は、送信処理と受信処理とを同時並列的に行なえるよう
に構成され、これにより、データ転送速度とデータ転送
効率との向上をはかっている。
４上のデータの送受信処理を行なうものであり、命令処
理部１０３は、ＰＥ１０１相互間の通信に際してプログ
ラム処理を行なうものである。なお、上述のように転送
処理部１０２と命令処理部１０３とを独立に設けること
により、命令処理部１０３の負荷とオーバヘッドとを削
減できるようになっている。また、転送処理部１０２
は、送信処理と受信処理とを同時並列的に行なえるよう
に構成され、これにより、データ転送速度とデータ転送
効率との向上をはかっている。
【０００６】ところで、分散主記憶ＭＩＭＤ型並列計算
機システムにおいては、通常、１つのジョブは、複数の
異なるＰＥ１０１により並列的に処理されるプロセス
（以下、並列プロセスという）として実行されている。
このように実行されるジョブを並列ジョブと呼ぶ。さら
に、近年、複数の並列ジョブの多重実行機能や、並列ジ
ョブと非並列ジョブとの多重実行機能が要求されてい
る。
機システムにおいては、通常、１つのジョブは、複数の
異なるＰＥ１０１により並列的に処理されるプロセス
（以下、並列プロセスという）として実行されている。
このように実行されるジョブを並列ジョブと呼ぶ。さら
に、近年、複数の並列ジョブの多重実行機能や、並列ジ
ョブと非並列ジョブとの多重実行機能が要求されてい
る。
【０００７】システム内で複数の並列ジョブ（または、
並列ジョブと非並列ジョブと）が多重実行されている時
には、各ＰＥ１０１上でプロセスをスケジュールし、プ
ロセススイッチ（プロセスの切替）を行なう必要があ
る。このとき、複数のＰＥ１０１の相互間で協調するこ
となく並列プロセスをスケジュールすると、並列プロセ
スのミクロな実行時間差のために並列プロセスの同期待
ち時間が大きくなるという課題がある。この同期待ち時
間の増大を避けるためには、並列プロセスのスケジュー
リングでは、複数のＰＥ１０１の相互間で協調し合った
スケジューリング、即ち、ＰＥ間協調スケジューリング
を行なう必要がある。
並列ジョブと非並列ジョブと）が多重実行されている時
には、各ＰＥ１０１上でプロセスをスケジュールし、プ
ロセススイッチ（プロセスの切替）を行なう必要があ
る。このとき、複数のＰＥ１０１の相互間で協調するこ
となく並列プロセスをスケジュールすると、並列プロセ
スのミクロな実行時間差のために並列プロセスの同期待
ち時間が大きくなるという課題がある。この同期待ち時
間の増大を避けるためには、並列プロセスのスケジュー
リングでは、複数のＰＥ１０１の相互間で協調し合った
スケジューリング、即ち、ＰＥ間協調スケジューリング
を行なう必要がある。
【０００８】図１１は、システムで１つの並列ジョブの
みを実行している場合の一般的な並列プロセススケジュ
ーリングの例を示すもので、この図１１に示す例では、
１つのジョブが、５台のＰＥ１０１上で、それぞれプロ
セス番号０〜４を付された５つのプロセスとして並列的
に実行されており、各プロセスは、同期点１，２で示す
ように、ステップ毎に同期しながら実行されている。
みを実行している場合の一般的な並列プロセススケジュ
ーリングの例を示すもので、この図１１に示す例では、
１つのジョブが、５台のＰＥ１０１上で、それぞれプロ
セス番号０〜４を付された５つのプロセスとして並列的
に実行されており、各プロセスは、同期点１，２で示す
ように、ステップ毎に同期しながら実行されている。
【０００９】一方、図１２は、並列プロセスのＰＥ間協
調スケジューリングとしてギャングスケジューリングと
呼ばれる同期スケジューリングを行なった場合の例を示
すもので、この図１２に示す例でも、図１１に示した例
と同様、５台のＰＥ１０１上で、それぞれプロセス番号
０〜４を付された５つのプロセスとして並列的に実行さ
れており、各プロセスは、同期点１，２で示すように、
ステップ毎に同期しながら実行されている。
調スケジューリングとしてギャングスケジューリングと
呼ばれる同期スケジューリングを行なった場合の例を示
すもので、この図１２に示す例でも、図１１に示した例
と同様、５台のＰＥ１０１上で、それぞれプロセス番号
０〜４を付された５つのプロセスとして並列的に実行さ
れており、各プロセスは、同期点１，２で示すように、
ステップ毎に同期しながら実行されている。
【００１０】このギャングスケジューリングでは、ブロ
ードキャストされたプロセス切替指令を受信したこと、
または、ＰＥ１０１の相互間で同期した時計が予定時刻
になったことを契機にして、全ての並列プロセスが同時
に割り付けられる。例えば図１２に示す例では、タイム
スライス毎に、他の並列ジョブや非並列ジョブのプロセ
ス（図１２では図示省略）がディスパッチ（割付）され
る。
ードキャストされたプロセス切替指令を受信したこと、
または、ＰＥ１０１の相互間で同期した時計が予定時刻
になったことを契機にして、全ての並列プロセスが同時
に割り付けられる。例えば図１２に示す例では、タイム
スライス毎に、他の並列ジョブや非並列ジョブのプロセ
ス（図１２では図示省略）がディスパッチ（割付）され
る。
【００１１】このような同期スケジューリングによれ
ば、並列プロセスをプロセススイッチしたことに起因す
るプロセス間同期オーバヘッドの増大は起こらない。ま
た、図１１に示すようにシステムで並列ジョブが１つだ
け動作している場合に比べ、単位時間当たりで並列ジョ
ブの実行時間割合倍の性能向上を期待できる。なお、図
１１および図１２中、ｔは１タイムスライスであり、
“○”は各プロセスが並列同期待ち状態になった時点
（つまり、今回のステップで割り付けられた処理を完了
した時点）を示し、“●”は各プロセスを実行する各Ｐ
Ｅ１０１で並列同期（バリア）を検出した時点（つま
り、当該並列プロセスを実行する全てのＰＥ１０１が今
回のステップで割り付けられた処理を完了した時点）を
示している。
ば、並列プロセスをプロセススイッチしたことに起因す
るプロセス間同期オーバヘッドの増大は起こらない。ま
た、図１１に示すようにシステムで並列ジョブが１つだ
け動作している場合に比べ、単位時間当たりで並列ジョ
ブの実行時間割合倍の性能向上を期待できる。なお、図
１１および図１２中、ｔは１タイムスライスであり、
“○”は各プロセスが並列同期待ち状態になった時点
（つまり、今回のステップで割り付けられた処理を完了
した時点）を示し、“●”は各プロセスを実行する各Ｐ
Ｅ１０１で並列同期（バリア）を検出した時点（つま
り、当該並列プロセスを実行する全てのＰＥ１０１が今
回のステップで割り付けられた処理を完了した時点）を
示している。
【００１２】また、横方向の太線は、プロセスが実際に
実行されている期間を示し、横方向の細線は、プロセス
が並列同期待ち状態であることを示している。この細線
で示すように、従来、各プロセスは、並列同期待ち状態
で実際には何ら処理を行なわない状態であっても、並列
同期を検出するまで、各タイムスライスに対してディス
パッチ（割付）されている。
実行されている期間を示し、横方向の細線は、プロセス
が並列同期待ち状態であることを示している。この細線
で示すように、従来、各プロセスは、並列同期待ち状態
で実際には何ら処理を行なわない状態であっても、並列
同期を検出するまで、各タイムスライスに対してディス
パッチ（割付）されている。
【００１３】
【発明が解決しようとする課題】しかしながら、図１１
および図１２に示すいずれの並列プロセススケジューリ
ング手法でも、各プロセスは、並列同期待ち状態で実際
には何ら処理を行なわない状態であっても、並列同期を
検出するまで、各タイムスライスに対してディスパッチ
されている。
および図１２に示すいずれの並列プロセススケジューリ
ング手法でも、各プロセスは、並列同期待ち状態で実際
には何ら処理を行なわない状態であっても、並列同期を
検出するまで、各タイムスライスに対してディスパッチ
されている。
【００１４】従って、他に実行可能なプロセスが存在す
る場合でも、並列同期待ち状態の並列プロセスに対して
タイムスライスが与えられてしまい、各並列プロセスの
処理時間に差がある場合には、システム全体のスループ
ット性能を低下させるなどの課題があった。本発明は、
このような課題に鑑み創案されたもので、並列同期待ち
状態にある並列プロセスはディスパッチせず、代わりに
実行可能な他のジョブのプロセスをディスパッチできる
ようにして、システムのスループット性能を低下させな
い協調スケジューリングを実現した、並列計算機におけ
る並列プロセススケジューリング方法および並列計算機
用処理装置を提供することを目的とする。
る場合でも、並列同期待ち状態の並列プロセスに対して
タイムスライスが与えられてしまい、各並列プロセスの
処理時間に差がある場合には、システム全体のスループ
ット性能を低下させるなどの課題があった。本発明は、
このような課題に鑑み創案されたもので、並列同期待ち
状態にある並列プロセスはディスパッチせず、代わりに
実行可能な他のジョブのプロセスをディスパッチできる
ようにして、システムのスループット性能を低下させな
い協調スケジューリングを実現した、並列計算機におけ
る並列プロセススケジューリング方法および並列計算機
用処理装置を提供することを目的とする。
【００１５】
【課題を解決するための手段】図１は本発明の原理ブロ
ック図であり、この図１に示すように、本発明の並列プ
ロセススケジューリング方法を適用される並列計算機１
は、個別に処理を実行する複数の処理装置（以下、ＰＥ
という）２と、これらの複数のＰＥ２を相互に通信可能
に接続する通信網３とをそなえて構成され、ある１つの
ジョブを、複数のＰＥ２のうちの２以上のＰＥ２によ
り、ステップ毎に同期させながら並列プロセスとして実
行するようになっている。
ック図であり、この図１に示すように、本発明の並列プ
ロセススケジューリング方法を適用される並列計算機１
は、個別に処理を実行する複数の処理装置（以下、ＰＥ
という）２と、これらの複数のＰＥ２を相互に通信可能
に接続する通信網３とをそなえて構成され、ある１つの
ジョブを、複数のＰＥ２のうちの２以上のＰＥ２によ
り、ステップ毎に同期させながら並列プロセスとして実
行するようになっている。
【００１６】そして、各ＰＥ２は、不活性化機能４，条
件設定機能５，割付機能６，割込み生成機能７および活
性化機能８を有している。ここで、不活性化機能４は、
当該並列プロセスとして今回のステップで割り付けられ
た処理を完了し、他のＰＥ２が当該並列プロセスとして
今回のステップで割り付けられた処理を完了するのを待
つ並列同期待ち状態になった際に、当該並列プロセスの
割付を禁止すべく当該並列プロセスを不活性状態にする
機能である。
件設定機能５，割付機能６，割込み生成機能７および活
性化機能８を有している。ここで、不活性化機能４は、
当該並列プロセスとして今回のステップで割り付けられ
た処理を完了し、他のＰＥ２が当該並列プロセスとして
今回のステップで割り付けられた処理を完了するのを待
つ並列同期待ち状態になった際に、当該並列プロセスの
割付を禁止すべく当該並列プロセスを不活性状態にする
機能である。
【００１７】また、条件設定機能５は、不活性化機能４
による当該並列プロセスの不活性化と同時に、当該並列
プロセスの割付を再開する際に満たされるべき条件を設
定する機能であり、割付機能６は、実行可能な他のジョ
ブが存在する場合には、当該並列プロセスが不活性状態
である期間中、その他のジョブについてのプロセスの割
付を行なう機能である。
による当該並列プロセスの不活性化と同時に、当該並列
プロセスの割付を再開する際に満たされるべき条件を設
定する機能であり、割付機能６は、実行可能な他のジョ
ブが存在する場合には、当該並列プロセスが不活性状態
である期間中、その他のジョブについてのプロセスの割
付を行なう機能である。
【００１８】さらに、割込み生成機能７は、条件設定機
能５により設定された前記条件が満たされた場合、現在
実行中の処理に対する割込み信号を生成する機能であ
り、活性化機能８は、割込み生成機能７からの割込み信
号に応じて、当該並列プロセスの割付を再開すべく当該
並列プロセスを活性状態にする機能である。上述のよう
な機能４〜８を有するＰＥ２では、実行中の並列プロセ
スが並列同期待ち状態になると、不活性化機能４により
当該並列プロセスを不活性化することで、この並列プロ
セスの割付が禁止され、代わって、実行可能な他のジョ
ブが存在する場合には、割付機能６により、この他のジ
ョブについてのプロセスの割付が行なわれる。
能５により設定された前記条件が満たされた場合、現在
実行中の処理に対する割込み信号を生成する機能であ
り、活性化機能８は、割込み生成機能７からの割込み信
号に応じて、当該並列プロセスの割付を再開すべく当該
並列プロセスを活性状態にする機能である。上述のよう
な機能４〜８を有するＰＥ２では、実行中の並列プロセ
スが並列同期待ち状態になると、不活性化機能４により
当該並列プロセスを不活性化することで、この並列プロ
セスの割付が禁止され、代わって、実行可能な他のジョ
ブが存在する場合には、割付機能６により、この他のジ
ョブについてのプロセスの割付が行なわれる。
【００１９】この他のジョブの実行中に条件設定機能５
により設定された前記条件が満たされると、割込み生成
機能７により、現在実行中の処理に対する割込み信号が
生成された後、活性化機能８により、並列同期待ち状態
であった並列プロセスが活性化され、この並列プロセス
の割付が再開される。このようにして、並列同期待ち状
態にある並列プロセスをディスパッチせず代わりに実行
可能な他のジョブのプロセスをディスパッチするととも
に、所定条件が満たされると並列プロセスの割付を再開
して次のステップの処理を実行するといった、並列プロ
セスの協調スケジューリングを実現することができる
（以上、請求項１，８）。
により設定された前記条件が満たされると、割込み生成
機能７により、現在実行中の処理に対する割込み信号が
生成された後、活性化機能８により、並列同期待ち状態
であった並列プロセスが活性化され、この並列プロセス
の割付が再開される。このようにして、並列同期待ち状
態にある並列プロセスをディスパッチせず代わりに実行
可能な他のジョブのプロセスをディスパッチするととも
に、所定条件が満たされると並列プロセスの割付を再開
して次のステップの処理を実行するといった、並列プロ
セスの協調スケジューリングを実現することができる
（以上、請求項１，８）。
【００２０】割込み生成機能７を実現するための手法と
しては、下記項目〔１〕〜〔３〕の３種類がある。 〔１〕転送パケット数に応じた割込み生成機能 並列計算機１において、データ処理動作とは非同期に行
なわれるパケット送受信により通信網３を介して送信側
ＰＥ２から受信側ＰＥ２へデータ（パケット）を転送す
べく、各ＰＥ２にデータ転送用の転送処理部がそなえら
れている場合、割込み生成機能７を、カウンタ，期待値
レジスタ，比較器および割込み生成回路から構成するこ
とができる。
しては、下記項目〔１〕〜〔３〕の３種類がある。 〔１〕転送パケット数に応じた割込み生成機能 並列計算機１において、データ処理動作とは非同期に行
なわれるパケット送受信により通信網３を介して送信側
ＰＥ２から受信側ＰＥ２へデータ（パケット）を転送す
べく、各ＰＥ２にデータ転送用の転送処理部がそなえら
れている場合、割込み生成機能７を、カウンタ，期待値
レジスタ，比較器および割込み生成回路から構成するこ
とができる。
【００２１】ここで、カウンタは、当該並列プロセスの
並列同期待ち状態になると、当該並列プロセスを実行す
る他ＰＥ２から転送されてくるパケットの数を、カウン
トアップまたはカウントダウンすることにより計数する
ものであり、期待値レジスタは、条件設定機能５によ
り、並列同期待ち状態になってから他ＰＥ２が今回のス
テップを完了するまでの間に他ＰＥ２から転送されてく
る予定のパケットの数に基づいて、カウンタによるカウ
ント値の期待値を設定されるものである。また、比較器
は、期待値レジスタに設定された期待値とカウンタによ
る実カウント値とを比較するものであり、割込み生成回
路は、比較器による比較結果に応じ前記割込み信号を生
成するものである。
並列同期待ち状態になると、当該並列プロセスを実行す
る他ＰＥ２から転送されてくるパケットの数を、カウン
トアップまたはカウントダウンすることにより計数する
ものであり、期待値レジスタは、条件設定機能５によ
り、並列同期待ち状態になってから他ＰＥ２が今回のス
テップを完了するまでの間に他ＰＥ２から転送されてく
る予定のパケットの数に基づいて、カウンタによるカウ
ント値の期待値を設定されるものである。また、比較器
は、期待値レジスタに設定された期待値とカウンタによ
る実カウント値とを比較するものであり、割込み生成回
路は、比較器による比較結果に応じ前記割込み信号を生
成するものである。
【００２２】このように構成された割込み生成機能７を
有するＰＥ２では、実行中の並列プロセスが並列同期待
ち状態になると、当該並列プロセスを実行する他ＰＥ２
から自ＰＥ２へ転送されてくるパケットの数が、カウン
タをカウントアップまたはカウントダウンすることによ
り計数される。そして、そのカウンタによる実カウント
値と条件設定機能５により期待値レジスタに設定された
期待値とが一致したことが比較器にて検知されると、割
込み生成回路により割込み信号が生成される。つまり、
転送パケット数が期待値に到達したことを、並列プロセ
スの割付を再開する条件（並列同期待ち状態の解除条
件）として、割込み生成機能７を実現することができる
（以上、請求項２，９）。
有するＰＥ２では、実行中の並列プロセスが並列同期待
ち状態になると、当該並列プロセスを実行する他ＰＥ２
から自ＰＥ２へ転送されてくるパケットの数が、カウン
タをカウントアップまたはカウントダウンすることによ
り計数される。そして、そのカウンタによる実カウント
値と条件設定機能５により期待値レジスタに設定された
期待値とが一致したことが比較器にて検知されると、割
込み生成回路により割込み信号が生成される。つまり、
転送パケット数が期待値に到達したことを、並列プロセ
スの割付を再開する条件（並列同期待ち状態の解除条
件）として、割込み生成機能７を実現することができる
（以上、請求項２，９）。
【００２３】なお、並列計算機１上で複数のジョブがそ
れぞれ並列プロセスとして実行されている場合、パケッ
ト中に、各ジョブに対応したプロセス識別子を設定し、
各ＰＥ２において、期待値をプロセス識別子毎に設定す
るとともに、カウンタによるカウント値を格納する領域
をプロセス識別子毎に主記憶上に確保し、カウンタの計
数，期待値の設定および割込み信号の生成をプロセス識
別子毎に行なうことにより、ジョブ毎に、並列プロセス
の非活性化／活性化を行なうことができる（以上、請求
項３，１０）。
れぞれ並列プロセスとして実行されている場合、パケッ
ト中に、各ジョブに対応したプロセス識別子を設定し、
各ＰＥ２において、期待値をプロセス識別子毎に設定す
るとともに、カウンタによるカウント値を格納する領域
をプロセス識別子毎に主記憶上に確保し、カウンタの計
数，期待値の設定および割込み信号の生成をプロセス識
別子毎に行なうことにより、ジョブ毎に、並列プロセス
の非活性化／活性化を行なうことができる（以上、請求
項３，１０）。
【００２４】〔２〕メッセージパケットの受信量に応じ
た割込み生成機能 並列計算機１において、データ処理動作とは非同期に行
なわれるパケット送受信により通信網３を介して送信側
ＰＥ２から受信側ＰＥ２へデータ（パケット）を転送す
べく各ＰＥ２にデータ（パケット）転送用の転送処理部
をそなえ、この転送処理部が、当該並列プロセスを実行
する他ＰＥ２から特定種別のパケットであるメッセージ
パケットを受信すると、その受信データを、ベースアド
レスと書込ポインタとの加算値に従って主記憶上のサイ
クリックキューであるメッセージ受信キューに格納する
とともに、書込ポインタの指示値を、メッセージ受信キ
ューにおける次の空き領域の先頭アドレスに更新するよ
うに構成されている。
た割込み生成機能 並列計算機１において、データ処理動作とは非同期に行
なわれるパケット送受信により通信網３を介して送信側
ＰＥ２から受信側ＰＥ２へデータ（パケット）を転送す
べく各ＰＥ２にデータ（パケット）転送用の転送処理部
をそなえ、この転送処理部が、当該並列プロセスを実行
する他ＰＥ２から特定種別のパケットであるメッセージ
パケットを受信すると、その受信データを、ベースアド
レスと書込ポインタとの加算値に従って主記憶上のサイ
クリックキューであるメッセージ受信キューに格納する
とともに、書込ポインタの指示値を、メッセージ受信キ
ューにおける次の空き領域の先頭アドレスに更新するよ
うに構成されている。
【００２５】このとき、割込み生成機能７を、期待値レ
ジスタ，比較器および割込み生成回路から構成すること
ができる。ここで、期待値レジスタは、条件設定機能５
により、並列同期待ち状態になってから他ＰＥ２が今回
のステップを完了するまでの間に他ＰＥ２から転送され
てくる予定の全メッセージパケットのデータ容量等の情
報に基づいて、転送処理部の書込ポインタの指示値の期
待値を設定されるものである。また、比較器は、期待値
レジスタに設定された期待値と書込ポインタの実指示値
とを比較するものであり、割込み生成回路は、比較器に
よる比較結果に応じ前記割込み信号を生成するものであ
る。
ジスタ，比較器および割込み生成回路から構成すること
ができる。ここで、期待値レジスタは、条件設定機能５
により、並列同期待ち状態になってから他ＰＥ２が今回
のステップを完了するまでの間に他ＰＥ２から転送され
てくる予定の全メッセージパケットのデータ容量等の情
報に基づいて、転送処理部の書込ポインタの指示値の期
待値を設定されるものである。また、比較器は、期待値
レジスタに設定された期待値と書込ポインタの実指示値
とを比較するものであり、割込み生成回路は、比較器に
よる比較結果に応じ前記割込み信号を生成するものであ
る。
【００２６】このように構成された割込み生成機能７を
有するＰＥ２では、実行中の並列プロセスが並列同期待
ち状態になると、当該並列プロセスを実行する他ＰＥ２
からメッセージパケットを受信すると、その受信データ
が、ベースアドレスと書込ポインタとの加算値に従って
主記憶上のサイクリックキューであるメッセージ受信キ
ューに格納されるとともに、その書込ポインタの指示値
が、メッセージ受信キューにおける次の空き領域の先頭
アドレスに更新される。
有するＰＥ２では、実行中の並列プロセスが並列同期待
ち状態になると、当該並列プロセスを実行する他ＰＥ２
からメッセージパケットを受信すると、その受信データ
が、ベースアドレスと書込ポインタとの加算値に従って
主記憶上のサイクリックキューであるメッセージ受信キ
ューに格納されるとともに、その書込ポインタの指示値
が、メッセージ受信キューにおける次の空き領域の先頭
アドレスに更新される。
【００２７】そして、その書込ポインタの実指示値と条
件設定機能５により期待値レジスタに設定された期待値
とが一致したこと、または、期待値と実指示値とが不一
致になったこと、または、実指示値が期待値を超えたこ
とが、比較器にて検知されると、割込み生成回路により
割込み信号が生成される。つまり、メッセージパケット
受信量が期待値に到達したことを、並列プロセスの割付
を再開する条件（並列同期待ち状態の解除条件）とし
て、割込み生成機能７を実現することができる（以上、
請求項４，１１）。
件設定機能５により期待値レジスタに設定された期待値
とが一致したこと、または、期待値と実指示値とが不一
致になったこと、または、実指示値が期待値を超えたこ
とが、比較器にて検知されると、割込み生成回路により
割込み信号が生成される。つまり、メッセージパケット
受信量が期待値に到達したことを、並列プロセスの割付
を再開する条件（並列同期待ち状態の解除条件）とし
て、割込み生成機能７を実現することができる（以上、
請求項４，１１）。
【００２８】なお、並列計算機１上で複数のジョブがそ
れぞれ並列プロセスとして実行されている場合、パケッ
ト中に、各ジョブに対応したプロセス識別子を設定し、
各ＰＥ２において、期待値およびベースアドレスをプロ
セス識別子毎に設定するとともに、メッセージ受信キュ
ーおよび書込ポインタをプロセス識別子毎にそなえ、メ
ッセージ受信キューへのデータ書込，書込ポインタの更
新，期待値の設定および割込み信号の生成をプロセス識
別子毎に行なうことにより、ジョブ毎に、並列プロセス
の非活性化／活性化を行なうことができる（以上、請求
項５，１２）。
れぞれ並列プロセスとして実行されている場合、パケッ
ト中に、各ジョブに対応したプロセス識別子を設定し、
各ＰＥ２において、期待値およびベースアドレスをプロ
セス識別子毎に設定するとともに、メッセージ受信キュ
ーおよび書込ポインタをプロセス識別子毎にそなえ、メ
ッセージ受信キューへのデータ書込，書込ポインタの更
新，期待値の設定および割込み信号の生成をプロセス識
別子毎に行なうことにより、ジョブ毎に、並列プロセス
の非活性化／活性化を行なうことができる（以上、請求
項５，１２）。
【００２９】〔３〕同期検出（バリア検出）に応じた割
込み生成機能 複数のＰＥ２の相互間で各ＰＥ２が当該並列プロセスと
して今回のステップで割り付けられた処理を完了したか
否かを示す１ビット以上の状態値を送受信するための状
態通信部と、この状態通信部を通じて得られた当該並列
プロセスを実行するＰＥ２からの状態値が全て一致した
ことを検出すると同期検出信号を出力する同期検出機構
とが各ＰＥ２にそなえられている場合、条件設定機能５
により、同期検出機構から同期検出信号が出力されるこ
とが前記条件として設定され、割込み生成機能７が同期
検出機構により実現され、この同期検出機構からの同期
検出信号を前記割込み信号として用いる。
込み生成機能 複数のＰＥ２の相互間で各ＰＥ２が当該並列プロセスと
して今回のステップで割り付けられた処理を完了したか
否かを示す１ビット以上の状態値を送受信するための状
態通信部と、この状態通信部を通じて得られた当該並列
プロセスを実行するＰＥ２からの状態値が全て一致した
ことを検出すると同期検出信号を出力する同期検出機構
とが各ＰＥ２にそなえられている場合、条件設定機能５
により、同期検出機構から同期検出信号が出力されるこ
とが前記条件として設定され、割込み生成機能７が同期
検出機構により実現され、この同期検出機構からの同期
検出信号を前記割込み信号として用いる。
【００３０】このように構成された割込み生成機能７を
有するＰＥ２では、実行中の並列プロセスが並列同期待
ち状態になった後、ＰＥ２の同期検出機構から同期検出
信号が、割込み生成機能７の割込み信号として出力され
る。つまり、各ＰＥ２の同期検出（バリア検出）を、並
列プロセスの割付を再開する条件として、割込み生成機
能７を実現することができる（以上、請求項６，１
３）。
有するＰＥ２では、実行中の並列プロセスが並列同期待
ち状態になった後、ＰＥ２の同期検出機構から同期検出
信号が、割込み生成機能７の割込み信号として出力され
る。つまり、各ＰＥ２の同期検出（バリア検出）を、並
列プロセスの割付を再開する条件として、割込み生成機
能７を実現することができる（以上、請求項６，１
３）。
【００３１】なお、並列計算機１上で複数のジョブがそ
れぞれ並列プロセスとして実行されている場合、パケッ
ト中に、各ジョブに対応したプロセス識別子を設定する
とともに、割込み生成機能７を実現する同期検出機構を
プロセス識別子毎にそなえ、同期検出機構による同期検
出およびおよび割込み信号の生成をプロセス識別子毎に
行なうことにより、ジョブ毎に、並列プロセスの非活性
化／活性化を行なうことができる（以上、請求項７，１
４）。
れぞれ並列プロセスとして実行されている場合、パケッ
ト中に、各ジョブに対応したプロセス識別子を設定する
とともに、割込み生成機能７を実現する同期検出機構を
プロセス識別子毎にそなえ、同期検出機構による同期検
出およびおよび割込み信号の生成をプロセス識別子毎に
行なうことにより、ジョブ毎に、並列プロセスの非活性
化／活性化を行なうことができる（以上、請求項７，１
４）。
【００３２】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。 （ａ）本実施形態の並列計算機の説明 図２は本発明の一実施形態としての並列プロセススケジ
ューリング方法を適用された並列計算機の全体構成を示
すブロック図であり、この図２に示すように、本実施形
態の並列計算機１０も、図１に示したものと同様、個別
に処理を実行するｎ台のＰＥ（ＰＥ番号として＃０〜＃
ｎ−１が付与されているものとする）１１と、これらの
ＰＥ１１を相互に通信可能に接続するＰＥ間結合網１２
とをそなえて構成され、ある１つのジョブを、ｎ台のＰ
Ｅ１１のうちの２台以上のＰＥ１１により、ステップ毎
に同期させながら並列プロセスとして実行するようにな
っている。
施の形態を説明する。 （ａ）本実施形態の並列計算機の説明 図２は本発明の一実施形態としての並列プロセススケジ
ューリング方法を適用された並列計算機の全体構成を示
すブロック図であり、この図２に示すように、本実施形
態の並列計算機１０も、図１に示したものと同様、個別
に処理を実行するｎ台のＰＥ（ＰＥ番号として＃０〜＃
ｎ−１が付与されているものとする）１１と、これらの
ＰＥ１１を相互に通信可能に接続するＰＥ間結合網１２
とをそなえて構成され、ある１つのジョブを、ｎ台のＰ
Ｅ１１のうちの２台以上のＰＥ１１により、ステップ毎
に同期させながら並列プロセスとして実行するようにな
っている。
【００３３】各ＰＥ１１は、図２のＰＥ番号＃０のＰＥ
１１のブロック内に表記されるように、少なくとも転送
処理部１３，ＣＰＵ１４および主記憶１５をそなえて構
成されている。なお、図２においては、ＰＥ番号＃０の
ＰＥ１１についてのみその内部を図示しているが、他の
ＰＥ番号＃１〜＃ｎ−１のＰＥ１１も、同様に構成さ
れ、後述する各種機能を有することは言うまでもない。
１１のブロック内に表記されるように、少なくとも転送
処理部１３，ＣＰＵ１４および主記憶１５をそなえて構
成されている。なお、図２においては、ＰＥ番号＃０の
ＰＥ１１についてのみその内部を図示しているが、他の
ＰＥ番号＃１〜＃ｎ−１のＰＥ１１も、同様に構成さ
れ、後述する各種機能を有することは言うまでもない。
【００３４】ここで、転送処理部１３は、主記憶１５上
のデータの送受信処理を行なうもので、ＣＰＵ１４によ
るデータ処理動作とは非同期に、パケット送受信により
ＰＥ間結合網１２を介して他のＰＥ１１との間でデータ
転送を行なうものであり、この転送処理部１３（または
ＰＥ１１の第３実施形態で後述する同期検出機構６１）
に、後述する割込み生成機能２４がそなえられている。
この転送処理部１３の詳細構成（特に割込み生成機能２
４の構成）や動作については図４〜図８により後述す
る。
のデータの送受信処理を行なうもので、ＣＰＵ１４によ
るデータ処理動作とは非同期に、パケット送受信により
ＰＥ間結合網１２を介して他のＰＥ１１との間でデータ
転送を行なうものであり、この転送処理部１３（または
ＰＥ１１の第３実施形態で後述する同期検出機構６１）
に、後述する割込み生成機能２４がそなえられている。
この転送処理部１３の詳細構成（特に割込み生成機能２
４の構成）や動作については図４〜図８により後述す
る。
【００３５】また、ＣＰＵ１４は、主記憶１５上の各種
データ，プログラム等に基づいてデータ処理動作（実際
の並列プロセスの実行動作等）を行なうとともに、転送
処理部１３に対してデータ転送指令を行なうもので、後
述する不活性化機能２１，条件設定機能２２，割付機能
２３および活性化機能２５を有している。ここで、不活
性化機能２１は、当該並列プロセスとして今回のステッ
プで割り付けられた処理を完了し、他のＰＥ１１が当該
並列プロセスとして今回のステップで割り付けられた処
理を完了するのを待つ並列同期待ち状態になった際に、
当該並列プロセスの割付を禁止すべく当該並列プロセス
を不活性状態にする機能である。
データ，プログラム等に基づいてデータ処理動作（実際
の並列プロセスの実行動作等）を行なうとともに、転送
処理部１３に対してデータ転送指令を行なうもので、後
述する不活性化機能２１，条件設定機能２２，割付機能
２３および活性化機能２５を有している。ここで、不活
性化機能２１は、当該並列プロセスとして今回のステッ
プで割り付けられた処理を完了し、他のＰＥ１１が当該
並列プロセスとして今回のステップで割り付けられた処
理を完了するのを待つ並列同期待ち状態になった際に、
当該並列プロセスの割付を禁止すべく当該並列プロセス
を不活性状態にする機能である。
【００３６】また、条件設定機能２２は、不活性化機能
２１による当該並列プロセスの不活性化と同時に、当該
並列プロセスの割付を再開する際に満たされるべき条件
（並列同期待ち状態の解除条件）を設定する機能であ
り、割付機能２３は、実行可能な他のジョブが存在する
場合には、当該並列プロセスが不活性状態である期間
中、その他のジョブについてのプロセスの割付を行なう
機能である。
２１による当該並列プロセスの不活性化と同時に、当該
並列プロセスの割付を再開する際に満たされるべき条件
（並列同期待ち状態の解除条件）を設定する機能であ
り、割付機能２３は、実行可能な他のジョブが存在する
場合には、当該並列プロセスが不活性状態である期間
中、その他のジョブについてのプロセスの割付を行なう
機能である。
【００３７】さらに、割込み生成機能２４は、条件設定
機能２２により設定された条件が満たされた場合、現在
実行中の処理に対する割込み信号を生成する機能であ
り、活性化機能２５は、割込み生成機能２４からの割込
み信号に応じて、当該並列プロセスの割付を再開すべく
当該並列プロセスを活性状態にする機能である。なお、
不活性化機能２１，条件設定機能２２，割付機能２３お
よび活性化機能２５は、実際には、後述するように、Ｏ
Ｓ（Operating System）の基本的部分であるスーパバイ
ザにより実現される機能である。ここで、スーパバイザ
とは、タイムシェアリング，入出力，マルチプログラミ
ングなどの機能を制御すべく主記憶１５に常駐している
プログラムのことで、狭義のＯＳである。
機能２２により設定された条件が満たされた場合、現在
実行中の処理に対する割込み信号を生成する機能であ
り、活性化機能２５は、割込み生成機能２４からの割込
み信号に応じて、当該並列プロセスの割付を再開すべく
当該並列プロセスを活性状態にする機能である。なお、
不活性化機能２１，条件設定機能２２，割付機能２３お
よび活性化機能２５は、実際には、後述するように、Ｏ
Ｓ（Operating System）の基本的部分であるスーパバイ
ザにより実現される機能である。ここで、スーパバイザ
とは、タイムシェアリング，入出力，マルチプログラミ
ングなどの機能を制御すべく主記憶１５に常駐している
プログラムのことで、狭義のＯＳである。
【００３８】次に、上述のごとく構成された各ＰＥ１１
の動作（即ち、本実施形態の並列プロセススケジューリ
ング方法）について説明する。各ＰＥ１１において、Ｃ
ＰＵ１４により実行中の並列プロセスが並列同期待ち状
態になった時には、その並列同期待ち状態になった旨を
示すシステムコールが前記条件を伴ってその並列プロセ
スから発行される。
の動作（即ち、本実施形態の並列プロセススケジューリ
ング方法）について説明する。各ＰＥ１１において、Ｃ
ＰＵ１４により実行中の並列プロセスが並列同期待ち状
態になった時には、その並列同期待ち状態になった旨を
示すシステムコールが前記条件を伴ってその並列プロセ
スから発行される。
【００３９】このシステムコールを受け取ったスーパバ
イザは、通知された条件が成立した時に割込み信号を割
込み生成機能２４により生成させるように、転送処理部
１３（割込み生成機能２４）のパラメータを設定すると
ともに、並列同期待ち状態になった並列プロセスを不活
性状態に遷移させ、この並列プロセスがディスパッチさ
れないようにする（以上が不活性化機能２１および条件
設定機能２２）。
イザは、通知された条件が成立した時に割込み信号を割
込み生成機能２４により生成させるように、転送処理部
１３（割込み生成機能２４）のパラメータを設定すると
ともに、並列同期待ち状態になった並列プロセスを不活
性状態に遷移させ、この並列プロセスがディスパッチさ
れないようにする（以上が不活性化機能２１および条件
設定機能２２）。
【００４０】そして、ＣＰＵ１４は、並列同期待ち状態
になった並列プロセス以外に実行可能なジョブが存在す
る場合には、割付機能２３により、この他のジョブ（他
の並列ジョブあるいは非並列ジョブ）についてのプロセ
スの割付が行なわれる。この他のジョブの実行中に、条
件設定機能５により転送処理部１３（または同期検出機
構６１）側に設定された前記条件が成立した時には、割
込み生成機能２４により、現在実行中の処理に対する割
込み信号が生成されてＣＰＵ１４へ出力される。この割
込み信号を通知されたスーパバイザは、並列同期待ち状
態であった該当並列プロセスを活性化し（活性化機能２
５）、その並列プロセスのディスパッチを再開する。
になった並列プロセス以外に実行可能なジョブが存在す
る場合には、割付機能２３により、この他のジョブ（他
の並列ジョブあるいは非並列ジョブ）についてのプロセ
スの割付が行なわれる。この他のジョブの実行中に、条
件設定機能５により転送処理部１３（または同期検出機
構６１）側に設定された前記条件が成立した時には、割
込み生成機能２４により、現在実行中の処理に対する割
込み信号が生成されてＣＰＵ１４へ出力される。この割
込み信号を通知されたスーパバイザは、並列同期待ち状
態であった該当並列プロセスを活性化し（活性化機能２
５）、その並列プロセスのディスパッチを再開する。
【００４１】図３は本実施形態の作用を説明するための
図で、この図３は、前述した図１２に示すギャングスケ
ジューリングを行なったものに対応している。この図３
に示す例でも、ある並列ジョブが、図１２に示した例と
同様、５台のＰＥ１１上で、それぞれプロセス番号０〜
４を付された５つのプロセスとして並列的に実行されて
おり、各プロセスは、同期点１，２で示すように、ステ
ップ毎に同期しながら実行されている。
図で、この図３は、前述した図１２に示すギャングスケ
ジューリングを行なったものに対応している。この図３
に示す例でも、ある並列ジョブが、図１２に示した例と
同様、５台のＰＥ１１上で、それぞれプロセス番号０〜
４を付された５つのプロセスとして並列的に実行されて
おり、各プロセスは、同期点１，２で示すように、ステ
ップ毎に同期しながら実行されている。
【００４２】図３中、ｔは１タイムスライスであり、
“○”は各プロセスが並列同期待ち状態になりシステム
コールを発行した時点（つまり、今回のステップで割り
付けられた処理を完了した時点）を示し、“●”は各Ｐ
Ｅ１１で前記条件が成立し割込み生成機能２４により割
込み信号が生成された時点を示している。また、横方向
の太線は、プロセスが実際に実行されている期間を示し
ている。
“○”は各プロセスが並列同期待ち状態になりシステム
コールを発行した時点（つまり、今回のステップで割り
付けられた処理を完了した時点）を示し、“●”は各Ｐ
Ｅ１１で前記条件が成立し割込み生成機能２４により割
込み信号が生成された時点を示している。また、横方向
の太線は、プロセスが実際に実行されている期間を示し
ている。
【００４３】図３に示す本実施形態のスケジューリング
方法と、図１２に示した従来のスケジューリング手法と
の異なる点は、図１２に示した横方向の細線が無くなっ
ている点である。つまり、従来、各プロセスは、並列同
期待ち状態で実際には何ら処理を行なわない状態であっ
ても、並列同期を検出するまで、各タイムスライスに対
してディスパッチされていたが、本実施形態では、並列
同期待ち状態の並列プロセスをディスパッチすることが
なくなる。これにより、前記条件が成立するまでの間、
新たに空いたＣＰＵ１４のタイムスライスに、他のプロ
セスをディスパッチすることが可能になる。
方法と、図１２に示した従来のスケジューリング手法と
の異なる点は、図１２に示した横方向の細線が無くなっ
ている点である。つまり、従来、各プロセスは、並列同
期待ち状態で実際には何ら処理を行なわない状態であっ
ても、並列同期を検出するまで、各タイムスライスに対
してディスパッチされていたが、本実施形態では、並列
同期待ち状態の並列プロセスをディスパッチすることが
なくなる。これにより、前記条件が成立するまでの間、
新たに空いたＣＰＵ１４のタイムスライスに、他のプロ
セスをディスパッチすることが可能になる。
【００４４】従って、複数の並列ジョブを同時に実行す
る、または、並列ジョブと非並列ジョブとを同時に実行
するような多重ジョブ環境において、並列同期待ち状態
にある並列プロセスをディスパッチする代わりに実行可
能な他のジョブのプロセスをディスパッチするという協
調スケジューリングが可能になるので、係る多重ジョブ
環境にある並列計算機１０のスループット性能が大幅に
向上することになる。
る、または、並列ジョブと非並列ジョブとを同時に実行
するような多重ジョブ環境において、並列同期待ち状態
にある並列プロセスをディスパッチする代わりに実行可
能な他のジョブのプロセスをディスパッチするという協
調スケジューリングが可能になるので、係る多重ジョブ
環境にある並列計算機１０のスループット性能が大幅に
向上することになる。
【００４５】なお、図３では、本発明を、ギャングスケ
ジューリングに適用した場合について説明したが、図１
１に示した一般的な並列プロセススケジューリングに
も、上述と同様にして適用することが可能で、この場合
も本実施形態と同様の作用効果を得ることができること
は言うまでもない。次に、各ＰＥ１１における割込み生
成機能２４を実現する３つの実施形態について、図４〜
図８により詳細に説明する。
ジューリングに適用した場合について説明したが、図１
１に示した一般的な並列プロセススケジューリングに
も、上述と同様にして適用することが可能で、この場合
も本実施形態と同様の作用効果を得ることができること
は言うまでもない。次に、各ＰＥ１１における割込み生
成機能２４を実現する３つの実施形態について、図４〜
図８により詳細に説明する。
【００４６】（ｂ）第１実施形態の並列計算機用処理装
置の説明 図４は本発明の第１実施形態としての並列計算機用処理
装置の要部構成を示すブロック図であり、この図４で
は、転送処理部１３における受信系と、この受信系に付
加された割込み生成機能２４とが詳細に図示されてお
り、転送処理部１３に本来そなえられている送信系の図
示は省略されている。
置の説明 図４は本発明の第１実施形態としての並列計算機用処理
装置の要部構成を示すブロック図であり、この図４で
は、転送処理部１３における受信系と、この受信系に付
加された割込み生成機能２４とが詳細に図示されてお
り、転送処理部１３に本来そなえられている送信系の図
示は省略されている。
【００４７】なお、図４中、１６はＣＰＵ１４用の主記
憶アクセス制御部で、この主記憶アクセス制御部１６
は、ＣＰＵ１４からの指令に応じ主記憶１５に対してア
クセスを行ない、主記憶１５からＣＰＵ１４へのデータ
転送や、ＣＰＵ１４から主記憶１５へのデータ転送を制
御するものである。また、図４中、３０は転送処理部１
３の一部を構成する主記憶アクセス制御部で、この主記
憶アクセス制御部３０は、転送処理部１３の受信系およ
び送信系からの指令に応じ主記憶１５に対してアクセス
を行ない、主記憶１５から送信系へのデータ転送や、受
信系から主記憶１５へのデータ転送を制御するものであ
る。さらに、この主記憶アクセス制御部３０には、割込
み生成機能２４における各種レジスタ（後述）へのデー
タ設定を行なうためのアドレスデコーダ３０Ａとしての
機能もそなえられている。図４に示すように、第１実施
形態としてのＰＥ１１の転送処理部１３の受信系は、コ
マンドレジスタ３１，デコーダ３２，制御回路３３，入
力バッファ３４，アドレスレジスタ３５およびアドレス
生成回路３６から構成されている。
憶アクセス制御部で、この主記憶アクセス制御部１６
は、ＣＰＵ１４からの指令に応じ主記憶１５に対してア
クセスを行ない、主記憶１５からＣＰＵ１４へのデータ
転送や、ＣＰＵ１４から主記憶１５へのデータ転送を制
御するものである。また、図４中、３０は転送処理部１
３の一部を構成する主記憶アクセス制御部で、この主記
憶アクセス制御部３０は、転送処理部１３の受信系およ
び送信系からの指令に応じ主記憶１５に対してアクセス
を行ない、主記憶１５から送信系へのデータ転送や、受
信系から主記憶１５へのデータ転送を制御するものであ
る。さらに、この主記憶アクセス制御部３０には、割込
み生成機能２４における各種レジスタ（後述）へのデー
タ設定を行なうためのアドレスデコーダ３０Ａとしての
機能もそなえられている。図４に示すように、第１実施
形態としてのＰＥ１１の転送処理部１３の受信系は、コ
マンドレジスタ３１，デコーダ３２，制御回路３３，入
力バッファ３４，アドレスレジスタ３５およびアドレス
生成回路３６から構成されている。
【００４８】ここで、コマンドレジスタ３１は、ＰＥ間
結合網１２からのデータ受信時に、受信したパケットの
ヘッダ内に含まれる転送コマンド（コマンドコード）を
一時的に保持するものであり、デコーダ３２は、コマン
ドレジスタ３１に保持されたコマンドコードを解析する
ものであり、制御回路３３は、このデコーダ３２の解析
結果に基づいて、受信系の各部を制御するものである。
結合網１２からのデータ受信時に、受信したパケットの
ヘッダ内に含まれる転送コマンド（コマンドコード）を
一時的に保持するものであり、デコーダ３２は、コマン
ドレジスタ３１に保持されたコマンドコードを解析する
ものであり、制御回路３３は、このデコーダ３２の解析
結果に基づいて、受信系の各部を制御するものである。
【００４９】入力バッファ３４は、ＰＥ間結合網１２を
介して送信側ＰＥ１１から受信したパケットを一時的に
保持するもので、この入力バッファ３４に保持されたパ
ケットボディのデータは、図５に示すフローチャートに
従って後述するごとく、アドレスレジスタ３５に示され
るアドレスと組になって、順次、主記憶アクセス制御部
３０を介して主記憶１５に格納されるようになってい
る。
介して送信側ＰＥ１１から受信したパケットを一時的に
保持するもので、この入力バッファ３４に保持されたパ
ケットボディのデータは、図５に示すフローチャートに
従って後述するごとく、アドレスレジスタ３５に示され
るアドレスと組になって、順次、主記憶アクセス制御部
３０を介して主記憶１５に格納されるようになってい
る。
【００５０】アドレスレジスタ３５は、入力バッファ３
４に保持されているパケットボディを書き込むべき主記
憶１５上のアドレスを一時的に保持するもので、このア
ドレスレジスタ３５には、まず、受信したパケットのヘ
ッダにて指定されるアドレスデータ（パケットボディ受
信アドレス）が保持され、以後、アドレス生成回路３６
により生成されたアドレスデータが保持されるようにな
っている。
４に保持されているパケットボディを書き込むべき主記
憶１５上のアドレスを一時的に保持するもので、このア
ドレスレジスタ３５には、まず、受信したパケットのヘ
ッダにて指定されるアドレスデータ（パケットボディ受
信アドレス）が保持され、以後、アドレス生成回路３６
により生成されたアドレスデータが保持されるようにな
っている。
【００５１】アドレス生成回路３６は、ヘッダ指定のア
ドレスデータがアドレスレジスタ３５に設定されると、
入力バッファ３４から主記憶１５へのデータ書込を行な
う度に、アドレスレジスタ３５に設定されたアドレス値
に対して１回のデータ格納バイト長を加算するもので、
その加算結果は、アドレスレジスタ３５に設定されるよ
うになっている。このアドレス生成回路３６による加算
処理は、パケットボディの受信（書込）を終了するまで
行なわれる。
ドレスデータがアドレスレジスタ３５に設定されると、
入力バッファ３４から主記憶１５へのデータ書込を行な
う度に、アドレスレジスタ３５に設定されたアドレス値
に対して１回のデータ格納バイト長を加算するもので、
その加算結果は、アドレスレジスタ３５に設定されるよ
うになっている。このアドレス生成回路３６による加算
処理は、パケットボディの受信（書込）を終了するまで
行なわれる。
【００５２】一方、上述のような転送処理部１３の受信
系には、割込み生成機能２４が付加されている。第１実
施形態としてのＰＥ１１における割込み生成機能２４
は、図４に示すように、カウンタアドレスレジスタ４
１，カウンタ値レジスタ４２，デクリメンタ４３，カウ
ンタ期待値レジスタ４４，比較器４５および割込み生成
回路４６によって実現されている。
系には、割込み生成機能２４が付加されている。第１実
施形態としてのＰＥ１１における割込み生成機能２４
は、図４に示すように、カウンタアドレスレジスタ４
１，カウンタ値レジスタ４２，デクリメンタ４３，カウ
ンタ期待値レジスタ４４，比較器４５および割込み生成
回路４６によって実現されている。
【００５３】ここで、カウンタアドレスレジスタ４１
は、受信したパケットのヘッダにて指定される受信カウ
ンタアドレスを保持するものである。この第１実施形態
では、後述するごとく並列同期待ち状態になった並列プ
ロセスについて他のＰＥ１１から転送されてきたパケッ
トの数を計数しているが、カウンタアドレスレジスタ４
１に保持される受信カウンタアドレスは、その計数結果
（カウント値）を格納すべき主記憶１５上のアドレスを
指定するものである。
は、受信したパケットのヘッダにて指定される受信カウ
ンタアドレスを保持するものである。この第１実施形態
では、後述するごとく並列同期待ち状態になった並列プ
ロセスについて他のＰＥ１１から転送されてきたパケッ
トの数を計数しているが、カウンタアドレスレジスタ４
１に保持される受信カウンタアドレスは、その計数結果
（カウント値）を格納すべき主記憶１５上のアドレスを
指定するものである。
【００５４】カウント値レジスタ４２は、並列同期待ち
状態になった並列プロセスについてのパケットを受信す
る度に、主記憶１５上の受信カウンタアドレス（カウン
タアドレスレジスタ４１に保持されたアドレス）から主
記憶アクセス制御部３０を介して読み出されたカウント
値を保持するものである。デクリメンタ４３は、カウン
ト値レジスタ４２に保持されたカウント値から１を減算
するもので、その減算結果は、比較器４５へ出力される
とともに、主記憶アクセス制御部３０を介して主記憶１
５上の受信カウンタアドレスに書き込まれる。このよう
にデクリメンタ４３による減算結果を主記憶１５上の受
信カウンタアドレスに書き込むことにより、並列同期待
ち状態になった並列プロセスについての受信パケット数
に関する情報であるカウント値が更新される。
状態になった並列プロセスについてのパケットを受信す
る度に、主記憶１５上の受信カウンタアドレス（カウン
タアドレスレジスタ４１に保持されたアドレス）から主
記憶アクセス制御部３０を介して読み出されたカウント
値を保持するものである。デクリメンタ４３は、カウン
ト値レジスタ４２に保持されたカウント値から１を減算
するもので、その減算結果は、比較器４５へ出力される
とともに、主記憶アクセス制御部３０を介して主記憶１
５上の受信カウンタアドレスに書き込まれる。このよう
にデクリメンタ４３による減算結果を主記憶１５上の受
信カウンタアドレスに書き込むことにより、並列同期待
ち状態になった並列プロセスについての受信パケット数
に関する情報であるカウント値が更新される。
【００５５】この第１実施形態では、上述したカウンタ
アドレスレジスタ４１，カウント値レジスタ４２および
デクリメンタ４３により、並列同期待ち状態の並列プロ
セスを実行する他のＰＥ１１から転送されてくるパケッ
トの数をカウントダウンにより計数するカウンタとして
の機能が実現されている。また、カウンタ期待値レジス
タ４４は、処理中の並列プロセスが並列同期待ち状態に
なると、前述したＣＰＵ１４（スーパバイザ）の条件設
定機能２２により、主記憶アクセス制御部３０（アドレ
スデコーダ３０Ａ）を介して所定のカウンタ期待値を設
定されるものである。このカウンタ期待値は、並列同期
待ち状態になってから他のＰＥ１１が今回のステップを
完了するまでの間に他のＰＥ１１から転送されてくる予
定のパケットの数に基づいて設定されるもので、例え
ば、主記憶１５上の受信カウンタアドレスにおけるカウ
ント値が“８”であり、並列同期待ち状態になってから
受信する予定のパケット数が“６”ある場合には、所定
のカウンタ期待値として“２”が設定されることにな
る。
アドレスレジスタ４１，カウント値レジスタ４２および
デクリメンタ４３により、並列同期待ち状態の並列プロ
セスを実行する他のＰＥ１１から転送されてくるパケッ
トの数をカウントダウンにより計数するカウンタとして
の機能が実現されている。また、カウンタ期待値レジス
タ４４は、処理中の並列プロセスが並列同期待ち状態に
なると、前述したＣＰＵ１４（スーパバイザ）の条件設
定機能２２により、主記憶アクセス制御部３０（アドレ
スデコーダ３０Ａ）を介して所定のカウンタ期待値を設
定されるものである。このカウンタ期待値は、並列同期
待ち状態になってから他のＰＥ１１が今回のステップを
完了するまでの間に他のＰＥ１１から転送されてくる予
定のパケットの数に基づいて設定されるもので、例え
ば、主記憶１５上の受信カウンタアドレスにおけるカウ
ント値が“８”であり、並列同期待ち状態になってから
受信する予定のパケット数が“６”ある場合には、所定
のカウンタ期待値として“２”が設定されることにな
る。
【００５６】比較器４５は、カウンタ期待値レジスタ４
４に設定されたカウンタ期待値とデクリメンタ４３の出
力値（実カウント値）とを比較するもので、これらの値
が一致した場合に一致信号〔不一致時に“０”(Lowレベ
ル）で一致時に“１”（Highレベル）になる信号〕を出
力するものである。そして、割込み生成回路４６は、比
較器４５による比較結果に応じ、ＣＰＵ１４（スーパバ
イザ）に対して割込み信号を生成するもので、割込み保
留レジスタ４７，割込み生成マスクレジスタ４８および
ＡＮＤゲート４９により構成されている。
４に設定されたカウンタ期待値とデクリメンタ４３の出
力値（実カウント値）とを比較するもので、これらの値
が一致した場合に一致信号〔不一致時に“０”(Lowレベ
ル）で一致時に“１”（Highレベル）になる信号〕を出
力するものである。そして、割込み生成回路４６は、比
較器４５による比較結果に応じ、ＣＰＵ１４（スーパバ
イザ）に対して割込み信号を生成するもので、割込み保
留レジスタ４７，割込み生成マスクレジスタ４８および
ＡＮＤゲート４９により構成されている。
【００５７】ここで、割込み保留レジスタ４７は、比較
器４５からの一致信号を保持し、その保持信号をＡＮＤ
ゲート４９へ出力するものである。また、割込み生成マ
スクレジスタ４８は、割込みを生成させるか否かをＣＰ
Ｕ１４側から予め定めるためのマスク情報を設定され、
その設定情報をＡＮＤゲート４９へ出力するものであ
る。このマスク情報としては、割込みを発生させる場合
に“１”が設定される一方、割込みを発生させない場合
（つまり割込み保留レジスタ４７からの信号をマスクす
る場合）に“０”される。
器４５からの一致信号を保持し、その保持信号をＡＮＤ
ゲート４９へ出力するものである。また、割込み生成マ
スクレジスタ４８は、割込みを生成させるか否かをＣＰ
Ｕ１４側から予め定めるためのマスク情報を設定され、
その設定情報をＡＮＤゲート４９へ出力するものであ
る。このマスク情報としては、割込みを発生させる場合
に“１”が設定される一方、割込みを発生させない場合
（つまり割込み保留レジスタ４７からの信号をマスクす
る場合）に“０”される。
【００５８】さらに、ＡＮＤゲート４９は、割込み保留
レジスタ４７からの信号と割込み生成マスクレジスタ４
８からの信号との論理積を算出し、その結果を割込み生
成信号としてＣＰＵ１４へ出力するものである。つま
り、割込み生成マスクレジスタ４８にマスク情報として
“１”が設定されている場合に、比較器４５からの一致
信号が立ち上がって割込み保留レジスタ４７に保持され
る信号が“１”になると、ＡＮＤゲート４９からＣＰＵ
１４へ出力される割込み生成信号が“１”に立ち上が
り、ＣＰＵ１４において割込み処理が行なわれるように
なっている。
レジスタ４７からの信号と割込み生成マスクレジスタ４
８からの信号との論理積を算出し、その結果を割込み生
成信号としてＣＰＵ１４へ出力するものである。つま
り、割込み生成マスクレジスタ４８にマスク情報として
“１”が設定されている場合に、比較器４５からの一致
信号が立ち上がって割込み保留レジスタ４７に保持され
る信号が“１”になると、ＡＮＤゲート４９からＣＰＵ
１４へ出力される割込み生成信号が“１”に立ち上が
り、ＣＰＵ１４において割込み処理が行なわれるように
なっている。
【００５９】次に、第１実施形態としてのＰＥ１１の動
作について、図５のフローチャート（ステップＳ１〜Ｓ
１６）に従って説明する。ここでは、特に割込み生成機
能２４の動作を説明すべく、ＰＥ１１が、ある並列プロ
セスについて並列同期待ち状態になってからその並列プ
ロセスについてのパケットを他のＰＥ１１から受信する
際の、転送処理部１３の受信系および割込み生成機能２
４の動作について説明する。このとき、カウンタ期待値
レジスタ４４には、ＣＰＵ１４（スーパバイザ）の条件
設定機能２２により、所定のカウンタ期待値が既に設定
されているものとする。
作について、図５のフローチャート（ステップＳ１〜Ｓ
１６）に従って説明する。ここでは、特に割込み生成機
能２４の動作を説明すべく、ＰＥ１１が、ある並列プロ
セスについて並列同期待ち状態になってからその並列プ
ロセスについてのパケットを他のＰＥ１１から受信する
際の、転送処理部１３の受信系および割込み生成機能２
４の動作について説明する。このとき、カウンタ期待値
レジスタ４４には、ＣＰＵ１４（スーパバイザ）の条件
設定機能２２により、所定のカウンタ期待値が既に設定
されているものとする。
【００６０】ＰＥ間結合網１２は、このＰＥ間結合網１
２に接続された各ＰＥ１１の入力バッファ３４の空きワ
ード数を、常時、捕捉しており（ステップＳ１）、所定
ＰＥ１１を宛先（受信側ＰＥ）とするパケットが存在
し、且つ、この受信側ＰＥ１１の入力バッファ３４が空
いている場合には（ステップＳ２）、１ワード目にパケ
ット送信開始信号を伴ってパケットの転送を開始し（ス
テップＳ３）、受信側ＰＥ１１の入力バッファ３４の空
き状態に応じて、パケットの全体をその受信側ＰＥ１１
に転送する（ステップＳ４）。このステップＳ４による
処理は、１つのパケットの転送を終了するまで（ステッ
プＳ５でＹＥＳ判定となるまで）繰り返し行なわれ、パ
ケットの転送を終了すると、ステップＳ１に戻る。
２に接続された各ＰＥ１１の入力バッファ３４の空きワ
ード数を、常時、捕捉しており（ステップＳ１）、所定
ＰＥ１１を宛先（受信側ＰＥ）とするパケットが存在
し、且つ、この受信側ＰＥ１１の入力バッファ３４が空
いている場合には（ステップＳ２）、１ワード目にパケ
ット送信開始信号を伴ってパケットの転送を開始し（ス
テップＳ３）、受信側ＰＥ１１の入力バッファ３４の空
き状態に応じて、パケットの全体をその受信側ＰＥ１１
に転送する（ステップＳ４）。このステップＳ４による
処理は、１つのパケットの転送を終了するまで（ステッ
プＳ５でＹＥＳ判定となるまで）繰り返し行なわれ、パ
ケットの転送を終了すると、ステップＳ１に戻る。
【００６１】ステップＳ３，Ｓ４によりＰＥ間結合網１
２から受信側ＰＥ１１へのパケット転送が開始される
と、受信側ＰＥ１１の転送処理部１３内の受信系では、
入力バッファ３４が空いている限り、パケットを読み込
む（ステップＳ６）。このとき、パケットヘッダ内の各
指定データが流れるタイミングで、各指定データが、対
応するレジスタ３１，３５，４１に読み込まれる。つま
り、コマンドレジスタ３１にはコマンドコードが、アド
レスレジスタ３５にはパケットボディ受信アドレスが、
カウンタアドレスレジスタ４１には受信カウンタアドレ
スが読み込まれる（ステップＳ７）。
２から受信側ＰＥ１１へのパケット転送が開始される
と、受信側ＰＥ１１の転送処理部１３内の受信系では、
入力バッファ３４が空いている限り、パケットを読み込
む（ステップＳ６）。このとき、パケットヘッダ内の各
指定データが流れるタイミングで、各指定データが、対
応するレジスタ３１，３５，４１に読み込まれる。つま
り、コマンドレジスタ３１にはコマンドコードが、アド
レスレジスタ３５にはパケットボディ受信アドレスが、
カウンタアドレスレジスタ４１には受信カウンタアドレ
スが読み込まれる（ステップＳ７）。
【００６２】ステップＳ７によりコマンドレジスタ３１
に読み込まれたコマンドコードはデコーダ３２により解
読されて、パケット受信格納方法を制御するための信号
が、制御回路３３により生成される（ステップＳ８）。
そして、転送処理部１３の受信系は、アドレスレジスタ
３５に設定されたアドレスと入力バッファ３４からのパ
ケットデータとを組にして主記憶アクセス制御部３０へ
送り、この主記憶アクセス制御部３０を介して、パケッ
トボディを主記憶１５上の指定アドレスに格納する（ス
テップＳ９）。
に読み込まれたコマンドコードはデコーダ３２により解
読されて、パケット受信格納方法を制御するための信号
が、制御回路３３により生成される（ステップＳ８）。
そして、転送処理部１３の受信系は、アドレスレジスタ
３５に設定されたアドレスと入力バッファ３４からのパ
ケットデータとを組にして主記憶アクセス制御部３０へ
送り、この主記憶アクセス制御部３０を介して、パケッ
トボディを主記憶１５上の指定アドレスに格納する（ス
テップＳ９）。
【００６３】ステップＳ９により、パケットデータを１
回格納すると、アドレス生成回路３６により、アドレス
レジスタ３５のアドレス値に１回のデータ格納バイト長
が加算され、アドレスレジスタ３５に設定される（ステ
ップＳ１０）。これらのステップＳ９およびＳ１０によ
る処理は、パケットボディを全て受信するまで（ステッ
プＳ１１でＹＥＳ判定となるまで）繰り返し実行され
る。
回格納すると、アドレス生成回路３６により、アドレス
レジスタ３５のアドレス値に１回のデータ格納バイト長
が加算され、アドレスレジスタ３５に設定される（ステ
ップＳ１０）。これらのステップＳ９およびＳ１０によ
る処理は、パケットボディを全て受信するまで（ステッ
プＳ１１でＹＥＳ判定となるまで）繰り返し実行され
る。
【００６４】パケットボディを全て受信すると、転送処
理部１３の受信系は、カウンタアドレスレジスタ４１に
保持されているアドレスを主記憶アクセス制御部３０に
送り、主記憶１５上のそのアドレスから、該当並列プロ
セスについてのカウント値を読み込み、カウント値レジ
スタ４２に設定する（ステップＳ１２）。カウント値レ
ジスタ４２に設定されたカウント値はデクリメンタ４３
により１だけ減算された後、その減算結果（新たなカウ
ント値）をデータとし、且つ、カウンタアドレスレジス
タ４１に保持されているデータをアドレスとして主記憶
アクセス制御部３０に送出する。これにより、デクリメ
ンタ４３による減算結果が、主記憶１５上の受信カウン
タアドレスに書き込まれ、並列同期待ち状態になった並
列プロセスについての受信パケット数に関する情報であ
るカウント値が更新される（ステップＳ１３）。
理部１３の受信系は、カウンタアドレスレジスタ４１に
保持されているアドレスを主記憶アクセス制御部３０に
送り、主記憶１５上のそのアドレスから、該当並列プロ
セスについてのカウント値を読み込み、カウント値レジ
スタ４２に設定する（ステップＳ１２）。カウント値レ
ジスタ４２に設定されたカウント値はデクリメンタ４３
により１だけ減算された後、その減算結果（新たなカウ
ント値）をデータとし、且つ、カウンタアドレスレジス
タ４１に保持されているデータをアドレスとして主記憶
アクセス制御部３０に送出する。これにより、デクリメ
ンタ４３による減算結果が、主記憶１５上の受信カウン
タアドレスに書き込まれ、並列同期待ち状態になった並
列プロセスについての受信パケット数に関する情報であ
るカウント値が更新される（ステップＳ１３）。
【００６５】デクリメンタ４３による減算結果を主記憶
１５に書き込むと同時に、比較器４５により、カウンタ
期待値レジスタ４４に設定されたカウンタ期待値とデク
リメンタ４３の出力値（実カウント値）とが比較され、
これらの値が一致した場合（ステップＳ１４でＹＥＳ判
定の場合）、比較器４５からの一致信号が立ち上がり割
込み保留レジスタ４７に“１”が設定される（ステップ
Ｓ１５）。
１５に書き込むと同時に、比較器４５により、カウンタ
期待値レジスタ４４に設定されたカウンタ期待値とデク
リメンタ４３の出力値（実カウント値）とが比較され、
これらの値が一致した場合（ステップＳ１４でＹＥＳ判
定の場合）、比較器４５からの一致信号が立ち上がり割
込み保留レジスタ４７に“１”が設定される（ステップ
Ｓ１５）。
【００６６】このとき、割込み生成マスクレジスタ４８
にマスク情報として“１”が設定されていれば、割込み
生成回路４６（ＡＮＤゲート４９）からＣＰＵ１４へ出
力される割込み信号が“１”に立ち上がり（ステップＳ
１６）、ＣＰＵ１４において割込み処理が行なわれる。
このステップＳ１６による処理を終了した後、もしく
は、比較器４５の比較結果が不一致であった場合（ステ
ップＳ１４でＮＯ判定の場合）、転送処理部１３の受信
系は受信待機状態になる。
にマスク情報として“１”が設定されていれば、割込み
生成回路４６（ＡＮＤゲート４９）からＣＰＵ１４へ出
力される割込み信号が“１”に立ち上がり（ステップＳ
１６）、ＣＰＵ１４において割込み処理が行なわれる。
このステップＳ１６による処理を終了した後、もしく
は、比較器４５の比較結果が不一致であった場合（ステ
ップＳ１４でＮＯ判定の場合）、転送処理部１３の受信
系は受信待機状態になる。
【００６７】このように、第１実施形態としてのＰＥ１
１によれば、実行中の並列プロセスが並列同期待ち状態
になると、当該並列プロセスを実行する他のＰＥ１１か
ら自ＰＥ１１へ転送されてくるパケットの数がカウント
ダウンにより計数され、その実カウント値と条件設定機
能２２によりカウンタ期待値レジスタ４４に設定された
期待値とが一致したことが比較器４５にて検知される
と、割込み生成回路４６により割込み信号が生成され
る。つまり、転送パケット数が期待値に到達したこと
を、並列プロセスの割付を再開する条件（並列同期待ち
状態の解除条件）として、割込み生成機能２４が実現さ
れる。
１によれば、実行中の並列プロセスが並列同期待ち状態
になると、当該並列プロセスを実行する他のＰＥ１１か
ら自ＰＥ１１へ転送されてくるパケットの数がカウント
ダウンにより計数され、その実カウント値と条件設定機
能２２によりカウンタ期待値レジスタ４４に設定された
期待値とが一致したことが比較器４５にて検知される
と、割込み生成回路４６により割込み信号が生成され
る。つまり、転送パケット数が期待値に到達したこと
を、並列プロセスの割付を再開する条件（並列同期待ち
状態の解除条件）として、割込み生成機能２４が実現さ
れる。
【００６８】なお、上述した第１実施形態では、ＰＥ１
１のＣＰＵ１４で実行される並列プロセスが１種類であ
るものとして説明しているが、第１実施形態では、並列
計算機１０上で複数のジョブがそれぞれ並列プロセスと
して実行されている場合にも対応することができる。た
だし、その場合、転送されるパケットのヘッダ中に、各
ジョブに対応したプロセス識別子を設定する。また、割
込み生成機能２４をプロセス識別子毎にそなえて、カウ
ンタ期待値をプロセス識別子毎にカウンタ期待値レジス
タ４４に設定するとともに、デクリメンタ４３の出力値
（カウント値）を格納する領域をプロセス識別子毎に主
記憶１５上に確保する。これにより、パケットヘッダ中
のプロセス識別子に対応して、受信パケット数の計数，
カウンタ期待値の設定および割込み信号の生成を行な
え、ジョブ毎に、並列プロセスの非活性化／活性化を行
なうことができる。
１のＣＰＵ１４で実行される並列プロセスが１種類であ
るものとして説明しているが、第１実施形態では、並列
計算機１０上で複数のジョブがそれぞれ並列プロセスと
して実行されている場合にも対応することができる。た
だし、その場合、転送されるパケットのヘッダ中に、各
ジョブに対応したプロセス識別子を設定する。また、割
込み生成機能２４をプロセス識別子毎にそなえて、カウ
ンタ期待値をプロセス識別子毎にカウンタ期待値レジス
タ４４に設定するとともに、デクリメンタ４３の出力値
（カウント値）を格納する領域をプロセス識別子毎に主
記憶１５上に確保する。これにより、パケットヘッダ中
のプロセス識別子に対応して、受信パケット数の計数，
カウンタ期待値の設定および割込み信号の生成を行な
え、ジョブ毎に、並列プロセスの非活性化／活性化を行
なうことができる。
【００６９】また、上述した第１実施形態では、受信パ
ケット数をデクリメンタ４３により減算（カウントダウ
ン）して計数しているが、逆にインクリメンタによりカ
ウントアップして計数するようにしてもよい。この場
合、当然、カウンタ期待値レジスタ４５には、そのカウ
ントアップ処理に対応した値がカウンタ期待値として設
定される。例えば、主記憶１５上の受信カウンタアドレ
スにおけるカウント値が“８”であり、並列同期待ち状
態になってから受信する予定のパケット数が“６”ある
場合には、所定のカウンタ期待値として“１４”が設定
されることになる。
ケット数をデクリメンタ４３により減算（カウントダウ
ン）して計数しているが、逆にインクリメンタによりカ
ウントアップして計数するようにしてもよい。この場
合、当然、カウンタ期待値レジスタ４５には、そのカウ
ントアップ処理に対応した値がカウンタ期待値として設
定される。例えば、主記憶１５上の受信カウンタアドレ
スにおけるカウント値が“８”であり、並列同期待ち状
態になってから受信する予定のパケット数が“６”ある
場合には、所定のカウンタ期待値として“１４”が設定
されることになる。
【００７０】（ｃ）第２実施形態の並列計算機用処理装
置の説明 図６は本発明の第２実施形態としての並列計算機用処理
装置の要部構成を示すブロック図であり、この図６で
も、第１実施形態と同様、転送処理部１３における受信
系と、この受信系に付加された割込み生成機能２４とが
詳細に図示されており、転送処理部１３に本来そなえら
れている送信系の図示は省略されている。図６中、既述
の符号と同一の符号はほぼ同一部分を示しているので、
その詳細な説明は省略する。
置の説明 図６は本発明の第２実施形態としての並列計算機用処理
装置の要部構成を示すブロック図であり、この図６で
も、第１実施形態と同様、転送処理部１３における受信
系と、この受信系に付加された割込み生成機能２４とが
詳細に図示されており、転送処理部１３に本来そなえら
れている送信系の図示は省略されている。図６中、既述
の符号と同一の符号はほぼ同一部分を示しているので、
その詳細な説明は省略する。
【００７１】ただし、第２実施形態では、並列計算機１
０において、プログラミングモデルとしてメッセージパ
ッシングモデルが採用され転送処理部１３によりパケッ
トとしてメッセージパケットが転送されるものとする。
図６に示すように、第２実施形態としてのＰＥ１１の転
送処理部１３の受信系は、第１実施形態と同様のコマン
ドレジスタ３１，デコーダ３２，制御回路３３および入
力バッファ３４を有するほか、アドレスレジスタ３７，
加算器３８，メッセージ受信キューベースアドレスレジ
スタ３９，書込ポインタ４０，１加算器５０，読出ポイ
ンタ５１および比較器５２を有して構成されている。
０において、プログラミングモデルとしてメッセージパ
ッシングモデルが採用され転送処理部１３によりパケッ
トとしてメッセージパケットが転送されるものとする。
図６に示すように、第２実施形態としてのＰＥ１１の転
送処理部１３の受信系は、第１実施形態と同様のコマン
ドレジスタ３１，デコーダ３２，制御回路３３および入
力バッファ３４を有するほか、アドレスレジスタ３７，
加算器３８，メッセージ受信キューベースアドレスレジ
スタ３９，書込ポインタ４０，１加算器５０，読出ポイ
ンタ５１および比較器５２を有して構成されている。
【００７２】ここで、入力バッファ３４は、第１実施形
態のものと同様、ＰＥ間結合網１２を介して送信側ＰＥ
１１から受信したパケットを一時的に保持するものであ
るが、この入力バッファ３４に保持されたパケットボデ
ィのデータは、図７に示すフローチャートに従って後述
するごとく、アドレスレジスタ３７に示されるアドレス
と組になって、順次、主記憶アクセス制御部３０を介し
主記憶１５上のメッセージ受信キュー（サイクリックキ
ュー）１７に格納されるようになっている。
態のものと同様、ＰＥ間結合網１２を介して送信側ＰＥ
１１から受信したパケットを一時的に保持するものであ
るが、この入力バッファ３４に保持されたパケットボデ
ィのデータは、図７に示すフローチャートに従って後述
するごとく、アドレスレジスタ３７に示されるアドレス
と組になって、順次、主記憶アクセス制御部３０を介し
主記憶１５上のメッセージ受信キュー（サイクリックキ
ュー）１７に格納されるようになっている。
【００７３】アドレスレジスタ３７は、入力バッファ３
４に保持されているパケットボディを書き込むべき主記
憶１５上のアドレスを一時的に保持するもので、このア
ドレスレジスタ３７には、加算器４１からの値がアドレ
スデータとして保持されるようになっている。加算器３
８は、入力バッファ３４に保持されているパケットボデ
ィを主記憶１５上のメッセージ受信キュー１７に格納す
る際の書込アドレスを順次生成するためのもので、レジ
スタ３９に保持されるメッセージ受信キューベースアド
レス（メッセージ受信キュー１７の空きの先頭アドレ
ス）と書込ポインタ４０の値とを加算し、前記書込アド
レスとしてアドレスレジスタ３７へ出力する。
４に保持されているパケットボディを書き込むべき主記
憶１５上のアドレスを一時的に保持するもので、このア
ドレスレジスタ３７には、加算器４１からの値がアドレ
スデータとして保持されるようになっている。加算器３
８は、入力バッファ３４に保持されているパケットボデ
ィを主記憶１５上のメッセージ受信キュー１７に格納す
る際の書込アドレスを順次生成するためのもので、レジ
スタ３９に保持されるメッセージ受信キューベースアド
レス（メッセージ受信キュー１７の空きの先頭アドレ
ス）と書込ポインタ４０の値とを加算し、前記書込アド
レスとしてアドレスレジスタ３７へ出力する。
【００７４】書込ポインタ４０は、初期値として０が設
定されているが、主記憶１５へのデータ書込を開始する
と、その書込ポインタ４０の値は、メッセージ受信キュ
ー１７に対してこの受信キュー１７の１ブロック分のデ
ータが書き込まれる度に、１加算器５０により１ずつカ
ウントアップされる。従って、加算器３８からの出力
は、メッセージ受信キューベースアドレスを初期値とし
て１ブロック分のデータ書込毎に１ずつ順に増加する。
このような加算器３８からのアドレス値は、パケットを
全て書き込むまでアドレスレジスタ３９に順次設定され
る。
定されているが、主記憶１５へのデータ書込を開始する
と、その書込ポインタ４０の値は、メッセージ受信キュ
ー１７に対してこの受信キュー１７の１ブロック分のデ
ータが書き込まれる度に、１加算器５０により１ずつカ
ウントアップされる。従って、加算器３８からの出力
は、メッセージ受信キューベースアドレスを初期値とし
て１ブロック分のデータ書込毎に１ずつ順に増加する。
このような加算器３８からのアドレス値は、パケットを
全て書き込むまでアドレスレジスタ３９に順次設定され
る。
【００７５】そして、パケットボディのデータは、アド
レスレジスタ３７に順次設定されるアドレスと組になっ
て、主記憶アクセス制御部３０を介して主記憶１５のメ
ッセージ受信キュー１７に書き込まれる。なお、読出ポ
インタ５１は、サイクリックキューであるメッセージ受
信キュー１７の読出位置を示すものであり、比較器５２
は、１加算器５０により１を加算された書込ポインタ４
０の値と読出ポインタ５１の値とを比較し、一致した場
合には、メッセージ受信キュー１７でデータのオーバフ
ローが発生したものと判断し、割込み信号を生成してＣ
ＰＵ１４に対して出力するものである。
レスレジスタ３７に順次設定されるアドレスと組になっ
て、主記憶アクセス制御部３０を介して主記憶１５のメ
ッセージ受信キュー１７に書き込まれる。なお、読出ポ
インタ５１は、サイクリックキューであるメッセージ受
信キュー１７の読出位置を示すものであり、比較器５２
は、１加算器５０により１を加算された書込ポインタ４
０の値と読出ポインタ５１の値とを比較し、一致した場
合には、メッセージ受信キュー１７でデータのオーバフ
ローが発生したものと判断し、割込み信号を生成してＣ
ＰＵ１４に対して出力するものである。
【００７６】一方、上述のような転送処理部１３の受信
系にも、第１実施形態と同様、割込み生成機能２４が付
加されている。第２実施形態としてのＰＥ１１における
割込み生成機能２４は、図６に示すように、書込ポイン
タ期待値レジスタ５３，比較器５４および第１実施形態
と同様の割込み生成回路によって実現されている。ここ
で、書込ポインタ期待値レジスタ５３は、処理中の並列
プロセスが並列同期待ち状態になると、前述したＣＰＵ
１４（スーパバイザ）の条件設定機能２２により、主記
憶アクセス制御部３０（アドレスデコーダ３０Ａ）を介
して所定の書込ポインタ期待値を設定されるものであ
る。この書込ポインタ期待値は、並列同期待ち状態にな
ってから他のＰＥ１１が今回のステップを完了するまで
の間に他のＰＥ１１から転送されてくる予定の全メッセ
ージパケットのデータ容量に基づいて設定されるもの
で、その全メッセージパケットを受信した場合に書込ポ
インタ４０が示すものと考えられる値である。
系にも、第１実施形態と同様、割込み生成機能２４が付
加されている。第２実施形態としてのＰＥ１１における
割込み生成機能２４は、図６に示すように、書込ポイン
タ期待値レジスタ５３，比較器５４および第１実施形態
と同様の割込み生成回路によって実現されている。ここ
で、書込ポインタ期待値レジスタ５３は、処理中の並列
プロセスが並列同期待ち状態になると、前述したＣＰＵ
１４（スーパバイザ）の条件設定機能２２により、主記
憶アクセス制御部３０（アドレスデコーダ３０Ａ）を介
して所定の書込ポインタ期待値を設定されるものであ
る。この書込ポインタ期待値は、並列同期待ち状態にな
ってから他のＰＥ１１が今回のステップを完了するまで
の間に他のＰＥ１１から転送されてくる予定の全メッセ
ージパケットのデータ容量に基づいて設定されるもの
で、その全メッセージパケットを受信した場合に書込ポ
インタ４０が示すものと考えられる値である。
【００７７】比較器５４は、書込ポインタ期待値レジス
タ５３に設定された書込ポインタ期待値と書込ポインタ
４０の実指示値とを比較するもので、これらの値が一致
した場合に一致信号〔不一致時に“０”で一致時に
“１”になる信号〕を出力するものである。なお、比較
器５４は、書込ポインタ期待値と書込ポインタ４０の実
指示値とを比較した結果、期待値と実指示値とが不一致
になったこと、または、実指示値が期待値を超えたこと
を検知した場合に、前述のような所定信号を出力するも
のとして構成することもできる。
タ５３に設定された書込ポインタ期待値と書込ポインタ
４０の実指示値とを比較するもので、これらの値が一致
した場合に一致信号〔不一致時に“０”で一致時に
“１”になる信号〕を出力するものである。なお、比較
器５４は、書込ポインタ期待値と書込ポインタ４０の実
指示値とを比較した結果、期待値と実指示値とが不一致
になったこと、または、実指示値が期待値を超えたこと
を検知した場合に、前述のような所定信号を出力するも
のとして構成することもできる。
【００７８】そして、割込み生成回路４６は、第１実施
形態のものと同様、比較器５４による比較結果に応じ、
ＣＰＵ１４（スーパバイザ）に対して割込み信号を生成
するもので、前述と全く同様の割込み保留レジスタ４
７，割込み生成マスクレジスタ４８およびＡＮＤゲート
４９により構成されている。つまり、割込み生成マスク
レジスタ４８にマスク情報として“１”が設定されてい
る場合に、比較器５４からの一致信号が立ち上がって割
込み保留レジスタ４７に保持される信号が“１”になる
と、ＡＮＤゲート４９からＣＰＵ１４へ出力される割込
み生成信号が“１”に立ち上がり、ＣＰＵ１４において
割込み処理が行なわれるようになっている。
形態のものと同様、比較器５４による比較結果に応じ、
ＣＰＵ１４（スーパバイザ）に対して割込み信号を生成
するもので、前述と全く同様の割込み保留レジスタ４
７，割込み生成マスクレジスタ４８およびＡＮＤゲート
４９により構成されている。つまり、割込み生成マスク
レジスタ４８にマスク情報として“１”が設定されてい
る場合に、比較器５４からの一致信号が立ち上がって割
込み保留レジスタ４７に保持される信号が“１”になる
と、ＡＮＤゲート４９からＣＰＵ１４へ出力される割込
み生成信号が“１”に立ち上がり、ＣＰＵ１４において
割込み処理が行なわれるようになっている。
【００７９】次に、第２実施形態としてのＰＥ１１の動
作について、図７のフローチャート（ステップＳ２１〜
Ｓ３９）に従って説明する。ここでも、特に割込み生成
機能２４の動作を説明すべく、ＰＥ１１が、ある並列プ
ロセスについて並列同期待ち状態になってからその並列
プロセスについてのメッセージパケットを他のＰＥ１１
から受信する際の、転送処理部１３の受信系および割込
み生成機能２４の動作について説明する。このとき、書
込ポインタ期待値レジスタ５３には、ＣＰＵ１４（スー
パバイザ）の条件設定機能２２により、所定の書込ポイ
ンタ期待値が既に設定されているものとする。
作について、図７のフローチャート（ステップＳ２１〜
Ｓ３９）に従って説明する。ここでも、特に割込み生成
機能２４の動作を説明すべく、ＰＥ１１が、ある並列プ
ロセスについて並列同期待ち状態になってからその並列
プロセスについてのメッセージパケットを他のＰＥ１１
から受信する際の、転送処理部１３の受信系および割込
み生成機能２４の動作について説明する。このとき、書
込ポインタ期待値レジスタ５３には、ＣＰＵ１４（スー
パバイザ）の条件設定機能２２により、所定の書込ポイ
ンタ期待値が既に設定されているものとする。
【００８０】ＰＥ間結合網１２は、第１実施形態と同
様、このＰＥ間結合網１２に接続された各ＰＥ１１の入
力バッファ３４の空きワード数を、常時、捕捉しており
（ステップＳ２１）、所定ＰＥ１１を宛先（受信側Ｐ
Ｅ）とするメッセージパケットが存在し、且つ、この受
信側ＰＥ１１の入力バッファ３４が空いている場合には
（ステップＳ２２）、１ワード目にパケット送信開始信
号を伴ってメッセージパケットの転送を開始し（ステッ
プＳ２３）、受信側ＰＥ１１の入力バッファ３４の空き
状態に応じて、メッセージパケットの全体をその受信側
ＰＥ１１に転送する（ステップＳ２４）。このステップ
Ｓ２４による処理は、１つのメッセージパケットの転送
を終了するまで（ステップＳ２５でＹＥＳ判定となるま
で）繰り返し行なわれ、メッセージパケットの転送を終
了すると、ステップＳ２１に戻る。
様、このＰＥ間結合網１２に接続された各ＰＥ１１の入
力バッファ３４の空きワード数を、常時、捕捉しており
（ステップＳ２１）、所定ＰＥ１１を宛先（受信側Ｐ
Ｅ）とするメッセージパケットが存在し、且つ、この受
信側ＰＥ１１の入力バッファ３４が空いている場合には
（ステップＳ２２）、１ワード目にパケット送信開始信
号を伴ってメッセージパケットの転送を開始し（ステッ
プＳ２３）、受信側ＰＥ１１の入力バッファ３４の空き
状態に応じて、メッセージパケットの全体をその受信側
ＰＥ１１に転送する（ステップＳ２４）。このステップ
Ｓ２４による処理は、１つのメッセージパケットの転送
を終了するまで（ステップＳ２５でＹＥＳ判定となるま
で）繰り返し行なわれ、メッセージパケットの転送を終
了すると、ステップＳ２１に戻る。
【００８１】ステップＳ２３，Ｓ２４によりＰＥ間結合
網１２から受信側ＰＥ１１へのパケット転送が開始され
ると、受信側ＰＥ１１の転送処理部１３内の受信系で
は、入力バッファ３４が空いている限り、メッセージパ
ケットを読み込む（ステップＳ２６）。このとき、パケ
ットヘッダ内のコマンドコードが流れるタイミングで、
そのコマンドコードをコマンドレジスタ３１に読み込む
（ステップＳ２７）。コマンドレジスタ３１に読み込ま
れたコマンドコードはデコーダ３２により解読されて、
パケット受信格納方法を制御するための信号が、制御回
路３３により生成される（ステップＳ２８）。
網１２から受信側ＰＥ１１へのパケット転送が開始され
ると、受信側ＰＥ１１の転送処理部１３内の受信系で
は、入力バッファ３４が空いている限り、メッセージパ
ケットを読み込む（ステップＳ２６）。このとき、パケ
ットヘッダ内のコマンドコードが流れるタイミングで、
そのコマンドコードをコマンドレジスタ３１に読み込む
（ステップＳ２７）。コマンドレジスタ３１に読み込ま
れたコマンドコードはデコーダ３２により解読されて、
パケット受信格納方法を制御するための信号が、制御回
路３３により生成される（ステップＳ２８）。
【００８２】そして、転送処理部１３の受信系では、レ
ジスタ３９に保持されるメッセージ受信キューベースア
ドレスと書込ポインタ４０の値とを加算器３８により加
算した結果が、アドレスレジスタ３７に書込アドレスと
して設定された後（ステップＳ２９）、書込ポインタ４
０の値が、１加算器５０により１だけカウントアップさ
れる（ステップＳ３０）。
ジスタ３９に保持されるメッセージ受信キューベースア
ドレスと書込ポインタ４０の値とを加算器３８により加
算した結果が、アドレスレジスタ３７に書込アドレスと
して設定された後（ステップＳ２９）、書込ポインタ４
０の値が、１加算器５０により１だけカウントアップさ
れる（ステップＳ３０）。
【００８３】ステップＳ３０により１だけカウントアッ
プされた書込ポインタ４０の値（実指示値）は、比較器
５４により、書込ポインタ期待値レジスタ５３に設定さ
れた期待値と比較され、これらの値が一致した場合（ス
テップＳ３１でＹＥＳ判定の場合）、比較器５４からの
一致信号が立ち上がり割込み保留レジスタ４７に“１”
が設定される（ステップＳ３２）。
プされた書込ポインタ４０の値（実指示値）は、比較器
５４により、書込ポインタ期待値レジスタ５３に設定さ
れた期待値と比較され、これらの値が一致した場合（ス
テップＳ３１でＹＥＳ判定の場合）、比較器５４からの
一致信号が立ち上がり割込み保留レジスタ４７に“１”
が設定される（ステップＳ３２）。
【００８４】このとき、割込み生成マスクレジスタ４８
にマスク情報として“１”が設定されていれば、割込み
生成回路４６（ＡＮＤゲート４９）からＣＰＵ１４へ出
力される割込み信号が立ち上がり（ステップＳ３３）、
ＣＰＵ１４において割込み処理が行なわれ、転送処理部
１３の受信系は受信待機状態になる。比較器５４の比較
結果が不一致であった場合（ステップＳ３１でＮＯ判定
の場合）、比較器５２により、ステップＳ３０により１
だけカウントアップされた書込ポインタ４０の値（実指
示値）と、読出ポインタ５１の値とが比較される。そし
て、これらの値が一致した場合（ステップＳ３４でＹＥ
Ｓ判定の場合）には、メッセージ受信キュー１７でデー
タのオーバフローが発生したものと判断されて、比較器
５２からＣＰＵ１４へ出力される割込み信号が立ち上が
り（ステップＳ３５）、ＣＰＵ１４において割込み処理
が行なわれ、転送処理部１３の受信系は受信待機状態に
なる。
にマスク情報として“１”が設定されていれば、割込み
生成回路４６（ＡＮＤゲート４９）からＣＰＵ１４へ出
力される割込み信号が立ち上がり（ステップＳ３３）、
ＣＰＵ１４において割込み処理が行なわれ、転送処理部
１３の受信系は受信待機状態になる。比較器５４の比較
結果が不一致であった場合（ステップＳ３１でＮＯ判定
の場合）、比較器５２により、ステップＳ３０により１
だけカウントアップされた書込ポインタ４０の値（実指
示値）と、読出ポインタ５１の値とが比較される。そし
て、これらの値が一致した場合（ステップＳ３４でＹＥ
Ｓ判定の場合）には、メッセージ受信キュー１７でデー
タのオーバフローが発生したものと判断されて、比較器
５２からＣＰＵ１４へ出力される割込み信号が立ち上が
り（ステップＳ３５）、ＣＰＵ１４において割込み処理
が行なわれ、転送処理部１３の受信系は受信待機状態に
なる。
【００８５】比較器５２の比較結果が不一致であった場
合（ステップＳ３４でＮＯ判定の場合）、転送処理部１
３の受信系は、アドレスレジスタ３７に設定されたアド
レスと入力バッファ３４からのパケットデータとを組に
して主記憶アクセス制御部３０へ送り、この主記憶アク
セス制御部３０を介して、パケットデータを主記憶１５
上のメッセージ受信キュー１７内へ格納する（ステップ
Ｓ３６）。
合（ステップＳ３４でＮＯ判定の場合）、転送処理部１
３の受信系は、アドレスレジスタ３７に設定されたアド
レスと入力バッファ３４からのパケットデータとを組に
して主記憶アクセス制御部３０へ送り、この主記憶アク
セス制御部３０を介して、パケットデータを主記憶１５
上のメッセージ受信キュー１７内へ格納する（ステップ
Ｓ３６）。
【００８６】ステップＳ３６により、パケットデータを
１回格納すると、図示しないアドレス生成回路によりア
ドレスレジスタ３７のアドレス値に１回のデータ格納バ
イト長が加算され、その加算結果が、アドレスレジスタ
３７に設定される（ステップＳ３７）。ステップＳ３６
およびＳ３７による処理は、メッセージ受信キュー１７
に対して１ブロック分のパケットデータ転送を完了する
か、パケットの全てをメッセージ受信キュー１７に転送
するまで（ステップＳ３８でＹＥＳ判定となるまで）繰
り返し実行される。
１回格納すると、図示しないアドレス生成回路によりア
ドレスレジスタ３７のアドレス値に１回のデータ格納バ
イト長が加算され、その加算結果が、アドレスレジスタ
３７に設定される（ステップＳ３７）。ステップＳ３６
およびＳ３７による処理は、メッセージ受信キュー１７
に対して１ブロック分のパケットデータ転送を完了する
か、パケットの全てをメッセージ受信キュー１７に転送
するまで（ステップＳ３８でＹＥＳ判定となるまで）繰
り返し実行される。
【００８７】また、上述したステップＳ２９〜Ｓ３８に
よる処理は、パケットの受信を完了するまで、つまり、
パケットの全てをメッセージ受信キュー１７に転送する
まで（ステップＳ３９でＹＥＳ判定となるまで）繰り返
し実行される。ステップＳ３９でＹＥＳ判定となると、
転送処理部１３の受信系は受信待機状態になる。このよ
うに、第２実施形態としてのＰＥ１１によれば、実行中
の並列プロセスが並列同期待ち状態になると、当該並列
プロセスを実行する他のＰＥ１１からメッセージパケッ
トを受信すると、その受信データが、書込ポインタ４０
の指示値に従って主記憶１５上のメッセージ受信キュー
１７に格納されるとともに、その書込ポインタ４０の指
示値が、メッセージ受信キュー１７における次の空き領
域の先頭アドレスに更新される。
よる処理は、パケットの受信を完了するまで、つまり、
パケットの全てをメッセージ受信キュー１７に転送する
まで（ステップＳ３９でＹＥＳ判定となるまで）繰り返
し実行される。ステップＳ３９でＹＥＳ判定となると、
転送処理部１３の受信系は受信待機状態になる。このよ
うに、第２実施形態としてのＰＥ１１によれば、実行中
の並列プロセスが並列同期待ち状態になると、当該並列
プロセスを実行する他のＰＥ１１からメッセージパケッ
トを受信すると、その受信データが、書込ポインタ４０
の指示値に従って主記憶１５上のメッセージ受信キュー
１７に格納されるとともに、その書込ポインタ４０の指
示値が、メッセージ受信キュー１７における次の空き領
域の先頭アドレスに更新される。
【００８８】そして、その書込ポインタ４０の実指示値
と書込ポインタ期待値レジスタに設定された期待値とが
一致したことが比較器５４にて検知されると、割込み生
成回路４６により割込み信号が生成される。つまり、メ
ッセージパケット受信量が期待値に到達したことを、並
列プロセスの割付を再開する条件（並列同期待ち状態の
解除条件）として、割込み生成機能２４が実現される。
と書込ポインタ期待値レジスタに設定された期待値とが
一致したことが比較器５４にて検知されると、割込み生
成回路４６により割込み信号が生成される。つまり、メ
ッセージパケット受信量が期待値に到達したことを、並
列プロセスの割付を再開する条件（並列同期待ち状態の
解除条件）として、割込み生成機能２４が実現される。
【００８９】なお、上述した第２実施形態では、ＰＥ１
１のＣＰＵ１４で実行される並列プロセスが１種類であ
るものとして説明しているが、この第２実施形態でも、
並列計算機１０上で複数のジョブがそれぞれ並列プロセ
スとして実行されている場合にも対応することができ
る。ただし、その場合、転送されるパケットのヘッダ中
に、各ジョブに対応したプロセス識別子を設定する。ま
た、割込み生成機能２４をプロセス識別子毎にそなえ、
書込ポインタ期待値をプロセス識別子毎に書込ポインタ
期待値レジスタ５３に設定し、メッセージ受信キューベ
ースアドレスレジスタ３９，書込ポインタ４０および読
出ポインタ５１等をプロセス識別子毎にそなえ、さら
に、メッセージ受信キュー１７を、プロセス識別子毎に
主記憶１５上に確保する。これにより、パケットヘッダ
中のプロセス識別子に対応して、メッセージ受信キュー
１７へのデータ書込，書込ポインタ４０の更新，期待値
の設定および割込み信号の生成をプロセス識別子毎に行
なうことにより、ジョブ毎に、並列プロセスの非活性化
／活性化を行なうことができる。
１のＣＰＵ１４で実行される並列プロセスが１種類であ
るものとして説明しているが、この第２実施形態でも、
並列計算機１０上で複数のジョブがそれぞれ並列プロセ
スとして実行されている場合にも対応することができ
る。ただし、その場合、転送されるパケットのヘッダ中
に、各ジョブに対応したプロセス識別子を設定する。ま
た、割込み生成機能２４をプロセス識別子毎にそなえ、
書込ポインタ期待値をプロセス識別子毎に書込ポインタ
期待値レジスタ５３に設定し、メッセージ受信キューベ
ースアドレスレジスタ３９，書込ポインタ４０および読
出ポインタ５１等をプロセス識別子毎にそなえ、さら
に、メッセージ受信キュー１７を、プロセス識別子毎に
主記憶１５上に確保する。これにより、パケットヘッダ
中のプロセス識別子に対応して、メッセージ受信キュー
１７へのデータ書込，書込ポインタ４０の更新，期待値
の設定および割込み信号の生成をプロセス識別子毎に行
なうことにより、ジョブ毎に、並列プロセスの非活性化
／活性化を行なうことができる。
【００９０】（ｄ）第３実施形態の並列計算機用処理装
置の説明 図８は本発明の第３実施形態としての並列計算機用処理
装置の要部構成を示すブロック図である。第３実施形態
のＰＥ１１は、同期検出（バリア検出）に応じた割込み
生成機能２４を有するもので、図８に示すような同期検
出機構６１と前述と同様機能の割込み生成マスクレジス
タ４８およびＡＮＤゲート４９とにより、第３実施形態
の割込み生成機能２４が実現されている。
置の説明 図８は本発明の第３実施形態としての並列計算機用処理
装置の要部構成を示すブロック図である。第３実施形態
のＰＥ１１は、同期検出（バリア検出）に応じた割込み
生成機能２４を有するもので、図８に示すような同期検
出機構６１と前述と同様機能の割込み生成マスクレジス
タ４８およびＡＮＤゲート４９とにより、第３実施形態
の割込み生成機能２４が実現されている。
【００９１】つまり、第３実施形態では、図８に示すよ
うに、各ＰＥ１１の相互間が、状態通信部としてのＢＳ
Ｔ（Barrier STate)放送装置６０により接続されてい
る。このＢＳＴ放送装置６０は、複数のＰＥ１１の相互
間で各ＰＥ１１が当該並列プロセスとして今回のステッ
プで割り付けられた処理を完了したか否かを示すバリア
状態値（１ビット長の変数）を送受信するためのもの
で、例えば、ＰＥ番号＃０，＃１，＃２，…，＃（ｎ−
１），＃０，＃１，…の順に、各ＰＥ１１のバリア状態
値（後述する出力レジスタ６２に保持される値）を全て
のＰＥ１１に放送するものである。
うに、各ＰＥ１１の相互間が、状態通信部としてのＢＳ
Ｔ（Barrier STate)放送装置６０により接続されてい
る。このＢＳＴ放送装置６０は、複数のＰＥ１１の相互
間で各ＰＥ１１が当該並列プロセスとして今回のステッ
プで割り付けられた処理を完了したか否かを示すバリア
状態値（１ビット長の変数）を送受信するためのもの
で、例えば、ＰＥ番号＃０，＃１，＃２，…，＃（ｎ−
１），＃０，＃１，…の順に、各ＰＥ１１のバリア状態
値（後述する出力レジスタ６２に保持される値）を全て
のＰＥ１１に放送するものである。
【００９２】また、各ＰＥ１１には、このＢＳＴ放送装
置６０を通じて得られた当該並列プロセスを実行するＰ
Ｅ１１からのバリア状態値が全て一致したことを検出す
ると同期検出信号〔同期検出時に“１”（Highレベル）
になる信号〕を出力する同期検出機構６１がそなえられ
ている。そして、本実施形態の割込み生成機能２４で
は、ＡＮＤゲート４９により、同期検出機構６１からの
同期検出信号と、割込み生成マスクレジスタ４８との論
理積が算出され、その論理積結果が割込み信号としてＣ
ＰＵ１４に対して出力されるようになっている。
置６０を通じて得られた当該並列プロセスを実行するＰ
Ｅ１１からのバリア状態値が全て一致したことを検出す
ると同期検出信号〔同期検出時に“１”（Highレベル）
になる信号〕を出力する同期検出機構６１がそなえられ
ている。そして、本実施形態の割込み生成機能２４で
は、ＡＮＤゲート４９により、同期検出機構６１からの
同期検出信号と、割込み生成マスクレジスタ４８との論
理積が算出され、その論理積結果が割込み信号としてＣ
ＰＵ１４に対して出力されるようになっている。
【００９３】つまり、割込み生成マスクレジスタ４８に
マスク情報として“１”が設定されている場合に、同期
検出機構６１からの同期検出信号が立ち上がると、ＡＮ
Ｄゲート４９からＣＰＵ１４へ出力される割込み生成信
号が“１”に立ち上がり、ＣＰＵ１４において割込み処
理が行なわれる。次に、図８を参照しながら、この第３
実施形態で用いられる同期検出機構６１の構成および動
作について説明する。
マスク情報として“１”が設定されている場合に、同期
検出機構６１からの同期検出信号が立ち上がると、ＡＮ
Ｄゲート４９からＣＰＵ１４へ出力される割込み生成信
号が“１”に立ち上がり、ＣＰＵ１４において割込み処
理が行なわれる。次に、図８を参照しながら、この第３
実施形態で用いられる同期検出機構６１の構成および動
作について説明する。
【００９４】同期検出機構６１は、バリア状態値出力レ
ジスタ６２，バリア状態値入力レジスタ６３，現同期値
レジスタ６４，排他的論理和ゲート６５，ＡＮＤゲート
６６，バリアマスクレジスタ６７，セレクタ６８，現在
ポインタ６９，１加算器７０，同期開始ＰＥ番号ポイン
タ７１，比較器７２，前バリア同期値レジスタ７３，Ｎ
ＯＴゲート７４，ＡＮＤゲート７５および否定論理比較
器７６から構成されている。
ジスタ６２，バリア状態値入力レジスタ６３，現同期値
レジスタ６４，排他的論理和ゲート６５，ＡＮＤゲート
６６，バリアマスクレジスタ６７，セレクタ６８，現在
ポインタ６９，１加算器７０，同期開始ＰＥ番号ポイン
タ７１，比較器７２，前バリア同期値レジスタ７３，Ｎ
ＯＴゲート７４，ＡＮＤゲート７５および否定論理比較
器７６から構成されている。
【００９５】なお、図８中、“＜Ｅ”は、ラッチ（レジ
スタ６４，７３，ポインタ７１）の書込タイミングを与
えるイネーブル信号の入力を示し、レジスタ４８，６
２，６７，７３に付された“∈∋”は、ＣＰＵ１４（プ
ログラム）からアクセス可能であることを示すものであ
る。ここで、バリア状態値出力レジスタ６２は、自ＰＥ
１１のバリア状態値（ＢＳＴ ＯＵＴ）を保持し、ＢＳ
Ｔ放送装置６０に送出するものである。
スタ６４，７３，ポインタ７１）の書込タイミングを与
えるイネーブル信号の入力を示し、レジスタ４８，６
２，６７，７３に付された“∈∋”は、ＣＰＵ１４（プ
ログラム）からアクセス可能であることを示すものであ
る。ここで、バリア状態値出力レジスタ６２は、自ＰＥ
１１のバリア状態値（ＢＳＴ ＯＵＴ）を保持し、ＢＳ
Ｔ放送装置６０に送出するものである。
【００９６】バリア状態値入力レジスタ６３は、ＢＳＴ
放送装置６０から前述のごとく放送される各ＰＥ１１の
バリア状態値（ＢＳＴ ＩＮ）を順次受信して保持する
ものである。現同期値レジスタ６４は、現在の同期値
（ＣＳＹＮＣ；Current SYNChronization value)を保持
するものであり、排他的論理和ゲート（ＥＯＲ）６５
は、バリア状態値入力レジスタ６３の値（ＢＳＴ Ｉ
Ｎ）と現同期値レジスタ６４の値（ＣＳＹＮＣ）との排
他的論理を算出するものである。つまり、排他的論理和
ゲート６５の出力値は、バリア状態値入力レジスタ６３
の値（ＢＳＴ ＩＮ）と現同期値レジスタ６４の値（Ｃ
ＳＹＮＣ）とが異なる場合に“１”になる。
放送装置６０から前述のごとく放送される各ＰＥ１１の
バリア状態値（ＢＳＴ ＩＮ）を順次受信して保持する
ものである。現同期値レジスタ６４は、現在の同期値
（ＣＳＹＮＣ；Current SYNChronization value)を保持
するものであり、排他的論理和ゲート（ＥＯＲ）６５
は、バリア状態値入力レジスタ６３の値（ＢＳＴ Ｉ
Ｎ）と現同期値レジスタ６４の値（ＣＳＹＮＣ）との排
他的論理を算出するものである。つまり、排他的論理和
ゲート６５の出力値は、バリア状態値入力レジスタ６３
の値（ＢＳＴ ＩＮ）と現同期値レジスタ６４の値（Ｃ
ＳＹＮＣ）とが異なる場合に“１”になる。
【００９７】ＡＮＤゲート６６は、排他的論理和ゲート
６５からの値とセレクタ６８からの値との論理積を算出
して出力するものである。バリアマスクレジスタ６７
は、本実施形態の並列計算機１０においてＰＥ１１がｎ
台そなえられる場合、ｎビット長のビット列として構成
され、このバリアマスクレジスタ６７のビットｘ（ｘ＝
０〜ｎ−１）には、ＰＥ番号ｘのＰＥ１１からのバリア
状態値を本ＰＥ１１の並列同期対象とするか否かが設定
される。例えば、ＰＥ番号ｘのＰＥ１１からのバリア状
態値を本ＰＥ１１の並列同期対象とする場合には“１”
が、並列同期対象としない場合には“０”が設定され
る。
６５からの値とセレクタ６８からの値との論理積を算出
して出力するものである。バリアマスクレジスタ６７
は、本実施形態の並列計算機１０においてＰＥ１１がｎ
台そなえられる場合、ｎビット長のビット列として構成
され、このバリアマスクレジスタ６７のビットｘ（ｘ＝
０〜ｎ−１）には、ＰＥ番号ｘのＰＥ１１からのバリア
状態値を本ＰＥ１１の並列同期対象とするか否かが設定
される。例えば、ＰＥ番号ｘのＰＥ１１からのバリア状
態値を本ＰＥ１１の並列同期対象とする場合には“１”
が、並列同期対象としない場合には“０”が設定され
る。
【００９８】セレクタ６８は、現在ポインタ６９により
指示されるビット位置のバリアマスク値をバリアマスク
レジスタ６７から選択してＡＮＤゲート６６へ出力する
ものである。現在ポインタ（Ｃ pointer;Current poin
ter)６９は、現在、バリア同期値入力レジスタ６３に保
持されているバリア状態値を送出したＰＥ１１のＰＥ番
号を指示してセレクタ６８に出力するものである。この
現在ポインタ６９の指示値は、１マシンサイクル毎に１
加算器７０により１を加算される。この現在ポインタ６
９の初期値が適切に設定されれば、現在ポインタ６９の
示す値を、常に、バリア同期値入力レジスタ６３からの
バリア状態値に対応するＰＥ番号に合わせることが可能
である。
指示されるビット位置のバリアマスク値をバリアマスク
レジスタ６７から選択してＡＮＤゲート６６へ出力する
ものである。現在ポインタ（Ｃ pointer;Current poin
ter)６９は、現在、バリア同期値入力レジスタ６３に保
持されているバリア状態値を送出したＰＥ１１のＰＥ番
号を指示してセレクタ６８に出力するものである。この
現在ポインタ６９の指示値は、１マシンサイクル毎に１
加算器７０により１を加算される。この現在ポインタ６
９の初期値が適切に設定されれば、現在ポインタ６９の
示す値を、常に、バリア同期値入力レジスタ６３からの
バリア状態値に対応するＰＥ番号に合わせることが可能
である。
【００９９】同期開始ＰＥ番号ポインタ（ＳＳ pointe
r;Synchronization Start pointer)７１は、ＢＳＴ放送
装置６０により放送されたバリア状態値が、現同期レジ
スタ６４の値（ＣＳＹＮＣ）と等しくなった最初のＰＥ
１１のＰＥ番号を保持するものである。つまり、“同期
開始ＰＥ番号ポインタ７１の指示値”〜“現在ポインタ
６９の指示値”のＰＥ番号をもつＰＥ１１で、且つ、こ
の指示値範囲のＰＥ番号のバリアマスク値が“１”であ
るＰＥ１１のバリア状態値（ＢＳＴ ＯＵＴ）は、現同
期値レジスタ６４に保持されている値（ＣＳＹＮＣ）と
同じである。
r;Synchronization Start pointer)７１は、ＢＳＴ放送
装置６０により放送されたバリア状態値が、現同期レジ
スタ６４の値（ＣＳＹＮＣ）と等しくなった最初のＰＥ
１１のＰＥ番号を保持するものである。つまり、“同期
開始ＰＥ番号ポインタ７１の指示値”〜“現在ポインタ
６９の指示値”のＰＥ番号をもつＰＥ１１で、且つ、こ
の指示値範囲のＰＥ番号のバリアマスク値が“１”であ
るＰＥ１１のバリア状態値（ＢＳＴ ＯＵＴ）は、現同
期値レジスタ６４に保持されている値（ＣＳＹＮＣ）と
同じである。
【０１００】比較器７２は、現在ポインタ６９の指示値
に１を加算した値と、同期開始ＰＥ番号ポインタ７１の
指示する値とを比較し、これらの値が一致した場合に比
較結果として“１”をＡＮＤゲート７５へ出力するもの
である。前バリア同期値レジスタ７３は、最後に同期し
たときのバリア状態値（ＬＢＳＹ；Last Barrier SYnch
ronization value）を保持するものである。
に１を加算した値と、同期開始ＰＥ番号ポインタ７１の
指示する値とを比較し、これらの値が一致した場合に比
較結果として“１”をＡＮＤゲート７５へ出力するもの
である。前バリア同期値レジスタ７３は、最後に同期し
たときのバリア状態値（ＬＢＳＹ；Last Barrier SYnch
ronization value）を保持するものである。
【０１０１】そして、ＡＮＤゲート６６の出力値は、現
同期値レジスタ６４および同期開始ＰＥ番号ポインタ７
１にイネーブル信号として入力される。また、ＮＯＴゲ
ート７４は、ＡＮＤゲート６６の出力値を反転するもの
であり、ＡＮＤゲート７５は、ＮＯＴゲート７４の出力
値と比較器７２からの比較結果との論理積を算出し、前
バリア同期値レジスタ７３へイネーブル信号として出力
するものである。
同期値レジスタ６４および同期開始ＰＥ番号ポインタ７
１にイネーブル信号として入力される。また、ＮＯＴゲ
ート７４は、ＡＮＤゲート６６の出力値を反転するもの
であり、ＡＮＤゲート７５は、ＮＯＴゲート７４の出力
値と比較器７２からの比較結果との論理積を算出し、前
バリア同期値レジスタ７３へイネーブル信号として出力
するものである。
【０１０２】さらに、否定論理比較器（！比較器）７６
は、前バリア同期値レジスタ７３に保持されている値
（ＬＢＳＹ）とバリア状態値出力レジスタ６２に保持さ
れている値（ＢＳＴ ＯＵＴ）とについて後述するよう
な手順で比較を行なうことによってバリア同期検出を行
ない、バリア同期が検出されると、“１”を同期検出信
号として出力するものである。
は、前バリア同期値レジスタ７３に保持されている値
（ＬＢＳＹ）とバリア状態値出力レジスタ６２に保持さ
れている値（ＢＳＴ ＯＵＴ）とについて後述するよう
な手順で比較を行なうことによってバリア同期検出を行
ない、バリア同期が検出されると、“１”を同期検出信
号として出力するものである。
【０１０３】上述のごとく構成された同期検出機構６１
では、ＡＮＤゲート６６からの出力値は、今回受信した
バリア状態値の送信元ＰＥ１１が同期対象（セレクタ６
８からの出力値が“１”）であり、且つ、今回受信した
バリア状態値と現在の同期値（ＣＳＹＮＣ）とが異なる
場合に“１”になる。そして、ＡＮＤゲート６６からの
出力値が“１”になったタイミングで、現同期値レジス
タ６４および同期開始ＰＥ番号ポインタ７１にイネーブ
ル信号が入力され、現同期値レジスタ６４の値（ＣＳＹ
ＮＣ）としてバリア状態値入力レジスタ６３の値（ＢＳ
Ｔ ＩＮ）が設定されるとともに、同期開始ＰＥ番号ポ
インタ７１の値として現在ポインタ６９の値が設定され
る。これにより、このとき現在ポインタ６９の指示する
ＰＥ番号が、最初に同期したＰＥ１１のＰＥ番号として
同期開始ＰＥ番号ポインタ７１に保持される。
では、ＡＮＤゲート６６からの出力値は、今回受信した
バリア状態値の送信元ＰＥ１１が同期対象（セレクタ６
８からの出力値が“１”）であり、且つ、今回受信した
バリア状態値と現在の同期値（ＣＳＹＮＣ）とが異なる
場合に“１”になる。そして、ＡＮＤゲート６６からの
出力値が“１”になったタイミングで、現同期値レジス
タ６４および同期開始ＰＥ番号ポインタ７１にイネーブ
ル信号が入力され、現同期値レジスタ６４の値（ＣＳＹ
ＮＣ）としてバリア状態値入力レジスタ６３の値（ＢＳ
Ｔ ＩＮ）が設定されるとともに、同期開始ＰＥ番号ポ
インタ７１の値として現在ポインタ６９の値が設定され
る。これにより、このとき現在ポインタ６９の指示する
ＰＥ番号が、最初に同期したＰＥ１１のＰＥ番号として
同期開始ＰＥ番号ポインタ７１に保持される。
【０１０４】比較器７２からの信号は、前述した通り、
現在ポインタ６９の指示値に１を加算した値と同期開始
ＰＥ番号ポインタ７１の指示する値とが一致した場合、
即ちバリア同期を検出したタイミングでに“１”に立ち
上がる。このとき、“同期開始ＰＥ番号ポインタ７１の
値”〜“ポインタ７１の値にｎ−２を加算した値”をＰ
Ｅ番号としてもつＰＥ１１は同期していることになる。
現在ポインタ６９の指示値に１を加算した値と同期開始
ＰＥ番号ポインタ７１の指示する値とが一致した場合、
即ちバリア同期を検出したタイミングでに“１”に立ち
上がる。このとき、“同期開始ＰＥ番号ポインタ７１の
値”〜“ポインタ７１の値にｎ−２を加算した値”をＰ
Ｅ番号としてもつＰＥ１１は同期していることになる。
【０１０５】また、ＮＯＴゲート７４の出力値は、ＡＮ
Ｄゲート６６からの出力値が“０”の場合、即ち、現在
ポインタ６９の指示するＰＥ番号のＰＥ１１からのバリ
ア状態値が現在の同期を崩さない場合に、“１”にな
る。従って、比較器７２からの信号が“１”になり、且
つ、ＮＯＴゲート７４の出力値が“１”である場合、つ
まりＡＮＤゲート７５の出力値が“１”になった時点
で、同期対象の全てのＰＥ１１のバリア状態値が現同期
値レジスタ６４の値（ＣＳＹＮＣ）であることが示され
たことになる。
Ｄゲート６６からの出力値が“０”の場合、即ち、現在
ポインタ６９の指示するＰＥ番号のＰＥ１１からのバリ
ア状態値が現在の同期を崩さない場合に、“１”にな
る。従って、比較器７２からの信号が“１”になり、且
つ、ＮＯＴゲート７４の出力値が“１”である場合、つ
まりＡＮＤゲート７５の出力値が“１”になった時点
で、同期対象の全てのＰＥ１１のバリア状態値が現同期
値レジスタ６４の値（ＣＳＹＮＣ）であることが示され
たことになる。
【０１０６】上述のごとくＡＮＤゲート７５の出力値が
“１”になったタイミングで、ＡＮＤゲート７５の出力
値“１”がイネーブル信号として前バリア同期値レジス
タ７３に与えられ、この前バリア同期値レジスタ７３の
値（ＬＢＳＹ）として現同期値レジスタ６４の値（ＣＳ
ＹＮＣ）が設定される。そして、否定論理比較器（！比
較器）７６により、前バリア同期値レジスタ７３の値
（ＬＢＳＹ）とバリア状態値出力レジスタ６２の値（Ｂ
ＳＴ ＯＵＴ）とが比較される。この比較器７６による
同期検出の手順は次の通りである。
“１”になったタイミングで、ＡＮＤゲート７５の出力
値“１”がイネーブル信号として前バリア同期値レジス
タ７３に与えられ、この前バリア同期値レジスタ７３の
値（ＬＢＳＹ）として現同期値レジスタ６４の値（ＣＳ
ＹＮＣ）が設定される。そして、否定論理比較器（！比
較器）７６により、前バリア同期値レジスタ７３の値
（ＬＢＳＹ）とバリア状態値出力レジスタ６２の値（Ｂ
ＳＴ ＯＵＴ）とが比較される。この比較器７６による
同期検出の手順は次の通りである。
【０１０７】この操作の前では、“ＬＢＳＹ”＝“ＢＳ
Ｔ ＯＵＴ”であるとする。“ＢＳＴ ＯＵＴ”の値を
反転することにより、“ＢＳＴ ＯＵＴ”！＝“ＬＢＳ
Ｙ”となる。ここで、“！”はＣ言語での否定論理を意
味しており、“！＝”は“not equal"を意味している。
同期対象の全てのＰＥ１１のバリア状態値が一致してい
ること即ちバリア同期が検出された時、“ＬＢＳＹ”＝
“ＢＳＴ ＯＵＴ”が設定される。
Ｔ ＯＵＴ”であるとする。“ＢＳＴ ＯＵＴ”の値を
反転することにより、“ＢＳＴ ＯＵＴ”！＝“ＬＢＳ
Ｙ”となる。ここで、“！”はＣ言語での否定論理を意
味しており、“！＝”は“not equal"を意味している。
同期対象の全てのＰＥ１１のバリア状態値が一致してい
ること即ちバリア同期が検出された時、“ＬＢＳＹ”＝
“ＢＳＴ ＯＵＴ”が設定される。
【０１０８】従って、“ＬＢＳＹ”！＝“ＢＳＴ ＯＵ
Ｔ”の期間がバリア同期待ちの期間であり、“ＬＢＳ
Ｙ”＝＝“ＢＳＴ ＯＵＴ”の期間がバリア同期期間で
このとき比較器７６は同期検出信号として“１”を出力
する。そして、前述した通り、割込み生成マスクレジス
タ４８にマスク情報として“１”が設定されている場合
に、同期検出機構６１（比較器７６）からの同期検出信
号が立ち上がると、ＡＮＤゲート４９からＣＰＵ１４へ
出力される割込み生成信号が“１”に立ち上がり、ＣＰ
Ｕ１４において割込み処理が行なわれる。
Ｔ”の期間がバリア同期待ちの期間であり、“ＬＢＳ
Ｙ”＝＝“ＢＳＴ ＯＵＴ”の期間がバリア同期期間で
このとき比較器７６は同期検出信号として“１”を出力
する。そして、前述した通り、割込み生成マスクレジス
タ４８にマスク情報として“１”が設定されている場合
に、同期検出機構６１（比較器７６）からの同期検出信
号が立ち上がると、ＡＮＤゲート４９からＣＰＵ１４へ
出力される割込み生成信号が“１”に立ち上がり、ＣＰ
Ｕ１４において割込み処理が行なわれる。
【０１０９】このように、本発明の第３実施形態として
のＰＥ１１によれば、実行中の並列プロセスが並列同期
待ち状態になると、各ＰＥ１１の同期検出機構６１の同
期検出信号が、割込み生成機能２４の割込み信号として
利用される。つまり、各ＰＥ１１の同期検出（バリア検
出）が、並列プロセスの割付を再開する条件として用い
られて、割込み生成機能７が実現される。
のＰＥ１１によれば、実行中の並列プロセスが並列同期
待ち状態になると、各ＰＥ１１の同期検出機構６１の同
期検出信号が、割込み生成機能２４の割込み信号として
利用される。つまり、各ＰＥ１１の同期検出（バリア検
出）が、並列プロセスの割付を再開する条件として用い
られて、割込み生成機能７が実現される。
【０１１０】なお、上述した第３実施形態では、ＰＥ１
１のＣＰＵ１４で実行される並列プロセスが１種類であ
るものとして説明しているが、この第３実施形態でも、
並列計算機１０上で複数のジョブがそれぞれ並列プロセ
スとして実行されている場合にも対応することができ
る。ただし、その場合、転送されるパケットのヘッダ中
に、各ジョブに対応したプロセス識別子を設定する。ま
た、割込み生成機能２４を実現する同期検出機構６１を
プロセス識別子毎にそなえ、同期検出機構６１による同
期検出およびおよび割込み信号の生成をプロセス識別子
毎に行なうことにより、ジョブ毎に、並列プロセスの非
活性化／活性化を行なうことができる。
１のＣＰＵ１４で実行される並列プロセスが１種類であ
るものとして説明しているが、この第３実施形態でも、
並列計算機１０上で複数のジョブがそれぞれ並列プロセ
スとして実行されている場合にも対応することができ
る。ただし、その場合、転送されるパケットのヘッダ中
に、各ジョブに対応したプロセス識別子を設定する。ま
た、割込み生成機能２４を実現する同期検出機構６１を
プロセス識別子毎にそなえ、同期検出機構６１による同
期検出およびおよび割込み信号の生成をプロセス識別子
毎に行なうことにより、ジョブ毎に、並列プロセスの非
活性化／活性化を行なうことができる。
【０１１１】
【発明の効果】以上詳述したように、本発明の並列計算
機における並列プロセススケジューリング方法および並
列計算機用処理装置によれば、複数の並列ジョブを同時
に実行する、または、並列ジョブと非並列ジョブとを同
時に実行するような多重ジョブ環境において、並列同期
待ち状態にある並列プロセスをディスパッチする代わり
に実行可能な他のジョブのプロセスをディスパッチする
という協調スケジューリングが可能になるので、係る多
重ジョブ環境にある並列計算機のスループット性能の向
上に寄与するところが大きい（請求項１〜１４）。
機における並列プロセススケジューリング方法および並
列計算機用処理装置によれば、複数の並列ジョブを同時
に実行する、または、並列ジョブと非並列ジョブとを同
時に実行するような多重ジョブ環境において、並列同期
待ち状態にある並列プロセスをディスパッチする代わり
に実行可能な他のジョブのプロセスをディスパッチする
という協調スケジューリングが可能になるので、係る多
重ジョブ環境にある並列計算機のスループット性能の向
上に寄与するところが大きい（請求項１〜１４）。
【０１１２】このとき、転送パケット数が期待値に到達
したこと，メッセージパケット受信量が期待値に到達し
たこと、あるいは、同期検出を並列同期待ち状態の解除
条件（割込み生成条件）として割込み信号を生成し、並
列プロセスの割付を再開して次のステップに移行し、当
該並列プロセスを、通常通り実行することができる（請
求項２，４，６，９，１１，１３）。
したこと，メッセージパケット受信量が期待値に到達し
たこと、あるいは、同期検出を並列同期待ち状態の解除
条件（割込み生成条件）として割込み信号を生成し、並
列プロセスの割付を再開して次のステップに移行し、当
該並列プロセスを、通常通り実行することができる（請
求項２，４，６，９，１１，１３）。
【０１１３】また、各ジョブに対応したプロセス識別子
毎に割込み生成等を行なうことにより、並列計算機上で
複数のジョブがそれぞれ並列プロセスとして実行されて
いる場合でも、各ジョブ毎に、並列プロセスの非活性化
／活性化を行なうことができる（請求項３，５，７，１
０，１２，１４）。
毎に割込み生成等を行なうことにより、並列計算機上で
複数のジョブがそれぞれ並列プロセスとして実行されて
いる場合でも、各ジョブ毎に、並列プロセスの非活性化
／活性化を行なうことができる（請求項３，５，７，１
０，１２，１４）。
【図１】本発明の原理ブロック図である。
【図２】本発明の一実施形態としての並列プロセススケ
ジューリング方法を適用された並列計算機の全体構成を
示すブロック図である。
ジューリング方法を適用された並列計算機の全体構成を
示すブロック図である。
【図３】本実施形態の作用を説明するための図である。
【図４】本発明の第１実施形態としての並列計算機用処
理装置の要部構成を示すブロック図である。
理装置の要部構成を示すブロック図である。
【図５】第１実施形態の並列計算機用処理装置の動作を
説明するためのフローチャートである。
説明するためのフローチャートである。
【図６】本発明の第２実施形態としての並列計算機用処
理装置の要部構成を示すブロック図である。
理装置の要部構成を示すブロック図である。
【図７】第２実施形態の並列計算機用処理装置の動作を
説明するためのフローチャートである。
説明するためのフローチャートである。
【図８】本発明の第３実施形態としての並列計算機用処
理装置の要部構成を示すブロック図である。
理装置の要部構成を示すブロック図である。
【図９】一般的な並列計算機システムの構成を示すブロ
ック図である。
ック図である。
【図１０】一般的な並列計算機用処理装置の構成を示す
ブロック図である。
ブロック図である。
【図１１】一般的な並列プロセススケジューリングの例
を示す図である。
を示す図である。
【図１２】並列プロセスのＰＥ間協調スケジューリング
としてギャングスケジューリングを行なった場合の例を
示す図である。
としてギャングスケジューリングを行なった場合の例を
示す図である。
１ 並列計算機 ２ ＰＥ（処理装置） ３ 通信網 ４ 不活性化機能 ５ 条件設定機能 ６ 割付機能 ７ 割込み生成機能 ８ 活性化機能 １０ 並列計算機 １１ ＰＥ（処理装置） １２ ＰＥ間結合網（通信網） １３ 転送処理部 １４ ＣＰＵ １５ 主記憶 １６ 主記憶アクセス制御部 １７ メッセージ受信キュー（サイクリックキュー） ２１ 不活性化機能 ２２ 条件設定機能 ２３ 割付機能 ２４ 割込み生成機能 ２５ 活性化機能 ３０ 主記憶アクセス制御部 ３０Ａ アドレスデコーダ ３１ コマンドレジスタ ３２ デコーダ ３３ 制御回路 ３４ 入力バッファ ３５ アドレスレジスタ ３６ アドレス生成回路 ３７ アドレスレジスタ ３８ 加算器 ３９ メッセージ受信キューベースアドレスレジスタ ４０ 書込ポインタ ４１ カウンタアドレスレジスタ ４２ カウント値レジスタ ４３ デクリメンタ ４４ カウンタ期待値レジスタ ４５ 比較器 ４６ 割込み生成回路 ４７ 割込み保留レジスタ ４８ 割込み生成マスクレジスタ ４９ ＡＮＤゲート ５０ １加算器 ５１ 読出ポインタ ５２ 比較器 ５３ 書込ポインタ期待値レジスタ ５４ 比較器 ６０ ＢＳＴ放送装置（状態通信部） ６１ 同期検出機構 ６２ バリア状態値出力レジスタ（ＢＳＴ ＯＵＴ） ６３ バリア状態値入力レジスタ（ＢＳＴ ＩＮ） ６４ 現同期値レジスタ（ＣＳＹＮＣ） ６５ 排他的論理和ゲート（ＥＯＲ） ６６ ＡＮＤゲート ６７ バリアマスクレジスタ ６８ セレクタ ６９ 現在ポインタ（Ｃ pointer) ７０ １加算器 ７１ 同期開始ＰＥ番号ポインタ（ＳＳ pointer) ７２ 比較器 ７３ 前バリア同期値レジスタ（ＬＢＳＹ） ７４ ＮＯＴゲート ７５ ＡＮＤゲート ７６ 否定論理比較器（！比較器）
Claims (14)
- 【請求項１】 個別に処理を実行する複数の処理装置
と、これらの複数の処理装置を相互に通信可能に接続す
る通信網とをそなえ、ある１つのジョブを、該複数の処
理装置のうちの２以上の処理装置により、ステップ毎に
同期させながら並列プロセスとして実行する並列計算機
において、 各処理装置が、当該並列プロセスとして今回のステップ
で割り付けられた処理を完了し、１以上の他処理装置が
当該並列プロセスとして今回のステップで割り付けられ
た処理を完了するのを待つ並列同期待ち状態になった
際、 当該並列プロセスの並列同期待ち状態になった処理装置
では、 当該並列プロセスの割付を禁止すべく当該並列プロセス
を不活性状態にするとともに、当該並列プロセスの割付
を再開する際に満たされるべき条件を設定し、 当該処理装置により実行可能な他のジョブが存在する場
合には、該他のジョブについてのプロセスの割付を行な
い、 前記条件が満たされると現在実行中の処理に対する割込
み信号を生成して、当該並列プロセスの割付を再開すべ
く当該並列プロセスを活性状態にすることを特徴とす
る、並列計算機における並列プロセススケジューリング
方法。 - 【請求項２】 該並列計算機において、データ処理動作
とは非同期に行なわれるパケット送受信により該通信網
を介して送信側処理装置から受信側処理装置へデータを
転送する場合、 当該並列プロセスの並列同期待ち状態になった処理装置
では、 当該並列プロセスを実行する前記他処理装置から当該処
理装置へ転送されるパケットの数を、カウンタをカウン
トアップまたはカウントダウンすることにより計数し、 並列同期待ち状態になってから前記他処理装置が今回の
ステップを完了するまでの間に当該処理装置へ転送され
る予定のパケットの数に基づいて、該カウンタによるカ
ウント値の期待値を設定し、 該期待値と該カウンタによる実カウント値とが一致した
場合に前記条件が満たされたものと判断して、前記割込
み信号を生成することを特徴とする、請求項１記載の並
列計算機における並列プロセススケジューリング方法。 - 【請求項３】 複数のジョブがそれぞれ並列プロセスと
して実行されている場合、 パケット中に、各ジョブに対応したプロセス識別子を設
定し、 各処理装置において、該期待値を前記プロセス識別子毎
に設定するとともに、該カウンタによるカウント値を格
納する領域を前記プロセス識別子毎に主記憶上に確保
し、 当該並列プロセスの並列同期待ち状態になった処理装置
では、該カウンタの計数，該期待値の設定および前記割
込み信号の生成を前記プロセス識別子毎に行なうことを
特徴とする、請求項２記載の並列計算機における並列プ
ロセススケジューリング方法。 - 【請求項４】 該並列計算機において、データ処理動作
とは非同期に行なわれるパケット送受信により該通信網
を介して送信側処理装置から受信側処理装置へデータを
転送し、特定種別のパケットであるメッセージパケット
を受信すると、その受信データを、ベースアドレスと書
込ポインタとの加算値に従って主記憶上のサイクリック
キューであるメッセージ受信キューに格納するととも
に、該書込ポインタの指示値を、該メッセージ受信キュ
ーにおける次の空き領域の先頭アドレスに更新する場
合、 当該並列プロセスの並列同期待ち状態になった処理装置
では、 並列同期待ち状態になってから前記他処理装置が今回の
ステップを完了するまでの間に当該処理装置へ転送され
る予定の全メッセージパケットのデータ容量等の情報に
基づいて、該書込ポインタの指示値の期待値を設定し、 該期待値と該書込ポインタの実指示値とが一致した場合
または該期待値と該書込ポインタの実指示値とが不一致
になった場合または該書込ポインタの実指示値が該期待
値を超えた場合に前記条件が満たされたものと判断し
て、現在実行中の処理に対する割込み信号を生成するこ
とを特徴とする、請求項１記載の並列計算機における並
列プロセススケジューリング方法。 - 【請求項５】 複数のジョブがそれぞれ並列プロセスと
して実行されている場合、 メッセージパケット中に、各ジョブに対応したプロセス
識別子を設定し、 各処理装置において、該期待値および該ベースアドレス
を前記プロセス識別子毎に設定するとともに、該メッセ
ージ受信キューおよび該書込ポインタを前記プロセス識
別子毎にそなえ、 当該並列プロセスの並列同期待ち状態になった処理装置
では、該メッセージ受信キューへのデータ書込，該書込
ポインタの更新，該期待値の設定および前記割込み信号
の生成を前記プロセス識別子毎に行なうことを特徴とす
る、請求項４記載の並列計算機における並列プロセスス
ケジューリング方法。 - 【請求項６】 該並列計算機において、該複数の処理装
置の相互間で、各処理装置が当該並列プロセスとして今
回のステップで割り付けられた処理を完了したか否かを
示す１ビット以上の状態値が送受信されるとともに、当
該並列プロセスを実行する処理装置からの状態値が全て
一致したことを検出すると同期検出信号を出力する同期
検出機構が各処理装置にそなえられている場合、 当該並列プロセスの並列同期待ち状態になった処理装置
では、当該処理装置の該同期検出機構から同期検出信号
が出力された場合に前記条件が満たされたものと判断し
て、現在実行中の処理に対する割込み信号を生成するこ
とを特徴とする、請求項１記載の並列計算機における並
列プロセススケジューリング方法。 - 【請求項７】 複数のジョブがそれぞれ並列プロセスと
して実行されている場合、各処理装置に該同期検出機構
を各並列プロセス毎にそなえ、当該並列プロセスの並列
同期待ち状態になった処理装置では、該同期検出機構に
よる同期検出およびおよび前記割込み信号の生成を各並
列プロセス毎に行なうことを特徴とする、請求項６記載
の並列計算機における並列プロセススケジューリング方
法。 - 【請求項８】 通信網を介して複数の他処理装置と相互
に通信可能に接続され並列計算機を構成する処理装置で
あって、ある１つのジョブを、該複数の他処理装置のう
ちの１以上の他処理装置とともに、ステップ毎に同期さ
せながら並列プロセスとして実行する並列計算機用処理
装置において、 当該並列プロセスとして今回のステップで割り付けられ
た処理を完了し、前記１以上の他処理装置が当該並列プ
ロセスとして今回のステップで割り付けられた処理を完
了するのを待つ並列同期待ち状態になった際に、当該並
列プロセスの割付を禁止すべく当該並列プロセスを不活
性状態にする不活性化機能と、 該不活性化機能による当該並列プロセスの不活性化と同
時に、当該並列プロセスの割付を再開する際に満たされ
るべき条件を設定する条件設定機能と、 実行可能な他のジョブが存在する場合には、当該並列プ
ロセスが不活性状態である期間中、該他のジョブについ
てのプロセスの割付を行なう割付機能と、 前記条件が満たされると現在実行中の処理に対する割込
み信号を生成する割込み生成機能と、 該割込み生成機能からの割込み信号に応じて、当該並列
プロセスの割付を再開すべく当該並列プロセスを活性状
態にする活性化機能とがそなえられていることを特徴と
する、並列計算機用処理装置。 - 【請求項９】 データ処理動作とは非同期に行なわれる
パケット送受信により、該通信網を介して該複数の他処
理装置との間でデータ転送を行なう転送処理部がそなえ
られるとともに、 該割込み生成機能が、 当該並列プロセスの並列同期待ち状態になると、当該並
列プロセスを実行する前記１以上の他処理装置から転送
されてくるパケットの数を、カウントアップまたはカウ
ントダウンすることにより計数するカウンタと、 該条件設定機能により、並列同期待ち状態になってから
前記１以上の他処理装置が今回のステップを完了するま
での間に前記１以上の他処理装置から転送されてくる予
定のパケットの数に基づいて、該カウンタによるカウン
ト値の期待値を設定される期待値レジスタと、 該期待値レジスタに設定された期待値と該カウンタによ
る実カウント値とを比較する比較器と、 該比較器による比較結果に応じ前記割込み信号を生成す
る割込み生成回路とから実現されていることを特徴とす
る、請求項８記載の並列計算機用処理装置。 - 【請求項１０】 複数のジョブがそれぞれ並列プロセス
として実行されている場合、 パケット中に、各ジョブに対応したプロセス識別子が設
定され、 該期待値が前記プロセス識別子毎に設定されるととも
に、該カウンタによるカウント値を格納する領域が、前
記プロセス識別子毎に主記憶上に確保されていることを
特徴とする、請求項９記載の並列計算機用処理装置。 - 【請求項１１】 データ処理動作とは非同期に行なわれ
るパケット送受信により該通信網を介して該複数の他処
理装置との間でデータ転送を行なう転送処理部をそな
え、 該転送処理部が、当該並列プロセスを実行する前記１以
上の他処理装置から特定種別のパケットであるメッセー
ジパケットを受信すると、その受信データを、ベースア
ドレスと書込ポインタとの加算値に従って主記憶上のサ
イクリックキューであるメッセージ受信キューに格納す
るとともに、該書込ポインタの指示値を、該メッセージ
受信キューにおける次の空き領域の先頭アドレスに更新
するように構成され、 該割込み生成機能が、 該条件設定機能により、並列同期待ち状態になってから
前記１以上の他処理装置が今回のステップを完了するま
での間に前記１以上の他処理装置から転送されてくる予
定の全メッセージパケットのデータ容量等の情報に基づ
いて、該書込ポインタの指示値の期待値を設定される期
待値レジスタと、 該期待値レジスタに設定された期待値と該書込ポインタ
の実指示値とを比較する比較器と、 該比較器による比較結果に応じ前記割込み信号を生成す
る割込み生成回路とから実現されていることを特徴とす
る、請求項８記載の並列計算機用処理装置。 - 【請求項１２】 複数のジョブがそれぞれ並列プロセス
として実行されている場合、 メッセージパケット中に、各ジョブに対応したプロセス
識別子が設定され、 該期待値および該ベースアドレスが前記プロセス識別子
毎に設定されるとともに、該メッセージ受信キューおよ
び該書込ポインタが前記プロセス識別子毎にそなえられ
ていることを特徴とする、請求項１１記載の並列計算機
用処理装置。 - 【請求項１３】 該複数の他処理装置との間で、当該並
列プロセスとして今回のステップで割り付けられた処理
を完了したか否かを示す１ビット以上の状態値を送受信
するための状態通信部と、 該状態通信部を通じて得られた、当該並列プロセスを実
行する全ての処理装置の状態値が、一致したことを検出
すると同期検出信号を出力する同期検出機構とがそなえ
られ、 該条件設定機能により、該同期検出機構から同期検出信
号が出力されることが前記条件として設定され、 該割込み生成機能が該同期検出機構により実現され、該
同期検出機構からの同期検出信号が前記割込み信号とし
て用いられることを特徴とする、請求項８記載の並列計
算機用処理装置。 - 【請求項１４】 複数のジョブがそれぞれ並列プロセス
として実行されている場合、該同期検出機構が各並列プ
ロセス毎にそなえられていることを特徴とする、請求項
１３記載の並列計算機用処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28102195A JP3573546B2 (ja) | 1995-10-27 | 1995-10-27 | 並列計算機における並列プロセススケジューリング方法および並列計算機用処理装置 |
| US08/677,984 US5781775A (en) | 1995-10-27 | 1996-07-10 | Parallel process scheduling method in a parallel computer and a processing apparatus for a parallel computer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28102195A JP3573546B2 (ja) | 1995-10-27 | 1995-10-27 | 並列計算機における並列プロセススケジューリング方法および並列計算機用処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09128351A true JPH09128351A (ja) | 1997-05-16 |
| JP3573546B2 JP3573546B2 (ja) | 2004-10-06 |
Family
ID=17633189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28102195A Expired - Fee Related JP3573546B2 (ja) | 1995-10-27 | 1995-10-27 | 並列計算機における並列プロセススケジューリング方法および並列計算機用処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5781775A (ja) |
| JP (1) | JP3573546B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009223788A (ja) * | 2008-03-18 | 2009-10-01 | Fujitsu Microelectronics Ltd | プロセス間通信機構 |
| WO2012093496A1 (ja) * | 2011-01-07 | 2012-07-12 | 富士通株式会社 | マルチタスクスケジューリング方法、およびマルチコアプロセッサシステム |
| JP5590032B2 (ja) * | 2009-06-30 | 2014-09-17 | 富士通株式会社 | 計算装置および並列計算機システム |
| US8881265B2 (en) | 2011-09-08 | 2014-11-04 | Panasonic Intellectual Property Corporation Of America | Computer system, computer system control method, computer system control program, and integrated circuit |
| JP2016206817A (ja) * | 2015-04-20 | 2016-12-08 | 株式会社デンソー | 電子制御装置 |
| US10162675B2 (en) | 2015-03-23 | 2018-12-25 | Nec Corporation | Parallel processing system |
Families Citing this family (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3730740B2 (ja) * | 1997-02-24 | 2006-01-05 | 株式会社日立製作所 | 並列ジョブ多重スケジューリング方法 |
| US6253228B1 (en) * | 1997-03-31 | 2001-06-26 | Apple Computer, Inc. | Method and apparatus for updating and synchronizing information between a client and a server |
| JPH11259437A (ja) * | 1998-03-12 | 1999-09-24 | Hitachi Ltd | 不要バリア命令の削減方式 |
| JP2000132529A (ja) * | 1998-10-23 | 2000-05-12 | Sony Corp | 並列処理装置、並列処理方法および記録媒体 |
| JP3976432B2 (ja) * | 1998-12-09 | 2007-09-19 | エヌイーシーコンピュータテクノ株式会社 | データ処理装置およびデータ処理方法 |
| US6842899B2 (en) | 1999-12-21 | 2005-01-11 | Lockheed Martin Corporation | Apparatus and method for resource negotiations among autonomous agents |
| JP3349490B2 (ja) * | 2000-02-14 | 2002-11-25 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 画像表示方法、画像表示システム、ホスト装置、画像表示装置、およびディスプレイ用インターフェイス |
| US6317695B1 (en) | 2000-03-30 | 2001-11-13 | Nutec Sciences, Inc. | Seismic data processing method |
| DE10028140A1 (de) * | 2000-06-07 | 2001-12-20 | Siemens Ag | Verfahren zur Organisation des Ablaufs elektronisch gesteuerter Schaltvorgänge |
| US6993764B2 (en) * | 2000-06-30 | 2006-01-31 | The Regents Of The University Of California | Buffered coscheduling for parallel programming and enhanced fault tolerance |
| US7080376B2 (en) * | 2001-09-21 | 2006-07-18 | Intel Corporation | High performance synchronization of accesses by threads to shared resources |
| US7013344B2 (en) * | 2002-01-09 | 2006-03-14 | International Business Machines Corporation | Massively computational parallizable optimization management system and method |
| US7577816B2 (en) * | 2003-08-18 | 2009-08-18 | Cray Inc. | Remote translation mechanism for a multinode system |
| US7653906B2 (en) * | 2002-10-23 | 2010-01-26 | Intel Corporation | Apparatus and method for reducing power consumption on simultaneous multi-threading systems |
| JP4891521B2 (ja) * | 2003-03-28 | 2012-03-07 | 三洋電機株式会社 | データ入出力方法、およびその方法を利用可能な記憶装置およびホスト装置 |
| US7503048B1 (en) | 2003-08-18 | 2009-03-10 | Cray Incorporated | Scheduling synchronization of programs running as streams on multiple processors |
| US7743223B2 (en) * | 2003-08-18 | 2010-06-22 | Cray Inc. | Decoupling of write address from its associated write data in a store to a shared memory in a multiprocessor system |
| US8307194B1 (en) | 2003-08-18 | 2012-11-06 | Cray Inc. | Relaxed memory consistency model |
| US7735088B1 (en) * | 2003-08-18 | 2010-06-08 | Cray Inc. | Scheduling synchronization of programs running as streams on multiple processors |
| US7519771B1 (en) | 2003-08-18 | 2009-04-14 | Cray Inc. | System and method for processing memory instructions using a forced order queue |
| US7421565B1 (en) * | 2003-08-18 | 2008-09-02 | Cray Inc. | Method and apparatus for indirectly addressed vector load-add -store across multi-processors |
| US7543133B1 (en) | 2003-08-18 | 2009-06-02 | Cray Inc. | Latency tolerant distributed shared memory multiprocessor computer |
| US8171474B2 (en) * | 2004-10-01 | 2012-05-01 | Serguei Mankovski | System and method for managing, scheduling, controlling and monitoring execution of jobs by a job scheduler utilizing a publish/subscription interface |
| US8392900B1 (en) * | 2005-03-17 | 2013-03-05 | Hewlett-Packard Development Company, L.P. | Methods and systems for barrier reduction in parallel processing systems |
| US8478834B2 (en) | 2007-07-12 | 2013-07-02 | International Business Machines Corporation | Low latency, high bandwidth data communications between compute nodes in a parallel computer |
| US8959172B2 (en) * | 2007-07-27 | 2015-02-17 | International Business Machines Corporation | Self-pacing direct memory access data transfer operations for compute nodes in a parallel computer |
| US20090031001A1 (en) * | 2007-07-27 | 2009-01-29 | Archer Charles J | Repeating Direct Memory Access Data Transfer Operations for Compute Nodes in a Parallel Computer |
| US9009350B2 (en) * | 2008-04-01 | 2015-04-14 | International Business Machines Corporation | Determining a path for network traffic between nodes in a parallel computer |
| US9225545B2 (en) * | 2008-04-01 | 2015-12-29 | International Business Machines Corporation | Determining a path for network traffic between nodes in a parallel computer |
| US8266477B2 (en) * | 2009-01-09 | 2012-09-11 | Ca, Inc. | System and method for modifying execution of scripts for a job scheduler using deontic logic |
| US8544026B2 (en) * | 2010-02-09 | 2013-09-24 | International Business Machines Corporation | Processing data communications messages with input/output control blocks |
| US8949453B2 (en) | 2010-11-30 | 2015-02-03 | International Business Machines Corporation | Data communications in a parallel active messaging interface of a parallel computer |
| US8949328B2 (en) | 2011-07-13 | 2015-02-03 | International Business Machines Corporation | Performing collective operations in a distributed processing system |
| US8930962B2 (en) | 2012-02-22 | 2015-01-06 | International Business Machines Corporation | Processing unexpected messages at a compute node of a parallel computer |
| US20130247069A1 (en) * | 2012-03-15 | 2013-09-19 | International Business Machines Corporation | Creating A Checkpoint Of A Parallel Application Executing In A Parallel Computer That Supports Computer Hardware Accelerated Barrier Operations |
| US10142417B2 (en) | 2012-04-17 | 2018-11-27 | Nimbix, Inc. | System and method for managing heterogeneous data for cloud computing applications |
| US8775576B2 (en) | 2012-04-17 | 2014-07-08 | Nimbix, Inc. | Reconfigurable cloud computing |
| US9973566B2 (en) | 2013-11-17 | 2018-05-15 | Nimbix, Inc. | Dynamic creation and execution of containerized applications in cloud computing |
| US9519490B2 (en) | 2013-03-07 | 2016-12-13 | Microsoft Technology Licensing, Llc | Adaptive data synchronization |
| US9329899B2 (en) | 2013-06-24 | 2016-05-03 | Sap Se | Parallel execution of parsed query based on a concurrency level corresponding to an average number of available worker threads |
| US9588983B2 (en) | 2013-10-17 | 2017-03-07 | Microsoft Technology Licensing, Llc | Data classification for adaptive synchronization |
| DE102017209697A1 (de) * | 2016-06-13 | 2017-12-14 | Denso Corporation | Parallelisierungsverfahren, Parallelisierungswerkzeug und fahrzeuginterne Vorrichtung |
| US10235207B2 (en) * | 2016-09-30 | 2019-03-19 | Nimbix, Inc. | Method and system for preemptible coprocessing |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6385858A (ja) * | 1986-09-30 | 1988-04-16 | Agency Of Ind Science & Technol | 手続の並列実行管理方式 |
| US5438680A (en) * | 1988-04-29 | 1995-08-01 | Intellectual Properties And Technology, Inc. | Method and apparatus for enhancing concurrency in a parallel digital computer |
| DE68927946T2 (de) * | 1988-08-02 | 1997-10-16 | Philips Electronics Nv | Verfahren und Vorrichtung für die Synchronisierung von parallelen Prozessoren unter Verwendung einer unscharf definierten Sperre |
| JP2829078B2 (ja) * | 1990-02-05 | 1998-11-25 | 株式会社日立製作所 | プロセス分散方法 |
| US5339415A (en) * | 1990-06-11 | 1994-08-16 | Cray Research, Inc. | Dual level scheduling of processes to multiple parallel regions of a multi-threaded program on a tightly coupled multiprocessor computer system |
| JP2770603B2 (ja) * | 1991-03-14 | 1998-07-02 | 三菱電機株式会社 | 並列計算機 |
| FR2684467B1 (fr) * | 1991-11-29 | 1994-03-04 | Sextant Avionique | Procede pour le test et, eventuellement, la validation des primitives d'un executif temps reel. |
| JP2772304B2 (ja) * | 1992-04-10 | 1998-07-02 | 富士通株式会社 | 並列処理の負荷均一化方法 |
| US5590323A (en) * | 1994-05-13 | 1996-12-31 | Lucent Technologies Inc. | Optimal parallel processor architecture for real time multitasking |
| US5615127A (en) * | 1994-11-30 | 1997-03-25 | International Business Machines Corporation | Parallel execution of a complex task partitioned into a plurality of entities |
-
1995
- 1995-10-27 JP JP28102195A patent/JP3573546B2/ja not_active Expired - Fee Related
-
1996
- 1996-07-10 US US08/677,984 patent/US5781775A/en not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009223788A (ja) * | 2008-03-18 | 2009-10-01 | Fujitsu Microelectronics Ltd | プロセス間通信機構 |
| JP5590032B2 (ja) * | 2009-06-30 | 2014-09-17 | 富士通株式会社 | 計算装置および並列計算機システム |
| WO2012093496A1 (ja) * | 2011-01-07 | 2012-07-12 | 富士通株式会社 | マルチタスクスケジューリング方法、およびマルチコアプロセッサシステム |
| JP5720699B2 (ja) * | 2011-01-07 | 2015-05-20 | 富士通株式会社 | マルチタスクスケジューリング方法、およびマルチコアプロセッサシステム |
| US9563465B2 (en) | 2011-01-07 | 2017-02-07 | Fujitsu Limited | Multi-task scheduling method for assigning threads based on time slices to multi-core processors and multi-core processor system therefor |
| US8881265B2 (en) | 2011-09-08 | 2014-11-04 | Panasonic Intellectual Property Corporation Of America | Computer system, computer system control method, computer system control program, and integrated circuit |
| US10162675B2 (en) | 2015-03-23 | 2018-12-25 | Nec Corporation | Parallel processing system |
| JP2016206817A (ja) * | 2015-04-20 | 2016-12-08 | 株式会社デンソー | 電子制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5781775A (en) | 1998-07-14 |
| JP3573546B2 (ja) | 2004-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09128351A (ja) | 並列計算機における並列プロセススケジューリング方法および並列計算機用処理装置 | |
| JP3557947B2 (ja) | 複数のプロセッサで同時にスレッドの実行を開始させる方法及びその装置並びにコンピュータ可読記録媒体 | |
| EP1242883B1 (en) | Allocation of data to threads in multi-threaded network processor | |
| JP2511397B2 (ja) | 多重プロセッサデ―タ処理システム及びその操作方法 | |
| JP3010400B2 (ja) | 共有メモリ制御方法及び共有メモリ制御装置 | |
| JP2008506187A (ja) | 複数のカーネルの並列実行のための方法およびシステム | |
| WO2020186836A1 (zh) | 任务调度 | |
| JPH1185618A (ja) | 仮想メモリ変換を制御する方法 | |
| US7007138B2 (en) | Apparatus, method, and computer program for resource request arbitration | |
| CA1304513C (en) | Multiple i/o bus virtual broadcast of programmed i/o instructions | |
| JP4168281B2 (ja) | 並列処理システム、インタコネクションネットワーク、ノード及びネットワーク制御プログラム | |
| JP4608100B2 (ja) | 多重処理システムにおける改良結果処理方法 | |
| US7590990B2 (en) | Computer system | |
| US20030014558A1 (en) | Batch interrupts handling device, virtual shared memory and multiple concurrent processing device | |
| JP2002530736A5 (ja) | ||
| CN108958904B (zh) | 嵌入式多核中央处理器的轻量级操作系统的驱动程序框架 | |
| JPH11312148A (ja) | バリア同期方法及び装置 | |
| CN108958905B (zh) | 嵌入式多核中央处理器的轻量级操作系统 | |
| CN100576175C (zh) | 用于多个内核的并行执行的方法和系统 | |
| EP0884682A2 (en) | Cache memory management method for real time operating system | |
| JP2708172B2 (ja) | 並列処理方法 | |
| JP3524961B2 (ja) | マルチプロセッサシステムおよび同システムにおけるタスクスケジューリング方法 | |
| CN121187791B (zh) | 基于多核CPU的Linux用户态下保证硬实时的方法 | |
| JP2795312B2 (ja) | プロセス間通信スケジューリング方式 | |
| JPH08106440A (ja) | 分散共有メモリ計算機システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040323 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040521 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040622 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040629 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100709 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100709 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110709 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110709 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120709 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120709 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |