JPH09130184A - デジタル信号処理装置 - Google Patents
デジタル信号処理装置Info
- Publication number
- JPH09130184A JPH09130184A JP8202945A JP20294596A JPH09130184A JP H09130184 A JPH09130184 A JP H09130184A JP 8202945 A JP8202945 A JP 8202945A JP 20294596 A JP20294596 A JP 20294596A JP H09130184 A JPH09130184 A JP H09130184A
- Authority
- JP
- Japan
- Prior art keywords
- level
- clip
- limit
- compress
- characteristic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【課題】 コンプレス／リミット特性とクリップ特性を
一致させてクリップノイズの発生を防止する。 【解決手段】 コンプレス／リミット処理回路５４はデ
ジタル信号レベルを減衰し、クリップ処理回路５６はコ
ンプレス／リミット処理回路により処理された信号をク
リップする。ＣＰＵ４４はコンプレス／リミット特性と
クリップ特性における各曲線の出力レベルが最大入力レ
ベル時に交わるようにパラメータ（Ｋi 、Ｐi 、Ｖt
h）、（λi 、Ωi 、Ｖth’）をそれぞれコンプレス／
リミット処理回路とクリップ処理回路に設定する。
一致させてクリップノイズの発生を防止する。 【解決手段】 コンプレス／リミット処理回路５４はデ
ジタル信号レベルを減衰し、クリップ処理回路５６はコ
ンプレス／リミット処理回路により処理された信号をク
リップする。ＣＰＵ４４はコンプレス／リミット特性と
クリップ特性における各曲線の出力レベルが最大入力レ
ベル時に交わるようにパラメータ（Ｋi 、Ｐi 、Ｖt
h）、（λi 、Ωi 、Ｖth’）をそれぞれコンプレス／
リミット処理回路とクリップ処理回路に設定する。
Description
【０００１】
【発明の属する技術分野】本発明は、デジタルオーディ
オ信号のレベルをクリップするデジタル信号処理装置に
関し、本発明のある形態は聴感を向上させるためにコン
プレス（圧縮）、リミット（制限）するとともに、スピ
ーカを瞬時の過大負荷から保護するために信号レベルを
クリップするデジタル信号処理装置に関する。
オ信号のレベルをクリップするデジタル信号処理装置に
関し、本発明のある形態は聴感を向上させるためにコン
プレス（圧縮）、リミット（制限）するとともに、スピ
ーカを瞬時の過大負荷から保護するために信号レベルを
クリップするデジタル信号処理装置に関する。
【０００２】
【従来の技術】図８は従来のコンプレス／リミット回路
１及びクランプ回路Ｄ１、Ｄ２を有するオーディオ回路
を示し、また、図９（ａ）は入力信号を、図９（ｂ）は
コンプレス／リミット回路１により処理された信号を、
図９（ｃ）はクランプ回路Ｄ１、Ｄ２により処理された
信号を示している。例えば図９（ａ）に示すように急峻
に立ち上がる信号ａが入力した場合、コンプレス／リミ
ット回路１ではデジタルオーディオ信号のレベルａがコ
ンプレス／リミット用の閾値Ｖthと比較され、この閾値
Ｖthを超えると、その差分Δ（＝ａ−Ｖth）と減衰用の
時定数（アタック時定数ともいう）に基づいて図９
（ｂ）の曲線で示すように「１」からＡを通り徐々にＢ
に低下するゲインＧによりアタックを与えながらコンプ
レス／リミットされる。
１及びクランプ回路Ｄ１、Ｄ２を有するオーディオ回路
を示し、また、図９（ａ）は入力信号を、図９（ｂ）は
コンプレス／リミット回路１により処理された信号を、
図９（ｃ）はクランプ回路Ｄ１、Ｄ２により処理された
信号を示している。例えば図９（ａ）に示すように急峻
に立ち上がる信号ａが入力した場合、コンプレス／リミ
ット回路１ではデジタルオーディオ信号のレベルａがコ
ンプレス／リミット用の閾値Ｖthと比較され、この閾値
Ｖthを超えると、その差分Δ（＝ａ−Ｖth）と減衰用の
時定数（アタック時定数ともいう）に基づいて図９
（ｂ）の曲線で示すように「１」からＡを通り徐々にＢ
に低下するゲインＧによりアタックを与えながらコンプ
レス／リミットされる。
【０００３】この信号は、Ｄ／Ａ変換器２によりアナロ
グ信号に変換され、パワーアンプ３により増幅された
後、スピーカＳＰを保護するために、ダイオードＤ１、
Ｄ２より成るアナログ式のクランプ回路により図９
（ｃ）に示すようにクリップ電圧＋ＶCL、−ＶCLでクラ
ンプされる。この場合、コンプレス／リミット特性であ
る時定数はユーザにより頻繁に変更され、また、クリッ
プ特性ＣＬＰは平坦である。
グ信号に変換され、パワーアンプ３により増幅された
後、スピーカＳＰを保護するために、ダイオードＤ１、
Ｄ２より成るアナログ式のクランプ回路により図９
（ｃ）に示すようにクリップ電圧＋ＶCL、−ＶCLでクラ
ンプされる。この場合、コンプレス／リミット特性であ
る時定数はユーザにより頻繁に変更され、また、クリッ
プ特性ＣＬＰは平坦である。
【０００４】一方、信号を最適なレベルに加工して、取
り出すために、入力信号に対して従来はアナログ処理が
行われている。
り出すために、入力信号に対して従来はアナログ処理が
行われている。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来の回路では、コンプレス／リミット回路１がデジタル
回路であり、クランプ回路Ｄ１、Ｄ２がアナログ回路で
あるので、コンプレス／リミット特性とクリップ特性が
合うようにすることが困難であり、したがって、アタッ
ク時における瞬時の過大入力レベルを取り除くことが困
難であるとともにクリップ特性が平坦であることにより
耳障りなクリップノイズが発生するという問題点があ
る。また、アナログ処理では信号の劣化の問題を伴うと
いう欠点があり、デジタル処理によりこれを解決しよう
とする例があるが、必ずしも良好なクリップ特性を容易
に得ることができない。
来の回路では、コンプレス／リミット回路１がデジタル
回路であり、クランプ回路Ｄ１、Ｄ２がアナログ回路で
あるので、コンプレス／リミット特性とクリップ特性が
合うようにすることが困難であり、したがって、アタッ
ク時における瞬時の過大入力レベルを取り除くことが困
難であるとともにクリップ特性が平坦であることにより
耳障りなクリップノイズが発生するという問題点があ
る。また、アナログ処理では信号の劣化の問題を伴うと
いう欠点があり、デジタル処理によりこれを解決しよう
とする例があるが、必ずしも良好なクリップ特性を容易
に得ることができない。
【０００６】本発明は上記従来の問題点に鑑み、コンプ
レス／リミット特性とクリップ特性を一致させてアタッ
ク時における瞬時の過大入力レベルを取り除き過大負荷
を防止するとともに耳障りなクリップノイズの発生を防
止することができるデジタル信号処理装置を提供するこ
とを第１の目的とする。また、本発明はデジタル処理に
より、信号の劣化がないとともに、クリップ特性処理を
容易かつ良好に実行することのできるデジタル信号処理
装置を提供することを第２の目的とする。
レス／リミット特性とクリップ特性を一致させてアタッ
ク時における瞬時の過大入力レベルを取り除き過大負荷
を防止するとともに耳障りなクリップノイズの発生を防
止することができるデジタル信号処理装置を提供するこ
とを第１の目的とする。また、本発明はデジタル処理に
より、信号の劣化がないとともに、クリップ特性処理を
容易かつ良好に実行することのできるデジタル信号処理
装置を提供することを第２の目的とする。
【０００７】
【課題を解決するための手段】本発明は上記第１の目的
を達成するために、コンプレス／リミット処理手段とク
リップ処理手段を同様な特性で処理を行うデジタル回路
で構成し、コンプレス／リミット特性とクリップ特性に
おける各曲線の出力レベルが最大入力レベル時に交わる
ようにそれぞれのパラメータを設定するようにしてい
る。すなわち本発明によれば、設定パラメータに応じた
曲線のコンプレス／リミット特性でデジタル信号レベル
を減衰するコンプレス／リミット処理手段と、設定パラ
メータに応じた曲線のクリップ特性で前記コンプレス／
リミット処理手段により減衰されたデジタル信号レベル
をクリップするクリップ処理手段と、前記コンプレス／
リミット特性とクリップ特性における各曲線の出力レベ
ルが最大入力レベル時に交わるようにそれぞれのパラメ
ータを前記コンプレス／リミット処理手段とクリップ処
理手段に設定する制御手段とを、有するデジタル信号処
理装置が提供される。
を達成するために、コンプレス／リミット処理手段とク
リップ処理手段を同様な特性で処理を行うデジタル回路
で構成し、コンプレス／リミット特性とクリップ特性に
おける各曲線の出力レベルが最大入力レベル時に交わる
ようにそれぞれのパラメータを設定するようにしてい
る。すなわち本発明によれば、設定パラメータに応じた
曲線のコンプレス／リミット特性でデジタル信号レベル
を減衰するコンプレス／リミット処理手段と、設定パラ
メータに応じた曲線のクリップ特性で前記コンプレス／
リミット処理手段により減衰されたデジタル信号レベル
をクリップするクリップ処理手段と、前記コンプレス／
リミット特性とクリップ特性における各曲線の出力レベ
ルが最大入力レベル時に交わるようにそれぞれのパラメ
ータを前記コンプレス／リミット処理手段とクリップ処
理手段に設定する制御手段とを、有するデジタル信号処
理装置が提供される。
【０００８】さらに本発明によれば、設定パラメータに
応じた曲線のコンプレス／リミット特性でデジタル信号
レベルを減衰するコンプレス／リミット処理手段と、設
定パラメータに応じた曲線のクリップ特性で前記コンプ
レス／リミット処理手段により減衰されたデジタル信号
レベルをクリップするクリップ処理手段と、前記コンプ
レス／リミット特性を指定する特性指定手段と、前記コ
ンプレス／リミット特性に合わせてクリップ特性を規定
し両特性のパラメータを生成するパラメータ生成手段
と、前記コンプレス／リミット処理手段とクリップ処理
手段に前記生成したパラメータを設定する制御手段と、
前記クリップ処理手段の出力を取り出す出力手段とを、
有するデジタル信号処理装置が提供される。
応じた曲線のコンプレス／リミット特性でデジタル信号
レベルを減衰するコンプレス／リミット処理手段と、設
定パラメータに応じた曲線のクリップ特性で前記コンプ
レス／リミット処理手段により減衰されたデジタル信号
レベルをクリップするクリップ処理手段と、前記コンプ
レス／リミット特性を指定する特性指定手段と、前記コ
ンプレス／リミット特性に合わせてクリップ特性を規定
し両特性のパラメータを生成するパラメータ生成手段
と、前記コンプレス／リミット処理手段とクリップ処理
手段に前記生成したパラメータを設定する制御手段と、
前記クリップ処理手段の出力を取り出す出力手段とを、
有するデジタル信号処理装置が提供される。
【０００９】また、上記第２の目的を達成するために、
デジタル信号処理装置において入力信号のレベルを検出
し、所定の基準レベルと比較し、入力信号のレベルが基
準レベルより大きいとき、入力信号のレベルと基準レベ
ルの差の関数を演算し、入力信号が正のとき、入力信号
と演算手段からの関数との差を求め、一方、入力信号が
負のとき、入力信号と演算手段からの関数との和を求め
ることにより振幅処理を行っている。
デジタル信号処理装置において入力信号のレベルを検出
し、所定の基準レベルと比較し、入力信号のレベルが基
準レベルより大きいとき、入力信号のレベルと基準レベ
ルの差の関数を演算し、入力信号が正のとき、入力信号
と演算手段からの関数との差を求め、一方、入力信号が
負のとき、入力信号と演算手段からの関数との和を求め
ることにより振幅処理を行っている。
【００１０】すなわち本発明によれば、入力信号のレベ
ルを所定の基準レベルと比較する比較手段と、前記比較
手段による比較で前記入力信号のレベルが前記基準レベ
ルより大きいとき、前記入力信号のレベルと前記基準レ
ベルの差の関数を演算する演算手段と、前記入力信号が
正のとき、前記入力信号と前記演算手段からの前記関数
との差を求め、一方、前記入力信号が負のとき、前記入
力信号と前記演算手段からの前記関数との和を求める振
幅処理手段とを、有するデジタル信号処理装置が提供さ
れる。
ルを所定の基準レベルと比較する比較手段と、前記比較
手段による比較で前記入力信号のレベルが前記基準レベ
ルより大きいとき、前記入力信号のレベルと前記基準レ
ベルの差の関数を演算する演算手段と、前記入力信号が
正のとき、前記入力信号と前記演算手段からの前記関数
との差を求め、一方、前記入力信号が負のとき、前記入
力信号と前記演算手段からの前記関数との和を求める振
幅処理手段とを、有するデジタル信号処理装置が提供さ
れる。
【００１１】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を好ましい実施例によって説明する。図１は本
発明に係るデジタル信号処理装置の第１実施例を示すブ
ロック図、図２は図１のデジタル信号処理装置を備えた
オーディオ回路を示すブロック図、図３は図１のコンプ
レス／リミット回路の特性を示す説明図、図４は図１の
クリップ回路の特性を示す説明図、図５は図１のデジタ
ル信号処理装置の主要信号を示す波形図、図６は図２の
オーディオ回路の特性を示す説明図である。また図７は
本発明に係るデジタル信号処理装置の第２実施例を示す
ブロック図である。
施の形態を好ましい実施例によって説明する。図１は本
発明に係るデジタル信号処理装置の第１実施例を示すブ
ロック図、図２は図１のデジタル信号処理装置を備えた
オーディオ回路を示すブロック図、図３は図１のコンプ
レス／リミット回路の特性を示す説明図、図４は図１の
クリップ回路の特性を示す説明図、図５は図１のデジタ
ル信号処理装置の主要信号を示す波形図、図６は図２の
オーディオ回路の特性を示す説明図である。また図７は
本発明に係るデジタル信号処理装置の第２実施例を示す
ブロック図である。
【００１２】図１に示すデジタル信号処理装置の第１実
施例は図２に示すＤＳＰ（デジタル・シグナル・プロセ
ッサ）４３により構成されている。図２に示す回路を簡
単に説明すると、入力端子４０ａを介して供給されたデ
ジタル信号は受信部４１により例えばＮＲＺ信号に復調
される。また、受信部４１は受信データからクロック成
分を抽出してＰＬＬ回路４２に印加し、ＰＬＬ回路４２
はこのクロック成分に同期して連続するクロックパルス
を生成し、受信部４１に供給する。受信部４１はこのク
ロックパルスに同期して復調を行い、復調データをＤＳ
Ｐ４３に印加するとともに同期信号とクロック信号をＤ
／Ａ変換器４８に印加する。
施例は図２に示すＤＳＰ（デジタル・シグナル・プロセ
ッサ）４３により構成されている。図２に示す回路を簡
単に説明すると、入力端子４０ａを介して供給されたデ
ジタル信号は受信部４１により例えばＮＲＺ信号に復調
される。また、受信部４１は受信データからクロック成
分を抽出してＰＬＬ回路４２に印加し、ＰＬＬ回路４２
はこのクロック成分に同期して連続するクロックパルス
を生成し、受信部４１に供給する。受信部４１はこのク
ロックパルスに同期して復調を行い、復調データをＤＳ
Ｐ４３に印加するとともに同期信号とクロック信号をＤ
／Ａ変換器４８に印加する。
【００１３】ＤＳＰ４３は左右のチャネルのオーディオ
信号Ｌ、Ｒをリミット処理、コンプレス処理及びクリッ
プ処理を行ってＤ／Ａ変換器４８に印加し、Ｄ／Ａ変換
器４８により変換されたアナログ音声信号がアンプ５０
により増幅され、出力端子５１を介してスピーカに出力
される。操作部４７はユーザの所望のイコライザ特性、
リミッタ特性あるいはコンプレッサ特性を得るための複
数のスイッチを有する。ＣＰＵ４４はこの操作に対応し
た表示を表示部４９に行わせるとともに、ＲＯＭ４６に
予め記憶されたプログラムに基づいて設定特性を実現す
るための各種パラメータ、特にコンプレス／リミット特
性用のパラメータ（Ｋi 、Ｐi 、Ｖth）とクリップ特性
用のパラメータ（λi 、Ωi 、Ｖth’）をＤＳＰ４３に
設定する。また、この際に必要な各種データはＲＯＭ４
６に記憶される。なお、ＲＡＭ４５は操作部４７からの
信号がＣＰＵ４４を介して所定のパラメータに変換され
てＤＳＰ４３に供給されるような場合に、変換演算や一
時のデータ退避などに用いられるメモリとされる。
信号Ｌ、Ｒをリミット処理、コンプレス処理及びクリッ
プ処理を行ってＤ／Ａ変換器４８に印加し、Ｄ／Ａ変換
器４８により変換されたアナログ音声信号がアンプ５０
により増幅され、出力端子５１を介してスピーカに出力
される。操作部４７はユーザの所望のイコライザ特性、
リミッタ特性あるいはコンプレッサ特性を得るための複
数のスイッチを有する。ＣＰＵ４４はこの操作に対応し
た表示を表示部４９に行わせるとともに、ＲＯＭ４６に
予め記憶されたプログラムに基づいて設定特性を実現す
るための各種パラメータ、特にコンプレス／リミット特
性用のパラメータ（Ｋi 、Ｐi 、Ｖth）とクリップ特性
用のパラメータ（λi 、Ωi 、Ｖth’）をＤＳＰ４３に
設定する。また、この際に必要な各種データはＲＯＭ４
６に記憶される。なお、ＲＡＭ４５は操作部４７からの
信号がＣＰＵ４４を介して所定のパラメータに変換され
てＤＳＰ４３に供給されるような場合に、変換演算や一
時のデータ退避などに用いられるメモリとされる。
【００１４】次に、図１を参照してＤＳＰ４３の構成を
詳細に説明する。この回路は概略的に図の上段に示すコ
ンプレス／リミット処理回路５４と、下段に示すクリッ
プ処理回路５６により構成されている。コンプレス／リ
ミット処理回路５４は回路（素子）９〜２４で構成さ
れ、クリップ処理回路５６は回路（素子）３１〜４０に
より構成されている。コンプレス／リミット処理回路５
４では、入力信号が時定数ｄINの遅延回路９とレベル検
出器１１に印加される。遅延回路９により遅延された信
号はゲイン調整用アンプ１０によりアンプゲインＫa で
コンプレス／リミット処理用の減衰が施された後、下段
に示すクリップ処理回路５６においてゲインＫb が調整
可能なクリップ演算部３１とレベル検出器３２に出力さ
れる。
詳細に説明する。この回路は概略的に図の上段に示すコ
ンプレス／リミット処理回路５４と、下段に示すクリッ
プ処理回路５６により構成されている。コンプレス／リ
ミット処理回路５４は回路（素子）９〜２４で構成さ
れ、クリップ処理回路５６は回路（素子）３１〜４０に
より構成されている。コンプレス／リミット処理回路５
４では、入力信号が時定数ｄINの遅延回路９とレベル検
出器１１に印加される。遅延回路９により遅延された信
号はゲイン調整用アンプ１０によりアンプゲインＫa で
コンプレス／リミット処理用の減衰が施された後、下段
に示すクリップ処理回路５６においてゲインＫb が調整
可能なクリップ演算部３１とレベル検出器３２に出力さ
れる。
【００１５】レベル検出器１１は入力信号のレベルの絶
対値Ｌinを出力し、レベル比較回路（ＣＯＭＰ）１２は
この絶対値Ｌinと、基準レベル発生部（ＲＥＦ）１３か
らの所定の閾値Ｖthを比較する。そして、スイッチ１４
により、Ｌin＞Ｖthの場合には減算器１５の出力Δ＝Ｌ
in−Ｖthが選択され、Ｌin＞Ｖthでない場合には０電圧
発生回路１６からの「０」が選択され、このスイッチ１
４の出力値Δ（Ｌin＞Ｖthでない場合にはΔ＝０）が係
数乗算器１７と加算器１９に印加される。
対値Ｌinを出力し、レベル比較回路（ＣＯＭＰ）１２は
この絶対値Ｌinと、基準レベル発生部（ＲＥＦ）１３か
らの所定の閾値Ｖthを比較する。そして、スイッチ１４
により、Ｌin＞Ｖthの場合には減算器１５の出力Δ＝Ｌ
in−Ｖthが選択され、Ｌin＞Ｖthでない場合には０電圧
発生回路１６からの「０」が選択され、このスイッチ１
４の出力値Δ（Ｌin＞Ｖthでない場合にはΔ＝０）が係
数乗算器１７と加算器１９に印加される。
【００１６】そして、係数乗算器１７によりΔ2 が算出
され、次いで係数乗算器１８によりＫi ・Δ2 が算出さ
れ、次いで加算器１９によりＫi ・Δ2 ＋Δが算出さ
れ、次いで除算器２０により（Ｋi ・Δ2 ＋Δ）／Ｌin
が算出され、次いで係数乗算器２１によりＰi （Ｋi ・
Δ2 ＋Δ）／Ｌinが算出され、次いで減算器２２により
アンプゲインＫa ＝｛１−Ｐi （Ｋi ・Δ2 ＋Δ）／Ｌ
in｝が算出されてローパスフィルタ２４に印加される。
され、次いで係数乗算器１８によりＫi ・Δ2 が算出さ
れ、次いで加算器１９によりＫi ・Δ2 ＋Δが算出さ
れ、次いで除算器２０により（Ｋi ・Δ2 ＋Δ）／Ｌin
が算出され、次いで係数乗算器２１によりＰi （Ｋi ・
Δ2 ＋Δ）／Ｌinが算出され、次いで減算器２２により
アンプゲインＫa ＝｛１−Ｐi （Ｋi ・Δ2 ＋Δ）／Ｌ
in｝が算出されてローパスフィルタ２４に印加される。
【００１７】このアンプゲインＫa の特性はパラメータ
Ｐi 、Ｋi により図３に示すように、出力信号OUT＝入
力信号INの直線Ｄに対して下に凸の曲線Ｂである。ここ
で、例えば、 Ｐi ＝０．８７５５０７２３９ Ｋi ＝０．１２５ Ｖth＝−２０ｄＢ（但し、最大入力が０ｄＢ）、最大出
力レベルＶCLM＝−１８ｄＢである。なお、絶対値Ｌin
で除算する理由は、Ｌin＝１に正規化するためである。
また、Δ＝０の場合には減算器２２の出力Ｋa は「１」
である。
Ｐi 、Ｋi により図３に示すように、出力信号OUT＝入
力信号INの直線Ｄに対して下に凸の曲線Ｂである。ここ
で、例えば、 Ｐi ＝０．８７５５０７２３９ Ｋi ＝０．１２５ Ｖth＝−２０ｄＢ（但し、最大入力が０ｄＢ）、最大出
力レベルＶCLM＝−１８ｄＢである。なお、絶対値Ｌin
で除算する理由は、Ｌin＝１に正規化するためである。
また、Δ＝０の場合には減算器２２の出力Ｋa は「１」
である。
【００１８】ローパスフィルタ２４は群遅延時間τf を
有し、図３における特性ＢのアンプゲインＫa をゲイン
調整用アンプ１２に印加する。この場合、遅延回路１１
の時定数ｄINとローパスフィルタ２４の時定数τf によ
りアタック時間τa は τa ＝τf −ｄIN となり、図３に示すように直線Ｄに対して下に凸である
が、Ｄ＞Ａ＞Ｂのアタック特性Ａが得られる。
有し、図３における特性ＢのアンプゲインＫa をゲイン
調整用アンプ１２に印加する。この場合、遅延回路１１
の時定数ｄINとローパスフィルタ２４の時定数τf によ
りアタック時間τa は τa ＝τf −ｄIN となり、図３に示すように直線Ｄに対して下に凸である
が、Ｄ＞Ａ＞Ｂのアタック特性Ａが得られる。
【００１９】次にクリップ処理回路について説明する
と、コンプレス／リミット処理回路５４と同様に、レベ
ル検出器３２は入力信号のレベルの絶対値Ｌin’を出力
し、レベル比較回路（ＣＯＭＰ）３３はこの絶対値Ｌi
n’と、基準レベル発生部（ＲＥＦ）１３からの所定の
閾値Ｖth（又はＶthより大の閾値Ｖth’）を比較する。
そして、スイッチ３４により、Ｌin’＞Ｖthの場合には
加算器３５の出力Δ＝Ｌin’−Ｖthが選択され、Ｌin’
＞Ｖthでない場合には０出力回路１６からの「０」が選
択され、このスイッチ３４の出力値Δ（Ｌin’＞Ｖthで
ない場合にはΔ＝０）が係数乗算器３６と加算器３８に
印加される。
と、コンプレス／リミット処理回路５４と同様に、レベ
ル検出器３２は入力信号のレベルの絶対値Ｌin’を出力
し、レベル比較回路（ＣＯＭＰ）３３はこの絶対値Ｌi
n’と、基準レベル発生部（ＲＥＦ）１３からの所定の
閾値Ｖth（又はＶthより大の閾値Ｖth’）を比較する。
そして、スイッチ３４により、Ｌin’＞Ｖthの場合には
加算器３５の出力Δ＝Ｌin’−Ｖthが選択され、Ｌin’
＞Ｖthでない場合には０出力回路１６からの「０」が選
択され、このスイッチ３４の出力値Δ（Ｌin’＞Ｖthで
ない場合にはΔ＝０）が係数乗算器３６と加算器３８に
印加される。
【００２０】そして、係数乗算器３６によりΔ2 が算出
され、次いで係数乗算器３７によりλi ・Δ2 が算出さ
れ、次いで加算器３８によりλi ・Δ2 ＋Δが算出さ
れ、次いで係数乗算器３９によりΩi （λi ・Δ2 ＋
Δ）が算出され、次いで減算器４０により１電圧発生回
路２３からの”１”に相当する電圧を用いて、｛１−Ω
i（λi ・Δ2 ＋Δ）｝が算出されてアンプゲインＫb
としてクリップ演算部３１に印加される。
され、次いで係数乗算器３７によりλi ・Δ2 が算出さ
れ、次いで加算器３８によりλi ・Δ2 ＋Δが算出さ
れ、次いで係数乗算器３９によりΩi （λi ・Δ2 ＋
Δ）が算出され、次いで減算器４０により１電圧発生回
路２３からの”１”に相当する電圧を用いて、｛１−Ω
i（λi ・Δ2 ＋Δ）｝が算出されてアンプゲインＫb
としてクリップ演算部３１に印加される。
【００２１】この場合、アンプゲインＫb は図４に示す
ようなクリップ特性Ｃで表され、この特性Ｃは、図３に
示す特性Ａ、Ｂに対して上に凸の曲線である。そして、
パラメータΩi 、λi として例えば Ωi ＝０．６６９８１４１４４ λi ＝０．５ を設定すると、コンプレス／リミット特性Ａ、Ｂとクリ
ップ特性Ｃにおいて最大入力レベル時に各出力レベルが
ＶCLMで交わるようにすることができる。なお、最大入
力レベルは内部に設けられているアッテネータやイコラ
イザ（図示省略）によって変動するものであり（例えば
＋１２ｄＢ増加する場合もある）、実際には最大入力レ
ベルは仮想のものであり、固定されたものではない。し
たがって、上記出力レベルをＶCLMに完全に一致させ固
定させる必要はなく、使用に応じて（アッテネータやイ
コライザを操作する度に）クリップ特性が許容最大出力
を超えないようにパラメータが変化するようにしてもよ
い。この場合は、クリップレベルＶCLMを一定としてコ
ンプレス／リミット特性の圧縮比（レシオ）を変化させ
ることができる。
ようなクリップ特性Ｃで表され、この特性Ｃは、図３に
示す特性Ａ、Ｂに対して上に凸の曲線である。そして、
パラメータΩi 、λi として例えば Ωi ＝０．６６９８１４１４４ λi ＝０．５ を設定すると、コンプレス／リミット特性Ａ、Ｂとクリ
ップ特性Ｃにおいて最大入力レベル時に各出力レベルが
ＶCLMで交わるようにすることができる。なお、最大入
力レベルは内部に設けられているアッテネータやイコラ
イザ（図示省略）によって変動するものであり（例えば
＋１２ｄＢ増加する場合もある）、実際には最大入力レ
ベルは仮想のものであり、固定されたものではない。し
たがって、上記出力レベルをＶCLMに完全に一致させ固
定させる必要はなく、使用に応じて（アッテネータやイ
コライザを操作する度に）クリップ特性が許容最大出力
を超えないようにパラメータが変化するようにしてもよ
い。この場合は、クリップレベルＶCLMを一定としてコ
ンプレス／リミット特性の圧縮比（レシオ）を変化させ
ることができる。
【００２２】図５（ａ）は入力波形としてバースト波を
示し、図５（ｂ）はコンプレス／リミット処理回路によ
り処理された波形を、また、図５（ｃ）はクリップ処理
回路により処理された波形を示している。先ず、バース
ト波ａは遅延回路１１により時間ｄINだけ遅延されてゲ
イン調整用アンプ１２に印加され、ゲイン調整用アンプ
１２により図５（ｂ）に示すようにアタック時間τa ＝
τf −ｄINにおいて安定した特性Ａ（図３参照）のアン
プゲインＫa で減衰される。
示し、図５（ｂ）はコンプレス／リミット処理回路によ
り処理された波形を、また、図５（ｃ）はクリップ処理
回路により処理された波形を示している。先ず、バース
ト波ａは遅延回路１１により時間ｄINだけ遅延されてゲ
イン調整用アンプ１２に印加され、ゲイン調整用アンプ
１２により図５（ｂ）に示すようにアタック時間τa ＝
τf −ｄINにおいて安定した特性Ａ（図３参照）のアン
プゲインＫa で減衰される。
【００２３】次いで、このように減衰された信号の過大
レベル分は、図５（ｃ）に示すようにクリップ演算部３
１により特性Ｃ（図４の特性Ａを参照）のアンプゲイン
Ｋbでクリップされる。この場合、曲線のクリップ特性
ＣＬＰは、コンプレス／リミット特性Ａ、Ｂに対して最
大入力レベルＶCLM 時に各出力レベルが交わるので、過
大レベル分を抑制でき、またクリップ特性ＣＬＰはなだ
らかにアタック曲線につながるためクリップノイズの発
生を防止することができる。図６は図２に示すアンプ５
０によりゲインｇa で増幅した場合を示し、スピーカに
出力しても出力レベルを確実にスピーカの耐圧以下にす
ることができる。上記実施例は操作部４７から閾値Ｖth
と最大出力レベルＶCLM（クリップレベル）を指定する
ようにしたものである。
レベル分は、図５（ｃ）に示すようにクリップ演算部３
１により特性Ｃ（図４の特性Ａを参照）のアンプゲイン
Ｋbでクリップされる。この場合、曲線のクリップ特性
ＣＬＰは、コンプレス／リミット特性Ａ、Ｂに対して最
大入力レベルＶCLM 時に各出力レベルが交わるので、過
大レベル分を抑制でき、またクリップ特性ＣＬＰはなだ
らかにアタック曲線につながるためクリップノイズの発
生を防止することができる。図６は図２に示すアンプ５
０によりゲインｇa で増幅した場合を示し、スピーカに
出力しても出力レベルを確実にスピーカの耐圧以下にす
ることができる。上記実施例は操作部４７から閾値Ｖth
と最大出力レベルＶCLM（クリップレベル）を指定する
ようにしたものである。
【００２４】他の実施例として、操作部４７にはクリッ
プレベルを指定しないでも（すなわち、コンプレス／リ
ミット処理回路のみに対する指定で）自動的にクリップ
回路のパラメータを設定するように動作させることがで
きる。この場合、クリップ特性は例えば各特性曲線の開
始レベルを一致させるとともにクリップレベルＶCLMは
コンプレス／リミット特性の最大出力に一致させるよう
に生成される。コンプレス／リミット特性の圧縮比（レ
シオ）を変えた場合それに応じて対となるクリップ特性
を常に発生させることで図５（ｃ）のようなクリップさ
れた動特性ができる。このようにコンプレス／リミット
特性とクリップ特性における各特性曲線の開始レベルな
どを略一致させるようにそれぞれのパラメータを生成す
るパラメータ生成手段を設け、前記コンプレス／リミッ
ト処理手段とクリップ処理手段に前記パラメータを設定
するように制御してもよい。特にレシオを変えた場合に
それに応じたクリップレベルを設定する操作は難しく、
操作ミスを起こしやすい。また、レシオが１００：１の
ように高くなると、出力レベルが極端に低くなるのでア
ンプ５０のゲインｇa を上げやすい。そこで突然比較的
長いアタックによる過大なレベルがアンプ５０に出力さ
れた場合は、スピーカを破損しやすいばかりでなく、聴
感上も聞き苦しくなる。自動設定は、これらを適切にク
リップできる。
プレベルを指定しないでも（すなわち、コンプレス／リ
ミット処理回路のみに対する指定で）自動的にクリップ
回路のパラメータを設定するように動作させることがで
きる。この場合、クリップ特性は例えば各特性曲線の開
始レベルを一致させるとともにクリップレベルＶCLMは
コンプレス／リミット特性の最大出力に一致させるよう
に生成される。コンプレス／リミット特性の圧縮比（レ
シオ）を変えた場合それに応じて対となるクリップ特性
を常に発生させることで図５（ｃ）のようなクリップさ
れた動特性ができる。このようにコンプレス／リミット
特性とクリップ特性における各特性曲線の開始レベルな
どを略一致させるようにそれぞれのパラメータを生成す
るパラメータ生成手段を設け、前記コンプレス／リミッ
ト処理手段とクリップ処理手段に前記パラメータを設定
するように制御してもよい。特にレシオを変えた場合に
それに応じたクリップレベルを設定する操作は難しく、
操作ミスを起こしやすい。また、レシオが１００：１の
ように高くなると、出力レベルが極端に低くなるのでア
ンプ５０のゲインｇa を上げやすい。そこで突然比較的
長いアタックによる過大なレベルがアンプ５０に出力さ
れた場合は、スピーカを破損しやすいばかりでなく、聴
感上も聞き苦しくなる。自動設定は、これらを適切にク
リップできる。
【００２５】次に本発明の第２実施例について図７によ
り説明する。図７の構成は上記図１の第１実施例と次の
点で異なる。すなわち、第１実施例ではクリップ処理回
路５６にクリップ演算部３１が用いられているのに対
し、第２実施例ではコンプレス／リミット処理回路５４
のアンプ１０の出力信号は、クリップ処理回路５６Ａに
新たに設けられた加算器５８に与えられ、係数乗算器３
９の出力信号と加算されて、新たに設けられたスイッチ
６０を経由して、減算器４０の出力信号との間で択一的
に出力端子から出力される。スイッチ６０は第２実施例
で新たに設けたレベル比較回路６２の出力信号によりそ
の動作が制御され、減算器４０と加算器５８の出力信号
の一方を選択して出力するものである。なお、第１実施
例では、１電圧発生回路２３の出力信号が減算器４０の
＋入力端子に供給されているが、第２実施例では、アン
プ１０の出力信号が代って供給され、かつレベル比較回
路６２の一方の入力端子にもアンプ１０の出力信号が入
力されている。レベル比較回路６２の他方の入力端子に
は新たに設けられた０電圧発生回路６４からの出力信号
が入力されている。他の構成は第１実施例と同様なので
重複した説明は省略する。
り説明する。図７の構成は上記図１の第１実施例と次の
点で異なる。すなわち、第１実施例ではクリップ処理回
路５６にクリップ演算部３１が用いられているのに対
し、第２実施例ではコンプレス／リミット処理回路５４
のアンプ１０の出力信号は、クリップ処理回路５６Ａに
新たに設けられた加算器５８に与えられ、係数乗算器３
９の出力信号と加算されて、新たに設けられたスイッチ
６０を経由して、減算器４０の出力信号との間で択一的
に出力端子から出力される。スイッチ６０は第２実施例
で新たに設けたレベル比較回路６２の出力信号によりそ
の動作が制御され、減算器４０と加算器５８の出力信号
の一方を選択して出力するものである。なお、第１実施
例では、１電圧発生回路２３の出力信号が減算器４０の
＋入力端子に供給されているが、第２実施例では、アン
プ１０の出力信号が代って供給され、かつレベル比較回
路６２の一方の入力端子にもアンプ１０の出力信号が入
力されている。レベル比較回路６２の他方の入力端子に
は新たに設けられた０電圧発生回路６４からの出力信号
が入力されている。他の構成は第１実施例と同様なので
重複した説明は省略する。
【００２６】第２実施例は次のように動作する。係数乗
算器３７、３９にそれぞれ与えられるクリップ特性用の
パラメータ λi , Ωi により閾値Ｖthに対して曲線特
性が決定される。すなわち、入力信号の正負に応じて、
スイッチ６０が制御され、加算器５８又は減算器４０の
出力信号が選択的に出力されるので、次の演算処理が行
われる。
算器３７、３９にそれぞれ与えられるクリップ特性用の
パラメータ λi , Ωi により閾値Ｖthに対して曲線特
性が決定される。すなわち、入力信号の正負に応じて、
スイッチ６０が制御され、加算器５８又は減算器４０の
出力信号が選択的に出力されるので、次の演算処理が行
われる。
【００２７】
【数１】入力＞０のとき 出力＝入力−Ωi（λiΔ2＋Δ） 入力＜０のとき 出力＝入力＋Ωi（λiΔ2＋Δ） なお、入力信号は０となることはない。
【００２８】第２実施例の上記演算処理によれば、例え
ば、閾値が−２４ｄＢのとき、Ωi＝ 0.875978525、 λi
＝ 0.25 で、０ｄＢ入力（最大入力）で−２１．６ｄ
Ｂ出力（レシオ１０：１、 Δ ＝ 0.936904264）の特性
となる。図７において、係数乗算器３６、３７、３９は
スイッチ３４、減算器３５、加算器３８とともに演算手
段を構成し、減算器４０は加算器５８、スイッチ６０、
レベル比較回路６２とともに振幅処理手段を構成してい
る。よって、第２実施例によれば基準レベルＶthと入力
信号レベルの差分Δの２次関数により求めた値を入力信
号の正負に応じて加算又は減算して、所望のクリップ特
性曲線を容易に生成するようにしいている。
ば、閾値が−２４ｄＢのとき、Ωi＝ 0.875978525、 λi
＝ 0.25 で、０ｄＢ入力（最大入力）で−２１．６ｄ
Ｂ出力（レシオ１０：１、 Δ ＝ 0.936904264）の特性
となる。図７において、係数乗算器３６、３７、３９は
スイッチ３４、減算器３５、加算器３８とともに演算手
段を構成し、減算器４０は加算器５８、スイッチ６０、
レベル比較回路６２とともに振幅処理手段を構成してい
る。よって、第２実施例によれば基準レベルＶthと入力
信号レベルの差分Δの２次関数により求めた値を入力信
号の正負に応じて加算又は減算して、所望のクリップ特
性曲線を容易に生成するようにしいている。
【００２９】
【発明の効果】以上説明したように本発明の１つの形態
（第１実施例）によれば、コンプレス／リミット処理手
段とクリップ処理手段を同様な特性で処理を行うデジタ
ル回路で構成し、コンプレス／リミット特性とクリップ
特性における各曲線の出力レベルが最大入力レベル時に
交わるようにそれぞれのパラメータを設定するようにし
たので、コンプレス／リミット特性とクリップ特性を一
致させて過大レベル分を抑制しスピーカを保護でき、ま
たさらに、クリップ特性はなだらかにアタック曲線につ
ながるため、耳障りなクリップノイズの発生を防止する
ことができる。また、コンプレス／リミット特性とクリ
ップ特性における各特性曲線の開始レベルなどを略一致
させるようにクリップ特性を自動的に設定するように制
御することにより、操作ミスを防ぎアタックによる過大
なレベル上昇を確実に抑え信号レベルを適切にクリップ
できる。
（第１実施例）によれば、コンプレス／リミット処理手
段とクリップ処理手段を同様な特性で処理を行うデジタ
ル回路で構成し、コンプレス／リミット特性とクリップ
特性における各曲線の出力レベルが最大入力レベル時に
交わるようにそれぞれのパラメータを設定するようにし
たので、コンプレス／リミット特性とクリップ特性を一
致させて過大レベル分を抑制しスピーカを保護でき、ま
たさらに、クリップ特性はなだらかにアタック曲線につ
ながるため、耳障りなクリップノイズの発生を防止する
ことができる。また、コンプレス／リミット特性とクリ
ップ特性における各特性曲線の開始レベルなどを略一致
させるようにクリップ特性を自動的に設定するように制
御することにより、操作ミスを防ぎアタックによる過大
なレベル上昇を確実に抑え信号レベルを適切にクリップ
できる。
【００３０】また、本発明の他の形態（第２実施例）に
よれば、入力信号のレベルを検出し、所定の基準レベル
と比較するし、入力信号のレベルが基準レベルより大き
いとき、入力信号のレベルと基準レベルの差の関数を演
算し、入力信号が正のとき、入力信号と演算手段からの
関数との差を求め、一方、入力信号が負のとき、入力信
号と演算手段からの関数との和を求めることにより振幅
処理を行っているので少ないパラメータでクリップ特性
を容易に得ることができる。
よれば、入力信号のレベルを検出し、所定の基準レベル
と比較するし、入力信号のレベルが基準レベルより大き
いとき、入力信号のレベルと基準レベルの差の関数を演
算し、入力信号が正のとき、入力信号と演算手段からの
関数との差を求め、一方、入力信号が負のとき、入力信
号と演算手段からの関数との和を求めることにより振幅
処理を行っているので少ないパラメータでクリップ特性
を容易に得ることができる。
【図１】本発明に係るデジタル信号処理装置の第１実施
例を示すブロック図である。
例を示すブロック図である。
【図２】図１のデジタル信号処理装置を備えたオーディ
オ回路を示すブロック図である。
オ回路を示すブロック図である。
【図３】図１のコンプレス／リミット回路の特性を示す
説明図である。
説明図である。
【図４】図１のクリップ回路の特性を示す説明図であ
る。
る。
【図５】図１のデジタル信号処理装置の主要信号を示す
波形図である。
波形図である。
【図６】図２のオーディオ回路の特性を示す説明図であ
る。
る。
【図７】本発明に係るデジタル信号処理装置の第２実施
例を示すブロック図である。
例を示すブロック図である。
【図８】従来のコンプレス／リミット回路及びクリップ
回路を有するオーディオ回路を示すブロック図である。
回路を有するオーディオ回路を示すブロック図である。
【図９】図８の回路の主要信号を示す波形図である。
９ 遅延回路 １０ ゲイン調整用アンプ １１、３２ レベル検出器 １２ レベル比較回路（ＣＯＭＰ） ３３ レベル比較回路（ＣＯＭＰ）（比較手段） ６２ レベル比較回路（ＣＯＭＰ） １３ 基準レベル発生部（ＲＥＦ） １４、３４、６０ スイッチ １５、２２、３５、４０ 減算器（減算器４０は加算器
５８、スイッチ６０、レベル比較回路６２とともに振幅
処理手段を構成する） １６、６４ ０電圧発生回路 １７、１８、２１、３６、３７、３９ 係数乗算器（係
数乗算器３６、３７、３９はスイッチ３４、減算器３
５、加算器３８とともに演算手段を構成する） １９、３８、５８ 加算器 ２０ 除算器 ２３ １電圧発生回路 ２４ ローパスフィルタ ３１ クリップ演算部 ４１ 受信部 ４２ ＰＬＬ回路 ４３ ＤＳＰ ４４ ＣＰＵ（制御手段、特性指定手段、パラメータ生
成手段） ４５ ＲＡＭ ４６ ＲＯＭ ４７ 操作部 ４８ Ｄ／Ａ変換器 ４９ 表示部 ５０、５７ アンプ ５４ コンプレス／リミット処理回路（コンプレス／リ
ミット処理手段） ５６、５６Ａ クリップ処理回路（クリップ処理手段）
５８、スイッチ６０、レベル比較回路６２とともに振幅
処理手段を構成する） １６、６４ ０電圧発生回路 １７、１８、２１、３６、３７、３９ 係数乗算器（係
数乗算器３６、３７、３９はスイッチ３４、減算器３
５、加算器３８とともに演算手段を構成する） １９、３８、５８ 加算器 ２０ 除算器 ２３ １電圧発生回路 ２４ ローパスフィルタ ３１ クリップ演算部 ４１ 受信部 ４２ ＰＬＬ回路 ４３ ＤＳＰ ４４ ＣＰＵ（制御手段、特性指定手段、パラメータ生
成手段） ４５ ＲＡＭ ４６ ＲＯＭ ４７ 操作部 ４８ Ｄ／Ａ変換器 ４９ 表示部 ５０、５７ アンプ ５４ コンプレス／リミット処理回路（コンプレス／リ
ミット処理手段） ５６、５６Ａ クリップ処理回路（クリップ処理手段）
Claims (3)
- 【請求項１】 設定パラメータに応じた曲線のコンプレ
ス／リミット特性でデジタル信号レベルを減衰するコン
プレス／リミット処理手段と、 設定パラメータに応じた曲線のクリップ特性で前記コン
プレス／リミット処理手段により減衰されたデジタル信
号レベルをクリップするクリップ処理手段と、 前記コ
ンプレス／リミット特性とクリップ特性における各曲線
の出力レベルが最大入力レベル時に交わるようにそれぞ
れのパラメータを前記コンプレス／リミット処理手段と
クリップ処理手段に設定する制御手段とを、 有するデジタル信号処理装置。 - 【請求項２】 設定パラメータに応じた曲線のコンプレ
ス／リミット特性でデジタル信号レベルを減衰するコン
プレス／リミット処理手段と、 設定パラメータに応じた曲線のクリップ特性で前記コン
プレス／リミット処理手段により減衰されたデジタル信
号レベルをクリップするクリップ処理手段と、 前記コ
ンプレス／リミット特性を指定する特性指定手段と、 前記コンプレス／リミット特性に合わせてクリップ特性
を規定し両特性のパラメータを生成するパラメータ生成
手段と、 前記コンプレス／リミット処理手段とクリップ処理手段
に前記生成したパラメータを設定する制御手段と、 前記クリップ処理手段の出力を取り出す出力手段とを、 有するデジタル信号処理装置。 - 【請求項３】 入力信号のレベルを所定の基準レベルと
比較する比較手段と、 前記比較手段による比較で前記入力信号のレベルが前記
基準レベルより大きいとき、前記入力信号のレベルと前
記基準レベルの差の関数を演算する演算手段と、 前記入力信号が正のとき、前記入力信号と前記演算手段
からの前記関数との差を求め、一方、前記入力信号が負
のとき、前記入力信号と前記演算手段からの前記関数と
の和を求める振幅処理手段とを、 有するデジタル信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8202945A JPH09130184A (ja) | 1995-08-28 | 1996-07-12 | デジタル信号処理装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24253995 | 1995-08-28 | ||
| JP7-242539 | 1995-08-28 | ||
| JP8202945A JPH09130184A (ja) | 1995-08-28 | 1996-07-12 | デジタル信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09130184A true JPH09130184A (ja) | 1997-05-16 |
Family
ID=26513653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8202945A Withdrawn JPH09130184A (ja) | 1995-08-28 | 1996-07-12 | デジタル信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09130184A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016530765A (ja) * | 2014-01-30 | 2016-09-29 | ホアウェイ・テクノロジーズ・カンパニー・リミテッド | オーディオ信号を圧縮するためのデジタルコンプレッサ |
-
1996
- 1996-07-12 JP JP8202945A patent/JPH09130184A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016530765A (ja) * | 2014-01-30 | 2016-09-29 | ホアウェイ・テクノロジーズ・カンパニー・リミテッド | オーディオ信号を圧縮するためのデジタルコンプレッサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5208866A (en) | On-board vehicle automatic sound volume adjusting apparatus | |
| US20050123152A1 (en) | Signal processors and associated methods | |
| US7110557B2 (en) | Level adjustment circuit | |
| US10608596B1 (en) | Anti-clipping protection in audio systems | |
| CN1198470C (zh) | 色度过载保护设备 | |
| US20050124310A1 (en) | Receiver | |
| US6975734B1 (en) | Audio apparatus of negative driving with adaptive gain control | |
| EP0944166B1 (en) | Automatic dynamic range controlling circuit | |
| JP4256631B2 (ja) | オートゲインコントロール装置 | |
| JPH09130184A (ja) | デジタル信号処理装置 | |
| JP4274408B2 (ja) | 自動利得制御装置、受信装置及び利得制御方法 | |
| US4270103A (en) | Amplifier having a variable propagation constant | |
| JP6314662B2 (ja) | 音声信号処理装置およびそのプログラム | |
| JP3430913B2 (ja) | オーディオ信号処理装置及びオーディオ信号処理プログラムが記録された記憶媒体 | |
| JPH07226992A (ja) | 低音域成分補償方法 | |
| US6529607B1 (en) | Method for producing a constant sound pressure level in hearing aids and corresponding hearing aid | |
| JP3586037B2 (ja) | エキスパンダ装置 | |
| JPH05145992A (ja) | 低音域特性補正回路 | |
| JP3683978B2 (ja) | 飽和信号処理装置 | |
| JP2009200777A (ja) | オーディオ信号の利得制御装置および利得制御方法 | |
| JPH06121018A (ja) | デジタルａｇｃ装置 | |
| JPH09284073A (ja) | 自動利得制御回路 | |
| JPH06164275A (ja) | 信号処理装置 | |
| JPH04326207A (ja) | ノイズゲート装置 | |
| JPH1041766A (ja) | ディジタル信号制御可変利得増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20031007 |