JPH09130215A - 交流波形のレベルシフト回路 - Google Patents
交流波形のレベルシフト回路Info
- Publication number
- JPH09130215A JPH09130215A JP28714795A JP28714795A JPH09130215A JP H09130215 A JPH09130215 A JP H09130215A JP 28714795 A JP28714795 A JP 28714795A JP 28714795 A JP28714795 A JP 28714795A JP H09130215 A JPH09130215 A JP H09130215A
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- terminal
- level shift
- diode
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【課題】 レベルシフト回路の電源回路を簡素化し、部
品点数を削減する。 【解決手段】 入力ポートＴINに加えられる入力信号Ｖ
Sのレベルをシフトして出力ポートＴOUTへ出力するレベ
ルシフト回路は、入力ポートＴINから入力信号ＶSを受
け取ってその極性を反転した出力信号を出力ポートＴ
OUTに供給する反転回路と、摺動端子から、電源電圧Ｖ+
を分圧した任意の電圧を出力する可変抵抗ＶＲと、この
摺動端子に接続された非反転入力端子と、出力端子と、
該出力端子に第一のダイオードＤ１を介して接続された
反転入力端子とを備えるオペアンプＩＣと、オペアンプ
ＩＣの出力端子と出力ポートＴOUTとの間に接続された
第二のダイオードＤ２とを具備する。
品点数を削減する。 【解決手段】 入力ポートＴINに加えられる入力信号Ｖ
Sのレベルをシフトして出力ポートＴOUTへ出力するレベ
ルシフト回路は、入力ポートＴINから入力信号ＶSを受
け取ってその極性を反転した出力信号を出力ポートＴ
OUTに供給する反転回路と、摺動端子から、電源電圧Ｖ+
を分圧した任意の電圧を出力する可変抵抗ＶＲと、この
摺動端子に接続された非反転入力端子と、出力端子と、
該出力端子に第一のダイオードＤ１を介して接続された
反転入力端子とを備えるオペアンプＩＣと、オペアンプ
ＩＣの出力端子と出力ポートＴOUTとの間に接続された
第二のダイオードＤ２とを具備する。
Description
【０００１】
【発明の属する技術分野】本発明は、交流波形のレベル
シフト回路に関し、特に、正の単一電源により、オフセ
ットをもった交流波形を発生させるレベルシフト回路に
関する。
シフト回路に関し、特に、正の単一電源により、オフセ
ットをもった交流波形を発生させるレベルシフト回路に
関する。
【０００２】
【従来の技術】図２は従来のレベルシフト回路の一例の
構成を示す回路図である。入力信号ＶSはバッファであ
るＩＣ１０及び抵抗Ｒ１０を介してオペアンプＩＣ１１
の反転入力端子に加えられる。オペアンプＩＣ１１の非
反転入力端子には、可変抵抗ＶＲ１０によって正の電源
電圧Ｖ+を分圧した基準電圧が印加される。オペアンプ
ＩＣ１１の出力はバッファとして動作するオペアンプＩ
Ｃ１２及びトランジスタＱ１０、Ｑ１１を介して出力信
号ＶOUTとして出力される。２つのオペアンプＩＣ１
１、ＩＣ１２には極性が反対である正の電圧Ｖ+と負の
電圧Ｖ-とによって電源が供給される。
構成を示す回路図である。入力信号ＶSはバッファであ
るＩＣ１０及び抵抗Ｒ１０を介してオペアンプＩＣ１１
の反転入力端子に加えられる。オペアンプＩＣ１１の非
反転入力端子には、可変抵抗ＶＲ１０によって正の電源
電圧Ｖ+を分圧した基準電圧が印加される。オペアンプ
ＩＣ１１の出力はバッファとして動作するオペアンプＩ
Ｃ１２及びトランジスタＱ１０、Ｑ１１を介して出力信
号ＶOUTとして出力される。２つのオペアンプＩＣ１
１、ＩＣ１２には極性が反対である正の電圧Ｖ+と負の
電圧Ｖ-とによって電源が供給される。
【０００３】図２のレベルシフト回路においては、オペ
アンプＩＣ１１の出力信号の振幅は、抵抗Ｒ１０と可変
抵抗ＶＲ１１との比で決まるオペアンプＩＣ１１の増幅
率で決定され、また、オペアンプＩＣ１１の出力信号の
オフセット値は、可変抵抗ＶＲ１０で決まるオペアンプ
ＩＣ１１の非反転入力端子の入力電圧によって決定され
る。つまり、出力信号ＶOUTの振幅は可変抵抗ＶＲ１１
によって調整することができ、出力信号ＶOUTのオフセ
ットは可変抵抗ＶＲ１０によって調整することができ
る。
アンプＩＣ１１の出力信号の振幅は、抵抗Ｒ１０と可変
抵抗ＶＲ１１との比で決まるオペアンプＩＣ１１の増幅
率で決定され、また、オペアンプＩＣ１１の出力信号の
オフセット値は、可変抵抗ＶＲ１０で決まるオペアンプ
ＩＣ１１の非反転入力端子の入力電圧によって決定され
る。つまり、出力信号ＶOUTの振幅は可変抵抗ＶＲ１１
によって調整することができ、出力信号ＶOUTのオフセ
ットは可変抵抗ＶＲ１０によって調整することができ
る。
【０００４】しかし、図２に示す従来のレベルシフト回
路においては、オペアンプＩＣ１１、ＩＣ１２を動作さ
せるために正の電圧Ｖ+と負の電圧Ｖ-との２つの電源電
圧が必要であり、電源回路が複雑になるという欠点があ
る。
路においては、オペアンプＩＣ１１、ＩＣ１２を動作さ
せるために正の電圧Ｖ+と負の電圧Ｖ-との２つの電源電
圧が必要であり、電源回路が複雑になるという欠点があ
る。
【０００５】
【発明が解決すべき課題】本発明は以上の欠点に鑑みて
提案されたものであって、本発明の目的は、正の単一の
電圧と１つのオペアンプとを用いて構成することができ
る安価で小型なレベルシフト回路を提供することにあ
る。
提案されたものであって、本発明の目的は、正の単一の
電圧と１つのオペアンプとを用いて構成することができ
る安価で小型なレベルシフト回路を提供することにあ
る。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、入力ポートに加えられる入力信号のレ
ベルをシフトして出力ポートへ出力し、さらに電圧振幅
を可変できるレベルシフト回路であって、前記入力ポー
トから前記入力信号を受け取り、前記入力信号の極性を
反転した信号を前記出力ポートに供給する反転回路と、
摺動端子から、電源電圧を分圧した任意の電圧を出力す
る可変抵抗と、前記摺動端子に接続された非反転入力端
子と、出力端子と、該出力端子に第一のダイオードを介
して接続された反転入力端子とを備えるオペアンプと、
前記オペアンプの前記出力端子と前記出力ポートとの間
に接続された第二のダイオードと、を具備することを特
徴とするレベルシフト回路を提供する。
めに、本発明は、入力ポートに加えられる入力信号のレ
ベルをシフトして出力ポートへ出力し、さらに電圧振幅
を可変できるレベルシフト回路であって、前記入力ポー
トから前記入力信号を受け取り、前記入力信号の極性を
反転した信号を前記出力ポートに供給する反転回路と、
摺動端子から、電源電圧を分圧した任意の電圧を出力す
る可変抵抗と、前記摺動端子に接続された非反転入力端
子と、出力端子と、該出力端子に第一のダイオードを介
して接続された反転入力端子とを備えるオペアンプと、
前記オペアンプの前記出力端子と前記出力ポートとの間
に接続された第二のダイオードと、を具備することを特
徴とするレベルシフト回路を提供する。
【０００７】本発明の一実施形態においては、前記反転
回路は、前記入力信号を受け取ってその極性を反転させ
るＣＭＯＳインバータ回路を含んでおり、前記電源電圧
は正の電圧であり、前記第一のダイオードのアノードは
前記オペアンプの出力端子に接続され、前記第一のダイ
オードのカソードは前記オペアンプの前記反転入力端子
に接続され、前記第二のダイオードのアノードは前記出
力ポートに接続され、前記第二のダイオードのカソード
は前記オペアンプの前記出力端子に接続されている。
回路は、前記入力信号を受け取ってその極性を反転させ
るＣＭＯＳインバータ回路を含んでおり、前記電源電圧
は正の電圧であり、前記第一のダイオードのアノードは
前記オペアンプの出力端子に接続され、前記第一のダイ
オードのカソードは前記オペアンプの前記反転入力端子
に接続され、前記第二のダイオードのアノードは前記出
力ポートに接続され、前記第二のダイオードのカソード
は前記オペアンプの前記出力端子に接続されている。
【０００８】
【作用】反転回路は入力信号の極性を反転して出力端子
に与える。出力信号がオペアンプの非反転入力端子に加
えられた電圧よりも高くなろうとすると、オペアンプで
は非反転入力端子での電圧と反転入力での電圧とが等し
くなるように帰還がかかり、出力信号の最大値はオペア
ンプの非反転入力端子に加えられた電圧、即ち、電源電
圧Ｖ+を可変抵抗によって分圧することによって設定さ
れた電圧のレベルにシフトされる。
に与える。出力信号がオペアンプの非反転入力端子に加
えられた電圧よりも高くなろうとすると、オペアンプで
は非反転入力端子での電圧と反転入力での電圧とが等し
くなるように帰還がかかり、出力信号の最大値はオペア
ンプの非反転入力端子に加えられた電圧、即ち、電源電
圧Ｖ+を可変抵抗によって分圧することによって設定さ
れた電圧のレベルにシフトされる。
【０００９】
【発明の実施の形態】以下、本発明の一実施形態につい
て図面を用いて詳述する。図１において、（イ）は、本
発明に係るレベルシフト回路の第一実施形態を示す回路
図であり、（ロ）及び（ハ）は、それぞれ（イ）に示す
回路図におけるａ点及びｂ点における波形を示す図であ
る。
て図面を用いて詳述する。図１において、（イ）は、本
発明に係るレベルシフト回路の第一実施形態を示す回路
図であり、（ロ）及び（ハ）は、それぞれ（イ）に示す
回路図におけるａ点及びｂ点における波形を示す図であ
る。
【００１０】まず。図１の（イ）に示すレベルシフト回
路の構成を説明する。入力端子ＴINに加えられた入力信
号ＶSは、必要によりバッファＢＵを介して、ｐチャン
ネルＭＯＳトランジスタＱ１とｎチャンネルＭＯＳトラ
ンジスタＱ２とのそれぞれのゲートに加えられる。ｐチ
ャンネルＭＯＳトランジスタＱ１のソースは正の電圧Ｖ
+に接続され、ｐチャンネルＭＯＳトランジスタＱ１の
ドレインとｎチャンネルＭＯＳトランジスタＱ２のドレ
インとは接続され、ｎチャンネルＭＯＳトランジスタＱ
２のソースは接地される。こうしてｐトランジスタＭＯ
ＳトランジスタＱ１とｎチャンネルＭＯＳトランジスタ
Ｑ２とはＣＭＯＳ型のインバータ回路を構成する。この
増幅回路の出力は、抵抗ＲとコンデンサＣとのを並列回
路を介して出力端子ＴOUTに接続される。出力端子ＴOUT
から出力信号ＶOUTが取り出される。
路の構成を説明する。入力端子ＴINに加えられた入力信
号ＶSは、必要によりバッファＢＵを介して、ｐチャン
ネルＭＯＳトランジスタＱ１とｎチャンネルＭＯＳトラ
ンジスタＱ２とのそれぞれのゲートに加えられる。ｐチ
ャンネルＭＯＳトランジスタＱ１のソースは正の電圧Ｖ
+に接続され、ｐチャンネルＭＯＳトランジスタＱ１の
ドレインとｎチャンネルＭＯＳトランジスタＱ２のドレ
インとは接続され、ｎチャンネルＭＯＳトランジスタＱ
２のソースは接地される。こうしてｐトランジスタＭＯ
ＳトランジスタＱ１とｎチャンネルＭＯＳトランジスタ
Ｑ２とはＣＭＯＳ型のインバータ回路を構成する。この
増幅回路の出力は、抵抗ＲとコンデンサＣとのを並列回
路を介して出力端子ＴOUTに接続される。出力端子ＴOUT
から出力信号ＶOUTが取り出される。
【００１１】更に、正の電圧Ｖ+は、可変抵抗ＶＲの一
端にも接続され、可変抵抗ＶＲの他端は接地される。可
変抵抗ＶＲの摺動端子はオペアンプＩＣの非反転入力端
子に接続され、オペアンプＩＣの反転入力端子にはダイ
オードＤ１のカソードが接続される。ダイオードＤ１の
アノードはオペアンプＩＣの出力端子及びダイオードＤ
２のカソードに接続され、ダイオードＤ２のアノードは
出力端子ＴOUTに接続される。
端にも接続され、可変抵抗ＶＲの他端は接地される。可
変抵抗ＶＲの摺動端子はオペアンプＩＣの非反転入力端
子に接続され、オペアンプＩＣの反転入力端子にはダイ
オードＤ１のカソードが接続される。ダイオードＤ１の
アノードはオペアンプＩＣの出力端子及びダイオードＤ
２のカソードに接続され、ダイオードＤ２のアノードは
出力端子ＴOUTに接続される。
【００１２】次に、図１のレベルシフト回路の動作を説
明する。入力信号ＶSが入力端子ＴI Nに加えられ、バッ
ファＢＵを介してｐチャンネルＭＯＳトランジスタＱ１
とｎチャンネルＭＯＳトランジスタＱ２とのゲート（即
ちａ点）に、図１の（ロ）に示す正の矩形波が印加され
ると、これらＭＯＳトランジスタＱ１、Ｑ２のドレイン
（即ちｂ点）には、図１の（ハ）に示すような矩形波が
発生される。この矩形波はコンデンサＣを介して出力端
子ＴOUTに与えられ、出力信号ＶOUTとして出力される。
明する。入力信号ＶSが入力端子ＴI Nに加えられ、バッ
ファＢＵを介してｐチャンネルＭＯＳトランジスタＱ１
とｎチャンネルＭＯＳトランジスタＱ２とのゲート（即
ちａ点）に、図１の（ロ）に示す正の矩形波が印加され
ると、これらＭＯＳトランジスタＱ１、Ｑ２のドレイン
（即ちｂ点）には、図１の（ハ）に示すような矩形波が
発生される。この矩形波はコンデンサＣを介して出力端
子ＴOUTに与えられ、出力信号ＶOUTとして出力される。
【００１３】出力端子ＴOUTはダイオードＤ２を介して
オペアンプＩＣの出力端子に接続され、更にオペアンプ
ＩＣの出力端子はダイオードＤ１を介して反転入力端子
に接続されているので、出力信号ＶOUTがオペアンプＩ
Ｃの非反転入力端子に加えられた電圧よりも高くなろう
とすると、オペアンプＩＣでは非反転入力端子での電圧
と反転入力での電圧とが等しくなるように帰還がかかる
ので、出力信号ＶOUTの最大値は、オペアンプＩＣの非
反転入力端子に加えられた電圧、即ち、正の電圧Ｖ+を
可変抵抗ＶＲによって分圧することによって設定された
電圧のレベルにシフトされる。したがって、出力信号Ｖ
OUTの振幅は、正の電圧Ｖ+の大きさを調整することによ
って設定することが可能である。一方、出力信号のオフ
セットはオペアンプＩＣの非反転入力端子に加えられる
電圧即ち可変抵抗ＶＲによって調整される。
オペアンプＩＣの出力端子に接続され、更にオペアンプ
ＩＣの出力端子はダイオードＤ１を介して反転入力端子
に接続されているので、出力信号ＶOUTがオペアンプＩ
Ｃの非反転入力端子に加えられた電圧よりも高くなろう
とすると、オペアンプＩＣでは非反転入力端子での電圧
と反転入力での電圧とが等しくなるように帰還がかかる
ので、出力信号ＶOUTの最大値は、オペアンプＩＣの非
反転入力端子に加えられた電圧、即ち、正の電圧Ｖ+を
可変抵抗ＶＲによって分圧することによって設定された
電圧のレベルにシフトされる。したがって、出力信号Ｖ
OUTの振幅は、正の電圧Ｖ+の大きさを調整することによ
って設定することが可能である。一方、出力信号のオフ
セットはオペアンプＩＣの非反転入力端子に加えられる
電圧即ち可変抵抗ＶＲによって調整される。
【００１４】
【発明の効果】以上、本発明の実施形態について説明し
たところから理解されるとおり、本発明に係るレベルシ
フト回路は、単一の極性の電源電圧を用いるので、レベ
ルシフト回路のための電源回路の構成を簡素化でき、し
かも、１つのオペアンプを使用するだけでよいので部品
点数を削減することができ、もって、安価で小型なレベ
ルシフト回路を実現することが可能となる。
たところから理解されるとおり、本発明に係るレベルシ
フト回路は、単一の極性の電源電圧を用いるので、レベ
ルシフト回路のための電源回路の構成を簡素化でき、し
かも、１つのオペアンプを使用するだけでよいので部品
点数を削減することができ、もって、安価で小型なレベ
ルシフト回路を実現することが可能となる。
【図１】（イ）は、本発明に係るレベルシフト回路の一
実施形態の構成を示す回路図、（ロ）及び（ハ）は、
（イ）に示す回路図における２つの点での波形を示す図
である。
実施形態の構成を示す回路図、（ロ）及び（ハ）は、
（イ）に示す回路図における２つの点での波形を示す図
である。
【図２】従来のレベルシフト回路の一例の構成を示す回
路図である。
路図である。
ＩＣ：オペアンプ、 ＶS：入力信号、 ＶOUT：出力信
号、 Ｖ+：正の電源電圧
号、 Ｖ+：正の電源電圧
Claims (3)
- 【請求項１】 入力ポートに加えられる入力信号のレベ
ルをシフトして出力ポートへ出力し、さらに電圧振幅を
可変できるレベルシフト回路であって、 前記入力ポートから前記入力信号を受け取り、前記入力
信号の極性を反転した信号を前記出力ポートに供給する
反転回路と、 摺動端子から、電源電圧を分圧した任意の電圧を出力す
る可変抵抗と、 前記摺動端子に接続された非反転入力端子と、出力端子
と、該出力端子に第一のダイオードを介して接続された
反転入力端子とを備えるオペアンプと、 前記オペアンプの前記出力端子と前記出力ポートとの間
に接続された第二のダイオードと、を具備することを特
徴とするレベルシフト回路。 - 【請求項２】 請求項１記載のレベルシフト回路であっ
て、前記反転回路が、前記入力信号を受け取ってその極
性を反転させるＣＭＯＳインバータ回路を含むことを特
徴とするレベルシフト回路。 - 【請求項３】 請求項１又は２に記載のレベルシフト回
路であって、 前記電源電圧が正の電圧であり、 前記第一のダイオードのアノードが前記オペアンプの出
力端子に接続され、 前記第一のダイオードのカソードが前記オペアンプの前
記反転入力端子に接続されており、 前記第二のダイオードのアノードが前記出力ポートに接
続され、 前記第二のダイオードのカソードが前記オペアンプの前
記出力端子に接続されていることを特徴とするレベルシ
フト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28714795A JPH09130215A (ja) | 1995-11-06 | 1995-11-06 | 交流波形のレベルシフト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28714795A JPH09130215A (ja) | 1995-11-06 | 1995-11-06 | 交流波形のレベルシフト回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09130215A true JPH09130215A (ja) | 1997-05-16 |
Family
ID=17713686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28714795A Pending JPH09130215A (ja) | 1995-11-06 | 1995-11-06 | 交流波形のレベルシフト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09130215A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005196123A (ja) * | 2003-12-30 | 2005-07-21 | Boe Hydis Technology Co Ltd | 液晶表示装置の駆動回路 |
| JP2005274642A (ja) * | 2004-03-23 | 2005-10-06 | Sony Corp | 表示装置および表示装置の駆動方法 |
| WO2008029782A1 (en) * | 2006-09-08 | 2008-03-13 | Rohm Co., Ltd. | Power supply apparatus, liquid crystal driving apparatus and display apparatus |
| JP2009002895A (ja) * | 2007-06-25 | 2009-01-08 | Hitachi Ltd | 発振回路およびトルクセンサ |
-
1995
- 1995-11-06 JP JP28714795A patent/JPH09130215A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005196123A (ja) * | 2003-12-30 | 2005-07-21 | Boe Hydis Technology Co Ltd | 液晶表示装置の駆動回路 |
| JP2005274642A (ja) * | 2004-03-23 | 2005-10-06 | Sony Corp | 表示装置および表示装置の駆動方法 |
| WO2008029782A1 (en) * | 2006-09-08 | 2008-03-13 | Rohm Co., Ltd. | Power supply apparatus, liquid crystal driving apparatus and display apparatus |
| US8368679B2 (en) | 2006-09-08 | 2013-02-05 | Rohm Co., Ltd. | Power supply apparatus, liquid crystal driving apparatus and display apparatus |
| JP2009002895A (ja) * | 2007-06-25 | 2009-01-08 | Hitachi Ltd | 発振回路およびトルクセンサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6384684B1 (en) | Amplifier | |
| US5525897A (en) | Transistor circuit for use in a voltage to current converter circuit | |
| US5266887A (en) | Bidirectional voltage to current converter | |
| JP3613017B2 (ja) | 電圧制御発振器 | |
| KR890009072A (ko) | 안정동작점을 갖는 연산증폭회로 | |
| KR100275177B1 (ko) | 저전압차동증폭기 | |
| US4560920A (en) | Voltage to current converting circuit | |
| KR920010237B1 (ko) | 증폭회로 | |
| US5043652A (en) | Differential voltage to differential current conversion circuit having linear output | |
| EP1488516B1 (en) | CMOS inverter circuit | |
| KR100302936B1 (ko) | 차동증폭기 | |
| JP3408788B2 (ja) | Ｉ／ｖ変換回路およびｄａコンバータ | |
| KR0170999B1 (ko) | 작은 정현파 입력의 디지탈 논리레벨 변환회로 | |
| JPH09130215A (ja) | 交流波形のレベルシフト回路 | |
| JP3909865B2 (ja) | 容量的に負荷状態とされたホロワ回路に対するひずみ補償 | |
| JPH01227523A (ja) | 電流スイッチ回路 | |
| EP0019279A1 (en) | Voltage comparator circuit | |
| EP1173923B1 (en) | Differential pair provided with degeneration means for degenerating a transconductance of the differential pair | |
| US5220291A (en) | Complementary transistor oscillator | |
| JP2896029B2 (ja) | 電圧電流変換回路 | |
| JP4020220B2 (ja) | プッシュプル増幅回路 | |
| JP3383136B2 (ja) | 定振幅クロック発生回路 | |
| JP2020205629A (ja) | メモリ制御装置及びメモリ制御方法 | |
| JP2505390B2 (ja) | 差動増幅回路 | |
| JPH04185005A (ja) | 増幅回路 |