JPH09130241A - Ｐｌｌシンセサイザ - Google Patents
ＰｌｌシンセサイザInfo
- Publication number
- JPH09130241A JPH09130241A JP7279993A JP27999395A JPH09130241A JP H09130241 A JPH09130241 A JP H09130241A JP 7279993 A JP7279993 A JP 7279993A JP 27999395 A JP27999395 A JP 27999395A JP H09130241 A JPH09130241 A JP H09130241A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- pll
- output
- phase difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004913 activation Effects 0.000 claims abstract description 8
- 230000001934 delay Effects 0.000 claims abstract description 4
- 230000003213 activating effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】ＰＬＬシンセサイザの起動時における突入電流
を抑える。 【解決手段】可変分周回路２はチャンネル指定信号Ｓ３
に応じて出力信号Ｓ１分周する。位相比較回路３は分周
出力信号と基準信号Ｓ０とを比較して位相差に応じたパ
ルス信号を出力する。チャージポンプ回路５は位相差に
応じた電圧を生成する。アクティブフィルタ回路６は位
相差電圧を平滑化してＶＣＯ１へ帰還する。遅延回路１
２は、ＰＬＬに電源が供給されてから安定状態になるま
での時間だけ起動信号Ｓ２を遅延させる。バイアス電圧
発生回路１３は、ＰＬＬがロック状態であるときの出力
電圧Ｖ１の平均的電圧を発生する。電源スイッチ７，
８，９，１０は、起動信号Ｓ２に応じてオンオフする。
切替スイッチ１１は遅延回路１２の出力信号Ｓ４に応じ
て動作し、チャージポンプ回路５およびバイアス電圧発
生回路１３の出力電圧のいずれか一方を選択する。
を抑える。 【解決手段】可変分周回路２はチャンネル指定信号Ｓ３
に応じて出力信号Ｓ１分周する。位相比較回路３は分周
出力信号と基準信号Ｓ０とを比較して位相差に応じたパ
ルス信号を出力する。チャージポンプ回路５は位相差に
応じた電圧を生成する。アクティブフィルタ回路６は位
相差電圧を平滑化してＶＣＯ１へ帰還する。遅延回路１
２は、ＰＬＬに電源が供給されてから安定状態になるま
での時間だけ起動信号Ｓ２を遅延させる。バイアス電圧
発生回路１３は、ＰＬＬがロック状態であるときの出力
電圧Ｖ１の平均的電圧を発生する。電源スイッチ７，
８，９，１０は、起動信号Ｓ２に応じてオンオフする。
切替スイッチ１１は遅延回路１２の出力信号Ｓ４に応じ
て動作し、チャージポンプ回路５およびバイアス電圧発
生回路１３の出力電圧のいずれか一方を選択する。
Description
【０００１】
【発明の属する技術分野】本発明はＰＬＬシンセサイザ
に関し、特に起動時の突入電流を抑えて消費電力を低減
できるＰＬＬシンセサイザに関する。
に関し、特に起動時の突入電流を抑えて消費電力を低減
できるＰＬＬシンセサイザに関する。
【０００２】
【従来の技術】従来のＰＬＬシンセサイザは、消費電力
を抑えるために、例えば図２に示すように、ＰＬＬを構
成する各回路への電源供給をオンオフする電源スイッチ
７，８，９，１０をそれぞれ設け、周波数出力を必要と
しないとき、すなわち、起動信号Ｓ２が動作停止を示し
ているときは電源供給を停止し、起動信号Ｓ２が動作開
始を示したときは電源を供給するようにしている。
を抑えるために、例えば図２に示すように、ＰＬＬを構
成する各回路への電源供給をオンオフする電源スイッチ
７，８，９，１０をそれぞれ設け、周波数出力を必要と
しないとき、すなわち、起動信号Ｓ２が動作停止を示し
ているときは電源供給を停止し、起動信号Ｓ２が動作開
始を示したときは電源を供給するようにしている。
【０００３】なお、ＰＬＬを構成する可変分周回路２
は、ＶＣＯ（電圧制御発振回路）１の出力信号Ｓ１が所
定のチャンネル周波数になるように、チャンネル指定信
号Ｓ３に応じて分周数を設定して分周動作を行う。位相
比較回路３は、分周出力信号と基準信号Ｓ０とを比較し
て位相差を示すパルス信号を出力する。基準信号発生回
路４は基準信号Ｓ０を出力する。チャージポンプ回路５
は、位相差を示すパルス信号に基づき位相差に応じた電
圧を生成する。アクティブフィルタ回路６は、位相差に
応じた電圧を平滑化してＶＣＯ１へ帰還する。
は、ＶＣＯ（電圧制御発振回路）１の出力信号Ｓ１が所
定のチャンネル周波数になるように、チャンネル指定信
号Ｓ３に応じて分周数を設定して分周動作を行う。位相
比較回路３は、分周出力信号と基準信号Ｓ０とを比較し
て位相差を示すパルス信号を出力する。基準信号発生回
路４は基準信号Ｓ０を出力する。チャージポンプ回路５
は、位相差を示すパルス信号に基づき位相差に応じた電
圧を生成する。アクティブフィルタ回路６は、位相差に
応じた電圧を平滑化してＶＣＯ１へ帰還する。
【０００４】
【発明が解決しようとする課題】上述した従来のＰＬＬ
シンセサイザでは、起動時に電源スイッチをオンとして
ＰＬＬを構成する各回路へ電源を供給したとき、ＰＬＬ
はアンロック状態であり各回路も立上り状態であるた
め、チャージポンプ回路５の出力は大きく変動し、従っ
て、アクティブフィルタ回路６の出力も大きく変動して
電源電流が増大し、ＰＬＬがロック状態に安定するまで
に突入電流が流れるという問題点がある。
シンセサイザでは、起動時に電源スイッチをオンとして
ＰＬＬを構成する各回路へ電源を供給したとき、ＰＬＬ
はアンロック状態であり各回路も立上り状態であるた
め、チャージポンプ回路５の出力は大きく変動し、従っ
て、アクティブフィルタ回路６の出力も大きく変動して
電源電流が増大し、ＰＬＬがロック状態に安定するまで
に突入電流が流れるという問題点がある。
【０００５】本発明の目的は、ＰＬＬシンセサイザの起
動時における突入電流を抑えて消費電力を低減できるＰ
ＬＬシンセサイザを提供することにある。
動時における突入電流を抑えて消費電力を低減できるＰ
ＬＬシンセサイザを提供することにある。
【０００６】
【課題を解決するための手段】本発明のＰＬＬシンセサ
イザは、ＰＬＬに電源が供給されてからＰＬＬの動作が
安定状態になるまでの期間は、ＰＬＬがロック状態であ
るときの平均的な制御電圧をＶＣＯに供給する。具体的
には、ＶＣＯ（電圧制御発振回路）と、チャンネル指定
信号に応じて分周数を設定して前記ＶＣＯの出力信号を
分周する可変分周回路と、この可変分周回路の出力信号
と基準信号とを比較して位相差に応じたパルス信号を出
力する位相比較回路と、前記位相差に応じたパルス信号
に基づき位相差に応じた電圧を生成するチャージポンプ
回路と、前記位相差に応じた電圧を平滑化して前記ＶＣ
Ｏへ帰還するアクティブフィルタ回路とからなるＰＬＬ
を有し、起動信号に応じてオンオフする電源スイッチを
介して電源を供給されて起動するＰＬＬシンセサイザに
おいて、前記電源スイッチがオンして電源を供給したの
ち前記ＰＬＬが安定状態になるまでの時間だけ前記起動
信号を遅延させる遅延回路と、前記ＰＬＬがロック状態
であるときの前記チャージポンプ回路の出力電圧の平均
値に等しい電圧を発生するバイアス電圧発生回路と、前
記チャージポンプ回路の出力側に設けられて前記遅延回
路の出力に応じて動作し、前記チャージポンプ回路の出
力電圧および前記バイアス電圧発生回路の出力電圧のい
ずれか一方を選択して前記アクティブフィルタ回路へ送
出する切替スイッチとを備える。
イザは、ＰＬＬに電源が供給されてからＰＬＬの動作が
安定状態になるまでの期間は、ＰＬＬがロック状態であ
るときの平均的な制御電圧をＶＣＯに供給する。具体的
には、ＶＣＯ（電圧制御発振回路）と、チャンネル指定
信号に応じて分周数を設定して前記ＶＣＯの出力信号を
分周する可変分周回路と、この可変分周回路の出力信号
と基準信号とを比較して位相差に応じたパルス信号を出
力する位相比較回路と、前記位相差に応じたパルス信号
に基づき位相差に応じた電圧を生成するチャージポンプ
回路と、前記位相差に応じた電圧を平滑化して前記ＶＣ
Ｏへ帰還するアクティブフィルタ回路とからなるＰＬＬ
を有し、起動信号に応じてオンオフする電源スイッチを
介して電源を供給されて起動するＰＬＬシンセサイザに
おいて、前記電源スイッチがオンして電源を供給したの
ち前記ＰＬＬが安定状態になるまでの時間だけ前記起動
信号を遅延させる遅延回路と、前記ＰＬＬがロック状態
であるときの前記チャージポンプ回路の出力電圧の平均
値に等しい電圧を発生するバイアス電圧発生回路と、前
記チャージポンプ回路の出力側に設けられて前記遅延回
路の出力に応じて動作し、前記チャージポンプ回路の出
力電圧および前記バイアス電圧発生回路の出力電圧のい
ずれか一方を選択して前記アクティブフィルタ回路へ送
出する切替スイッチとを備える。
【０００７】
【発明の実施の形態】次に本発明について図面を参照し
て説明する。
て説明する。
【０００８】図１は本発明の一実施形態を示すブロック
図であり、図２に示した従来例と同一構成要素には同一
符号を付している。
図であり、図２に示した従来例と同一構成要素には同一
符号を付している。
【０００９】ここで、可変分周回路２は、ＶＣＯ１の出
力信号Ｓ１が所定のチャンネル周波数になるように、チ
ャンネル指定信号Ｓ３に応じて分周数を設定して分周動
作を行う。位相比較回路３は、分周出力信号と基準信号
Ｓ０とを比較して位相差に応じたパルス信号を出力す
る。チャージポンプ回路５は、位相差に応じたパルス信
号に基づき位相差に応じた電圧を生成する。アクティブ
フィルタ回路６は、位相差に応じた電圧を平滑化してＶ
ＣＯ１へ帰還する。電源スイッチ７，８，９，１０は、
起動信号Ｓ２に応じてオンオフし、起動信号Ｓ２が動作
停止を示しているときは電源供給を停止し、消費電力の
低減をはかる。上述した各回路要素は従来例と同じであ
る。
力信号Ｓ１が所定のチャンネル周波数になるように、チ
ャンネル指定信号Ｓ３に応じて分周数を設定して分周動
作を行う。位相比較回路３は、分周出力信号と基準信号
Ｓ０とを比較して位相差に応じたパルス信号を出力す
る。チャージポンプ回路５は、位相差に応じたパルス信
号に基づき位相差に応じた電圧を生成する。アクティブ
フィルタ回路６は、位相差に応じた電圧を平滑化してＶ
ＣＯ１へ帰還する。電源スイッチ７，８，９，１０は、
起動信号Ｓ２に応じてオンオフし、起動信号Ｓ２が動作
停止を示しているときは電源供給を停止し、消費電力の
低減をはかる。上述した各回路要素は従来例と同じであ
る。
【００１０】ところで、起動時における突入電流を抑え
るために、切替スイッチ１１と、遅延回路１２と、バイ
アス電圧発生回路１３とを設けている。切替スイッチ１
１はチャージポンプ回路５の出力側に設けられ、遅延回
路１２により一定時間の遅延を受けた起動信号Ｓ４に応
じて動作し、チャージポンプ回路５の出力電圧Ｖ１およ
びバイアス電圧発生回路１３の出力電圧Ｖ２のいずれか
一方を選択する。
るために、切替スイッチ１１と、遅延回路１２と、バイ
アス電圧発生回路１３とを設けている。切替スイッチ１
１はチャージポンプ回路５の出力側に設けられ、遅延回
路１２により一定時間の遅延を受けた起動信号Ｓ４に応
じて動作し、チャージポンプ回路５の出力電圧Ｖ１およ
びバイアス電圧発生回路１３の出力電圧Ｖ２のいずれか
一方を選択する。
【００１１】遅延回路１２は、ＰＬＬに電源が供給され
てからＰＬＬの動作が安定状態になるまでの時間だけ起
動信号Ｓ２を遅延させ、起動信号Ｓ４として出力する。
また、バイアス電圧発生回路１３は、ＰＬＬがロック状
態であるときのチャージポンプ回路５の出力電圧Ｖ１の
平均的な電圧Ｖ２を発生し、アクティブフィルタ回路６
へ出力する。
てからＰＬＬの動作が安定状態になるまでの時間だけ起
動信号Ｓ２を遅延させ、起動信号Ｓ４として出力する。
また、バイアス電圧発生回路１３は、ＰＬＬがロック状
態であるときのチャージポンプ回路５の出力電圧Ｖ１の
平均的な電圧Ｖ２を発生し、アクティブフィルタ回路６
へ出力する。
【００１２】いま、起動信号Ｓ２が「Ｈ」レベルになっ
ているときは動作開始を示し、「Ｌ」レベルのときは動
作停止を示すものとすれば、切替スイッチ１１は、起動
信号Ｓ４が「Ｈ」レベルになっているとき、チャージポ
ンプ回路５の出力電圧Ｖ１を選択し、「Ｌ」レベルにな
っているとき、バイアス電圧発生回路１３の出力電圧Ｖ
２を選択する。
ているときは動作開始を示し、「Ｌ」レベルのときは動
作停止を示すものとすれば、切替スイッチ１１は、起動
信号Ｓ４が「Ｈ」レベルになっているとき、チャージポ
ンプ回路５の出力電圧Ｖ１を選択し、「Ｌ」レベルにな
っているとき、バイアス電圧発生回路１３の出力電圧Ｖ
２を選択する。
【００１３】このようにすることにより、起動信号Ｓ２
が「Ｈ」レベルになってＰＬＬに電源が供給されて起動
したとき、起動信号Ｓ４は「Ｌ」レベルであるので、切
替スイッチ１１はバイアス電圧発生回路１３の一定な出
力電圧Ｖ２を選択してアクティブフィルタ回路６に供給
し、その後、ＰＬＬが安定したときに起動信号Ｓ４が
「Ｈ」レベルとなり、切替スイッチ１１は出力電圧Ｖ１
を選択するので、起動時におけるチャージポンプ回路５
およびアクティブフィルタ回路６の大きな出力変動は発
生せず、従って、突入電流を抑えることができる。
が「Ｈ」レベルになってＰＬＬに電源が供給されて起動
したとき、起動信号Ｓ４は「Ｌ」レベルであるので、切
替スイッチ１１はバイアス電圧発生回路１３の一定な出
力電圧Ｖ２を選択してアクティブフィルタ回路６に供給
し、その後、ＰＬＬが安定したときに起動信号Ｓ４が
「Ｈ」レベルとなり、切替スイッチ１１は出力電圧Ｖ１
を選択するので、起動時におけるチャージポンプ回路５
およびアクティブフィルタ回路６の大きな出力変動は発
生せず、従って、突入電流を抑えることができる。
【００１４】
【発明の効果】以上説明したように本発明によれば、Ｐ
ＬＬに電源が供給されてからＰＬＬの動作が安定状態に
なるまでの時間だけ、ＰＬＬがロック状態であるときの
平均的な電圧をＶＣＯに供給することにより、ＰＬＬシ
ンセサイザの起動時における突入電流を抑えて低消費電
力を実現できる。
ＬＬに電源が供給されてからＰＬＬの動作が安定状態に
なるまでの時間だけ、ＰＬＬがロック状態であるときの
平均的な電圧をＶＣＯに供給することにより、ＰＬＬシ
ンセサイザの起動時における突入電流を抑えて低消費電
力を実現できる。
【図１】本発明の一実施形態を示すブロック図である。
【図２】従来のＰＬＬシンセサイザの一例を示すブロッ
ク図である。
ク図である。
１ ＶＣＯ（電圧制御発振回路） ２ 可変分周回路 ３ 位相比較回路 ５ チャージポンプ回路 ６ アクティブフィルタ回路 ７，８，９，１０ 電源スイッチ １１ 切替スイッチ １２ 遅延回路 １３ バイアス電圧発生回路 Ｓ０ 基準信号 Ｓ２，Ｓ４ 起動信号
Claims (2)
- 【請求項１】 ＶＣＯ（電圧制御発振回路）と、チャン
ネル指定信号に応じて分周数を設定して前記ＶＣＯの出
力信号を分周する可変分周回路と、この可変分周回路の
出力信号と基準信号とを比較して位相差に応じたパルス
信号を出力する位相比較回路と、前記位相差に応じたパ
ルス信号に基づき位相差に応じた電圧を生成するチャー
ジポンプ回路と、前記位相差に応じた電圧を平滑化して
前記ＶＣＯへ帰還するアクティブフィルタ回路とからな
るＰＬＬを有し、起動信号に応じてオンオフする電源ス
イッチを介して電源を供給されて起動するＰＬＬシンセ
サイザにおいて、電源が供給されたのち前記ＰＬＬが安
定状態になるまでの期間は、前記チャージポンプ回路の
出力電圧に代えて所定のバイアス電圧を前記アクティブ
フィルタ回路へ供給するバイアス供給手段を備えること
を特徴とするＰＬＬシンセサイザ。 - 【請求項２】 前記バイアス供給手段は、前記電源スイ
ッチがオンして電源を供給したのち前記ＰＬＬが安定状
態になるまでの時間だけ前記起動信号を遅延させる遅延
回路と、前記ＰＬＬがロック状態であるときの前記チャ
ージポンプ回路の出力電圧の平均値に等しい電圧を発生
するバイアス電圧発生回路と、前記チャージポンプ回路
の出力側に設けられて前記遅延回路の出力に応じて動作
し、前記チャージポンプ回路の出力電圧および前記バイ
アス電圧発生回路の出力電圧のいずれか一方を選択して
前記アクティブフィルタ回路へ送出する切替スイッチと
を備えることを特徴とする請求項１記載のＰＬＬシンセ
サイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7279993A JP2919321B2 (ja) | 1995-10-27 | 1995-10-27 | Ｐｌｌシンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7279993A JP2919321B2 (ja) | 1995-10-27 | 1995-10-27 | Ｐｌｌシンセサイザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09130241A true JPH09130241A (ja) | 1997-05-16 |
| JP2919321B2 JP2919321B2 (ja) | 1999-07-12 |
Family
ID=17618818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7279993A Expired - Fee Related JP2919321B2 (ja) | 1995-10-27 | 1995-10-27 | Ｐｌｌシンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2919321B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100719693B1 (ko) * | 2006-02-15 | 2007-05-17 | 주식회사 하이닉스반도체 | Ｐｖｔ 변화에 둔감하게 안정적으로 동작하는 ｐｌｌ 및 그동작 방법 |
| JP2008289119A (ja) * | 2007-05-16 | 2008-11-27 | Hynix Semiconductor Inc | Ｐｌｌとその駆動方法 |
| US7782144B2 (en) | 2005-09-30 | 2010-08-24 | Fujitsu Semiconductor Limited | Active filter in PLL circuit |
| JP2010273313A (ja) * | 2009-05-21 | 2010-12-02 | Hynix Semiconductor Inc | 遅延固定ループ回路およびこれを利用した半導体メモリ装置 |
-
1995
- 1995-10-27 JP JP7279993A patent/JP2919321B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7782144B2 (en) | 2005-09-30 | 2010-08-24 | Fujitsu Semiconductor Limited | Active filter in PLL circuit |
| KR100719693B1 (ko) * | 2006-02-15 | 2007-05-17 | 주식회사 하이닉스반도체 | Ｐｖｔ 변화에 둔감하게 안정적으로 동작하는 ｐｌｌ 및 그동작 방법 |
| US7443249B2 (en) | 2006-02-15 | 2008-10-28 | Hynix Semiconductor Inc. | Phase locked loop for stably operating in a matter that is insensitive to variation in process, voltage and temperature and method of operating the same |
| JP2008289119A (ja) * | 2007-05-16 | 2008-11-27 | Hynix Semiconductor Inc | Ｐｌｌとその駆動方法 |
| JP2010273313A (ja) * | 2009-05-21 | 2010-12-02 | Hynix Semiconductor Inc | 遅延固定ループ回路およびこれを利用した半導体メモリ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2919321B2 (ja) | 1999-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0202072B1 (en) | Frequency synthesizer | |
| JPH09214338A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPH1065530A (ja) | チャージポンプ回路及びそれを用いたｐｌｌ回路 | |
| US5994967A (en) | Oscillator circuit employing frequency-locked loop feedback topology | |
| US5359300A (en) | Phase locked loop (PLL) having a power supply circuit | |
| JP2001313547A (ja) | 内部回路へのクロック供給方法およびクロック供給回路 | |
| EP0552753B1 (en) | PLL frequency synthesizer having power saving function | |
| GB2258960A (en) | Power saving frequency synthesiser with fast pull-in feature | |
| JP2919321B2 (ja) | Ｐｌｌシンセサイザ | |
| JP2002026695A (ja) | 電圧制御発振器 | |
| JP2006180349A (ja) | 位相同期ループ回路および半導体集積回路 | |
| JPH0435088B2 (ja) | ||
| JP2864860B2 (ja) | 周波数シンセサイザ | |
| JP2003298415A (ja) | Ｐｌｌ回路およびｐｌｌ制御方法 | |
| JP2000040959A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JP2657311B2 (ja) | Ｐｌｌ周波数シンセサイザ装置 | |
| JP2003347931A (ja) | Ｐｌｌを搭載した半導体集積回路 | |
| JP2000106524A (ja) | Ｐｌｌ回路 | |
| JPH0361371B2 (ja) | ||
| KR100390510B1 (ko) | 이동통신 단말기의 배터리 사용시간 증가장치 | |
| JPH09289448A (ja) | 受信装置 | |
| JP2927801B2 (ja) | Ｐｌｌ回路 | |
| JP2003243980A (ja) | Ｐｌｌ回路 | |
| JPH0376427A (ja) | Ｐｌｌ回路 | |
| JPH09331250A5 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990323 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |