JPH09134981A - マイクロ波・ミリ波帯の機能モジュールパッケージ - Google Patents

マイクロ波・ミリ波帯の機能モジュールパッケージ

Info

Publication number
JPH09134981A
JPH09134981A JP7290140A JP29014095A JPH09134981A JP H09134981 A JPH09134981 A JP H09134981A JP 7290140 A JP7290140 A JP 7290140A JP 29014095 A JP29014095 A JP 29014095A JP H09134981 A JPH09134981 A JP H09134981A
Authority
JP
Japan
Prior art keywords
conductor
functional module
ground
module package
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7290140A
Other languages
English (en)
Inventor
Shin Watanabe
伸 渡辺
Tominaga Watanabe
富長 渡辺
Hideki Ikuta
秀輝 生田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP7290140A priority Critical patent/JPH09134981A/ja
Priority to US08/680,788 priority patent/US5852391A/en
Priority to GB9614901A priority patent/GB2307102B/en
Publication of JPH09134981A publication Critical patent/JPH09134981A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
    • H10W44/203—Electrical connections
    • H10W44/206—Wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
    • H10W44/203—Electrical connections
    • H10W44/216—Waveguides, e.g. strip lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/926—Multiple bond pads having different sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Combinations Of Printed Boards (AREA)
  • Waveguides (AREA)

Abstract

(57)【要約】 【課題】 マイクロ波・ミリ波帯のパッケージに関し、
特に高性能で製作コストが低い機能モジュールパッケー
ジを提供する。 【解決手段】 多層化された誘電体基板からなり、各誘
電体層に導体が介在している誘電体多層基板において、
信号線路を形成している導体層の導体に接続されたスル
ーホール（２５，２８）と、信号線路のグランドを形成
している導体層の導体に接続されたスルーホール（２
４，２６，２７，２９）とを各誘電体基板の側面に端子
として形成し、前記誘電体基板の信号経路に接続された
スルーホール（２５又は２８）の両側に、信号線路のグ
ランドに接続されたスルーホール（２４，２６又は２
７，２９）を配置し、外部回路に接続する前記誘電体基
板の接続導体の導体面と、各スルーホールが接続されて
いる前記各導体層との間に前記端子を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はマイクロ波・ミリ波
帯のパッケージに関し、特にマイクロ波・ミリ波帯の無
線装置において、高周波信号の増幅や周波数変換等の機
能を有するモジュールのパッケージ構造に関するもので
ある。
【０００２】
【従来の技術】近年、無線通信分野においては通信に利
用される周波数帯域が逼迫しているため、より高周波な
ミリ波の利用が注目されている。しかし、現在ミリ波無
線装置の開発には技術的課題が多く、特にミリ波デバイ
スのパッケージングの問題が挙げられる。
【０００３】そして将来、ミリ波通信がパーソナルな分
野で普及すれば、必然的に端末の数が要求されミリ波通
信機の量産化が考えられる。この際に通信機の高周波部
に用いられる機能モジュールは量産性が良く、低コスト
なパッケージの採用が望まれる。
【０００４】前記機能モジュールは、マイクロ波・ミリ
波帯無線装置内の送受信部に用いられる。それらは、主
にマイクロ波・ミリ波信号の周波数変換、周波数逓倍、
信号増幅等の機能毎にモジュール化され、前記送受信部
の各回路ブロックに対応して適宣に配置される。
【０００５】従来のマイクロ波・ミリ波帯の無線装置に
使用されている機能モジュールを図１８に示す。モジュ
ールのパッケージ５は、主に無酸素銅、コバール、銅タ
ングステンなどの金属材料が用いられ、環境温度による
形状変化防止やモジュール内のデバイスの温度上昇抑止
など、目的に応じて材料が使い分けられる。
【０００６】パッケージ５の内部にはベアチップ等の個
別半導体部品３や、コンデンサ、ＩＣ等を用いた入出力
の整合回路２、そしてそれらを搭載するセラミック回路
基板１，４によって回路が形成されている。また、パッ
ケージの表面は、基板や部品をハンダ、金スズ等を用い
て実装するための金メッキ処理が行われている。
【０００７】
【発明が解決しようとする課題】しかしながら、上述し
た機能モジュールパッケージは、金メッキ処理を施した
り切削によって機械加工を行うためにその製作コストが
増大し、パッケージ１個あたり８千〜１万円とかなり高
価なものとなる。また、所定の型を使ってパッケージを
製作した場合でもパッケージ単価は２千〜３千円という
価格になる。
【０００８】装置の低コスト化のためには部品点数の削
減が望まれるが、上述した機能モジュールは周波数変換
部や信号増幅部等の各回路ブロック毎に配置されること
から、１つの装置に使用される機能モジュールの数は必
然的に決まってしまう。そのため、機能モジュール自体
を省略することはできず、高価格な機能モジュールパッ
ケージを使った従来の装置の低コスト化には限界があっ
た。
【０００９】そこで、本発明の目的は、上記問題点に鑑
み、従来の機能モジュールパッケージよりも大幅に低コ
スト化が可能で、且つ量産性に優れたマイクロ波・ミリ
波帯の機能モジュール用パッケージを提供することにあ
る。
【００１０】
【課題を解決するための手段】本発明によれば、多層化
された誘電体基板からなり、各誘電体層に導体が介在し
ている誘電体多層基板において、信号線路を形成してい
る導体層の導体に接続されたスルーホールと、信号線路
のグランドを形成している導体層の導体に接続されたス
ルーホールとを各誘電体基板の側面に端子として形成
し、前記誘電体基板の信号経路に接続されたスルーホー
ルの両側に、信号線路のグランドに接続されたスルーホ
ールを配置し、外部回路に接続する前記誘電体基板の接
続導体の導体面と、各スルーホールが接続されている前
記各導体層との間に前記端子が形成されたマイクロスト
リップ信号形式の機能モジュールパッケージが提供され
る。
【００１１】また、本発明によれば、多層化された誘電
体基板からなり、各誘電体層に導体が介在している誘電
体多層基板において、信号線路を形成している導体層の
導体に接続されたスルーホールと、前記信号線路を形成
している同一の導体層で信号線路のグランドを形成して
いる導体に接続されたスルーホールとを各誘電体基板の
側面に端子として形成し、前記誘電体基板の信号経路に
接続されたスルーホールの両側に、信号線路のグランド
に接続されたスルーホールを配置し、外部回路に接続す
る前記誘電体基板の接続導体の導体面と、各スルーホー
ルが接続されている前記各導体層との間に前記端子が形
成されたコプレーナ信号形式の機能モジュールパッケー
ジが提供される。
【００１２】前記誘電体多層基板内部の信号線路のグラ
ンドが形成されている導体層をスルーホールによってそ
の基板内部の別のグランド用導体面に接続し、前記別の
グランド用導体面にはシールド手段が与えられる。前記
シールド手段は、一般には内部回路を外部環境から保護
するための金属蓋である。また、前記金属蓋に代えて、
前記シールド手段が与えられる面を外部回路の実装面と
接するように配置することで、前記外部回路基板上に設
けられたグランドパターンをシールド手段として用い
る。
【００１３】さらに本発明によれば、前記誘電体基板内
の信号線路を形成している導体層の導体に接続されたス
ルーホールと、信号線路のグランド形成している導体層
の導体に接続されたスルーホールとの間隔を、誘電体基
板の比誘電率とそのスルーホール導体とで決まる線路の
特性インピーダンスが所要の特性インピーダンスなるよ
うに配置する。
【００１４】そして、前記機能モジュールパッケージ
は、マイクロストリップ線路で構成されている外部回路
基板に対して水平に実装され、またコプレーナ線路で構
成されている外部回路基板に水平又は垂直に実装され
る。
【００１５】本発明の機能モジュールパッケージの端子
構成は、モジュール内部の信号線路導体に接続されてい
る信号線路端子用スルーホールの両側に、モジュール内
部のグランド導体に接続されているグランド線路端子用
スルーホールが設けられている。
【００１６】機能モジュールに入出力されるマイクロ波
・ミリ波信号の波長がスルーホールの長さと同等の場合
に、物理形状により伝送特性が劣化するため、モジュー
ルの端子として形成しているスルーホールを分布定数回
路の伝送線路として扱う必要がある。そのため、端子の
様子が示してある後述の各図に示すように信号線路導体
の両側にグランド導体を設けコプレナ線路と同様の伝送
モードを採ることにより、パッケージの端子であるスル
ーホールに特性インピーダンスの性質を持たせている。
【００１７】
【発明の実施の形態】以下、本発明について詳細に説明
する。なお、以降の説明で用いられる各図面において、
対応関係を明確化するためにそれらの間で同じものには
同一の符号を付している。図１は、本発明の第１の基本
構成からなる機能モジュールパッケージの外観を示した
ものである。図１では、多層基板からなる本発明の機能
モジュールパッケージを一体形成した後の外観を示して
いる。図１の（ａ）は前面からみた本発明の機能モジュ
ールパッケージを、そして図１の（ｂ）は裏面からみた
本発明の機能モジュールパッケージをそれぞれ示してい
る。
【００１８】図１の（ａ）及び（ｂ）において、本パッ
ケージは、表面に配線導体を配した複数のセラミック
（Ａｌ2 Ｏ3 ）基板を積層した多層構造から成り、それ
に焼成温度を与えることによって一体形成したものであ
る。パッケージの側面には信号入出力端子２５，２８、
及び信号グランド端子２４，２６，２７，２９が設けら
れている（後面の信号入出力端子２８及び信号グランド
端子２７，２９は図示されていないが、前面の信号入出
力端子２５及び信号グランド端子２４，２６と同じもの
である）。また、パッケージ内部には機能モジュール内
信号線路導体２１，２２及びそのグランドを与える基板
グランド導体２３が配置されている。
【００１９】図２は、図１の機能モジュールパッケージ
を一体形成する前の多層基板を各層毎に分解して内部の
配線導体の様子をわかりやすく示したものである。本発
明の機能モジュールパッケージは、図２の（ａ）〜
（ｃ）に示す３枚のセラミック基板３１〜３３が積層さ
れた構造となっている。機能モジュールパッケージを構
成する各層のセラミック基板３１〜３３の寸法は、パッ
ケージ横幅Ｐ１が１０mm、長さＰ２が１１mm、そして厚
みＰ３が０．２mmである。
【００２０】図２の（ｂ）及び（ｃ）における基板上面
の黒塗りの部分２１〜２３は導体であり、金属がメタラ
イズされている（図１参照）。基板材料のセラミックは
高温によって焼成されるため、多層基板内部の導体材質
には焼成温度に耐えるタングステンが用いられる。基板
側面の黒塗りの部分２４〜２６と、２７〜２９（図示せ
ず）は機能モジュールパッケージの信号端子である（図
１参照）。
【００２１】図３は、図１及び図２に示す機能モジュー
ルパッケージの信号端子２４〜２６及び２７〜２９の形
成方法を示している。図３の（ａ）において、５１はセ
ラミック基板、５２は基板の表と裏の導体を接続するた
めのスルーホール、５３の黒塗りの部分はタングステン
による導体である。セラミック基板５１の表面には導体
５３がメタライズされているが、その裏面にも導体５３
と同形状の導体パターンがメタライズされている。
【００２２】図３の（ｂ）に示すセラミック基板５４
は、図３の（ａ）のセラミック基板５１を図中の一点鎖
線に沿って切断した場合の上半分を示している。前記基
板の切断には、ダイヤモンド等の炭素系金属で形成され
たカッターを備えたダイシングソーが用いられる。この
ように、ダイシングソーによってスルーホール５１の穴
の中心を通るように切断しているため、切断後のスルー
ホール５５の形状はセラミック基板５４を上面から見た
場合に図３の（ｃ）に示すように半円状となる。前記ス
ルーホール５５はセラミック基板５４の表面と裏面を接
続しており、図３の（ｂ）に示すように半円が縦方向に
伸びた形状のパッケージ端子となる。
【００２３】図２に戻って、図２の（ｂ）及び（ｃ）に
示す端子２４〜２６及び２７〜２９は機能モジュールの
信号入出力端子となり、端子２５及び２８が信号端子、
そして端子２４，２６，２７，２９が信号グランド端子
となる。図２の（ｂ）に示すように信号端子２５は基板
３２上にメタライズされた導体２２（図１参照）に接続
されている。導体２１はその反対側の信号端子２８に接
続されている。
【００２４】前記機能モジュールの端子の幅、すなわち
図３の（ｂ）及び（ｃ）に示すスルーホール５５の導体
径は０．４mmである。また、信号端子２４〜２６及び２
７〜２９はそれぞれコプレーナ線路形式を有しており、
信号端子２５とそれに対する信号グランド端子２４，２
６との各端子間隔Ｐ５（図３の（ｃ））は０．４mmであ
り、端子間の特性インピーダンスは５０Ωとしている。
【００２５】ここでは、図４〜図６を用いてパッケージ
端子間隔の設定について説明しておく。まず、平面に形
成されたコプレーナ線路の場合について説明する。図４
は、平面に形成されたコプレーナ線路のその外観の一例
を示している。図４において、誘電体基板の材質はパッ
ケージの材質と同じセラミックである。中央のコプレー
ナ線路の導体厚みは信号線路幅に対して小さく、図４で
は導体厚みが２μｍであり信号線路幅ＷＳは０．４mmで
ある。平面のコプレーナ線路の場合には、信号線路の幅
ＷＳと信号線路とグランド線路との間のギャップＷＧの
関係から特性インピーダンスがきまる。
【００２６】誘電体基板の厚みが導体間ギャップＷＧよ
り十分に大きい場合には、信号線路幅ＷＳと導体間ギャ
ップＷＧの比が約２：１の関係で線路の特性インピーダ
ンスが５０Ωとなる。本例で特性インピーダンスを約５
０Ωの線路とするには、導体間ギャップＷＧは０．２mm
である。
【００２７】次に、図５を用いて本発明のパッケージの
端子部に用いられているコプレーナ線路の場合について
説明する。図５において各導体は図３で説明したように
半円形状を有している。そのため、信号線路幅ＷＳ′
（導体径）を図４の信号線路幅と同じ０．４mmとした場
合には導体間ギャップＷＧ’が図５の円内の拡大図に示
すように導体間が近接した状態となる。その結果、平面
のコプレーナ線路の電界よりも円形導体の電界が強くな
って線路の特性インピーダンスが低下する。
【００２８】図６は、図５の円内について分布定数線路
を用いた等価回路を示したものである。上述した線路の
インピーダンスが低くなる理由は、図５の円内に示す導
体同士が近接する結果、図６の分布定数線路の等価回路
でいえば線路の並列容量Ｃが大きくなることから説明で
きる。よって、このインピーダンスの低下を防ぐには、
信号線路導体とグランド線路導体との間のギャップを、
図５の平面で形成したコプレーナ線路の導体間ギャップ
ＷＧ’（０．２mm）よりも大きくする必要がある。その
ため、本例では図５の導体間ギャップＷＧ′を０．４mm
としている。
【００２９】次に、無線ＬＡＮ等で使用される６０ＧＨ
ｚにおけるセラミック内の波長とスルーホール長との関
係について説明する。自由空間内の６０ＧＨｚにおける
波長λは、λ＝ｃ／ｆ＝３×１０8 （ｍ／ｓ）／６０×
１０4 （Ｈｚ）＝０．００５（ｍ）＝５（ｍｍ）であ
る。次に、セラミックの比誘電率１０．８を基にコプレ
ーナ線路の実効誘電率εeff を求めるとεeff ＝５．７
である。また、セラミック内のコプレーナ線路波長短縮
率は、波長短縮率＝１／（εeff ）1/2 ＝０．４２とな
る。
【００３０】従って、セラミック内のコプレーナ線路に
おける６０ＧＨｚの波長は、管内の波長λg ＝λ×波長
短縮率＝２．１（ｍｍ）となる。ここで、モジュール端
子のスルーホール長と前記λg との比は、スルーホール
長：λg ＝０．４２：２．１となって、スルーホール長
はλg の５分の１の長さ（λg ／５）となる。このた
め、ミリ波信号のように波長が短い信号を機能モジュー
ルに入出力する場合には、上述のように信号の波長がス
ルーホールの長さと同等になるため、モジュールの端子
として形成しているスルーホールを分布定数回路の伝送
線路として扱う必要がある。
【００３１】図２に再び戻って、図２の（ｃ）に示す信
号グランド端子２５，２６は基板３３上にメタライズさ
れている導体２３（図１参照）にそれぞれ接続されてお
り、反対面の信号グランド端子２７，２９も導体２３に
接続されている。ここで図２の（ｂ）の導体２１及び２
２は基板３２を誘電体基板とするマイクロストリップ線
路を構成し、図２の（ｃ）の基板３３上の導体２３は、
前記導体２１，２２に対するマイクロストリップ線路の
グランド面となる。
【００３２】前記導体２１，２２のマイクロストリップ
線路の長さはそれぞれ５mm、導体幅は０．２mmである。
マイクロストリップ線路の特性インピーダンスはセラミ
ック基板の比誘電率と厚みから求まり、セラミックの比
誘電率は約１０であり、セラミック基板３２の厚みは
０．２mmであることから、マイクロストリップ線路の特
性インピーダンス５０Ωの線路幅は約０．２mmとなる。
よって、本例におけるモジュール内のマイクロストリッ
プ線路導体２１，２２は特性インピーダンス５０Ωの伝
送線路である。
【００３３】また、図２の（ｂ）に示す基板３２の中央
の四角状の刳り抜きは、図２の（ｃ）の導体２３上に電
子部品が搭載できる部品実装スペースを与える。この実
装スペースにはトランジスタ等の能動素子やコンデンサ
等の受動素子が実装される。部品実装に際しては、セラ
ミック焼成後に前記スペース（図１で導体２３が露出し
ている部分）に金がメタライズされ、その結果図１８で
示したようなトランジスタ等のベアチップ部品やマイク
ロチップコンデンサを従来技術と同様に金スズ等のロー
材を用いて実装できる。前記電子部品間や電子部品と図
２の（ｂ）の基板３２上の導体２１，２２との間の接続
は、半導体部品配線装置であるワイヤボンディング装置
を用いて金ワイヤにより接続される。
【００３４】図７は、図１の部品実装スペースに実際に
電子部品を搭載した場合の一例について、その部分を拡
大して示してある。図７では、部品実装スペース上に信
号増幅素子である電界効果トランジスタ４１が実装して
ある。本例では、金ワイヤ４３を用いて入力側マイクロ
ストリップ線路導体２２の線路と電界効果トランジスタ
４１の入力端子ゲートパッド４５を、及び電界効果トラ
ンジスタ４１のドレインパッド４２と出力側マイクロス
トリップ線路導体２１との間を金ワイヤ４３でそれぞれ
接続し、素子に電源をバイアスし、そして信号端子２５
を信号入力端子として反対面の信号端子２８を出力端子
としている。
【００３５】この場合、信号入力端子２５に入力された
信号はマイクロストリップ線路２２を経て、実装スペー
ス内に実装されている増幅機能を持った信号増幅素子４
１によって信号増幅される。その出力信号は、出力側マ
イクロストリップ線路導体２１を経て出力端子２８に出
力される。従って、本例における図１のモジュールはマ
イクロ波信号増幅の機能を有する増幅器モジュールとな
る。
【００３６】図８は、図１の本発明による機能モジュー
ルを外部回路に実装する方法の一例を示したものであ
る。図８では、インピーダンス整合をとるため、導体２
１，２２と同じ材質の導体をメタライズした分布定数回
路である終端開放整合回路スタブ６１，６２を付加して
ある。機能モジュールの端子の幅すなわち図３でいうス
ルーホール５５の導体径は前述したように０．４mmであ
る。また、端子２４〜２６はコプレーナ線路の伝送形式
で信号端子２５に対し信号グランド端子２４，２６の端
子間隔Ｐ５は０．４mmであり、端子間の特性インピーダ
ンスは５０Ωとしている。
【００３７】図８に示すように、機能モジュールは外部
回路基板６３に実装される。外部回路基板６３には誘電
体基板上にマイクロストリップ線路６４，６５が形成さ
れ、そのため基板裏面にはグランド導体８０が形成され
ている。外部回路基板の実装に際して、機能モジュール
の端子２５は外部回路基板の実装用パターン６７へ、端
子２４は６６へ、そして端子２６は６８へそれぞれ接続
される。
【００３８】この実装用パターン６６，６８は裏面のグ
ランド導体８０へスルーホールによって接続される。ま
た、前記端子２４〜２６と反対面にある端子２７〜２９
も同様に実装用パターン６９〜７１に接続される。一般
に、各モジュール端子と外部回路基板の接続には、半田
を予め外部回路基板に付けてリフロー付けを行うが、そ
れに代えて導電性の接着剤を用いてもよい。
【００３９】図８の例では、パッケージの側面に端子７
２〜７７が形成され、それぞれは図２の（ｃ）の導体２
３に接続されている。図８の７８は図２の（ａ）の基板
３１の上面に導体をメタライズした場合を示している。
【００４０】図９は、さらに前記導体７８の上に金属製
の蓋７９を金スズを用いて接着した場合を示している。
それによって、モジュール内の信号が外部へ漏洩するの
を防止し、さらには気密性を確保している。
【００４１】図１０〜図１２は、これまでに説明した本
発明による第１の基本構成の別の態様例を示している。
図１０は、本発明の第１の基本構成の別の態様による一
体形成後の機能モジュールの外観を示す斜視図である。
先に説明した図１の（ａ）との相違は、信号端子２４〜
２６及び２７〜２９がパッケージの上側設けられている
点である。その他については図１の（ａ）と同様であ
る。
【００４２】図１１は、図１０の機能モジュールを一体
形成前の各層毎に分解して示した図である。上述した点
から、信号入出力端子２５，２８は図１１の（ａ）の基
板３１を介して図１１の（ｂ）の基板３２上の信号線路
導体２１，２２へと接続され、また信号グランド端子２
４，２６，２７，２９は図１１の（ａ）の基板３１及び
図１１の（ｃ）の基板３３を介して基板グランド導体２
３へと接続されている。その他については図２と同様で
ある。
【００４３】図１２は、図１０の機能モジュールを外部
回路基板に実装する方法の一例を示した図である。本例
の特徴は、信号端子２４〜２６及び２７〜２９がパッケ
ージの上側設けられていることから、パッケージは裏面
を上側にして外部回路基板６３に実装される点にある。
その結果、用途によっては図９で示した金属製の蓋７９
が不用となり、さらなる低コスト化が達成可能となる。
なお、図１２に点線で示すように外部回路基板６３上の
本パッケージの実装領域にグランドパターンを設けるこ
とにより、上記金属製の蓋７９と同様の効果を実現する
ことも可能である。その他については図８と同様であ
る。
【００４４】次に、本発明の第２の基本構成による機能
モジュールについて説明する。図１３は、本発明の第２
の基本構成による機能モジュールを一体形成前の各層毎
に分解して示した図である。図１３において基板３１〜
３３の外形寸法等は第１の基本構成の例と同一である。
図１３の（ｂ）の基板３２上に形成された信号伝送線路
はコプレーナ線路であり８２，８５が機能モジュール内
信号線路、そして８１，８３，８４，８６が機能モジュ
ール内信号グランド線路である。線路幅は信号線路８
２，８５が０．４mm、グランド線路８１，８３，８４，
８６が１mmである。前記信号線路とグランド線路との間
隔は０．２mmであり、この線路の特性インピーダンスは
５０Ωである。また、図１３の（ｃ）の基板３３上には
導体８７がメタライズされており部品はここに実装され
る。
【００４５】ここでは、図１６及び図１７を用いてパッ
ケージ端子とパッケージ内コプレーナ線路との接続部に
ついて説明しておく。図１４は、パッケージ端子２４〜
２６とパッケージ内コプレーナ線路８１〜８３との接続
部の拡大図を示したものである。
【００４６】図１４において、パッケージの信号端子２
５とグランド端子２４，２６との間隔は第１の基本構成
の例で示したように０．４mmである。それに対し、パッ
ケージ内の平面に形成されているコプレーナ線路のギャ
ップは０．２mmであるため、端子と接続される部分のコ
プレーナ線路のギャップはテーパ状に形成されている。
なお、これは必ずしもテーパ状とは限らず、図１５の
（ａ）及び（ｂ）に示すような種々の形状が考えられ
る。
【００４７】図１６は、図１３の機能モジュールの部品
実装部の一例を示した拡大図である。図１６の部品実装
部８７には電界効果トランジスタ４１が実装されてお
り、入力信号線路導体８２はゲートパッド４５に、出力
信号線路導体８５はドレインパッド４２に、そしてグラ
ンド導体８１，８３，８４，８６はソースパッド４４に
それぞれ金ワイヤによって接続されている。
【００４８】図１７は、図１３の機能モジュールを外部
回路基板に実装した様子を示している。図１７における
パッケージの実装方法は第１の基本構成の例と同様であ
るが、信号グランド端子２４，２６，及び２７，２９
（図示せず）は、それぞれ外部回路基板９０の信号グラ
ンド線路９１，９３，９４，９６に接続される。ここで
は、前記外部回路基板もコプレーナ線路であって、裏面
のグランド導体は不用である。なお、図１２で示したよ
うに本例においても上面側が外部回路基板９０に接する
ように実装できることは明らかである。
【００４９】なお、説明に用いた第２の実施例では、外
部回路基板の信号線路導体とパッケージ内部の線路導体
が平行した状態で実装されているが、外部回路基板の端
に垂直関係となるように実装してもよい。この場合、パ
ッケージと外部回路基板の入出力部を外部回路基板の表
と裏に分けて構成でき、パッケージ入出力間の信号のア
イソレーションを増すことができる。
【００５０】
【発明の効果】以上述べたように、本発明の機能モジュ
ールパッケージは、多層基板の製作工程と同様に製作で
きるので、製作コストは１個３００円程度であり、従来
の機械加工の金属パッケージと比較すると大幅な低コス
ト化が達成できる。また、本発明の機能モジュールは、
外部回路基板に対してリフロー付けができるため、チッ
プ部品を実装するチップマウンタで自動実装も可能であ
る。
【００５１】本発明の説明においては基板の誘電体材料
としてセラミックを用いていたが多層化できる基板であ
れば材料は何であってもよい。基板内部の導体材料もタ
ングステン以外に焼成温度に耐えて製作が可能な材料で
あればよい。また、説明ではモジュール内部にトランジ
スタを実装した増幅器を取り上げたが、周波数変換機能
を持ったＩＣのチップを実装し周波数変換モジュール等
の種々の機能パッケージであってもよい。
【００５２】このように、本発明によれば、誘電体基板
であるセラミックが積層され、内部に信号線路導体を有
する多層基板を用いることにより、低価格でモジュール
の自動実装にも対応可能なマイクロ波・ミリ波回路パッ
ケージとすることができる。
【図面の簡単な説明】
【図１】本発明の第１の基本構成による一体形成後の機
能モジュールの外観を示す斜視図であり、（ａ）は上面
から見た斜視図、そして（ｂ）はその裏面からみた斜視
図である。
【図２】図１の機能モジュールを一体形成前の各層毎に
分解して示した図である。
【図３】本発明による機能モジュールの端子の形成方法
を示した図である。
【図４】パッケージ端子間の間隔の説明図（１）であ
る。
【図５】パッケージ端子間の間隔の説明図（２）であ
る。
【図６】パッケージ端子間の間隔の説明図（３）であ
る。
【図７】図１の機能モジュールの部品実装部の一例を示
した拡大図である。
【図８】図１の機能モジュールを外部回路基板に実装す
る方法の一例を示した図である。
【図９】図１の機能モジュールを外部回路基板に実装し
た様子を示す斜視図である。
【図１０】本発明の第１の基本構成の別の態様による一
体形成後の機能モジュールの外観を示す斜視図である。
【図１１】図１０の機能モジュールを一体形成前の各層
毎に分解して示した図である。
【図１２】図１０の機能モジュールを外部回路基板に実
装する方法の一例を示した図である。
【図１３】本発明の第２の基本構成による機能モジュー
ルを一体形成前の各層毎に分解して示した図である。
【図１４】パッケージ内線路とパッケージ端子との間の
接続部の説明図（１）である。
【図１５】パッケージ内線路とパッケージ端子との間の
接続部の説明図（２）である。
【図１６】図１３の機能モジュールの部品実装部の一例
を示した拡大図である。
【図１７】図１３の機能モジュールを外部回路基板に実
装した様子を示す斜視図である。
【図１８】従来のマイクロ波機能モジュールの外観の一
例を示した斜視図である。
【符号の説明】
１，４…セラミック基板 ２…整合回路 ３…個別半導体部品（ベアチップ） ５…メタルパッケージ ２５，２８…機能モジュールパッケージの信号入出力端
子 ２４，２６，２７，２９…機能モジュールパッケージの
信号グランド端子 ２１，２２，５３…機能モジュール内信号線路導体 ２３…基板グランド導体 ３１〜３３，５１，５４…セラミック基板 ４１…電界効果トランジスタ ４２…ドレインパッド ４３…金ワイヤ ４４…ソースパッド ４５…ゲートパッド ５２…スルーホール ５５…パッケージ端子 ６１，６２…インピーダンス整合用スタブ ６３…外部回路基板 ６４，６５…外部回路基板信号線路 ６６〜７１…外部回路基板実装用パターン ７２〜７７…パッケージグランド端子 ７８…パッケージグランド導体 ７９…金属蓋 ８０…外部回路基板グランド導体 ８２，８５…機能モジュール内信号線路導体 ８１，８３，８４，８６…コプレーナ線路グランド導体 ８７…部品実装用導体 ９２，９５…外部回路基板信号線路 ９０…外部回路基板 ９１，９３，９４，９６…外部回路基板グランド線路

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 多層化された誘電体基板からなり、各誘
    電体層に導体が介在している誘電体多層基板において、 信号線路を形成している導体層の導体に接続されたスル
    ーホール（２５，２８）と、信号線路のグランドを形成
    している導体層の導体に接続されたスルーホール（２
    ４，２６，２７，２９）とを各誘電体基板の側面に端子
    として形成し、 前記誘電体基板の信号経路に接続されたスルーホール
    （２５又は２８）の両側に、信号線路のグランドに接続
    されたスルーホール（２４，２６又は２７，２９）を配
    置し、 外部回路に接続する前記誘電体基板の接続導体の導体面
    と、各スルーホールが接続されている前記各導体層との
    間に前記端子が形成されていることを特徴とする機能モ
    ジュールパッケージ。
  2. 【請求項２】 多層化された誘電体基板からなり、各誘
    電体層に導体が介在している誘電体多層基板において、 信号線路を形成している導体層の導体に接続されたスル
    ーホール（２５，２８）と、前記信号線路を形成してい
    る同一の導体層で信号線路のグランドを形成している導
    体に接続されたスルーホール（２４，２６，２７，２
    ９）とを各誘電体基板の側面に端子として形成し、 前記誘電体基板の信号経路に接続されたスルーホール
    （２５又は２８）の両側に、信号線路のグランドに接続
    されたスルーホール（２４，２６又は２７，２９）を配
    置し、 外部回路に接続する前記誘電体基板の接続導体の導体面
    と、各スルーホールが接続されている前記各導体層との
    間に前記端子が形成されていることを特徴とする機能モ
    ジュールパッケージ。
  3. 【請求項３】 前記誘電体多層基板内部の信号線路のグ
    ランドが形成されている導体層をスルーホールによって
    その基板内部の別のグランド用導体面（７９）に接続
    し、前記別のグランド用導体面にはシールド手段が与え
    られる請求項１又は２に記載の機能モジュールパッケー
    ジ。
  4. 【請求項４】 前記シールド手段は、前記誘電体多層基
    板を実装する外部回路基板上に設けられたグランドパタ
    ーンである請求項３記載の機能モジュールパッケージ。
  5. 【請求項５】 外部回路に接続される前記誘電体多層基
    板の接続部導体の導体面にはグランド導体面が形成され
    ており、前記グランド導体面は外部回路基板の信号グラ
    ンドに接続される請求項３記載の機能モジュールパッケ
    ージ。
  6. 【請求項６】 前記誘電体基板内の信号線路を形成して
    いる導体層の導体に接続されたスルーホール（２５又は
    ２８）と、信号線路のグランド形成している導体層の導
    体に接続されたスルーホール（２４，２６又は２７，２
    ９）との間隔を、誘電体基板の比誘電率とそのスルーホ
    ール導体とで決まる線路の特性インピーダンスが所要の
    特性インピーダンスなるように配置する請求項１又は２
    記載の機能モジュールパッケージ。
  7. 【請求項７】 前記機能モジュールパッケージは、マイ
    クロストリップ線路で構成されている外部回路基板に対
    して水平に実装される請求項１記載の機能モジュールパ
    ッケージ。
  8. 【請求項８】 前記機能モジュールパッケージは、コプ
    レーナ線路で構成されている外部回路基板に水平に実装
    される請求項２記載の機能モジュールパッケージ。
  9. 【請求項９】 前記機能モジュールパッケージは、コプ
    レーナ線路で構成されている外部回路基板に垂直に実装
    される請求項２記載の機能モジュールパッケージ。
  10. 【請求項１０】 前記機能モジュールパッケージは、マ
    イクロ波又はミリ波帯のパッケージとして用いる請求項
    １〜９のいずれか１つに記載の機能モジュールパッケー
    ジ。
JP7290140A 1995-11-08 1995-11-08 マイクロ波・ミリ波帯の機能モジュールパッケージ Withdrawn JPH09134981A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP7290140A JPH09134981A (ja) 1995-11-08 1995-11-08 マイクロ波・ミリ波帯の機能モジュールパッケージ
US08/680,788 US5852391A (en) 1995-11-08 1996-07-16 Microwave/millimeter-wave functional module package
GB9614901A GB2307102B (en) 1995-11-08 1996-07-16 Module package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7290140A JPH09134981A (ja) 1995-11-08 1995-11-08 マイクロ波・ミリ波帯の機能モジュールパッケージ

Publications (1)

Publication Number Publication Date
JPH09134981A true JPH09134981A (ja) 1997-05-20

Family

ID=17752310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7290140A Withdrawn JPH09134981A (ja) 1995-11-08 1995-11-08 マイクロ波・ミリ波帯の機能モジュールパッケージ

Country Status (3)

Country Link
US (1) US5852391A (ja)
JP (1) JPH09134981A (ja)
GB (1) GB2307102B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214581A (ja) * 1998-01-27 1999-08-06 Denso Corp 高周波回路装置及び高周波回路装置の伝送特性調整方法
JPH11312760A (ja) * 1998-04-28 1999-11-09 Kyocera Corp 高周波用配線基板
JP2000183230A (ja) * 1998-12-17 2000-06-30 Kyocera Corp 高周波回路用パッケージの実装構造
JP2000216307A (ja) * 1999-01-20 2000-08-04 Nec Corp 増幅装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271579B1 (en) * 1993-10-08 2001-08-07 Stratedge Corporation High-frequency passband microelectronics package
JP3859340B2 (ja) * 1998-01-06 2006-12-20 三菱電機株式会社 半導体装置
JP3328235B2 (ja) * 1999-08-17 2002-09-24 山形日本電気株式会社 半導体装置用セラミックパッケージ
JP3346752B2 (ja) * 1999-11-15 2002-11-18 日本電気株式会社 高周波パッケージ
US6759743B2 (en) * 2000-09-11 2004-07-06 Xytrans, Inc. Thick film millimeter wave transceiver module
US6512431B2 (en) 2001-02-28 2003-01-28 Lockheed Martin Corporation Millimeterwave module compact interconnect
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
US7048194B2 (en) * 2002-03-27 2006-05-23 Seiko Epson Corporation Printing paper with memory element mounted thereon and printing technique using such printing paper
JP2006165381A (ja) * 2004-12-09 2006-06-22 Toshiba Corp 半導体装置
US7230319B2 (en) * 2005-04-04 2007-06-12 Tdk Corporation Electronic substrate
US8040684B2 (en) * 2007-12-31 2011-10-18 Honeywell International Inc. Package for electronic component and method for manufacturing the same
WO2009096542A1 (ja) * 2008-01-30 2009-08-06 Kyocera Corporation 接続端子及びこれを用いたパッケージ並びに電子装置
US8093700B2 (en) * 2008-12-16 2012-01-10 Freescale Semiconductor, Inc. Packaging millimeter wave modules

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1246755A (en) * 1985-03-30 1988-12-13 Akira Miyauchi Semiconductor device
US4899118A (en) * 1988-12-27 1990-02-06 Hughes Aircraft Company Low temperature cofired ceramic packages for microwave and millimeter wave gallium arsenide integrated circuits
DE3916945C2 (de) * 1989-05-24 1999-08-05 Teves Gmbh Alfred Pendelgetriebe, insbesondere für Scheibenwischer an Kraftfahrzeugen
JPH04256203A (ja) * 1991-02-07 1992-09-10 Mitsubishi Electric Corp マイクロ波帯ｉｃ用パッケージ
JP2817487B2 (ja) * 1991-12-09 1998-10-30 株式会社村田製作所 チップ型方向性結合器
US5451818A (en) * 1994-03-18 1995-09-19 Trw Inc. Millimeter wave ceramic package

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214581A (ja) * 1998-01-27 1999-08-06 Denso Corp 高周波回路装置及び高周波回路装置の伝送特性調整方法
JPH11312760A (ja) * 1998-04-28 1999-11-09 Kyocera Corp 高周波用配線基板
JP2000183230A (ja) * 1998-12-17 2000-06-30 Kyocera Corp 高周波回路用パッケージの実装構造
JP2000216307A (ja) * 1999-01-20 2000-08-04 Nec Corp 増幅装置

Also Published As

Publication number Publication date
GB2307102B (en) 2000-06-28
GB2307102A (en) 1997-05-14
US5852391A (en) 1998-12-22
GB9614901D0 (en) 1996-09-04

Similar Documents

Publication Publication Date Title
JP3976473B2 (ja) 高周波回路及びそれを用いたモジュール、通信機
US6424233B1 (en) Complex electronic component with a first multilayer filter having a cavity in which a second filter is mounted
CN216389364U (zh) 高频模块和通信装置
US6949835B2 (en) Semiconductor device
US7236373B2 (en) Electronic device capable of preventing electromagnetic wave from being radiated
US20040080917A1 (en) Integrated microwave package and the process for making the same
US10292271B2 (en) High-frequency modules
US20050230812A1 (en) Electronic component comprising a multilayer substrate and corresponding method of production
US20030060172A1 (en) Radio frequency module
US5852391A (en) Microwave/millimeter-wave functional module package
JP2003133801A (ja) 高周波回路モジュール
KR100839067B1 (ko) 전자 회로 모듈과 그 제조 방법
JP3612031B2 (ja) 高周波モジュール
CN1578172A (zh) 以多层陶瓷形成的射频收发模块
KR20010082044A (ko) 패키지화 된 집적 회로
US5083236A (en) Inductor structure with integral components
US7363017B2 (en) High frequency module and manufacturing method thereof
US5325072A (en) High-frequency power amplifier device and high-frequency module including the same
JP2001345419A (ja) 一体型高周波無線回路モジュール
US6759742B2 (en) Interchangeable bond-wire interconnects
US7613009B2 (en) Electrical transition for an RF component
JP3420913B2 (ja) 半導体チップ実装用回路基板、半導体チップ収納用パッケージ、及び半導体デバイス
CN113938101B (zh) 一种w波段微封装倍频器模块
KR100839252B1 (ko) 회로와 개별 전자부품간에 고주파신호를 전달하기 위한 연결
JP2937948B2 (ja) 高周波モジュールおよび高周波モジュールの製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030204