JPH09138716A - 電子計算機 - Google Patents

電子計算機

Info

Publication number
JPH09138716A
JPH09138716A JP7295587A JP29558795A JPH09138716A JP H09138716 A JPH09138716 A JP H09138716A JP 7295587 A JP7295587 A JP 7295587A JP 29558795 A JP29558795 A JP 29558795A JP H09138716 A JPH09138716 A JP H09138716A
Authority
JP
Japan
Prior art keywords
cpu
parallelism
cpus
computer
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7295587A
Other languages
English (en)
Inventor
Tsukasa Matoba
司 的場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7295587A priority Critical patent/JPH09138716A/ja
Priority to TW085109966A priority patent/TW439025B/zh
Priority to US08/704,078 priority patent/US5913068A/en
Priority to KR1019960038344A priority patent/KR100193920B1/ko
Publication of JPH09138716A publication Critical patent/JPH09138716A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/329—Power saving characterised by the action undertaken by task scheduling
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Power Sources (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】 【課題】バッテリー動作が必要とされるポータブルコン
ピュータに最適なマルチプロセッサ構成を実現する。 【解決手段】ＣＰＵ（＃０）１１〜ＣＰＵ（＃３）１４
の４つのＣＰＵは、それぞれ並列度切り替え部１６によ
ってその動作・動作停止が制御され、電源供給元の種
類、発熱量、動作中のＣＰＵの負荷、またはユーザやシ
ステムソフトウェアによる動作環境設定に応じて、同時
動作されるＣＰＵの数、つまりＣＰＵ並列度が設定され
る。従って、ＡＣ電源から電源を供給している場合、ま
たはコンピュータの最高性能が必要な場合は、並列度を
高く設定することで消費電力は増加するが、処理能力を
向上することができる。逆にバッテリー動作でかつバッ
テリー残量が少ない場合、またはコンピュータの最高性
能を必要としない場合は、並列度を低くする等の制御が
可能となる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は電子計算機に関
し、特に複数のＣＰＵを有する電子計算機に関する。
【０００２】
【従来の技術】近年、パーソナルコンピュータやワーク
ステーション等の小型電子計算機の性能向上はめざま
し。特に、最近では、この様な小型計算機でも、１つの
ＣＰＵを用いるシングルプロセッサ構成のみならず、複
数個のＣＰＵを用いるマルチプロセッサ構成の採用が始
められている。また、今後は、シングルプロセッサ構成
での性能向上は頭打ちとなり、マルチプロセッサ型によ
り性能向上を図る方式が主流になると言われている。
【０００３】しかし、一方で、マルチプロセッサ構成を
採用すると、消費電力が増加するという問題がある。こ
れはバッテリー動作が必要な可搬型のパーソナルコンピ
ュータにとっては特に大きな問題である。
【０００４】ノートブック型パーソナルコンピュータに
代表される可搬型コンピュータにおいては、バッテリー
動作時間が重要なポイントである。しかし同時に処理性
能の高さも重要であり、ノートブック型であっても通常
のデスクトップ型と同じ性能が要求されている。現在、
デスクトップ型コンピュータはマルチプロセッサ構成の
方向に進んでおり、今後この方向への進展はますます加
速されるものと予測される。
【０００５】したがって、ノートブック型パーソナルコ
ンピュータの分野でも、デスクトップ型との性能を埋め
るためにマルチプロセッサ型の方向に向かうことが予測
されている。そこで問題となるのが、ＣＰＵ部分の消費
電力の増加である。複数のＣＰＵが同時に動作すること
により、単純計算では動作しているＣＰＵの個数倍の電
力をＣＰＵ部分が消費してしまうことになる。この消費
電力の増加は、バッテリー動作時間の減少を引き起こ
し、可搬型コンピュータとして最も重要なポイントであ
る連続動作時間に悪影響を及ぼしてしまう。
【０００６】また、シングルプロセッサ構成のコンピュ
ータにおいても、ＣＰＵ部分の消費電力はシステム全体
の消費電力のかなりの割合を占めるようになってきてお
り、ＣＰＵ部分の消費電力低下が重大な問題となってい
る。
【０００７】
【発明が解決しようとする課題】上述したように、マル
チプロセッサ構成の採用は電子計算機の性能向上を図る
上できわめて有効であるが、その反面、電力消費が大き
くなるという問題があり、可般型の小型電子計算機等に
採用することは困難であった。
【０００８】この発明はこの様な点に鑑みてなされたも
のであり、消費電力の低減と処理性能の向上とをマルチ
プロセッサ構成で両立できるようにし、バッテリー動作
が必要とされる可搬型コンピュータにおけるマルチプロ
セッサ構成の実現に好適な電子計算機を提供することを
目的とする。
【０００９】
【課題を解決するための手段】この発明は、複数のＣＰ
Ｕを有するマルチプロセッサ型の電子計算機において、
前記複数のＣＰＵそれぞれの動作・動作停止を制御し、
同時動作するＣＰＵの数を切り替える並列度切り替え手
段を具備し、前記電子計算機の電源供給元の種類、発熱
量、動作中のＣＰＵの負荷、またはユーザやシステムソ
フトウェアによる動作環境設定に応じて前記並列度を高
くまたは低く設定できるようにしたことを特徴とする。
【００１０】この電子計算機においては、電源の状況や
ＣＰＵの負荷等に応じて並列度の制御が行える。すなわ
ち、ＡＣ電源から電源を供給している場合、またはコン
ピュータの最高性能が必要な場合は、並列度を高く設定
することで、消費電力は増加するが、処理能力を向上す
ることができる。
【００１１】逆にバッテリー動作でかつバッテリー残量
が少ない場合、またはコンピュータの最高性能を必要と
しない場合は、並列度を低くすることで、処理能力は低
下するが消費電力を低下させることが可能となる。言い
換えればバッテリー動作時間を長くすることが可能とな
るという効果がある。
【００１２】この様な制御を使用者の設定等だけで切り
替えるのではなく、電源の状況やＣＰＵの処理量をコン
ピュータ自身が検知、判断することによって、よりきめ
の細かい消費電力制御が可能となり、結果として、実効
的な処理能力を落とさずに、消費電力を著しく低下させ
ることができるいう効果がある。
【００１３】また、この発明の電子計算機は、異なるイ
ンプリメンテーションのＣＰＵを複数個具備し、上述の
マルチプロセッサ構成の場合と同様に電源の状況やＣＰ
Ｕの処理量をＣＰＵ切り替え手段が検知し、どのＣＰＵ
を実行するかを選択することを特徴とする。
【００１４】この場合、異なるインプリメンテーション
の複数のＣＰＵは同一の命令セットアーキテクチャを持
ち、命令レベルでの互換性があるものを利用する。ただ
し、ＣＰＵとしてのインプリメンテーションは異なり、
例えば、性能は比較的低いが低消費電力であるＣＰＵ
や、消費電力は大きいが高性能なＣＰＵなどを組み合わ
せて用いるものとする。現在では、このように異なるイ
ンプリメンテーションの複数個のＣＰＵを１チップに内
蔵するのに十分な半導体技術がすでに確立されている。
これによってシングルプロセッサ構成のコンピュータに
おいても、消費電力制御を有効に行うことが可能とな
り、実効的な処理能力を落とさずに、消費電力を著しく
低下させることができるという効果が得られる。
【００１５】
【発明の実施の形態】以下、図面を参照してこの発明の
実施形態について説明する。図１には、この発明の第１
の実施形態に係るコンピュータシステムの構成が示され
ている。このシステムは、バッテリ駆動可能なノートブ
ックタイプのパーソナルコンピュータであり、ＣＰＵ
（＃０）１１〜ＣＰＵ（＃３）１４の４ＣＰＵ構成のマ
ルチプロセッサシステムである。
【００１６】１５はシステム制御部であり、ＣＰＵ（＃
０）１１〜ＣＰＵ（＃３）１４それぞれの制御、主記憶
１７の制御、ＣＰＵバス１８とシステムバス１９との間
のインタフェース等を行なう。このシステム制御部１５
は、ＣＰＵ（＃０）１１〜ＣＰＵ（＃３）１４の中で同
時動作されるＣＰＵ数を制御するために、並列度切り替
え部１６を備えている。
【００１７】並列度切り替え部１６は、４つのＣＰＵ
（＃０）１１〜ＣＰＵ（＃３）１４それぞれの動作／非
動作を管理するブロックであり、このコンピュータシス
テムの電源供給元の種類、発熱量、動作中のＣＰＵの負
荷状態、またはユーザやシステムソフトウェアによるシ
ステム動作環境設定等に応じて、同時動作させるＣＰＵ
の数を制御する。また、並列度切り替え部１６は、ＣＰ
Ｕ毎にクロック信号の供給および電源供給を制御する機
能を持つ。
【００１８】以下、４つのＣＰＵ（＃０）１１〜ＣＰＵ
（＃３）１４それぞれの動作／非動作の決定方法と動作
状態から非動作状態への遷移、逆に非動作状態から動作
状態への遷移の方法について具体的に説明する。
【００１９】システム起動時またはリジューム時は、並
列度切り替え部１６は、それ以前に決定された情報に従
って、４つのＣＰＵ（＃０）１１〜ＣＰＵ（＃３）１４
の動作状態を決める。その情報は、例えばユーザやシス
テムソフトウェアによって指定されたシステムの動作環
境情報やシステムのデフォルト情報、または、直前にシ
ステムダウンまたはサスペンドする前の状態を引き継い
だ情報などである。
【００２０】その後、システム運転時において並列度切
り替え部１６は、以下のルールにしたがって４つのＣＰ
Ｕ（＃０）１１〜ＣＰＵ（＃３）１４の動作／非動作状
態を決める。 （１）システムの電源がＡＣ電源から供給されている場
合は、すべてのＣＰＵ（＃０）１１〜ＣＰＵ（＃３）１
４を動作状態にする。 （２）システムの電源がＡＣ電源ではなく、バッテリー
から供給されている場合は、バッテリーの残存容量を調
べ、残量があるパーセンテージ以上であれば、すべての
ＣＰＵ（＃０）１１〜ＣＰＵ（＃３）１４を動作状態に
する。
【００２１】残量があるパーセンテージ以下であれば、
その度合いに応じてＣＰＵを非動作状態へ遷移させる。
最終的には１つのＣＰＵのみ動作状態にする。 （３）ＣＰＵ（＃０）１１〜ＣＰＵ（＃３）１４周辺の
温度をその近くに配置したサーミスタ等の温度センサを
用いて計測して、動作中のＣＰＵの発熱量を調べ、計測
温度と予め規定されたしきい値に従って、動作状態にす
るＣＰＵの個数を決定する。 （４）ＣＰＵの負荷、つまりＣＰＵが行なう処理の量を
計測し、処理量が大きい場合は、より多くのＣＰＵを動
作状態にし、処理量が少ない場合（キー入力待ち等のア
イドル状態）はより少ないＣＰＵを動作状態にする。
【００２２】これら制御を実現するために、並列度切り
替え部１６は、以下の情報を入力する。 ・電源種別：電源がＡＣ電源から供給されているか、バ
ッテリーから供給されているかを示す。
【００２３】・バッテリー残量：バッテリーの残量を示
す。本実施形態では、バッテリー残量が百分率で表現さ
れているものとし、Ｂ％で表す。 ・ＣＰＵ温度：ＣＰＵ部分の温度計測結果。本実施形態
では、ＣＰＵ温度は摂氏温度で計測されているものと
し、Ｔ℃で表す。
【００２４】・ＣＰＵ処理量：個々のＣＰＵが処理して
いる仕事の量。Ｗ０，Ｗ１，Ｗ２，Ｗ３で表す。ＣＰＵ
処理量の計測方法は様々な方法が考えられるが、例え
ば、個々のＣＰＵに対する割り込みの量で判断する方法
や、個々のＣＰＵが出力するアドレス値をトレースし、
アイドル状態か否かを判断してもよい。
【００２５】並列度切り替え部１６は、これら情報によ
り時刻Ｔにおいて実行可能とするＣＰＵの台数を決定す
る。その際、バッテリー残量、ＣＰＵ温度については何
段階かのしきい値をあらかじめ設定しておき、実行台数
を決定する。
【００２６】例えば、以下のようなしきい値を設定して
おく。 ・バッテリー残量 実行台数 ７６％−１００％ ４ ５１％−７５％ ３ ２６％−５０％ ２ １％−２５％ １ ・ＣＰＵ温度 実行台数 ７６℃以上 １ ５１−７５℃ ２ ２６−５０℃ ３ ２５℃以下 ４ 並列度切り替え部１６は、図２に示すＣＰＵ動作／停止
情報を持ち、現在のＣＰＵの動作状況を監視する。並列
度切り替え部１６は、時刻Ｔ１における該ＣＰＵ動作／
停止情報と上記入力情報とによって、次の時刻Ｔ２にお
けるＣＰＵ動作／停止情報を決定する。その際、動作か
ら停止、または停止から動作状態へ移行させる必要のあ
るＣＰＵに対して、何らかの手段で割り込みをかける。
本実施形態では、動作の移行をＣＰＵに対する割り込み
線ＩＮＴＲ０−ＩＮＴＲ３を用いて行なうという例で説
明する。
【００２７】まず動作中のＣＰＵを停止させるシーケン
スについて説明する。この例では、ＣＰＵ＃３を停止さ
せるシーケンスについて図３を参照して説明する。 （１）並列度切り替え部１６はＣＰＵ動作停止条件の成
立を検知すると、ＣＰＵ＃３に対する割り込み信号ＩＮ
ＴＲ３をアクティブにする（ステップＳ１１）。 （２）ＣＰＵ＃３はただちに割り込み応答シーケンスに
はいり、割り込みベクタを取得するため、割り込み応答
バスサイクルを発行する（ステップＳ２１）。 （３）並列度切り替え部１６を含むシステム側が、割り
込みベクタとして、停止要求を示す“００”というデー
タをＣＰＵ＃３に返す（ステップＳ１２）。 （４）ＣＰＵ＃３は停止要求のための割り込みであるこ
とを知り、ただちに停止処理に移行する（ステップＳ２
２，Ｓ２３）。 （５）停止処理は以下のとおり行なわれる。ＣＰＵ＃３
が停止する前に、ここまでにＣＰＵ＃３が行なっていた
処理を他のＣＰＵに引き継ぐ必要があるため、ＣＰＵ＃
３は、ＣＰＵ＃３の内部状態を主記憶１７中に保存す
る。ＣＰＵ＃３の内部状態としてはプログラムカウン
タ、スタックポインタ、各種汎用レジスタ、浮動小数点
演算レジスタ、各種演算フラグなどがある。ＣＰＵ＃３
が内部キャッシュメモリを持っている場合は、キャッシ
ュをフラッシュし、主記憶１７へ書き戻す。ただし、Ｃ
ＰＵ＃３がバスウォッチ機能を具備している場合はキャ
ッシュフラッシュ処理を省略しても構わない。上記ＣＰ
Ｕ＃３の内部状態は、主記憶１７のシステム的に決めら
れた番地に退避される。 （６）（５）の処理が完了すると、ＣＰＵ＃３は並列度
切り替え部１６に対して、完了を何らかの方法で伝える
（ステップＳ２４）。これには並列度切り替え部１６の
中にあるＩＯレジスタへのＩＯライトなどが方法として
考えられる。 （７）並列度切り替え部１６は、ＣＰＵ＃３の処理をそ
の他の動作中のＣＰＵに引き継ぐために、引き継ぐＣＰ
Ｕを選択する（ステップＳ１３）。選択方法としては、
最も以前に仕事を引き継がせたＣＰＵに引き継がせる方
法や、その時点で最も仕事量の少ないＣＰＵを前記割り
込み量などの計測により選びそのＣＰＵに引き継ぐ方法
などが考えられる。 （８）並列度切り替え部１６は、ＣＰＵ＃３の処理を継
続させるＣＰＵに対して、割り込みをかける。この例で
はＣＰＵ＃０が選択され、ＩＮＴＲ０がアクティブにな
るものとする。 （９）ＣＰＵ＃０はただちに割り込み応答を行ない（ス
テップＳ３１）、並列度切り替え部１６は、割り込みベ
クタ”０１”（仕事の引き継ぎ）を返す（ステップＳ１
４）。 （１０）ＣＰＵ＃０は、実行プロセス管理テーブルを更
新し、新たな仕事を挿入する。その後、主記憶の決めら
れた番地からＣＰＵ３の内部状態のうちプログラムカウ
ンタ以外の情報をロードし、最後にＣＰＵ３の内部状態
として保存されていたプログラムカウンタのアドレスへ
分岐（リターン・フロム・インタラプト）する（ステッ
プＳ３２，Ｓ３３）。 （１１）これでＣＰＵ＃３が行なっていた処理は完全に
ＣＰＵ０＃へ移行できる。 （１２）ＣＰＵ＃３は（６）の処理が完了した時点で停
止状態となり、後に「実行開始」割り込みを受け付ける
まではその状態を維持する。
【００２８】並列度切り替え部１６は、この後ＣＰＵ＃
３へのクロックを停止してもよいし、ＣＰＵ＃３への電
源供給を停止しても構わない。最後に並列度切り替え部
１６はＣＰＵ動作／停止情報のＣＰＵ＃３に関するビッ
ト“０（停止）”にセットする。
【００２９】次に、停止中のＣＰＵを動作再開させるシ
ーケンスについて説明する。この例では、ＣＰＵ＃３を
動作再開させるシーケンスについて説明する。 （１）並列度切り替え部１６は、ＣＰＵ動作再開条件成
立を検知すると（ステップＳ４１）、動作再開させるＣ
ＰＵ＃３以外の他のＣＰＵ、例えばＣＰＵ＃０を選択す
る（ステップＳ４２）。そして、並列度切り替え部１６
は、ＣＰＵ＃０に割り込みをかけ、ＣＰＵ＃０が実行す
る割り込み応答バスサイクル（ステップＳ５１）に応答
して、割り込みベクタ“０２”を返す（ステップＳ４
３）。“０２”は、仕事分配命令割り込みである。 （２）ＣＰＵ＃０は、ただちに実行プロセス管理テーブ
ルを調べ、どの仕事を新たなＣＰＵ＃３に実行させるか
を決定する（ステップＳ５２，Ｓ５３）。ＣＰＵ０はそ
の結果、現在ＣＰＵ１が実行している仕事ＡをＣＰＵ３
に実行させることを決定する。 （３）ＣＰＵ＃０は、ＣＰＵ＃１に仕事Ａを放棄させる
べく、並列度切り替え部１６に対してＩＯライト等によ
って、ＣＰＵ＃１に割り込みをかけさせる。ＣＰＵ＃１
はただちに割り込み応答サイクルに入り（ステップＳ６
１）、並列度切り替え部１６は、それに応答してベクタ
“０３”を返す（ステップＳ４４）。 （４）ベクタ“０３”は仕事放棄を意味し、ＣＰＵ＃１
は現在の内部状態を、主記憶１７へ退避する。 （５）ＣＰＵ＃０は、実行プロセス管理テーブルを更新
し、新たな仕事をＣＰＵ＃３に対して挿入する（ステッ
プＳ５４）。 （６）ＣＰＵ＃０は、並列度切り替え部１６にＣＰＵ３
に対する割り込みをかけさせ、ＣＰＵ＃３はその結果と
してベクタ“０４”（仕事開始）を得る（ステップＳ７
１，Ｓ４５）。 （７）ＣＰＵ＃３は、ＣＰＵ＃１の現在の内部状態のプ
ログラムカウンタ以外の情報を主記憶１７からロード
し、最後に保存されていたプログラムカウンタのアドレ
スへ分岐（リターン・フロム・インタラプト）する（ス
テップＳ７２，Ｓ７３）。これでＣＰＵ＃１が行なって
いた仕事ＡがＣＰＵ＃３に引き継がれる。
【００３０】以上のように、実施形態１のシステムにお
いては、電源の状況やＣＰＵの負荷等に応じて並列度の
制御が行える。すなわち、ＡＣ電源から電源を供給して
いる場合、またはコンピュータの最高性能が必要な場合
は、並列度を高く設定することで、消費電力は増加する
が、処理能力を向上することができる。
【００３１】逆にバッテリー動作でかつバッテリー残量
が少ない場合、またはコンピュータの最高性能を必要と
しない場合は、並列度を低くすることで、処理能力は低
下するが消費電力を低下させることが可能となる。言い
換えればバッテリー動作時間を長くすることが可能とな
るという効果がある。
【００３２】また、ユーザやシステムソフトウェアによ
るシステム動作環境設定等に応じて、同時動作させるＣ
ＰＵの数を制御する場合には、高速動作モードと低消費
電力モードとを用意し、高速動作モードがシステム動作
環境として選択された場合には、全てのＣＰＵを動作さ
せ、低消費電力モードが指定された場合には、一部のＣ
ＰＵのみを動作させるように制御してもよい。
【００３３】また、この様な同時動作させるＣＰＵ数の
制御をユーザによる環境設定等だけで切り替えるのでは
なく、電源の状況やＣＰＵの処理量をコンピュータ自身
が検知、判断することによって動的に行うことにより、
よりきめの細かい消費電力制御が可能となり、結果とし
て、実効的な処理能力を落とさずに、消費電力を著しく
低下させることができるいう効果が得られる。
【００３４】なお、並列度切り替え部１６は、例えば、
図３および図４で説明した動作停止／動作再開のための
シーケンスを実行するソフトウェアと、４つのＣＰＵ
（＃０）１１〜ＣＰＵ（＃３）１４それぞれに対するク
ロック供給や電源供給を制御するハードウェア等によっ
て実現できるが、その全ての機能を、ハードウェアまた
はソフトウェアによって実現したり、あるいは専用のマ
イクロコンピュータなどを用いて実現することもでき
る。
【００３５】次に、図５を参照して、この発明の第２実
施形態を説明する。このシステムは、第１実施形態と同
様に４つのＣＰＵ（＃０）１１〜ＣＰＵ（＃３）１４を
有しているが、複数のＣＰＵが同時動作することはな
く、いずれか１つのＣＰＵが選択され、その選択された
ＣＰＵだけが動作されるというシングルプロセッサ構成
を採用している。
【００３６】ＣＰＵ（＃０）１１〜ＣＰＵ（＃３）１４
は、同一の命令セットアーキテクチャに基づいて設計さ
れたマイクロプロセッサであり、 ＣＰＵ＃３＞ＣＰＵ＃２＞ＣＰＵ＃１＞ＣＰＵ＃０ の順番で処理性能の高いものとする。また同様の順番で
消費電力が高いものとする。したがって、高い処理性能
を要求する場合はＣＰＵ＃３の使用が適しており低消費
電力が要求される場合はＣＰＵ＃０を使用するのがよ
い。
【００３７】このシステムでは、ＣＰＵ切り替え部２６
が、システムの電源供給元の種類、発熱量、動作中のＣ
ＰＵの負荷状態、またはユーザやシステムソフトウェア
によるシステム動作環境設定等の状況に応じたＣＰＵ切
り替えを行なう。ＣＰＵ切り替え部２６は、並列度切り
替え部１６と同様に、４つのＣＰＵ（＃０）１１〜ＣＰ
Ｕ（＃３）１４それぞれの動作／非動作を管理するブロ
ックであり、ＣＰＵ毎にクロック信号の供給および電源
供給を制御する機能を持つ。
【００３８】ここでは、電源状態にしたがってＣＰＵを
切り替える例について説明する。 （１）まず時刻Ｔ１では最も処理性能が高いＣＰＵ＃３
が実行しているものとする。時刻Ｔ２でシステムの電源
がバッテリーからの供給に切り替えられたものとする。 （２）ＣＰＵ切り替え部２６はバッテリー動作への移行
を検出し、実行しているＣＰＵをより低消費電力なタイ
プへ切り替えるため、以下の処理を行なう。 （３）まず実行中のＣＰＵ＃３に対して割り込みをかけ
る。 （４）ＣＰＵ＃３はただちに割り込み応答サイクルに入
り、割り込みベクタとして“１０”を得る。“１０”は
動作停止要求を意味する。 （５）停止処理は以下のとおり行なわれる。ＣＰＵ３が
停止する前に、ここまでにＣＰＵ＃３が行なっていた処
理を他のＣＰＵに引き継ぐ必要があるため、ＣＰＵ＃３
は、そのＣＰＵの内部状態を主記憶１７中に保存する。
ＣＰＵの内部状態としてはプログラムカウンタ、スタッ
クポインタ、各種汎用レジスタ、浮動小数点演算レジス
タ、各種演算フラグなどがある。ＣＰＵ＃３が内部キャ
ッシュメモリを持っている場合は、キャッシュをフラッ
シュし、主記憶１７へ書き戻す。ただし、ＣＰＵ＃３が
バスウォッチ機能を具備している場合はキャッシュフラ
ッシュ処理を省略しても構わない。上記ＣＰＵの内部状
態は、主記憶のシステム的に決められた番地に退避され
る。 （６）（５）の処理が完了すると、ＣＰＵ＃３はＣＰＵ
切り替え部２６に対して、完了を何らかの方法で伝え
る。これにはＣＰＵ切り替え部２６の中にあるＩＯレジ
スタへのＩＯライトなどが方法として考えられる。 （７）ＣＰＵ切り替え部２６は、ＣＰＵ＃３が行なって
いた処理をそれより消費電力の低いＣＰＵ＃２に引き継
がせることを決定し、ＣＰＵ＃２に割り込みをかける。 （８）ＣＰＵ＃２はただちに割り込み応答サイクルに入
り、割り込みベクタとして“１１”を得る。“１１”は
仕事の引き継ぎを意味する。 （９）ＣＰＵ＃２は、実行プロセス管理テーブルを更新
し、新たな仕事を挿入する。その後、主記憶１７の決め
られた番地からＣＰＵ＃３の内部状態のうちプログラム
カウンタ以外の情報をロードし、最後にＣＰＵ＃３の内
部状態として保存されていたプログラムカウンタのアド
レスへ分岐（リターン・フロム・インタラプト）する。 （１０）これでＣＰＵ＃３が行なっていた処理は完全に
ＣＰＵ＃２へ移行できる。 （１１）ＣＰＵ＃３は（６）の処理が完了した時点で停
止状態となり、後に「実行開始」割り込みを受け付ける
まではその状態を維持する。
【００３９】ＣＰＵ切り替え部２６は、この後ＣＰＵ＃
３へのクロックを停止してもよいし、ＣＰＵ＃３への電
源供給を停止しても構わない。最後にＣＰＵ切り替え部
２６は図２に示したＣＰＵ動作／停止情報のＣＰＵ＃３
に関するビットを“０（停止）”にセットし、代わりに
ＣＰＵ＃２に関するビット“１”にセットする。
【００４０】以上のように、第２実施形態のシステムで
は、異なるインプリメンテーションのＣＰＵを複数個備
えており、実施形態１のマルチプロセッサ構成の場合と
同様に電源の状況やＣＰＵの処理量をＣＰＵ切り替え部
２６が検知し、どのＣＰＵを動作させるかが選択され
る。この場合、異なるインプリメンテーションの複数の
ＣＰＵは同一の命令セットアーキテクチャを持ち、命令
レベルでの互換性があるものを利用しており、且つＣＰ
Ｕとしてのインプリメンテーションは異なり、例えば、
性能は比較的低いが低消費電力であるＣＰＵや、消費電
力は大きいが高性能なＣＰＵなどを組み合わせて用いら
れている。現在では、このように異なるインプリメンテ
ーションの複数個のＣＰＵを１チップに内蔵するのに十
分な半導体技術がすでに確立されている。これによって
シングルプロセッサ構成のコンピュータにおいても、消
費電力制御を有効に行なうことが可能となり、実効的な
処理能力を落とさずに、消費電力を著しく低下させるこ
とができるという効果が得られる。
【００４１】
【発明の効果】以上説明したように、この発明によれ
ば、消費電力の低減と処理性能の向上とをマルチプロセ
ッサ構成で両立できるようになり、バッテリー動作が必
要とされるポータブルコンピュータに最適なマルチプロ
セッサ構成を実現できる。
【図面の簡単な説明】
【図１】この発明の第１の実施形態に係るコンピュータ
システムの構成を示すブロック図。
【図２】同第１実施形態のコンピュータシステムで管理
されるＣＰＵ動作／停止情報の一例を示す図。
【図３】同第１実施形態のコンピュータシステムにおい
て動作中のＣＰＵを停止させる手順を説明するための
図。
【図４】同第１実施形態のコンピュータシステムにおい
て停止中のＣＰＵを動作開始させる手順を説明するため
の図。
【図５】この発明の第２の実施形態に係るコンピュータ
システムの構成を示すブロック図。
【符号の説明】
１１〜１４…ＣＰＵ、１５…システム制御部、１６…並
列度切り替え部、１７…主記憶、１８…ＣＰＵバス、１
９…システムバス、２６…ＣＰＵ切り替え部。

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 複数のＣＰＵを有するマルチプロセッサ
    型の電子計算機において、 前記複数のＣＰＵそれぞれの動作・動作停止を制御し
    て、同時動作するＣＰＵの数を切り替える並列度切り替
    え手段を具備し、 前記電子計算機の電源供給元の種類、発熱量、実行すべ
    き処理に必要とされる性能、またはユーザやシステムソ
    フトウェアによる動作環境設定に応じて前記並列度を高
    くまたは低く設定できるようにしたことを特徴とする電
    子計算機。
  2. 【請求項２】 前記並列度切り替え手段は、 前記電子計算機の発熱量または前記各ＣＰＵの発熱量を
    検出する手段を含み、その発熱量の値に応じて前記並列
    度を動的に切り替えることを特徴とする請求項１記載の
    電子計算機。
  3. 【請求項３】 前記並列度切り替え手段は、 前記電子計算機の電源供給元がＡＣ電源とバッテリのど
    ちらであるかに応じて、前記並列度を切り替えることを
    特徴とする請求項１記載の電子計算機。
  4. 【請求項４】 前記並列度切り替え手段は、 前記電子計算機の電源供給元がバッテリの時、そのバッ
    テリの残存容量に応じて前記並列度を切り替えることを
    特徴とする請求項１記載の電子計算機。
  5. 【請求項５】 前記並列度切り替え手段は、 動作中のＣＰＵの負荷状態に応じて、前記並列度を切り
    替えることを特徴する請求項１記載の電子計算機。
  6. 【請求項６】 前記並列度切り替え手段は、 前記ＣＰＵ毎にクロック信号の供給または電源供給を制
    御する手段を含み、 動作停止状態のＣＰＵに対するクロック供給または電源
    供給を停止することを特徴とする請求項１記載の電子計
    算機。
  7. 【請求項７】 互いに消費電力、または性能の異なる複
    数のＣＰＵを有する電子計算機において、 前記電子計算機の電源供給元の種類、発熱量、または実
    行すべき処理に必要とされる性能、またはユーザやシス
    テムソフトウェアによる動作環境設定に応じて、動作さ
    せるＣＰＵを切り替えるＣＰＵ切り替え手段を具備する
    ことを特徴とする電子計算機。
JP7295587A 1995-11-14 1995-11-14 電子計算機 Pending JPH09138716A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP7295587A JPH09138716A (ja) 1995-11-14 1995-11-14 電子計算機
TW085109966A TW439025B (en) 1995-11-14 1996-08-15 Multiprocessor computer
US08/704,078 US5913068A (en) 1995-11-14 1996-08-28 Multi-processor power saving system which dynamically detects the necessity of a power saving operation to control the parallel degree of a plurality of processors
KR1019960038344A KR100193920B1 (ko) 1995-11-14 1996-09-05 멀티 프로세서형 컴퓨터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7295587A JPH09138716A (ja) 1995-11-14 1995-11-14 電子計算機

Publications (1)

Publication Number Publication Date
JPH09138716A true JPH09138716A (ja) 1997-05-27

Family

ID=17822565

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7295587A Pending JPH09138716A (ja) 1995-11-14 1995-11-14 電子計算機

Country Status (4)

Country Link
US (1) US5913068A (ja)
JP (1) JPH09138716A (ja)
KR (1) KR100193920B1 (ja)
TW (1) TW439025B (ja)

Cited By (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2791201A1 (fr) * 1999-03-18 2000-09-22 Sagem Procede de gestion de fonctions electroniques dans un circuit integre
WO2000079405A1 (en) * 1999-06-21 2000-12-28 Hitachi, Ltd. Data processor
JP2002236527A (ja) * 2001-02-08 2002-08-23 Hitachi Ltd マルチプロセッサシステムおよびプロセッサ制御方法
KR100360154B1 (ko) * 1999-09-30 2002-11-07 가부시끼가이샤 도시바 저소비전력과 대기억용량을 갖춘 휴대형 정보처리 단말장치
JP2005527022A (ja) * 2002-03-15 2005-09-08 インテル コーポレイション プロセッサの温度制御インタフェース
US7124311B2 (en) 2002-05-30 2006-10-17 Nec Electronics Corporation Method for controlling processor in active/standby mode by third decoder based on instructions sent to a first decoder and the third decoder
JP2006318470A (ja) * 2005-05-10 2006-11-24 Sony Computer Entertainment Inc コンピュータシステムの電力管理のための方法及び装置
US7206950B2 (en) 2004-06-16 2007-04-17 Matsushita Electric Industrial Co., Ltd. Processor system, instruction sequence optimization device, and instruction sequence optimization program
CN1322397C (zh) * 2003-10-27 2007-06-20 松下电器产业株式会社 处理器系统、指令序列优化装置和指令序列优化程序
JP2008129846A (ja) * 2006-11-21 2008-06-05 Nippon Telegr & Teleph Corp <Ntt> データ処理装置、データ処理方法およびプログラム
JP2008257578A (ja) * 2007-04-06 2008-10-23 Toshiba Corp 情報処理装置、スケジューラおよび情報処理置のスケジュール制御方法
JP2008276395A (ja) * 2007-04-26 2008-11-13 Toshiba Corp 情報処理装置およびプログラム実行制御方法
JP2009093383A (ja) * 2007-10-07 2009-04-30 Alpine Electronics Inc マルチコアプロセッサ制御方法及び装置
JP2009134577A (ja) * 2007-11-30 2009-06-18 Fujitsu Microelectronics Ltd 電源制御装置及びその電源制御装置を有するシステムｌｓｉ
JP2009151789A (ja) * 2007-12-19 2009-07-09 Arm Ltd 低電力モードに入る前にハードウェアで駆動されるプロセッサのステートを記憶する装置
US7562240B2 (en) 2005-11-18 2009-07-14 Kabushiki Kaisha Toshiba Apparatus and method for selecting between operating modes for a multi-core processor
WO2009098861A1 (ja) * 2008-02-08 2009-08-13 Koyama, Yuu 電源停止型コンピュータシステム
WO2009116161A1 (ja) * 2008-03-21 2009-09-24 富士通株式会社 携帯型装置、携帯型装置のデータ転送方法およびデータ転送制御プログラム
JP2009535722A (ja) * 2006-06-23 2009-10-01 インテル・コーポレーション 電力密度フィードバックを用いる熱管理の方法、装置およびシステム
JP2009223687A (ja) * 2008-03-17 2009-10-01 Nec Corp 情報処理システムおよびその制御方法
JP2009540432A (ja) * 2006-06-09 2009-11-19 マイクロン テクノロジー， インク． メモリデバイスの動作管理をするための方法及び装置
US7814489B2 (en) 2004-11-04 2010-10-12 Kabushiki Kaisha Toshiba Processor system with temperature sensor and control method of the same
JP2011070643A (ja) * 2009-06-16 2011-04-07 Intel Corp 移動装置のディスプレイの節電
JP2011204191A (ja) * 2010-03-26 2011-10-13 Kyocera Mita Corp 省電力マルチｃｐｕシステム、画像形成装置
JP2011210282A (ja) * 2011-07-25 2011-10-20 Toshiba Corp 情報処理装置およびプログラム実行制御方法
WO2012108058A1 (ja) * 2011-02-10 2012-08-16 富士通株式会社 スケジューリング方法、設計支援方法、およびシステム
JP2013500515A (ja) * 2009-07-21 2013-01-07 マイクロソフト コーポレーション コンポーネントの電力監視およびワークロードの最適化
JPWO2011155047A1 (ja) * 2010-06-10 2013-08-01 富士通株式会社 マルチコアプロセッサシステム、電力制御方法、および電力制御プログラム
JP2014012409A (ja) * 2013-08-19 2014-01-23 Kyocera Document Solutions Inc 画像形成システムおよび省電力印刷方法
US8776177B2 (en) 2009-06-16 2014-07-08 Intel Corporation Dynamic content preference and behavior sharing between computing devices
JP2014209394A (ja) * 2014-08-13 2014-11-06 富士通株式会社 マルチコアプロセッサシステム、マルチコアプロセッサシステムの制御方法、およびマルチコアプロセッサシステムの制御プログラム
WO2014188561A1 (ja) * 2013-05-23 2014-11-27 ルネサスエレクトロニクス株式会社 マルチｃｐｕシステム及びマルチｃｐｕシステムのスケーリング方法
JP2016076268A (ja) * 2004-09-28 2016-05-12 インテル・コーポレーション 利用可能な並列性の量に従って１命令当たりのエネルギーを変化させるための方法及び装置
JP6005895B1 (ja) * 2013-08-08 2016-10-12 クアルコム，インコーポレイテッド ワット当たりの最適パフォーマンスのためのインテリジェントマルチコア制御
JP2018041257A (ja) * 2016-09-07 2018-03-15 シャープ株式会社 メモリ制御装置、電子機器、メモリの制御方法、および制御プログラム
WO2024106294A1 (ja) * 2022-11-14 2024-05-23 ソフトバンクグループ株式会社 情報処理装置、プログラム及び情報処理システム
JP2024169412A (ja) * 2023-05-25 2024-12-05 ノキア ソリューションズ アンド ネットワークス オサケユキチュア マルチレートのバーストモード受信機
WO2025174028A1 (ko) * 2024-02-16 2025-08-21 삼성전자 주식회사 부팅 속도를 제어하기 위한 전자 장치, 그 동작 방법 및 저장 매체

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6106565A (en) * 1997-02-27 2000-08-22 Advanced Micro Devices, Inc. System and method for hardware emulation of a digital circuit
US6823516B1 (en) * 1999-08-10 2004-11-23 Intel Corporation System and method for dynamically adjusting to CPU performance changes
JP2001109729A (ja) * 1999-10-12 2001-04-20 Nec Corp マルチプロセッサシステムにおける消費電力制御装置および方法
US6501999B1 (en) 1999-12-22 2002-12-31 Intel Corporation Multi-processor mobile computer system having one processor integrated with a chipset
EP1204016B1 (en) * 2000-11-03 2007-04-11 STMicroelectronics S.r.l. Power down protocol for integrated circuits
EP1204017B1 (en) * 2000-11-03 2007-04-11 STMicroelectronics S.r.l. Device and method for selectively powering down integrated circuit blocks
US20020087903A1 (en) * 2000-12-29 2002-07-04 James Hermerding Mechanism for managing power generated in a computer system
US7337333B2 (en) * 2001-09-19 2008-02-26 Dell Products L.P. System and method for strategic power supply sequencing in a computer system with multiple processing resources and multiple power supplies
US7111179B1 (en) 2001-10-11 2006-09-19 In-Hand Electronics, Inc. Method and apparatus for optimizing performance and battery life of electronic devices based on system and application parameters
US7058829B2 (en) * 2002-08-14 2006-06-06 Intel Corporation Method and apparatus for a computing system having an active sleep mode CPU that uses the cache of a normal active mode CPU
US7275012B2 (en) * 2002-12-30 2007-09-25 Intel Corporation Automated method and apparatus for processor thermal validation
US7290152B2 (en) * 2002-12-30 2007-10-30 International Business Machines Corporation Method and system for managing power within a compute component of a multiprocessor system
US7093147B2 (en) * 2003-04-25 2006-08-15 Hewlett-Packard Development Company, L.P. Dynamically selecting processor cores for overall power efficiency
US7398359B1 (en) * 2003-04-30 2008-07-08 Silicon Graphics, Inc. System and method for performing memory operations in a computing system
US20050046400A1 (en) * 2003-05-21 2005-03-03 Efraim Rotem Controlling operation of a voltage supply according to the activity of a multi-core integrated circuit component or of multiple IC components
US20050050310A1 (en) * 2003-07-15 2005-03-03 Bailey Daniel W. Method, system, and apparatus for improving multi-core processor performance
US7996839B2 (en) * 2003-07-16 2011-08-09 Hewlett-Packard Development Company, L.P. Heterogeneous processor core systems for improved throughput
US7194643B2 (en) * 2003-09-29 2007-03-20 Intel Corporation Apparatus and method for an energy efficient clustered micro-architecture
CN100419632C (zh) * 2003-10-27 2008-09-17 鸿富锦精密工业（深圳）有限公司 切换感测对象的接线控制方法及装置
US7134029B2 (en) * 2003-11-06 2006-11-07 International Business Machines Corporation Computer-component power-consumption monitoring and control
US20050228967A1 (en) * 2004-03-16 2005-10-13 Sony Computer Entertainment Inc. Methods and apparatus for reducing power dissipation in a multi-processor system
US8224639B2 (en) 2004-03-29 2012-07-17 Sony Computer Entertainment Inc. Methods and apparatus for achieving thermal management using processing task scheduling
US7376854B2 (en) * 2004-03-31 2008-05-20 Intel Corporation System for enabling and disabling voltage regulator controller of electronic appliance according to a series of delay times assigned to voltage regulator controllers
JP4189882B2 (ja) * 2004-05-11 2008-12-03 インターナショナル・ビジネス・マシーンズ・コーポレーション 記録媒体、情報処理装置、制御方法、及びプログラム
JP3805344B2 (ja) * 2004-06-22 2006-08-02 株式会社ソニー・コンピュータエンタテインメント プロセッサ、情報処理装置およびプロセッサの制御方法
US7739527B2 (en) * 2004-08-11 2010-06-15 Intel Corporation System and method to enable processor management policy in a multi-processor environment
JP4982971B2 (ja) * 2004-09-29 2012-07-25 ソニー株式会社 情報処理装置、プロセス制御方法、並びにコンピュータ・プログラム
JP4197673B2 (ja) * 2004-09-30 2008-12-17 株式会社東芝 マルチプロセッサ計算機及びタスク実行方法
US7788670B2 (en) * 2004-10-26 2010-08-31 Intel Corporation Performance-based workload scheduling in multi-core architectures
US20070208956A1 (en) * 2004-11-19 2007-09-06 Motorola, Inc. Energy efficient inter-processor management method and system
JP4553307B2 (ja) * 2004-11-19 2010-09-29 インターナショナル・ビジネス・マシーンズ・コーポレーション 情報処理装置、制御方法、及びプログラム
US20060123422A1 (en) * 2004-12-02 2006-06-08 International Business Machines Corporation Processor packing in an SMP server to conserve energy
US7536567B2 (en) * 2004-12-10 2009-05-19 Hewlett-Packard Development Company, L.P. BIOS-based systems and methods of processor power management
US7793291B2 (en) * 2004-12-22 2010-09-07 International Business Machines Corporation Thermal management of a multi-processor computer system
JP2006243865A (ja) 2005-03-01 2006-09-14 Seiko Epson Corp プロセッサおよび情報処理方法
KR101177125B1 (ko) * 2005-06-11 2012-08-24 엘지전자 주식회사 멀티-코어 프로세서의 합성모드 구현 방법 및 장치
JP2007102313A (ja) * 2005-09-30 2007-04-19 Toshiba Corp 制御装置およびマルチプロセッサ制御方法
US7694160B2 (en) * 2006-08-31 2010-04-06 Ati Technologies Ulc Method and apparatus for optimizing power consumption in a multiprocessor environment
US7949887B2 (en) 2006-11-01 2011-05-24 Intel Corporation Independent power control of processing cores
JP4685040B2 (ja) * 2007-01-24 2011-05-18 パナソニック株式会社 半導体集積回路及びその電源供給制御方法
GB2446168A (en) * 2007-01-30 2008-08-06 Third Sense Ltd Reducing the power consumed from a battery
US20090115634A1 (en) * 2007-11-07 2009-05-07 Aochengtongli S&T Development ( Beijing ) Co., Ltd Vehicle detecting system based on ground sense coil
US8302098B2 (en) * 2007-12-06 2012-10-30 Oracle America, Inc. Hardware utilization-aware thread management in multithreaded computer systems
KR101510694B1 (ko) * 2007-12-12 2015-04-10 엘지전자 주식회사 데이터 처리 장치 및 방법
US8082459B2 (en) * 2008-02-26 2011-12-20 Microsoft Corporation Power management based on policy
US8074087B2 (en) * 2008-06-24 2011-12-06 Microsoft Corporation Configuring processors and loads for power management
US8214675B2 (en) * 2008-12-08 2012-07-03 Lenovo (Singapore) Pte. Ltd. Apparatus, system, and method for power management utilizing multiple processor types
JP4720926B2 (ja) * 2009-03-26 2011-07-13 ブラザー工業株式会社 処理装置
US8977752B2 (en) * 2009-04-16 2015-03-10 International Business Machines Company Event-based dynamic resource provisioning
KR101088563B1 (ko) * 2009-12-24 2011-12-05 포항공과대학교 산학협력단 멀티코어프로세서 제어방법, 멀티코어프로세서 제어장치, 멀티코어프로세서 및 멀티코어프로세서 제어방법이 기록된 기록매체
JP5495822B2 (ja) * 2010-01-29 2014-05-21 キヤノン株式会社 情報処理装置、その制御方法及びプログラム
US8418187B2 (en) * 2010-03-01 2013-04-09 Arm Limited Virtualization software migrating workload between processing circuitries while making architectural states available transparent to operating system
US20110213935A1 (en) * 2010-03-01 2011-09-01 Arm Limited Data processing apparatus and method for switching a workload between first and second processing circuitry
US8533505B2 (en) * 2010-03-01 2013-09-10 Arm Limited Data processing apparatus and method for transferring workload between source and destination processing circuitry
US8751833B2 (en) 2010-04-30 2014-06-10 Arm Limited Data processing system
JP5880542B2 (ja) * 2011-03-16 2016-03-09 富士通株式会社 マルチコアプロセッサシステムおよびスケジューリング方法
KR101269094B1 (ko) * 2011-07-05 2013-05-29 고려대학교 산학협력단 에너지 효율에 따른 멀티코어 프로세서용 응용프로그램의 데이터처리 판단방법
JP2013097402A (ja) * 2011-10-27 2013-05-20 Fujitsu Ltd 仮想ストレージシステムの制御装置、仮想ストレージシステム、および制御方法
CN102662822B (zh) * 2012-04-26 2015-02-04 华为技术有限公司 负载监控装置和方法
US9471132B2 (en) * 2013-09-27 2016-10-18 Intel Corporation Techniques for putting platform subsystems into a lower power state in parallel
KR101683818B1 (ko) * 2014-12-29 2016-12-20 주식회사 시큐아이 Cpu 부하 분산 패킷 처리 장치 및 방법
US10097681B2 (en) * 2016-06-14 2018-10-09 Hand Held Products, Inc. Managing energy usage in mobile devices

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5363312A (en) * 1990-03-30 1994-11-08 Kabushiki Kaisha Toshiba Method and apparatus for battery control
US5423045A (en) * 1992-04-15 1995-06-06 International Business Machines Corporation System for distributed power management in portable computers
JPH05297993A (ja) * 1992-04-16 1993-11-12 Dia Semikon Syst Kk マイクロプロセッサの駆動制御装置

Cited By (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2791201A1 (fr) * 1999-03-18 2000-09-22 Sagem Procede de gestion de fonctions electroniques dans un circuit integre
WO2000079405A1 (en) * 1999-06-21 2000-12-28 Hitachi, Ltd. Data processor
KR100360154B1 (ko) * 1999-09-30 2002-11-07 가부시끼가이샤 도시바 저소비전력과 대기억용량을 갖춘 휴대형 정보처리 단말장치
JP2002236527A (ja) * 2001-02-08 2002-08-23 Hitachi Ltd マルチプロセッサシステムおよびプロセッサ制御方法
JP2012238337A (ja) * 2002-03-15 2012-12-06 Intel Corp プロセッサの温度制御インタフェース
JP2005527022A (ja) * 2002-03-15 2005-09-08 インテル コーポレイション プロセッサの温度制御インタフェース
US7124311B2 (en) 2002-05-30 2006-10-17 Nec Electronics Corporation Method for controlling processor in active/standby mode by third decoder based on instructions sent to a first decoder and the third decoder
CN1322397C (zh) * 2003-10-27 2007-06-20 松下电器产业株式会社 处理器系统、指令序列优化装置和指令序列优化程序
US7624295B2 (en) 2003-10-27 2009-11-24 Panasonic Corporation Processor system, instruction sequence optimization device, and instruction sequence optimization program
US7206950B2 (en) 2004-06-16 2007-04-17 Matsushita Electric Industrial Co., Ltd. Processor system, instruction sequence optimization device, and instruction sequence optimization program
US7571342B2 (en) 2004-06-16 2009-08-04 Panasonic Corporation Processor system, instruction sequence optimization device, and instruction sequence optimization program
JP2016076268A (ja) * 2004-09-28 2016-05-12 インテル・コーポレーション 利用可能な並列性の量に従って１命令当たりのエネルギーを変化させるための方法及び装置
US7814489B2 (en) 2004-11-04 2010-10-12 Kabushiki Kaisha Toshiba Processor system with temperature sensor and control method of the same
JP2006318470A (ja) * 2005-05-10 2006-11-24 Sony Computer Entertainment Inc コンピュータシステムの電力管理のための方法及び装置
US7562240B2 (en) 2005-11-18 2009-07-14 Kabushiki Kaisha Toshiba Apparatus and method for selecting between operating modes for a multi-core processor
JP2009540432A (ja) * 2006-06-09 2009-11-19 マイクロン テクノロジー， インク． メモリデバイスの動作管理をするための方法及び装置
US8248881B2 (en) 2006-06-09 2012-08-21 Micron Technology, Inc. Method and apparatus for managing behavior of memory devices
US8432765B2 (en) 2006-06-09 2013-04-30 Micron Technology, Inc. Method and apparatus for managing behavior of memory devices
JP4825301B2 (ja) * 2006-06-23 2011-11-30 インテル・コーポレーション 電力密度フィードバックを用いる熱管理の方法、装置およびシステム
JP2009535722A (ja) * 2006-06-23 2009-10-01 インテル・コーポレーション 電力密度フィードバックを用いる熱管理の方法、装置およびシステム
JP2008129846A (ja) * 2006-11-21 2008-06-05 Nippon Telegr & Teleph Corp <Ntt> データ処理装置、データ処理方法およびプログラム
JP2008257578A (ja) * 2007-04-06 2008-10-23 Toshiba Corp 情報処理装置、スケジューラおよび情報処理置のスケジュール制御方法
JP2008276395A (ja) * 2007-04-26 2008-11-13 Toshiba Corp 情報処理装置およびプログラム実行制御方法
JP2009093383A (ja) * 2007-10-07 2009-04-30 Alpine Electronics Inc マルチコアプロセッサ制御方法及び装置
JP2009134577A (ja) * 2007-11-30 2009-06-18 Fujitsu Microelectronics Ltd 電源制御装置及びその電源制御装置を有するシステムｌｓｉ
JP2009151789A (ja) * 2007-12-19 2009-07-09 Arm Ltd 低電力モードに入る前にハードウェアで駆動されるプロセッサのステートを記憶する装置
WO2009098861A1 (ja) * 2008-02-08 2009-08-13 Koyama, Yuu 電源停止型コンピュータシステム
JP2009223687A (ja) * 2008-03-17 2009-10-01 Nec Corp 情報処理システムおよびその制御方法
WO2009116161A1 (ja) * 2008-03-21 2009-09-24 富士通株式会社 携帯型装置、携帯型装置のデータ転送方法およびデータ転送制御プログラム
JP2011070643A (ja) * 2009-06-16 2011-04-07 Intel Corp 移動装置のディスプレイの節電
US8776177B2 (en) 2009-06-16 2014-07-08 Intel Corporation Dynamic content preference and behavior sharing between computing devices
US8803868B2 (en) 2009-06-16 2014-08-12 Intel Corporation Power conservation for mobile device displays
JP2013500515A (ja) * 2009-07-21 2013-01-07 マイクロソフト コーポレーション コンポーネントの電力監視およびワークロードの最適化
JP2011204191A (ja) * 2010-03-26 2011-10-13 Kyocera Mita Corp 省電力マルチｃｐｕシステム、画像形成装置
JPWO2011155047A1 (ja) * 2010-06-10 2013-08-01 富士通株式会社 マルチコアプロセッサシステム、電力制御方法、および電力制御プログラム
US9395803B2 (en) 2010-06-10 2016-07-19 Fujitsu Limited Multi-core processor system implementing migration of a task from a group of cores to another group of cores
WO2012108058A1 (ja) * 2011-02-10 2012-08-16 富士通株式会社 スケジューリング方法、設計支援方法、およびシステム
JP5713029B2 (ja) * 2011-02-10 2015-05-07 富士通株式会社 スケジューリング方法、設計支援方法、およびシステム
JP2011210282A (ja) * 2011-07-25 2011-10-20 Toshiba Corp 情報処理装置およびプログラム実行制御方法
US9996400B2 (en) 2013-05-23 2018-06-12 Renesas Electronics Corporation Multi-CPU system and multi-CPU system scaling method
JPWO2014188561A1 (ja) * 2013-05-23 2017-02-23 ルネサスエレクトロニクス株式会社 マルチｃｐｕシステム及びマルチｃｐｕシステムのスケーリング方法
WO2014188561A1 (ja) * 2013-05-23 2014-11-27 ルネサスエレクトロニクス株式会社 マルチｃｐｕシステム及びマルチｃｐｕシステムのスケーリング方法
JP6005895B1 (ja) * 2013-08-08 2016-10-12 クアルコム，インコーポレイテッド ワット当たりの最適パフォーマンスのためのインテリジェントマルチコア制御
JP2014012409A (ja) * 2013-08-19 2014-01-23 Kyocera Document Solutions Inc 画像形成システムおよび省電力印刷方法
JP2014209394A (ja) * 2014-08-13 2014-11-06 富士通株式会社 マルチコアプロセッサシステム、マルチコアプロセッサシステムの制御方法、およびマルチコアプロセッサシステムの制御プログラム
JP2018041257A (ja) * 2016-09-07 2018-03-15 シャープ株式会社 メモリ制御装置、電子機器、メモリの制御方法、および制御プログラム
WO2024106294A1 (ja) * 2022-11-14 2024-05-23 ソフトバンクグループ株式会社 情報処理装置、プログラム及び情報処理システム
JP2024169412A (ja) * 2023-05-25 2024-12-05 ノキア ソリューションズ アンド ネットワークス オサケユキチュア マルチレートのバーストモード受信機
WO2025174028A1 (ko) * 2024-02-16 2025-08-21 삼성전자 주식회사 부팅 속도를 제어하기 위한 전자 장치, 그 동작 방법 및 저장 매체

Also Published As

Publication number Publication date
US5913068A (en) 1999-06-15
KR970029122A (ko) 1997-06-26
TW439025B (en) 2001-06-07
KR100193920B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
JPH09138716A (ja) 電子計算機
US10949249B2 (en) Task processor
US9753729B2 (en) System for selecting a task to be executed according to an output from a task control circuit
US9047120B2 (en) Virtual queue processing circuit and task processor
JP5257711B2 (ja) 動的コア切り替え
JP5312478B2 (ja) データ・プロセッサのパフォーマンス予測
JPH0850523A (ja) コンピュータシステムにおける消費電力管理方法及び装置
JPH08503566A (ja) コンピュータ装置の電力消費を自動的に減少させる方法
JP2000047872A (ja) 低消費電力動作機能を備えたマイクロプロセッサ
JPH086681A (ja) 省電力制御システム
US8327379B2 (en) Method for switching a selected task to be executed according with an output from task selecting circuit
JP5155336B2 (ja) タスク処理装置
JP2001022582A (ja) 低消費電力マイクロプロセッサおよびマイクロプロセッサシステム
JPH10143274A (ja) Ｃｐｕのクロック制御装置
JP4311087B2 (ja) プロセッサおよび例外処理方法
JP2008269597A (ja) タスク処理装置
JP3206394B2 (ja) ５段パイプライン構造のプログラマブルコントローラ
JPH06266558A (ja) 演算装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050304

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050405